JP3130207B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3130207B2 JP3130207B2 JP06157196A JP15719694A JP3130207B2 JP 3130207 B2 JP3130207 B2 JP 3130207B2 JP 06157196 A JP06157196 A JP 06157196A JP 15719694 A JP15719694 A JP 15719694A JP 3130207 B2 JP3130207 B2 JP 3130207B2
- Authority
- JP
- Japan
- Prior art keywords
- titanium nitride
- nitride film
- film
- semiconductor device
- crystal orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アルミニウム合金配線
上のヒロックの発生を抑制し、信頼性の高い半導体装置
を提供する、半導体装置の製造方法に関するものであ
る。
上のヒロックの発生を抑制し、信頼性の高い半導体装置
を提供する、半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、半導体素子の高集積化に伴ってア
ルミニウム合金配線の微細化、薄膜化が進んでいる。こ
れに従って第１層目のアルミニウム合金配線と第２層目
のアルミニウム合金配線との間の層間絶縁膜も薄膜化さ
れている。しかし、第１層目のアルミニウム合金配線に
ヒロックが発生すると、第２層目のアルミニウム合金配
線と短絡してしまい、半導体装置の不良が誘発された
り、その信頼性を低下させたりする。
ルミニウム合金配線の微細化、薄膜化が進んでいる。こ
れに従って第１層目のアルミニウム合金配線と第２層目
のアルミニウム合金配線との間の層間絶縁膜も薄膜化さ
れている。しかし、第１層目のアルミニウム合金配線に
ヒロックが発生すると、第２層目のアルミニウム合金配
線と短絡してしまい、半導体装置の不良が誘発された
り、その信頼性を低下させたりする。
【０００３】以上、従来の半導体装置の製造方法の一例
を図６〜図８を用いて説明する。図６はこの方法の主要
工程断面図である。図示を簡略化するためにトランジス
タ工程については省略してある。図７はスパッタリング
装置の構造を示す概略図である。図８は窒化チタン膜を
形成するときのチタンターゲットに印加する直流電力、
電圧、電流のシーケンス図である。
を図６〜図８を用いて説明する。図６はこの方法の主要
工程断面図である。図示を簡略化するためにトランジス
タ工程については省略してある。図７はスパッタリング
装置の構造を示す概略図である。図８は窒化チタン膜を
形成するときのチタンターゲットに印加する直流電力、
電圧、電流のシーケンス図である。
【０００４】図６（ａ）において、半導体基板１上に常
圧ＣＶＤ法によりＢＰＳＧ膜２を３００ｎｍの厚さに成
長させ、さらにその上に、チタン膜３と窒化チタン膜４
とを順次形成する。その後、半導体基板１をいったん大
気中に出す。図６（ｂ）において、再び真空容器内に半
導体基板１を導入する。その後、窒化チタン膜４上にア
ルミニウム合金膜５と窒化チタン膜６とを順次形成す
る。
圧ＣＶＤ法によりＢＰＳＧ膜２を３００ｎｍの厚さに成
長させ、さらにその上に、チタン膜３と窒化チタン膜４
とを順次形成する。その後、半導体基板１をいったん大
気中に出す。図６（ｂ）において、再び真空容器内に半
導体基板１を導入する。その後、窒化チタン膜４上にア
ルミニウム合金膜５と窒化チタン膜６とを順次形成す
る。
【０００５】窒化チタン膜６の形成には、図７に示すス
パッタリング装置を使用する。半導体基板１をホットプ
レート１３上にクランプリング１１で密着させる。次に
装置内にアルゴンガス９と窒素ガス１０とを導入する。
次に、チタンターゲット８に直流電源１２より直流電力
を印加して窒化チタン膜６を３０ｎｍの厚さに形成す
る。そして、周知のフォトリソグラフィ技術とドライエ
ッチング技術によりアルミニウム合金配線を形成する。
パッタリング装置を使用する。半導体基板１をホットプ
レート１３上にクランプリング１１で密着させる。次に
装置内にアルゴンガス９と窒素ガス１０とを導入する。
次に、チタンターゲット８に直流電源１２より直流電力
を印加して窒化チタン膜６を３０ｎｍの厚さに形成す
る。そして、周知のフォトリソグラフィ技術とドライエ
ッチング技術によりアルミニウム合金配線を形成する。
【０００６】その後、熱処理を施すと、図６（ｂ）に示
すようにアルミニウム合金のヒロック７が発生する。
すようにアルミニウム合金のヒロック７が発生する。
【０００７】また、図８において、窒化チタン膜６の形
成時、直流電力が印加されても放電が発生せず、チタン
ターゲットに大きな電力が印加される。その後放電が発
生して窒化チタン膜が形成される。このように放電の発
生が遅れると、形成された窒化チタン膜はヒロックの発
生しやすい膜が形成される。
成時、直流電力が印加されても放電が発生せず、チタン
ターゲットに大きな電力が印加される。その後放電が発
生して窒化チタン膜が形成される。このように放電の発
生が遅れると、形成された窒化チタン膜はヒロックの発
生しやすい膜が形成される。
【０００８】
【発明が解決しようとする課題】上述したような従来の
技術では、窒化チタン膜６の形成時に放電の発生の遅れ
で、チタンターゲットに高い直流電力が印加され、それ
によって窒化チタン膜６にヒロックが発生し、半導体装
置の信頼性を低下させる。
技術では、窒化チタン膜６の形成時に放電の発生の遅れ
で、チタンターゲットに高い直流電力が印加され、それ
によって窒化チタン膜６にヒロックが発生し、半導体装
置の信頼性を低下させる。
【０００９】上記課題を解決するために、本発明の半導
体装置の製造方法は、半導体基板上に、アルミニウム合
金ターゲットをスパッタリングしてアルミニウム合金膜
を形成する工程と、前記アルミニウム合金膜上に、窒素
ガスを含む混合ガス中で，チタンターゲットをスパッタ
リングして，窒化チタン膜を形成する際に、最初の一定
時間を低い電力で被膜形成する第１段階及び連続して前
記第１段階での電力より高い電力で被膜形成する第２段
階で、前記窒化チタン膜の結晶方位（１１１）成分に対
する結晶方位（２００）成分の割合を０．１以下にする
工程とをそなえたものである。
体装置の製造方法は、半導体基板上に、アルミニウム合
金ターゲットをスパッタリングしてアルミニウム合金膜
を形成する工程と、前記アルミニウム合金膜上に、窒素
ガスを含む混合ガス中で，チタンターゲットをスパッタ
リングして，窒化チタン膜を形成する際に、最初の一定
時間を低い電力で被膜形成する第１段階及び連続して前
記第１段階での電力より高い電力で被膜形成する第２段
階で、前記窒化チタン膜の結晶方位（１１１）成分に対
する結晶方位（２００）成分の割合を０．１以下にする
工程とをそなえたものである。
【００１０】
【００１１】また、窒化チタン膜形成時、半導体基板の
温度を１５０℃以上にする。また、窒化チタン膜形成
時、混合ガスの圧力を４ｍＴｏｒｒ以上にする。
温度を１５０℃以上にする。また、窒化チタン膜形成
時、混合ガスの圧力を４ｍＴｏｒｒ以上にする。
【００１２】また、窒化チタン膜形成時にアルゴンガス
と窒素ガスとの混合ガスを用い、その窒素の分圧が５５
％を越えない。
と窒素ガスとの混合ガスを用い、その窒素の分圧が５５
％を越えない。
【００１３】
【作用】上記構成により、窒化チタン膜を形成するとき
に、印加する直流電力を、低電力を印加した後、高電力
を印加する方法を用いること、また、窒化チタン膜形成
時の半導体基板の温度を１５０℃以上を用いること。ま
た、窒化チタン膜形成時、アルゴンガスと窒素ガスの混
合ガスの圧力を４ｍＴｏｒｒ以上を用いること。また、
窒化チタン膜形成時、アルゴンガスと窒素ガスの混合ガ
スにおける窒素の分圧が５５％を越えない値とすること
により、窒化チタン膜の結晶方位（１１１）成分に対す
る結晶方位（２００）成分の割合が０.１以下に抑えら
れ、ヒロックの発生のない、高い信頼性をもった半導体
装置を製造できる。
に、印加する直流電力を、低電力を印加した後、高電力
を印加する方法を用いること、また、窒化チタン膜形成
時の半導体基板の温度を１５０℃以上を用いること。ま
た、窒化チタン膜形成時、アルゴンガスと窒素ガスの混
合ガスの圧力を４ｍＴｏｒｒ以上を用いること。また、
窒化チタン膜形成時、アルゴンガスと窒素ガスの混合ガ
スにおける窒素の分圧が５５％を越えない値とすること
により、窒化チタン膜の結晶方位（１１１）成分に対す
る結晶方位（２００）成分の割合が０.１以下に抑えら
れ、ヒロックの発生のない、高い信頼性をもった半導体
装置を製造できる。
【００１４】
【実施例】本発明の半導体装置の製造方法の一実施例に
ついて、図１および図２を用いて説明する。
ついて、図１および図２を用いて説明する。
【００１５】図１はチタンターゲットに印加する直流電
力の電力、電圧、および電流シーケンスを示す図であ
る。図２はこの実施例の主要工程断面図ある。なお、図
２においては、図示を簡略化するためトランジスタ工程
については省略してある。
力の電力、電圧、および電流シーケンスを示す図であ
る。図２はこの実施例の主要工程断面図ある。なお、図
２においては、図示を簡略化するためトランジスタ工程
については省略してある。
【００１６】図２（ａ）において、半導体基板２１上に
常圧ＣＶＤ法によりＢＰＳＧ膜２２を３００ｎｍ成長す
る。その後、チタンターゲットとアルゴンガスおよび窒
素ガスとを用いたスパッタリング法により、チタン膜２
３と窒化チタン膜２４とを順次形成する。まず、真空容
器内にアルゴンガスを３ｍＴｏｒｒの圧力まで導入し、
チタンターゲットに直流電力を１ｋＷ印加してチタン膜
２３を２０ｎｍの厚さに形成する。次に真空容器内にア
ルゴンガスと窒素ガスとを５０対５０の容量混合比で４
ｍＴｏｒｒの圧力まで導入し、チタンターゲットに直流
電力５ｋＷを印加して窒化チタン膜２４を１００ｎｍの
厚さに形成する。その後、半導体基板２１をいったん大
気中に出す。図２（ｂ）において、再び真空容器内に半
導体基板２１を導入する。その後、アルミニウム合金タ
ーゲットとアルゴンガスとを用いたスパッタリング法に
よりアルミニウム合金膜２５を形成し、連続的にチタン
ターゲットとアルゴンガスおよび窒素ガスとを用いたス
パッタリング法により窒化チタン膜２６を形成する。ま
ず、真空容器内にアルゴンガスを２ｍＴｏｒｒの圧力ま
で導入し、アルミニウム合金ターゲットに直流電力９ｋ
Ｗを印加し、アルミニウム合金膜２５を５００ｎｍの厚
さに形成する。次に、図７に示したものと同じ構造のス
パッタリング装置により窒化チタン膜２６を形成する。
半導体基板２１は１００℃に設定されたホットプレート
上にクランプリングで密着させてから、アルゴンガス２
９と窒素ガス３０とを５０対５０の容量混合比で４ｍＴ
ｏｒｒの圧力まで導入する。次に、図１に示すように、
チタンターゲットに直流電源より直流電力を１ｋＷ印加
し、３秒間放電を安定させる。その後、直流電源より直
流電力を５ｋＷ印加し、窒化チタン膜２６を３０ｎｍの
厚さに形成する。その後、図２（ｂ）において、周知の
フォトリソグラフィ技術とドライエッチング技術により
アルミニウム合金配線を形成する。
常圧ＣＶＤ法によりＢＰＳＧ膜２２を３００ｎｍ成長す
る。その後、チタンターゲットとアルゴンガスおよび窒
素ガスとを用いたスパッタリング法により、チタン膜２
３と窒化チタン膜２４とを順次形成する。まず、真空容
器内にアルゴンガスを３ｍＴｏｒｒの圧力まで導入し、
チタンターゲットに直流電力を１ｋＷ印加してチタン膜
２３を２０ｎｍの厚さに形成する。次に真空容器内にア
ルゴンガスと窒素ガスとを５０対５０の容量混合比で４
ｍＴｏｒｒの圧力まで導入し、チタンターゲットに直流
電力５ｋＷを印加して窒化チタン膜２４を１００ｎｍの
厚さに形成する。その後、半導体基板２１をいったん大
気中に出す。図２（ｂ）において、再び真空容器内に半
導体基板２１を導入する。その後、アルミニウム合金タ
ーゲットとアルゴンガスとを用いたスパッタリング法に
よりアルミニウム合金膜２５を形成し、連続的にチタン
ターゲットとアルゴンガスおよび窒素ガスとを用いたス
パッタリング法により窒化チタン膜２６を形成する。ま
ず、真空容器内にアルゴンガスを２ｍＴｏｒｒの圧力ま
で導入し、アルミニウム合金ターゲットに直流電力９ｋ
Ｗを印加し、アルミニウム合金膜２５を５００ｎｍの厚
さに形成する。次に、図７に示したものと同じ構造のス
パッタリング装置により窒化チタン膜２６を形成する。
半導体基板２１は１００℃に設定されたホットプレート
上にクランプリングで密着させてから、アルゴンガス２
９と窒素ガス３０とを５０対５０の容量混合比で４ｍＴ
ｏｒｒの圧力まで導入する。次に、図１に示すように、
チタンターゲットに直流電源より直流電力を１ｋＷ印加
し、３秒間放電を安定させる。その後、直流電源より直
流電力を５ｋＷ印加し、窒化チタン膜２６を３０ｎｍの
厚さに形成する。その後、図２（ｂ）において、周知の
フォトリソグラフィ技術とドライエッチング技術により
アルミニウム合金配線を形成する。
【００１７】これにより、窒化チタン膜２６の結晶方位
（１１１）成分に対する結晶方位（２００）成分の割合
が０.１以下に抑えられ、ヒロックの発生のない、高い
信頼性をもった半導体装置を製造できる。
（１１１）成分に対する結晶方位（２００）成分の割合
が０.１以下に抑えられ、ヒロックの発生のない、高い
信頼性をもった半導体装置を製造できる。
【００１８】図３は窒化チタン膜形成時の半導体基板温
度と窒化チタン膜の結晶方位（１１１）成分に対する結
晶方位（２００）成分の割合との関係を示す図である。
度と窒化チタン膜の結晶方位（１１１）成分に対する結
晶方位（２００）成分の割合との関係を示す図である。
【００１９】これは、上述の実施例の製造工程におい
て、半導体基板２１の温度を種々変えてそれぞれの温度
で作製した窒化チタン膜２６の結晶方位を調べて得た結
果である。なお、基板温度以外の条件については、上記
実施例の条件と同じとした。
て、半導体基板２１の温度を種々変えてそれぞれの温度
で作製した窒化チタン膜２６の結晶方位を調べて得た結
果である。なお、基板温度以外の条件については、上記
実施例の条件と同じとした。
【００２０】これから、窒化チタン膜形成時の半導体基
板温度が１５０℃以上であるとき、窒化チタン膜２６の
結晶方位（１１１）成分に対する結晶方位（２００）成
分の割合が０.１以下に抑えられることがわかる。すな
わち、半導体基板温度を１５０℃以上に保持すること
で、ヒロックの発生のない、高い信頼性をもった半導体
装置を製造することができる。
板温度が１５０℃以上であるとき、窒化チタン膜２６の
結晶方位（１１１）成分に対する結晶方位（２００）成
分の割合が０.１以下に抑えられることがわかる。すな
わち、半導体基板温度を１５０℃以上に保持すること
で、ヒロックの発生のない、高い信頼性をもった半導体
装置を製造することができる。
【００２１】図４は窒化チタン膜形成時のアルゴンガス
・窒素ガスの混合ガスの圧力と窒化チタン膜の結晶方位
（１１１）成分に対する結晶方位（２００）成分の割合
との関係を示す図である。
・窒素ガスの混合ガスの圧力と窒化チタン膜の結晶方位
（１１１）成分に対する結晶方位（２００）成分の割合
との関係を示す図である。
【００２２】これは、上述の実施例の製造工程におい
て、アルゴンガス・窒素ガスの混合ガスの圧力を種々変
えてそれぞれの圧力で作製した窒化チタン膜２６の結晶
方位を調べて得た結果である。なお、混合ガス圧力以外
の条件については、上記実施例の条件と同じとした。
て、アルゴンガス・窒素ガスの混合ガスの圧力を種々変
えてそれぞれの圧力で作製した窒化チタン膜２６の結晶
方位を調べて得た結果である。なお、混合ガス圧力以外
の条件については、上記実施例の条件と同じとした。
【００２３】これから、混合ガス圧力が４ｍＴｏｒｒ以
上であるとき、窒化チタン膜の結晶方位（１１１）成分
に対する結晶方位（２００）成分の割合がほぼ０.１以
下に抑えられていることがわかる。すなわち、混合ガス
圧力を４ｍＴｏｒｒ以上とすることでヒロックの発生の
ない、高い信頼性をもった半導体装置を製造することが
できる。
上であるとき、窒化チタン膜の結晶方位（１１１）成分
に対する結晶方位（２００）成分の割合がほぼ０.１以
下に抑えられていることがわかる。すなわち、混合ガス
圧力を４ｍＴｏｒｒ以上とすることでヒロックの発生の
ない、高い信頼性をもった半導体装置を製造することが
できる。
【００２４】図５は窒化チタン膜形成時のアルゴンガス
・窒素ガスの混合ガスの窒素の割合と窒化チタン膜の結
晶方位（１１１）成分に対する結晶方位（２００）成分
の割合との関係を示す。
・窒素ガスの混合ガスの窒素の割合と窒化チタン膜の結
晶方位（１１１）成分に対する結晶方位（２００）成分
の割合との関係を示す。
【００２５】これは、上述の実施例の製造工程におい
て、アルゴンガスと窒素ガスとの混合比を種々変えてそ
れぞれの混合比で作製した窒化チタン膜２６の結晶方位
を調べて得た結果である。なお、混合比以外の条件につ
いては、上記実施例の条件と同じとした。
て、アルゴンガスと窒素ガスとの混合比を種々変えてそ
れぞれの混合比で作製した窒化チタン膜２６の結晶方位
を調べて得た結果である。なお、混合比以外の条件につ
いては、上記実施例の条件と同じとした。
【００２６】これから、アルゴンガスと窒素ガスとの混
合ガスにおいて窒素の分圧比の値が５５％を越えないと
き、窒化チタン膜の結晶方位（１１１）成分に対する結
晶方位（２００）成分の割合がほぼ０.１以下に抑えら
れていることがわかる。すなわち、窒素ガスの分圧比率
を５５％を越えない値とすることでヒロックの発生のな
い、高い信頼性をもった半導体装置を製造することがで
きる。なお、窒素ガスの分圧比率の下限値は窒化チタン
膜の成膜速度を考慮して決めればよい。
合ガスにおいて窒素の分圧比の値が５５％を越えないと
き、窒化チタン膜の結晶方位（１１１）成分に対する結
晶方位（２００）成分の割合がほぼ０.１以下に抑えら
れていることがわかる。すなわち、窒素ガスの分圧比率
を５５％を越えない値とすることでヒロックの発生のな
い、高い信頼性をもった半導体装置を製造することがで
きる。なお、窒素ガスの分圧比率の下限値は窒化チタン
膜の成膜速度を考慮して決めればよい。
【００２７】
【発明の効果】本発明によれば、窒化チタン膜を形成す
るときに、印加する直流電力を、低電力を印加した後、
高電力を印加する方法を用いること、また、窒化チタン
膜形成時の半導体基板の温度を１５０℃以上を用いるこ
と。また、窒化チタン膜形成時、アルゴンガスと窒素ガ
スの混合ガスの圧力を４ｍＴｏｒｒ以上を用いること。
また、窒化チタン膜形成時、アルゴンガスと窒素ガスの
混合ガスにおける窒素ガスの割合比率を５５％を越えな
い値に保持することで、窒化チタン膜の結晶方位（１１
１）成分に対する結晶方位（２００）成分の割合が０.
１以下に抑えられ、ヒロックの発生のない、高い信頼性
をもった半導体装置を製造することができる。
るときに、印加する直流電力を、低電力を印加した後、
高電力を印加する方法を用いること、また、窒化チタン
膜形成時の半導体基板の温度を１５０℃以上を用いるこ
と。また、窒化チタン膜形成時、アルゴンガスと窒素ガ
スの混合ガスの圧力を４ｍＴｏｒｒ以上を用いること。
また、窒化チタン膜形成時、アルゴンガスと窒素ガスの
混合ガスにおける窒素ガスの割合比率を５５％を越えな
い値に保持することで、窒化チタン膜の結晶方位（１１
１）成分に対する結晶方位（２００）成分の割合が０.
１以下に抑えられ、ヒロックの発生のない、高い信頼性
をもった半導体装置を製造することができる。
【図１】本発明のチタンターゲットに印加する直流電力
の電力、電圧、および電流シーケンスを示す図
の電力、電圧、および電流シーケンスを示す図
【図２】本発明の半導体装置の製造方法の一実施例の主
要工程断面図
要工程断面図
【図３】本発明の方法において、窒化チタン膜形成時の
半導体基板温度と窒化チタン膜の結晶方位（１１１）成
分に対する結晶方位（２００）成分の割合との関係を示
す図
半導体基板温度と窒化チタン膜の結晶方位（１１１）成
分に対する結晶方位（２００）成分の割合との関係を示
す図
【図４】本発明の方法において、窒化チタン膜形成時の
アルゴンガス・窒素ガスの混合ガスの圧力と窒化チタン
膜の結晶方位（１１１）成分に対する結晶方位（２０
０）成分の割合との関係を示す図
アルゴンガス・窒素ガスの混合ガスの圧力と窒化チタン
膜の結晶方位（１１１）成分に対する結晶方位（２０
０）成分の割合との関係を示す図
【図５】本発明の方法において、窒化チタン膜形成時の
アルゴンガス・窒素ガスの混合ガスの窒素分圧と窒化チ
タン膜の結晶方位（１１１）成分に対する結晶方位（２
００）成分の割合との関係を示す図
アルゴンガス・窒素ガスの混合ガスの窒素分圧と窒化チ
タン膜の結晶方位（１１１）成分に対する結晶方位（２
００）成分の割合との関係を示す図
【図６】従来の半導体装置の製造方法の主要工程断面図
【図７】窒化チタン膜形成に使用されるスパッタリング
装置の構造の概略を示す図
装置の構造の概略を示す図
【図８】従来の半導体装置の製造方法でのチタンターゲ
ットに印加する直流電力の電力、電圧、および電流シー
ケンスを示す図
ットに印加する直流電力の電力、電圧、および電流シー
ケンスを示す図
２１ 半導体基板 ２２ ＢＰＳＧ膜 ２３ チタン膜 ２４ 窒化チタン膜 ２５ アルミニウム合金膜 ２６ 窒化チタン膜 ２８ ターゲット ２９ アルゴンガス ３０ 窒素ガス ３１ クランプリング ３２ 直流電源 ３３ ホットプレート
フロントページの続き (56)参考文献 特開 平５−315334（ＪＰ，Ａ) 特開 昭64−64255（ＪＰ，Ａ) 特開 平１−235334（ＪＰ，Ａ) 特開 昭61−187232（ＪＰ，Ａ) 特開 平４−2122（ＪＰ，Ａ) 特開 平２−205666（ＪＰ，Ａ) 特開 平５−121358（ＪＰ，Ａ) 特開 平５−36693（ＪＰ，Ａ) 特開 平４−102331（ＪＰ，Ａ) 特開 平３−185722（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/285 C23C 14/34 H01L 21/31 H01L 21/318 H01L 21/3205
Claims (3)
- 【請求項１】 半導体基板上に、アルミニウム合金ター
ゲットをスパッタリングしてアルミニウム合金膜を形成
する工程と、 前記 アルミニウム合金膜上に、窒素ガスを含む混合ガス
中で，チタンターゲットをスパッタリングして，窒化チ
タン膜を形成する際に、最初の一定時間を低い電力で被
膜形成する第１段階及び連続して前記第１段階での電力
より高い電力で被膜形成する第２段階で、前記窒化チタ
ン膜の結晶方位（１１１）成分に対する結晶方位（２０
０）成分の割合を０．１以下にする工程と、 をそなえた 半導体装置の製造方法。 - 【請求項２】 前記窒化チタン膜形成時の前記半導体基
板の温度が１５０℃以上に設定された請求項１に記載の
半導体装置の製造方法。 - 【請求項３】 前記窒化チタン膜形成時の前記窒素ガス
を含む混合ガスに、アルゴンガスを含み、前記窒素ガス
の分圧比が５５％を超えない範囲に設定された請求項１
に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06157196A JP3130207B2 (ja) | 1994-07-08 | 1994-07-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06157196A JP3130207B2 (ja) | 1994-07-08 | 1994-07-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0822967A JPH0822967A (ja) | 1996-01-23 |
| JP3130207B2 true JP3130207B2 (ja) | 2001-01-31 |
Family
ID=15644309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06157196A Expired - Fee Related JP3130207B2 (ja) | 1994-07-08 | 1994-07-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130207B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011037328A3 (ko) * | 2009-09-28 | 2011-11-03 | Kim Joo Sik | 상어 퇴치기 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100248026B1 (ko) * | 1996-09-18 | 2000-03-15 | 윤종용 | 스퍼터링법을이용한티타늄나이트라이드증착방법 |
| JPH10125627A (ja) | 1996-10-24 | 1998-05-15 | Fujitsu Ltd | 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法 |
| US6080665A (en) * | 1997-04-11 | 2000-06-27 | Applied Materials, Inc. | Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum |
| US20050095809A1 (en) * | 2001-07-18 | 2005-05-05 | Yuji Nakayama | Method of film-forming transparent electrode layer and device therefor |
| KR100587599B1 (ko) * | 2002-12-03 | 2006-06-08 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속라인 형성방법 |
-
1994
- 1994-07-08 JP JP06157196A patent/JP3130207B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011037328A3 (ko) * | 2009-09-28 | 2011-11-03 | Kim Joo Sik | 상어 퇴치기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0822967A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| US5173449A (en) | Metallization process | |
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| JP3329128B2 (ja) | 半導体装置の製造方法 | |
| JPS62259469A (ja) | 半導体装置 | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| EP0402061B1 (en) | Metallization process | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| JPH0822967A (ja) | 半導体装置の製造方法 | |
| JP3028519B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0361346B2 (ja) | ||
| JP3040177B2 (ja) | 半導体素子の配線形成方法 | |
| JPH08250452A (ja) | 半導体装置及びその製造方法 | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| US6004877A (en) | Method of forming a tungsten layer with N2 plasma treatment | |
| JPH01218054A (ja) | 半導体装置 | |
| JP3104688B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000164705A (ja) | 配線形成方法及び半導体集積回路装置 | |
| JPH06112203A (ja) | 半導体装置の製造方法 | |
| JPS60251663A (ja) | 半導体装置 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| JP2000100815A (ja) | アルミニウム配線を有する半導体装置及びその製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |