JP3141011B2

JP3141011B2 - 堅固な再同期を使用するランレングス限定コード化／デコード

Info

Publication number: JP3141011B2
Application number: JP11033614A
Authority: JP
Inventors: ジョナサン・ジェームズ・アシュレイ; グレン・アラン・ジャケット; ブライアン・ハリー・マーカス; ポール・ジョセフ・シーガー
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1998-02-17
Filing date: 1999-02-12
Publication date: 2001-03-05
Anticipated expiration: 2019-02-12
Also published as: JPH11317670A; KR19990072589A; US5969649A; TW402848B; KR100393386B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はランレングス限定コ
ードのコード化とデコードに関し、より詳細には、コー
ドワードの位相を同期させるためのデータ・セットのコ
ードワード領域における再同期文字の使用に関する。

【０００２】

【従来の技術】ランレングス限定（ＲＬＬ）二進コード
は、データ伝送およびデータ記録の技術分野で一般に使
用されており、二進データの制約のないセットを、
「１」と「１」（または記録遷移）の間の「０」の最小
距離（ｄ）と、「１」と「１」の間の「０」の最大距離
（ｋ）とを有するコードワードの制約されたセットにコ
ード化する。データ伝送と磁気データ記録、光データ記
録のために様々なタイプのランレングス限定（ｄ，ｋ）
コードが使用されている。一例は、米国特許第３６８９
８９９号明細書に記載されている可変長コードのセット
である。もう一例は、米国特許第４４１３２５１号に記
載されている、無雑音スライディング・ブロックＲＬＬ
（１，７）コードを２：３の比率で生成するエンコーダ
である。２：３の比率とは、入力（ソース）二進ビット
２個ごとに３個の出力（チャネル）二進ビットから成る
コードワードが生成されることを意味し、コードワード
の各「１」二進ビットが遷移のあるビット・クロック時
間を表し、各「０」二進ビットが遷移のないビット・ク
ロック時間を表す。

【０００３】データ・セットには、特定の場所（一般に
はヘッダ）にあって、読取りクロック（一般には位相ロ
ックループまたはＰＬＬ）をコードワード・ビット周波
数に同期させる特定の既知の遷移周波数のＶＦＯパター
ンが含まれる。ＶＦＯパターンは一般には反復コードワ
ード・パターンであるが、ヘッダ内の位置のために識別
可能である。

【０００４】ＲＬＬデコーダがコードワード境界と着信
コード化データの開始場所とに位置合わせすることがで
きるように、一般にはＶＦＯパターンと任意のコード化
データの間にも既知の同期パターンが入れられる。

【０００５】ＰＬＬが完全な位相ロックを実現しない場
合、またはＲＬＬデコーダが着信データ上のコードワー
ド境界に位置合わせしない場合（いずれも媒体欠陥があ
る場合に発生することがある）、ＲＬＬデコーダは着信
コード化データを正常にデコードすることができなくな
る。しかし、ＰＬＬは（十分に近接して開始される場
合）コード化データで位相ロックを行うことができ、第
２のＲＬＬ同期パターンが出現した場合、ＲＬＬデコー
ダは位置合わせすることができる。第２すなわち後続の
ＲＬＬ同期パターンを、一般に再同期パターン、または
単に再同期と呼ぶ。再同期は、たとえば米国特許第５４
５１９４３号に例示されているように、一般にデータ内
に挿入される。再同期パターンによって、ＰＬＬは大き
なデータ損失なしにコードワードとの適正な位相ロック
を回復することができる。米国特許第５４５１９４３号
で指摘されているように、再同期と同じパターンを持っ
たデータ・コードワードの出現が再同期パターンとして
検出され、データとしてデコードされない可能性があ
り、その結果としてデータが失われるため、再同期パタ
ーンがデータと混同されてはならない。したがって、第
５４５１９４３号特許では、コード内の特定の場所（た
とえば入力データ２０バイトおき）に挿入される可変長
ＲＬＬ（１，７）コードのための再同期パターンであっ
て、コード化データのディジタル合計値を減少させ、検
出可能である再同期パターンを提案している。このパタ
ーンの１つは「Ｘ０１００００００００１」というパタ
ーンであり、これはＲＬＬコードの（ｋ）制約を超え、
データと混同される可能性はない。

【０００６】（たとえば欠陥のために）同期パターンが
検出されなかったり（ミス）、誤った位置で誤って検出
された場合、正確なビット位置とＲＬＬコードワード境
界への位置合わせがわからない。したがって、この場合
も、再同期が配置されている正確な場所が不確定であ
る。ほとんどのテープ・ドライブに存在する典型的な状
況であるが、この位置の不確定性が再同期と同程度の場
合、再同期検出機構は必然的にコード化データ内で再同
期を探す必要がある。このため、再同期はデータから明
確に区別できることが重要であり、したがってデータの
コード化に使用されるＲＬＬコードのコードワード空間
の外にある必要がある。再同期をＲＬＬコードのコード
ワード空間の外に置くには、多くの再同期を、コードの
（ｋ）制約に違反する単一の長い「０」のストリング
か、または自然にコード化することができない「０」の
長いストリングのシーケンスを有するように作成する
（これらはいずれもＲＬＬ違反として知られている）。
再同期検出機構は、正常にコード化されたデータ（雑音
や欠陥がない場合）に出現してはならないこのＲＬＬ違
反を探す。ピーク検出チャネルの難点は、高周波信号の
シンボル間妨害によって、遷移の検出が隣接する遷移か
ら遷移のないゾーン（「０」）の方にシフトされる傾向
があることである。したがって、検出されたいくつかの
遷移が、検出されたビット・ストリームを再同期パター
ンとして検出できないような位置にシフトされる傾向が
ある。

【０００７】

【発明が解決しようとする課題】本発明の目的は、コー
ド化データを同期化パターン、特にデータと共にコード
化された再同期パターンと混同される可能性が低いラン
レングス限定コードをコード化するとともに、データ・
コードワードおよび再同期パターンの検出と分解を行う
エンコーダおよび方法を提供することである。

【０００８】本発明の他の目的は、ＲＬＬコード化デー
タ内の堅固な再同期パターンと、コードワードおよび再
同期パターンをデコードするためにビット・シフト信号
の検出および分解を行う方法およびデコーダとを提供す
ることである。

【０００９】本発明の他の目的は、堅固なコードワード
同期化パターンを提供することである。

【００１０】

【課題を解決するための手段】ランレングス限定コード
のコード化とデコードを行い、堅固な再同期パターンを
生成してチャネル・ビット・ストリームに入れ、ＲＬＬ
コード化ビット・ストリームから再同期パターンを復元
する、エンコーダ、デコーダ、エンコーダ／デコーダ、
データ記録媒体、および方法を開示する。データ・スト
リームはランレングス限定（ｄ，ｋ）コードによってコ
ード化され、少なくとも１つの再同期パターンをその中
に有する。再同期パターンは、ＲＬＬ（ｋ）制約を超え
る連続した「０」から成る少なくとも１つのストリング
を含み、チャネル・ビット・ストリーム内に挿入され
る。

【００１１】ＲＬＬエンコーダが、一連の無制約二進ソ
ース信号からチャネル・ビット・ストリームのＲＬＬ二
進ビット信号をコード化する。このエンコーダはＲＬＬ
チャネル・ビット・ストリームから特定のパターンを除
外する。この特定のパターンは、再同期パターンを
（ｋ）制約内に収まるように短くするようにシフトされ
た、連続した「０」ビットから成る少なくとも１つのス
トリングの出現に隣接する一方または両方の「１」ビッ
トの再同期パターンからのビット・シフトを表すパター
ンである。

【００１２】コード化されたビット・ストリームを送信
し、コード化されたビット・ストリームを受信するチャ
ネルが、再同期生成機構およびＲＬＬエンコーダに結合
されている。コード化ビット・ストリームをデコードす
るスライディング・ブロック・デコーダなどのデコーダ
がチャネル出力に結合され、再同期検出機構が再同期パ
ターンを回復する。再同期検出機構は、連続した「０」
のストリングを含む受信ビット・ストリームのパターン
を再同期パターンに有利に分解し、再同期パターンを
（ｋ）制約内に収まるように短くするようにシフトされ
た連続した「０」ビットから成る少なくとも１つのスト
リングの出現に隣接する一方または両方の「１」ビット
の再同期パターンからのビット・シフトに対処する。

【００１３】さらに、再同期パターンはＲＬＬ（ｋ）制
約に違反する低周波態様と、所定の長さ以上のビット・
パターンの連結シーケンスなどＲＬＬコードからさらに
除外される高周波態様の両方を有することができる。こ
の２つの異なる態様によって、再同期パターンとデータ
との混同の可能性がさらに低減される。

【００１４】

【発明の実施の形態】図１を参照すると、ソース１０か
らの二進データが送信のためにランレングス限定エンコ
ーダ１１によってコード化され、コード化されたデータ
がチャネル入力１２に入力される、データ送信またはデ
ータ記録システムが図示されている。チャネルは伝送媒
体を含むこともデータ記憶ドライブ１５またはその他の
データ記憶装置を含むこともできる。コード化データは
チャネルから受信されるか、またはデータ記憶装置から
読み取られ、出力チャネル１８で受け取られ、その後、
デコーダ２０によってデコードされ、デコーダは出力線
２１上に出力二進データを供給する。コード化とデコー
ドが正しく行われ、誤りなしに伝送された場合、二進出
力データ２１はソース１０からの入力二進データと同じ
になる。

【００１５】ランレングス限定（ＲＬＬ）二進コードと
呼ばれる、２つの２値状態間の遷移間の距離に制限を加
えるコード化方式が、データ送信およびデータ記録の技
術の分野で二進データの制約のないセットをコードワー
ドの制約のあるセットにコード化するために一般に使用
されている。このようなコードは、「１」と「１」（ま
たは記録遷移）との間の「０」から成る最小距離（ｄ）
と、「１」と「１」との間の「０」から成る最大距離
（ｋ）とを有すると言うことができる。

【００１６】ＲＬＬ（ｄ，ｋ）コードの様々な変形が特
に有用であることがわかっており、前述のように可変長
のコードワードまたは固定長のコードワードを含むこと
ができる。入力チャネル１２と出力チャネル１８は一般
には非同期であり、データ記憶ドライブ１５を磁気テー
プ・ドライブなどのアーカイブ装置として使用する場
合、出力チャネルは一次記憶装置の復元のために必要に
なるときまでそのデータを１年以上供給しない場合があ
る。したがって、デコーダ２０がチャネル出力データを
デコードすることができるように、コード化データは、
出力チャネル１８が記憶データの遷移を解釈し、データ
を読み取れるようにするのに必要なクロック機能を備え
なければならない。しかし、ＲＬＬコードでは、一般に
は、ＰＬＬはコード化されたランダムなデータの位相ロ
ックを獲得できない。したがって、一般にはコード化デ
ータ・フィールドにクロック・フィールドを付加して、
コード化データ・フィールドに入る前に位相ロックを実
現できるようにするが、これにはＰＬＬのクロックが正
常に読み取られる必要がある。

【００１７】一般に、書込みフォーマッタ２５によっ
て、必要なクロック情報とその他の必要情報を有するヘ
ッダが各データ・セットなどに付加される。その後、こ
のクロック情報を、出力または読取りチャネル１８が使
用してコード化データ内の各遷移の位置を識別し、その
情報をコード化データのデコードのためにデコーダ２０
に供給することができる。

【００１８】コード化データの形式の典型的な例を図２
に示す。各データ・セットはデータ・セット・セパレー
タまたはギャップ３０によって区切られている。このデ
ータが記憶テープ・ドライブによって記録される場合、
このギャップは「ＩＢＧ」またはブロック間ギャップと
呼ばれることがある。このギャップの後には一般に、
「ＶＦＯ」領域３２が続き、これは出力チャネルＰＬＬ
がその動作周波数をＶＦＯ領域の周波数にするために使
用する（位相ロック）。（「ＶＦＯ」は可変周波数発振
器の略である。最新のシステムはアナログ可変周波数発
振器を使用しなくなっているものもあるが、この用語だ
けはまだ使用されている。）データ記録では、データ記
憶ドライブは様々な速度で動作し、したがってデータ周
波数を変化させるため、ＰＬＬによってＶＦＯ領域周波
数を検出することによってそれを判断しなければならな
い。

【００１９】ＶＦＯ領域３２の後には、コード化データ
３３〜３５が続き、磁気テープのように前後に移動可能
なデータ記憶ドライブでは後方ＶＦＯ領域３７が続く。

【００２０】典型的なコードワード・クワッド３４を拡
大し、詳細に図示する。典型的なコードワード・クワッ
ドは、先頭ＶＦＯパターン４０と「同期」パターン４１
と、複数のコードワード・グループ４２〜４３とを含
む。各コードワード・クワッドは、短いヘッダ４５とコ
ードワード・データ４６とを含むことができる。コード
ワード・グループ４２〜４３は任意の適切な長さとする
ことができ、たとえばヘッダ４５を１０バイトのみと
し、コードワード・データ４８０バイトとして、合計４
９０バイトとすることができる。

【００２１】ＶＦＯパターン４０は典型的には反復コー
ドワード・パターンであるが、そのヘッダ内の場所のた
めに識別可能であり、クロックまたはＰＬＬがＶＦＯ領
域３２の周波数を回復するように調整することができる
短いパターンを備える。しかし、ＶＦＯパターン４０
は、周波数を検出してロックすることができるように十
分な長さでなければならず、たとえば１６バイトのデー
タ・セット・パターンＶＦＯを最初のコードワード・ク
ワッドＶＦＯと組み合わせた合計３０バイトのデータ・
セットＶＦＯ３２と比較して十分な長さ、たとえば１４
バイトでなければならない。

【００２２】ＲＬＬデコーダがＲＬＬコード化データの
開始を判断し、それをＲＬＬコードワード境界と位置合
わせすることができるように同期パターン４１を備え
る。同期パターンは（一般には隣接しない再同期パター
ンとは異なり）常にＶＦＯパターンに隣接するため、Ｖ
ＦＯパターンから抜け出たことを確実に検出できる必要
がある。これは、（再同期パターンがそうでなければな
らないように）ＲＬＬ違反でなければならないというこ
とではない。同期パターンの場所によって、コード化デ
ータに見られる問題はほとんどなくなる。

【００２３】ＰＬＬが位相ロックを実現しない場合、ま
たはデコーダが着信データ上でコードワード境界に位置
合わせしない場合、前述のようにデータ・コードワード
のいずれもデコードすることができなくなる。したがっ
て、再同期パターン５０はたとえば米国特許第５４５１
９４３号に例示されているように、典型的にはデータ内
に入れられる。再同期パターンによって、ＲＬＬデコー
ダはコード化データ内の位置と、ＲＬＬコードワード境
界への位置合わせを回復することができ、それによって
後続のコード化データを回復することができる。また、
一般的に実施されているわけではないが、再同期の前に
現れたコード化データを記憶し、再同期によってＲＬＬ
コードワード境界が判断されてそのデータをデコードす
ることも可能である。

【００２４】再同期パターン５０はヘッダの一部として
識別することはできない。したがって、米国特許第５４
５１９４３号に例示されているように、再同期と同じパ
ターンを有するデータ・コードワードの出現が再同期パ
ターンとして検出されてデータとしてデコードされない
可能性があり、その結果データが失われるため、再同期
パターンがデータと混同されてはならない。上述の米国
特許第５４５１９４３号の手法は、データ内の再同期パ
ターンの周期的な場所によって再同期パターンの識別を
可能にするものである。この手法は、データの一部のエ
ラーや損失の可能性があり、ＰＬＬが位相外れになるた
め、あるいはヘッダで適正な位相に達しなかった場合、
信頼性に欠ける。位相ロックが完全でない場合、または
ＲＬＬデコーダ位置合わせが適正に行われない場合、検
出機構は周期再同期位置までカウントすることができ
ず、パターンが再同期パターンであることを検出できな
くなる。

【００２５】米国特許第５４５１９４３号で提案されて
いるパターンの１つは、ＲＬＬコードの（ｋ）制約外に
あるため、認識可能である。難点は、データ検出におけ
るわずかな位相エラーや、再同期パターンを含む遷移に
おけるわずかなビット・シフトの結果、再同期パターン
がコード化データ内に現れる可能性があることである。

【００２６】ＲＬＬデコーダでは、再同期パターンは典
型的には、少なくとも２つの連続した遷移の間に長い距
離を含む。難点、特にピーク検出によって検出される磁
気テープ上に記録された磁気遷移の場合の難点は、高周
波数信号のシンボル間妨害によって、遷移の検出が隣接
した遷移から遷移と遷移の間の無遷移ゾーン（「０」）
の方にシフトする傾向があることである。したがって、
検出回路は、互いに隣接した再同期パターンの遷移をシ
フトさせて、再同期パターンではなく誤ってデータ・コ
ードワードとして検出される可能性があるような位置に
シフトする傾向がある。

【００２７】さらに図１を参照すると、本発明の一実施
形態により、後述するように再同期生成機構５５によっ
て堅固な再同期パターン５０が供給され、書込みフォー
マッタ２５によってコードワード内のチャネル・データ
・ビット・ストリームに挿入される。この再同期パター
ンは、ＲＬＬ（ｋ）制約を超える「０」から成る少なく
とも１つのストリングを含み、したがってどのデータ・
コードワードとも直接混同されることがない。したがっ
て、ＲＬＬ（１，７）コードまたはＲＬＬ（２，７）コ
ードでは、再同期パターンは遷移と遷移の間に８個の連
続した「０」がある「１００００００００１」となる。
このパターンは、遷移間の距離が９クロックであるため
「９Ｔ」パターンとも呼ばれる。

【００２８】本発明の一実施形態によると、この再同期
パターンは、特定のパターンをコードワードとして除外
するエンコーダ１１においてＲＬＬコードを実施するこ
とによって堅固にされる。この特定のパターンは、再同
期パターンが（ｋ）制約内に含まれるように短くするよ
うにシフトされた、連続する「０」ビットから成る少な
くとも１つのストリングの出現に隣接する一方または両
方の「１」ビットの再同期パターンからのビット・シフ
トを表す。たとえば、上記の再同期パターンに、先頭の
遷移を末尾の遷移の方に向かってシフトさせるビット・
シフトを適用し（すなわち「０１０００００００１」と
し）、それによって（ｋ）制約を超えないようにする。
同様に、終わりの遷移に、末尾の遷移を先頭の遷移の方
に向かってシフトさせるビット・シフトを適用し（すな
わち「１０００００００１０」とし）、それによってや
はり（ｋ）制約を超えなくなるようにする。最後に、先
頭と末尾の両方の遷移を互いにシフトさせて（すなわち
「０１００００００１０」とし）、（ｋ）制約内に収め
る。したがって、本発明はＲＬＬエンコーダ１１によっ
て生成されたコードワードからこれらのビット・シフト
・パターンを除外する。

【００２９】本発明の他の実施形態によると、再同期パ
ターン５０に２つの異なる態様を設ける。その１つは除
外パターンとＲＬＬコードの制約とに違反する低周波態
様であり、もう１つは、所定の長さ以上のビット・パタ
ーンの連結シーケンスなど、ＲＬＬコードからさらに特
別に除外される高周波態様である。たとえば、高周波連
結シーケンスは、２Ｔバースト、すなわち「１０」など
の短いバーストの反復パターンであるＶＦ０パターンを
含む。ＲＬＬ（１，７）コードでは、２Ｔバーストは
「ｄ」制約には違反しないが、本発明によると、エンコ
ーダ１１の可能なコードワード・シーケンスから２Ｔバ
ーストの完全な連結シーケンスも除外され、再同期パタ
ーンのために２つの別々の除外が作成される。

【００３０】たとえば、除外されるＶＦＯパターンは連
結「１０」ビットが７回以上反復する長さのストリング
を含み、ＶＦＯパターンの検出を可能にするために除外
される。したがって、この連結ストリングが組み込まれ
たＶＦＯパターン３２および４０も再同期パターン５０
もコード化データと混同されないことになる。ＲＬＬ
（１，７）コードの場合の、ＶＦＯパターンとＲＬＬ
（ｋ）制約を超える「０」から成るストリングとが併用
された再同期パターンの例は、「０１００００．０００
０１０．１０１０１０．１０１０１０」である。

【００３１】再同期パターンの除外ビット・シフト版は
以下の通りである。ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」は、「０」から成るストリングの末尾の遷
移のビット・シフトを示し、「０」のストリングを
（ｋ）制約に収めると共に、「１０」ビット対の連結ス
トリングの反復を６回にし、連結除外によって除外され
ないようにする。したがってこのパターンはエンコーダ
１１による可能なコードワード出力値から特に除外され
なければならない。ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」は、「０」のストリングの先頭と末尾の両
方の遷移のビット・シフトを表し、この場合も、「０」
のストリングを（ｋ）制約内に収めると共に、「１０」
ビット対の連結ストリングの反復を６回にし、連結除外
によって除外されない。したがってこのパターンはエン
コーダ１１による可能なコードワード出力値から特に除
外されなければならない。ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」は、「０」のストリングの先頭遷移のビッ
ト・シフトを表し、これもＶＦＯパターン除外のために
除外される。

【００３２】したがって、このＲＬＬ（１，７）固定長
コードの例では、禁止データ・コード化パターンは次の
ようになる。１）「１１」、（ｄ）制約２）「００００００００」、（ｋ）制約３）「１０１０１０１０１０１０１０」、
「１０」の７回以上の連続した反復４）「０１００００．００００１０．１０１０１０．１
０１０１０」、再同期パターン５）「０１００００．０００１００．１０１０１０．１
０１０１０」、上記の再同期ビット・シフト・パターン
（ａ）６）「００１０００．０００１００．１０１０１０．１
０１０１０」、上記の再同期ビット・シフト・パターン
（ｂ）７）「００１０００．００００１０．１０１０１０．１
０１０１０」、上記の再同期ビット・シフト・パターン
（ｃ）

【００３３】したがってこの再同期パターンはきわめて
堅固であり、そのすべての可能性のあるビット・シフト
・パターンをコード化データから除外させ、追加の除外
「ＶＦＯ」パターンをそのデータからの第２の除外とし
て組み込む。

【００３４】このコード化データとそれに組み込まれた
再同期パターンが適切なフォーマット情報と共に、エン
コーダ１１と、書込みフォーマッタ２５と、再同期生成
機構５５とによって提供される。具体的には、書込みフ
ォーマッタ２５が、ＲＬＬエンコーダ３１と、再同期生
成機構５５と、マルチプレクサ５７とを動作させて、コ
ード化データ、再同期パターンなどを所望のフォーマッ
トに配列させ、そのデータ・ストリームを書込みチャネ
ル１２に入力させる。チャネルは送信媒体を含むことも
データ記憶ドライブ１５を含むこともできる。データ記
憶ドライブの場合、チャネルへの入力データはデータ記
憶ドライブによって磁気テープや光ディスクなどのデー
タ記憶媒体上に記憶され、短期間、アーカイブまたは記
憶される。いずれの場合も、ある時点で、同一または異
なるデータ記憶ドライブ１５によってその記憶媒体にア
クセスし、読み取ることができる。データ記憶ドライブ
から読み取られたデータまたはチャネル１２を介した送
信から受け取られたデータは、チャネル出力１８で出力
される。読取りチャネル１８によって検出されたコード
化ビット・ストリームは、デコーダ２０によってデコー
ドされ、再同期検出機構５８によって再同期パターンが
検出される。再同期検出機構５８による再同期パターン
の検出を示す信号が読取りフォーマッタ５９に供給さ
れ、読取りフォーマッタ５９は再同期の期間中、ＲＬＬ
デコーダ２０をゲート遮断する（通さないようにす
る）。ＲＬＬデコーダ２０はこの再同期のタイミングを
使用し、それによってＲＬＬデコーダが再同期パターン
からＲＬＬコードワードの適切な「フレーミング」を入
手し、着信コードワード境界および開始場所への位置合
わせの維持または回復を行うことができる。

【００３５】再同期検出機構５８は、（ｋ）制約内に収
まるように再同期パターンを短くするようにシフトされ
た、「０」ビットの少なくとも１つの長いストリングの
出現に隣接する一方または両方の「１」ビットの再同期
パターンからのビット・シフトに対処するように、
「０」のストリングを含む受信ビット・ストリームのパ
ターンを再同期パターンに有利に分解する。さらに、受
け取った再同期パターンがＲＬＬ（ｋ）制約を超える
「０」ビットのストリングと、所定の長さの反復ビット
・パターンの連結シーケンスを含む連結パターンの両方
を含む場合、再同期検出機構５８はさらに、再同期パタ
ーンに有利に、「０」のストリングと連結パターンの両
方を含む受け取ったビット・ストリームのビット・パタ
ーンを分解する。

【００３６】たとえば、上述するように受け取ったＲＬ
Ｌ（ｄ，ｋ）コード化チャネル・ビット・ストリーム
が、少なくとも１つの再同期パターンを有するＲＬＬ
（１，７）コード化ビット・ストリームを含み、「０」
から成る再同期パターン・ストリングが８個の連続する
「０」ビットを連結パターンと共に含む場合、デコーダ
２０と再同期検出機構５８によって再同期パターンに有
利に分解される受信パターンには以下のパターンが含ま
れる。ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」

【００３７】本発明の他の態様によると、データからの
分離のためにより長い再同期パターンを必要とせずに、
再同期パターンの３ビットをデータからのリンケージと
結合し、再同期パターンとデータの有効なデコードを可
能にし、それによってたとえば（ｄ）＝１制約の違反の
回避やスライディング・ブロック・デコーダによるデコ
ードが可能になる。さらに、前方にも後方にも読取り可
能な磁気テープに書き込まれたデータに同じ機能を与え
るために、再同期パターンの先頭の３ビットと再同期パ
ターンの終わりの３ビットをデータからのリンケージと
結合する。このリンケージは、各「ｘ」ビットが直前の
データに基づいて「１」または「０」の状態をとること
ができる「ｘｘｘ」の形とすることができる。

【００３８】したがって、ユーザ・データ・ストリーム
の後に４ビットの固定ビットをコード化し（ユーザ・デ
ータを実質的に拡張）、その後に１８ビットの部分再同
期パターン「０００００００１０１０１０１０１０１」
を続け、さらに所与の（固定）状態で始まるコード化さ
れた後続ユーザ・データを続けることによって、上記の
２４ビットの再同期パターンを作成することができる。
これによって、コードワード・グループ４２が実質的に
４固定ビット拡張され、固定状態から４３のコード化が
開始される。

【００３９】着信ソース・データ１０を無制約にするこ
とができる十分な数の異なるコードワードを提供するこ
とができる好ましい実施形態は、４：６の比率でコード
化されたランレングス限定（ｄ，ｋ）（１，７）コード
である（すなわち４個のソース・ビットによって６個の
チャネル・ビットの長さのコードワードが生成され
る）。４：６の比率のＲＬＬ（１，７）の一例を示す表
を図３に示し、可能な６ビット・コードワードを図４に
示す。

【００４０】また、好ましい実施形態では、図１のエン
コーダ１１は、７状態を有し、ソース・ビットの４ビッ
ト・グループに応答してチャネル・ビットの６ビット・
グループを出力する状態機械である。その他の適合する
ＲＬＬエンコーダも使用可能である。

【００４１】図３の表で、行と列はエンコーダの７通り
の状態｛１，２，．．．７｝によって索引づけされてい
る。各現行状態は、ｘ／ｙの形の１６個の出力遷移を有
する。ここで、ｘは１６進数（すなわち｛０，
１，．．．．，９，ａ，ｂ，．．．，ｆ｝）で表された
４ビットの入力（またはユーザ）ラベルである。ｙは出
力コードワードの６ビットのラベルであり、図４のリス
トに従って整数｛１，．．．，２１｝として表される。
図３で遷移の現行状態はその行索引であり、遷移の次の
状態はその列索引である。たとえば、ユーザ入力ｅ＝１
１１０と、出力コードワード００００１０に対応するラ
ベル３によって状態３から状態６への遷移がある。

【００４２】図３の状態表で表されたコード化を実施す
るために用いることができるエンコーダ論理の一実施態
様について、図５の表を参照しながら説明する。このエ
ンコーダ論理では、現行状態は３ビットのラベルｓ₂ｓ₁
ｓ₀で表される。この現行状態の３ビット・ラベルは４
ビットのユーザ・ラベルｂ₃ｂ₂ｂ₁ｂ₀と組合わさって６
ビットの出力コードワードｃ₅ｃ₄ｃ₃ｃ₂ｃ₁ｃ₀と次の状
態ｔ₂ｔ₁ｔ₀とを決定する。

【００４３】このコード化規約は、再同期パターンと結
合された３ビットのデータのリンケージを規定し、それ
によってデータと実際の再同期パターンとの間の結合部
でスライディング・ブロック・デコーダによるデータの
有効なデコードを可能にし、データの終わりと再同期パ
ターンの先頭の「ｘｘｘ」ビットを規定する。上記の例
の６ビット出力形式を使用すると、図３から図５に示す
エンコーダに関するコード化規約によって、データ・ス
トリーム内の最後の６ビット・チャネル・ワードは「ｘ
ｘｘ０１０」という形になり、最初の６ビット・チャネ
ル・ワードは「０１０ｘｘｘ」という形になるように規
定される。

【００４４】上記のチャネル・コードワードを生成する
コード化規約は以下の通りである。＃１４ビット入力（またはユーザ）ワード「ｂ」（１
６進）を、すべての入力データ・ストリームの終わりに
付加し、コード化する（したがって、コード化データ・
ストリームは６ビット長い）。＃２入力データ・ストリームのコード化は常に状態７
から始まる。

【００４５】コード化規約＃１に従い、図３の表の列３
を調べると、「ｂ」が３、８、１１、１６、または２１
にコード化され、それぞれが（図４のリストにより）
「０１０」で終わる出力ラベルに対応するため、どのコ
ード化データ・ストリームの最後のチャネル・ワードも
「ｘｘｘ０１０」（「０１０」で終わる）ことになる。

【００４６】コード化規約＃２に従い、図３の表の行７
を調べると、状態７から４ビット・ユーザ・ワードは１
０、１１、１２、または１３にコード化され、それぞれ
が（図４のリストにより）「０１０」で始まる出力ラベ
ルに対応するため、どのコード化データ・ストリームの
最初のチャネル・ワードも「０１０」で始まることにな
る。

【００４７】再同期パターンとデータとのリンケージに
よって付加される追加のオーバーヘッドはない。再同期
オーバーヘッドは実際には２４ビットである。すなわ
ち、部分再同期パターンからの１８ビットに、ユーザ情
報を伝達する前部にあるチャネル・ワード「ｘｘｘ０１
０」の６ビットを加えた数である。後部のチャネル・ワ
ード「０１０ｘｘｘ」は、完全な４ビットのユーザ情報
を伝達し、したがってオーバーヘッドとみなすべきもの
ではない。

【００４８】このリンケージによって、再同期パターン
の実際のコピーも、コード化データと再同期との結合部
に形成された最も可能性の高い２つのビット・シフト
も、正しい位置で再同期パターンとして識別されること
になる。

【００４９】図６に、データ４ビット入力値と、それに
対応する６ビットの現行状態出力値と、図３から図５の
エンコーダの次の状態とを示し、図７に、コード化デー
タとのリンケージを設けるように図３から図６のエンコ
ーダの状態に従って再同期生成機構５５によって生成さ
れた再同期パターンを示す。

【００５０】エンコーダ１１によってコード化されたチ
ャネル・データ・ストリームをデコードするデコーダ２
０の一例は、メモリがなく６ビット・ブロックの先読み
機能を持つスライディング・ブロック・デコーダであ
る。したがって、現行４ビット・ユーザ・ワードは、次
に現れる６ビット・チャネル・ワードと共に現行６ビッ
ト・チャネル・ワードの関数として回復される。これ
は、図３の表に示されており、（１）同じ列内（すなわ
ち同じ次の状態を持つ）に同じ出力ラベルｙが２回現れ
る場合、それらは同じ入力ラベルを持ち、（２）異なる
列（すなわち異なる次の状態を持つ）内に同じ出力ラベ
ルｙが２回現れる場合、その後に共通の出力ラベルが続
くことはあり得ない。

【００５１】デコーダの機能を図８に示す。行は現行チ
ャネル・ワードによって索引づけされ、列は次に現れる
チャネル・ワードによって索引づけされている。したが
って、デコーダ２０は連続する２つの６ビット・チャネ
ル・ワードに依存して各４ビット・ユーザ・ワードをデ
コードする。

【００５２】図９で、デコーダ論理について説明する。
このデコーダ論理では、現行６ビット・チャネル・コー
ドワードｃ₅ｃ₄ｃ₃ｃ₂ｃ₁ｃ₀が次の６ビット・チャネル
・コードワードｄ₅ｄ₄ｄ₃ｄ₂ｄ₁ｄ₀と共に、デコード済
み４ビット・ユーザ・コードワードｂ₃ｂ₂ｂ₁ｂ₀を決定
する。

【００５３】デコーダ２０は連続する２つの６ビット・
チャネル・ワードにのみ依存するため、最大７個の連続
チャネル・エラーから成るバーストによって汚損される
可能性があるのは最大３個の連続４ビット・ユーザ・ワ
ード、したがって最大２個の連続ユーザ・バイトであ
る。したがって、単純なインタリーブ・エラー訂正コー
ドを使用してデータを保護することができる。

【００５４】図１の再同期検出機構５８の実施形態例を
図１０に示す。読取りチャネル１８からの着信ビットは
シフト・レジスタを介して順次化され、検査する２４ビ
ットがレジスタ６０に供給される。再同期パターン０１
００００．００００１０．１０１０１０．１０１０１０
がないかどうか検査するビットに、左から右の順に
ｂ ₀、ｂ₁、．．．ｂ₂₃と番号を付け、レジスタ６０のビ
ットにそれに応じて番号を付けると、名目再同期パター
ンとその最も可能性の高いビット・シフト位置の検出
は、排他ＯＲ論理回路６２および６３とＡＮＤ論理回路
６５とによって行うことができる。したがって、検出す
べき「０」でなければならないＡＮＤ６５への入力は、
必要な「１」ビット入力とのＡＮＤをとるようにすべて
反転される。したがって、ビット・シフトが起こる可能
性がある入力ビットｂ₁とｂ₂および入力ビットｂ₉とｂ
₁₀が、論理回路６２および６３によって排他ＯＲされ、
それによって正しい位置かまたはビット・シフトされた
位置に検出される。

【００５５】再同期パターンの検出には他のどのような
適合する論理回路でも使用することができる。

【００５６】図２を参照すると、再同期検出機構５８は
読取りフォーマッタ５９に同期化入力を供給し、それに
よってＲＬＬデコーダ２０をＲＬＬコードワードと同期
させる。

【００５７】本発明の堅固な再同期パターンを使用する
代替ＲＬＬコードおよびそれに対応するエンコーダ１
１、再同期生成機構５５、デコーダ２０、および再同期
検出機構５８も考えられる。

【００５８】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００５９】（１）一連の無制約二進ソース信号をラン
レングス限定（ＲＬＬ）（ｄ，ｋ）コードにコード化す
る方法であって、前記二進ソース信号のグループを受け
取るステップと、前記二進ソース信号の前記グループを
ＲＬＬコード化して二進信号のＲＬＬチャネル・グルー
プを生成するステップとを含み、前記ＲＬＬチャネル・
グループが、１）前記ＲＬＬ（ｄ）制約より少ない「０」ビットを有
するパターンと、２）前記ＲＬＬ（ｋ）制約より多い「０」ビットを有す
るパターンと、３）前記ＲＬＬ（ｋ）制約を超える連続「０」ビットか
ら成る少なくとも１つのストリングを有する再同期パタ
ーンと、４）前記再同期パターンを前記（ｋ）制約内に短縮する
ようにシフトされた、「０」ビットの少なくとも１つの
ストリングの前記出現に隣接する一方または両方の
「１」ビットのシフトを含む前記再同期パターンからの
ビット・シフトを表す少なくとも１つのパターンとを除
くビット・ストリームを含む方法。（２）前記ＲＬＬコード化ステップが、所定の長さの反
復ビット・パターンの連結シーケンスを含む連結パター
ンをさらに除外し、前記再同期パターンが、前記ＲＬＬ
（ｋ）制約を超える連続した「０」ビットの前記ストリ
ングと前記連結パターンの両方を含む、上記（１）に記
載のコード化方法。（３）前記ＲＬＬコード化ステップの再同期パターン
が、直前のチャネル・グループに関連する４ビットのパ
ターンを表す先行「ｘｘｘ０１０」ビット・パターンを
さらに含む、上記（２）に記載のコード化方法。（４）前記ランレングス限定コードが（１，７）コード
を含み、前記ＲＬＬコード化ステップの連続「０」ビッ
トの再同期パターン・ストリングの長さが８である、上
記（１）に記載のコード化方法。（５）前記ＲＬＬコード化ステップが、所定の長さの
「１０」ビット対の反復パターンの連結シーケンスを含
むＶＦＯパターンをさらに除外し、前記再同期パターン
が前記ＲＬＬ（ｋ）制約を超える８個の連続した「０」
ビットの前記ストリングと前記ＶＦＯパターンの両方を
含む、上記（４）に記載のコード化方法。（６）前記ランレングス限定（１，７）コードが４：６
の比率でビットをコード化し、前記ＶＦＯパターンが６
回の反復より長い連結「１０」ビット対のシーケンスを
含み、前記ＲＬＬコード化ステップの再同期パターンが
「０１００００．００００１０．１０１０１０．１０１
０１０」を含む、上記（５）に記載のコード化方法。（７）前記再同期ビット・シフトを表す前記ＲＬＬコー
ド化ステップ除外パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、上記（６）に記載のコード化方
法。（８）堅固な再同期パターンを生成してランレングス限
定（ｄ，ｋ）コード化ビットのチャネル・ストリームに
入れる方法であって、前記ＲＬＬ（ｋ）制約を超える連
続した「０」から成る少なくとも１つのストリングを含
む前記再同期パターンをコード化して前記チャネル・ビ
ット・ストリームに入れるステップと、前記再同期パタ
ーンと、前記再同期パターンを前記（ｋ）制約内に収ま
るように短くするようにシフトされた、「０」ビットか
ら成る少なくとも１つのストリングの前記出現に隣接す
る一方または両方の「１」ビットの前記再同期パターン
からのビット・シフトを表すパターンとを含む特定のパ
ターンを前記ＲＬＬ（ｄ，ｋ）チャネル・ビット・スト
リームから除外するステップとを含む方法。（９）前記コード化ステップ再同期パターンが、前記Ｒ
ＬＬ（ｋ）制約を超える連続した「０」ビットの前記ス
トリングと、所定の長さの反復ビット・パターンの連結
シーケンスを含む連結パターンの両方を含み、前記除外
ステップが前記連結パターンをさらに除外する、上記
（８）に記載の前記再同期パターンの生成方法。（１０）前記コード化ステップ再同期パターンが、直前
のチャネルＲＬＬビットに関係する４ビットのパターン
を表す先行「ｘｘｘ０１０」ビット・パターンをさらに
含む、上記（９）に記載の前記再同期パターンの生成方
法。（１１）前記ランレングス限定コードが（１，７）コー
ドを含み、連続した「０」の前記コード化ステップ再同
期パターン・ストリングが８個の連続した「０」ビット
を含む、上記（８）に記載の前記再同期パターンの生成
方法。（１２）前記コード化ステップ再同期パターンが、前記
ＲＬＬ（ｋ）制約を超える８個の連続した「０」ビット
の前記ストリングと、所定の長さの「１０」ビット対の
反復パターンの連結シーケンスを含むＶＦＯパターンの
両方を含み、前記除外ステップが前記ＶＦＯパターンを
さらに除外する、上記（１１）に記載の前記再同期パタ
ーン生成方法。（１３）前記コード化ステップ再同期パターンが「０１
００００．００００１０．１０１０１０．１０１０１
０」を含む、上記（１２）に記載の前記再同期パターン
生成方法。（１４）構造的に制約された環境において一連の無制約
の二進ソース信号から、隣接する「１」ビットと「１」
ビットとの間に最小（ｄ）個および最大（ｋ）個の
「０」を有する二進ビット信号のランレングス限定（Ｒ
ＬＬ）コードを生成するエンコーダであって、前記二進
ソース信号を受け取るソースと、前記ソースに結合さ
れ、前記二進ソース信号のグループを受け取り、前記二
進ソース信号の前記ソース・グループに応答して前記Ｒ
ＬＬコードにコード化された二進信号のＲＬＬチャネル
・グループを供給するＲＬＬエンコーダとを含み、前記
ＲＬＬチャネル・グループは、１）前記ＲＬＬ（ｄ）制約より少ない「０」ビットを有
するパターンと、２）前記ＲＬＬ（ｋ）制約より多い「０」ビットを有す
るパターンと、３）前記ＲＬＬ（ｋ）制約を超える連続した「０」ビッ
トから成る少なくとも１つのストリングを有する再同期
パターンと、４）前記再同期パターンを前記（ｋ）制約内に収まるよ
うに短くするようにシフトされた、連続した「０」ビッ
トから成る少なくとも１つのストリングの前記出現に隣
接する一方または両方の「１」ビットのシフトを含む前
記再同期パターンからのビット・シフトを表すパターン
とを除くビット・ストリームを含むエンコーダ。（１５）前記ＲＬＬエンコーダが、所定の長さの反復ビ
ット・パターンの連結シーケンスを含む連結パターンを
さらに除外し、前記再同期パターンが、前記ＲＬＬ
（ｋ）制約を超える連続した「０」ビットの前記ストリ
ングと前記連結パターンの両方を含む、上記（１４）に
記載のＲＬＬエンコーダ。（１６）前記再同期パターンが、前記ＲＬＬエンコーダ
によってコード化された直前のチャネル・グループに関
係する４ビットのパターンを表す先行「ｘｘｘ０１０」
ビット・パターンをさらに含む、上記（１５）に記載の
ＲＬＬエンコーダ。（１７）前記ＲＬＬエンコーダのランレングス限定コー
ドが（１，７）コードを含み、連続した「０」から成る
前記再同期パターン・ストリングが８個の連続した
「０」ビットを含む、上記（１４）に記載のＲＬＬエン
コーダ。（１８）前記ＲＬＬエンコーダが、所定の長さの「１
０」ビット対の反復パターンの連結シーケンスを含むＶ
ＦＯパターンをさらに除外し、前記再同期パターンが、
前記ＲＬＬ（ｋ）制約を超える８個の連続した「０」ビ
ットから成る前記ストリングと前記ＶＦＯパターンの両
方を含む、上記（１７）に記載のＲＬＬエンコーダ。（１９）前記ＲＬＬエンコーダのランレングス限定
（１，７）コードが、４個のビット入力グループと６個
のビットＲＬＬチャネル・グループとを表す４：６の比
率でコード化し、前記除外されるＶＦＯパターンが６回
の反復より長い連結「１０」ビット対のシーケンスを含
み、前記再同期パターンが「０１００００．００００１
０．１０１０１０．１０１０１０」を含む、上記（１
８）に記載のＲＬＬエンコーダ。（２０）前記再同期ビット・シフトを表す前記ＲＬＬエ
ンコーダ除外パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、上記（１９）に記載のＲＬＬエ
ンコーダ。（２１）堅固な再同期パターンを生成してランレングス
限定（ｄ，ｋ）ビット信号のチャネル・ビット・ストリ
ームに入れるエンコーダであって、前記ＲＬＬ（ｋ）制
約を超える連続した「０」から成る少なくとも１つのス
トリングを含む前記再同期パターンを生成して前記チャ
ネル・ビット・ストリームに入れる再同期生成機構と、
一連の無制約二進ソース信号から前記チャネル・ビット
・ストリームの前記ＲＬＬ（ｄ，ｋ）二進ビット信号を
コード化するＲＬＬエンコーダとを含み、前記ＲＬＬエ
ンコーダは、前記再同期パターンと、前記再同期パター
ンを前記（ｋ）制約内に収まるように短くするようにシ
フトされた、連続した「０」ビットから成る少なくとも
１つのストリングの前記出現に隣接する一方または両方
の「１」ビットの前記再同期パターンからのビット・シ
フトを表すパターンとを含む特定のパターンを、前記Ｒ
ＬＬ（ｄ，ｋ）チャネル・ビット・ストリームから除外
するエンコーダ。（２２）前記再同期生成機構生成再同期パターンが、前
記ＲＬＬ（ｋ）制約を超える連続した「０」ビットから
成る前記ストリングと、所定の長さの反復ビット・パタ
ーンの連結シーケンスを含む連結パターンの両方を含
み、前記ＲＬＬエンコーダが前記連結パターンをさらに
除外する、上記（２１）に記載の再同期パターン・エン
コーダ。（２３）前記再同期生成機構生成再同期パターンが、直
前チャネルＲＬＬビットに関係する４ビットのパターン
を表す先行「ｘｘｘ０１０」ビット・パターンをさらに
含む、上記（２２）に記載の再同期パターン・エンコー
ダ。（２４）前記ランレングス限定コードが（１，７）コー
ドを含み、連続した「０」から成る前記再同期生成機構
生成再同期パターン・ストリングが８個の連続した
「０」ビットを含む、上記（２１）に記載の再同期パタ
ーン・エンコーダ。（２５）前記再同期生成機構生成再同期パターンが、前
記ＲＬＬ（ｋ）制約を超える８個の連続「０」ビットか
ら成る前記ストリングと、所定の長さの「１０」ビット
対の反復パターンの連結シーケンスを含むＶＦＯパター
ンの両方を含み、前記ＲＬＬエンコーダが前記ＶＦＯパ
ターンをさらに除外する、上記（２４）に記載の再同期
パターン・エンコーダ。（２６）前記再同期生成機構生成再同期パターンが「０
１００００．００００１０．１０１０１０．１０１０１
０１０」を含む、上記（２５）に記載の再同期パターン
・エンコーダ。（２７）ランレングス限定（ＲＬＬ）コードの（ｋ）制
約を超える連続した「０」から成るストリングを有する
少なくとも１つの再同期パターンをその中に有するラン
レングス限定（ｄ，ｋ）コード化チャネル・ビット・ス
トリームをデコードする方法であって、前記コード化チ
ャネル・ビット・ストリームを受け取るステップと、前
記コード化チャネル・ビット・ストリームを所定の長さ
のスライディング・ブロック・グループにグループ化す
るステップと、前記グループに応答して前記受信ビット
・ストリームのパターンをデコードするステップと、前
記再同期パターンを検出し、前記再同期パターンを前記
（ｋ）制約内に収まるように短くするようにシフトされ
た、連続する「０」ビットから成る少なくとも１つのス
トリングの前記出現に隣接する一方または両方の「１」
ビットの前記再同期パターンからのビット・シフトを前
記再同期パターンに有利に分解し、前記検出された再同
期パターンが前記スライディング・ブロック・グループ
を同期させるステップとを含む方法。（２８）前記受信した再同期パターンが、前記ＲＬＬ
（ｋ）制約を超える連続した「０」ビットから成る前記
ストリングと、所定の長さの反復ビット・パターンの連
結シーケンスを含むＶＦＯパターンの両方を含み、前記
検出ステップが、連続した「０」から成る前記ストリン
グと前記ＶＦＯパターンの両方を含む前記受信ビット・
ストリームのビット・パターンを、前記再同期パターン
に有利にさらに分解する、上記（２７）に記載のＲＬＬ
デコード方法。（２９）前記受信ＲＬＬ（ｄ，ｋ）コード化チャネル・
ビット・ストリームが、少なくとも１つの前記再同期パ
ターンをその中に有する（１，７）コード化ビット・ス
トリームを含み、連続した「０」から成る前記再同期パ
ターンが８個の連続した「０」ビットを含み、前記検出
ステップが前記再同期パターンに有利に、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを分解する、上記（２８）に記載のＲＬ
Ｌデコード方法。（３０）ランレングス限定（ＲＬＬ）コードの（ｋ）制
約を超える連続した「０」から成るストリングを有する
少なくとも１つの再同期パターンをその中に有するラン
レングス限定（ｄ，ｋ）コード化ビット・ストリームを
デコードし、前記再同期パターンを回復するデコーダで
あって、前記コード化ビット・ストリームを受け取る入
力端子と、前記入力端子に結合され、前記コード化ビッ
ト・ストリームをデコードするスライディング・ブロッ
ク・デコーダと、前記入力端子に結合され、連続した
「０」から成る前記ストリングと、前記再同期パターン
を前記（ｋ）制約内に収まるように短くするようにシフ
トされた、連続した「０」から成る１ビットまたは２ビ
ット短いストリングとを含む前記受信ビット・ストリー
ムのパターンを前記再同期パターンに有利に分解し、連
続した「０」ビットから成る少なくとも１つのストリン
グの前記出現に隣接する一方または両方の「１」ビット
の前記再同期パターンからのビット・シフトに対処す
る、前記再同期パターンを回復する再同期デコーダとを
含むデコーダ。（３１）前記受信再同期パターンが、前記ＲＬＬ（ｋ）
制約を超える連続した「０」ビットから成る前記ストリ
ングと、所定の長さの反復ビット・パターンの連結シー
ケンスを含む連結パターンの両方を含み、前記再同期検
出機構が、連続した「０から成る前記ストリングと前記
連結パターンの両方を含む前記受信ビット・ストリーム
のビット・パターンを前記再同期パターンに有利にさら
に分解する、上記（３０）に記載のＲＬＬデコーダ。（３２）前記受信ＲＬＬ（ｄ，ｋ）コード化チャネル・
ビット・ストリームが、少なくとも１つの前記再同期パ
ターンをその中に有する（１，７）コード化ビット・ス
トリームを含み、連続した「０」から成る前記再同期パ
ターン・ストリングが８個の連続した「０」ビットを含
み、前記検出機構によって前記再同期パターンに有利に
分解された前記受信パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、上記（３１）に記載のＲＬＬデ
コーダ。（３３）堅固な再同期パターンを生成してランレングス
限定（ＲＬＬ）（ｄ，ｋ）ビット信号から成るチャネル
・ビット・ストリームに入れ、少なくとも１つの再同期
パターンをその中に有する前記ランレングス限定（ｄ，
ｋ）コード化チャネル・ビット・ストリームから前記再
同期パターンを回復するエンコーダ／デコーダであっ
て、前記ＲＬＬ（ｋ）制約を超える連続した「０」から
成る少なくとも１つのストリングを含む前記再同期パタ
ーンを生成して前記チャネル・ビット・ストリームに入
れる再同期生成機構と、前記再同期パターンを前記
（ｋ）制約内に収まるように短くするようにシフトされ
た、連続した「０」ビットから成る少なくとも１つのス
トリングの前記出現に隣接する一方または両方の「１」
ビットの前記再同期パターンからのビット・シフトを表
すパターンを表す特定のパターンを前記ＲＬＬ（ｄ，
ｋ）チャネル・ビット・ストリームから除外する、一連
の無制約二進ソース信号から前記チャネル・ビット・ス
トリーム内の前記ＲＬＬ（ｄ，ｋ）二進ビット信号をコ
ード化するＲＬＬエンコーダと、前記再同期生成機構と
前記ＲＬＬエンコーダとに結合され、前記コード化ビッ
ト・ストリームを送信し、前記コード化ビット・ストリ
ームを受信するチャネルと、前記チャネルに結合され、
前記コード化ビット・ストリームをデコードするデータ
・デコーダと、連続した「０」から成る前記ストリング
と、連続した「０」から成る１ビットまたは２ビット短
いストリングとを含む前記受信ビット・ストリームのパ
ターンを前記再同期パターンに有利に分解し、前記再同
期パターンを前記（ｋ）制約内に収まるように短くする
ようにシフトされた、連続した「０」ビットから成る少
なくとも１つのストリングの前記出現に隣接する一方ま
たは両方の「１」ビットの前記再同期パターンからのビ
ット・シフトに対処する、前記チャネルに結合され、前
記再同期パターンを回復する再同期検出機構とを含むエ
ンコーダ／デコーダ。（３４）前記再同期生成機構生成再同期パターンが前記
ＲＬＬ（ｋ）制約を超える連続した「０」ビットから成
る前記ストリングと、所定の長さの反復ビット・パター
ンの連結シーケンスを含むＶＦＯパターンの両方を含
み、前記ＲＬＬエンコーダが前記ＶＦＯパターンをさら
に除外し、前記再同期検出機構が、連続した「０」から
成る前記ストリングと前記ＶＦＯパターンの両方を含む
前記受信ビット・ストリームのビット・パターンを前記
再同期パターンに有利にさらに分解する、上記（３３）
に記載のＲＬＬエンコーダ／デコーダ。（３５）前記ＲＬＬエンコーダのコード化ランレングス
限定コードが（１，７）コードを含み、連続した「０」
から成る前記再同期生成機構生成再同期パターン・スト
リングが８個の連続した「０」ビットを含み、前記検出
機構によって前記再同期パターンに有利に分解される前
記受信パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、上記（３４）に記載のＲＬＬエ
ンコーダ／デコーダ。（３６）堅固な再同期パターンを生成してランレングス
限定（ｄ，ｋ）ビット信号から成るデータ記録ビット・
ストリームに入れ、少なくとも１つの再同期パターンを
その中に有する前記記録されたランレングス限定（ｄ，
ｋ）コード化ビット・ストリームから前記再同期パター
ンを回復するデータ記録エンコーダ／デコーダであっ
て、前記ＲＬＬ（ｋ）制約を超える連続した「０」から
成る少なくとも１つのストリングを含む前記再同期パタ
ーンを生成して前記チャネル・ビット・ストリームに入
れる再同期生成機構と、前記再同期パターンと、前記再
同期パターンを前記（ｋ）制約内に収まるように短くす
るようにシフトされた、連続した「０」ビットから成る
少なくとも１つのストリングの前記出現に隣接する一方
または両方の「１」ビットの前記再同期パターンからの
ビット・シフトを表すパターンとを含む特定のパターン
を前記ＲＬＬ（ｄ，ｋ）チャネル・ビット・ストリーム
から除外する、一連の無制約二進ソース信号から前記チ
ャネル・ビット・ストリーム内の前記ＲＬＬ（ｄ，ｋ）
二進ビット信号をコード化するＲＬＬエンコーダと、前
記再同期生成機構と前記ＲＬＬエンコーダとに結合さ
れ、前記コード化ビット・ストリームを記録し、前記記
録されたコード化ビット・ストリームを取り出すデータ
記憶装置と、前記データ記憶装置に結合され、前記取り
出されたコード化ビット・ストリームをデコードするデ
ータ・デコーダと、連続した「０」から成る前記ストリ
ングと、連続した「０」から成る１ビットまたは２ビッ
ト短いストリングとを含む前記受信ビット・ストリーム
のパターンを前記再同期パターンに有利に分解し、前記
再同期パターンを前記（ｋ）制約内に収まるように短く
するようにシフトされた、連続した「０」ビットから成
る少なくとも１つのストリングの前記出現に隣接する一
方または両方の「１」ビットの前記再同期パターンから
のビット・シフトに対処する、前記データ記憶装置に結
合され、前記再同期パターンを回復する再同期検出機構
とを含むデータ記録エンコーダ／デコーダ。（３７）前記再同期生成機構の生成再同期パターンが、
前記ＲＬＬ（ｋ）を超える連続した「０」から成る前記
ストリングと、所定の長さの反復ビット・パターンの連
結シーケンスを含む連結パターンの両方を含み、前記Ｒ
ＬＬエンコーダが前記連結パターンをさらに除外し、前
記再同期検出機構が、連続した「０」から成る前記スト
リングと前記連結パターンの両方を含む前記受信ビット
・ストリームのビット・パターンを前記再同期パターン
に有利に分解する、上記（３６）に記載のデータ記録Ｒ
ＬＬエンコーダ／デコーダ。（３８）前記ＲＬＬエンコーダのコード化ランレングス
限定コードが（１，７）コードを含み、連続した「０」
から成る前記再同期生成機構の生成再同期パターン・ス
トリングが８個の連続した「０」ビットを含み、前記検
出機構によって前記再同期パターンに有利に分解された
前記受信パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、上記（３７）に記載のデータ記
録ＲＬＬエンコーダ／デコーダ。（３９）記録された二進信号を有するデータ記録媒体で
あって、記録媒体と、１）前記ＲＬＬ（ｄ）制約より少ない「０」ビットを有
するパターンと、２）前記ＲＬＬ（ｋ）制約より多い「０」ビットを有す
るパターンと、３）前記ＲＬＬ（ｋ）制約を超える連続「０」ビットか
ら成る少なくとも１つのストリングを有する再同期パタ
ーンと、４）前記再同期パターンを前記（ｋ）制約内に収まるよ
うに短くするようにシフトされた、「０」ビットの少な
くとも１つのストリングの前記出現に隣接する一方また
は両方の「１」ビットのシフトを含む前記再同期パター
ンからのビット・シフトを表す少なくとも１つのパター
ンとを除く二進信号から成るランレングス限定（ｄ，
ｋ）制約されたグループの記録されたストリームと、二
進信号から成る前記記録されたストリーム内に散在する
少なくとも１つの記録された前記再同期パターンとを含
むデータ記録媒体。（４０）ＲＬＬ制約された二進信号から成る前記記録さ
れたストリームが所定の長さの反復ビット・パターンの
連結シーケンスを含む連結パターンをさらに除外し、前
記再同期パターンが前記ＲＬＬ（ｋ）制約を超える連続
した「０」ビットから成る前記ストリングと前記連結パ
ターンの両方を含む、上記（３９）に記載のデータ記録
媒体。（４１）前記記録された再同期パターンが、前記再同期
パターンの直前の前記ＲＬＬ制約された二進信号に関係
するパターンを表す先行「ｘｘｘ０１０」ビット・パタ
ーンをさらに含む、上記（４０）に記載のデータ記録媒
体。（４２）前記ランレングス限定コードが（１，７）コー
ドを含み、連続した「０」ビットから成る前記記録され
た再同期パターン・ストリングの長さが８である、上記
（３９）に記載のデータ記録媒体。（４３）ＲＬＬ制約された二進信号から成る前記記録さ
れたストリームが、所定の長さの「１０」ビット対の反
復パターンの連結シーケンスを含むＶＦＯパターンをさ
らに除外し、前記再同期パターンが、前記ＲＬＬ（ｋ）
制約を超える８個の連続した「０」ビットから成る前記
ストリングと前記ＶＦＯパターンの両方を含む、上記
（４２）に記載のデータ記録媒体。（４４）前記ランレングス限定（１，７）コードが４：
６の比率でビットをコード化し、前記ＶＦＯパターン
が、６回の反復より長い連結「１０」ビット対のシーケ
ンスを含み、前記記録された再同期パターンが「０１０
０００．００００１０．１０１０１０．１０１０１０」
を含む、上記（４３）に記載のデータ記録媒体。（４５）前記再同期ビット・シフトを表すＲＬＬ制約さ
れた二進信号から成る前記記録されたストリームの除外
パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、上記（４４）に記載のデータ記
録媒体。

【図面の簡単な説明】

【図１】本発明のエンコーダおよび再同期生成機構、デ
コーダ、およびチャネルを示すブロック図である。

【図２】本発明の再同期を使用したコード化データ・セ
ットの記録またはチャネル形式を示す図である。

【図３】図１に例示したエンコーダのコード化特性を示
す表である。

【図４】図３の出力ラベルとそれに対応する６ビット・
コードワードのリストである。

【図５】図３のエンコーダの状態機械エンコーダ論理を
示す表である。

【図６】図３から図５のエンコーダのデータ入出力を示
す表である。

【図７】図３から図６のエンコーダの状態に基づく再同
期出力を示す表である。

【図８】図１に例示したデコーダのデコード特性を示す
表である。

【図９】図６のデコーダの状態機械デコーダ論理を示す
表である。

【図１０】図１の再同期検出機構を示すブロック図であ
る。

【符号の説明】

１０ソース１１ランレングス限定エンコーダ１２チャネル入力１５データ記憶ドライブ１８出力チャネル２０デコーダ２５書込みフォーマッタ３１ＲＬＬエンコーダ５５再同期生成機構５７マルチプレクサ５８再同期検出機構５９読取りフォーマッタ

フロントページの続き (72)発明者グレン・アラン・ジャケットアメリカ合衆国95850 アリゾナ州ツーソンノース・ロッキー・リッジ・プレース 5270 (72)発明者ブライアン・ハリー・マーカスアメリカ合衆国94022 カリフォルニア州ロス・アルトスサウス・エル・モンテ・アベニュー 521 (72)発明者ポール・ジョセフ・シーガーアメリカ合衆国85745 アリゾナ州ツーソンウェスト・パセオ・デル・バランコ 5145 (56)参考文献特開昭61−107817（ＪＰ，Ａ) 特開昭62−180611（ＪＰ，Ａ) 特開昭62−216444（ＪＰ，Ａ) 特開昭62−272726（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 7/14

Claims

(57)【特許請求の範囲】

【請求項１】一連の無制約二進ソース信号をＲＬＬ
（ｄ，ｋ）コード化して、１）前記ＲＬＬ（ｄ）制約よ
り少ない「０」ビットを有するパターン、および２）
前記ＲＬＬ（ｋ）制約より多い「０」ビットを有するパ
ターン、を除く二進信号のＲＬＬチャネル・グループを
生成するランレングス限定（ＲＬＬ）（ｄ，ｋ）コード
化する方法であって、再同期パターンが、前記ＲＬＬ（ｋ）制約を超える連続
「０」ビットから成る少なくとも１つのストリングを有
する所定のパターンであり、該再同期パターンの「０」
ビットの少なくとも１つのストリングの一側または両側
に隣接する「１」ビットをシフトして、前記再同期パタ
ーンを前記（ｋ）制約内に短縮するようにした少なくと
も１つのパターンをも前記ＲＬＬチャネル・グループか
ら除くことを特徴とする方法。
【請求項２】前記ＲＬＬコード化ステップが、所定の長
さの反復ビット・パターンの連結シーケンスを含む連結
パターンをさらに除外し、前記再同期パターンが、前記
ＲＬＬ（ｋ）制約を超える連続した「０」ビットの前記
ストリングと前記連結パターンの両方を含む、請求項１
に記載のコード化方法。
【請求項３】前記ＲＬＬコード化ステップの再同期パタ
ーンが、直前のチャネル・グループに関連する４ビット
のパターンを表す先行「ｘｘｘ０１０」ビット・パター
ンをさらに含む、請求項２に記載のコード化方法。
【請求項４】前記ランレングス限定コードが（１，７）
コードを含み、前記ＲＬＬコード化ステップの連続
「０」ビットの再同期パターン・ストリングの長さが８
である、請求項１に記載のコード化方法。
【請求項５】前記ＲＬＬコード化ステップが、所定の長
さの「１０」ビット対の反復パターンの連結シーケンス
を含むＶＦＯパターンをさらに除外し、前記再同期パタ
ーンが前記ＲＬＬ（ｋ）制約を超える８個の連続した
「０」ビットの前記ストリングと前記ＶＦＯパターンの
両方を含む、請求項４に記載のコード化方法。
【請求項６】前記ランレングス限定（１，７）コードが
４：６の比率でビットをコード化し、前記ＶＦＯパター
ンが６回の反復より長い連結「１０」ビット対のシーケ
ンスを含み、前記ＲＬＬコード化ステップの再同期パタ
ーンが「０１００００．００００１０．１０１０１０．
１０１０１０」を含む、請求項５に記載のコード化方
法。
【請求項７】前記再同期ビット・シフトを表す前記ＲＬ
Ｌコード化ステップ除外パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、請求項６に記載のコード化方
法。
【請求項８】一連の無制約二進ソース信号をＲＬＬ
（ｄ，ｋ）コード化して、１）前記ＲＬＬ（ｄ）制約よ
り少ない「０」ビットを有するパターン、および２）
前記ＲＬＬ（ｋ）制約より多い「０」ビットを有するパ
ターン、を除く二進信号のＲＬＬチャネル・グループを
生成するランレングス限定（ＲＬＬ）（ｄ，ｋ）エンコ
ーダであって、再同期パターンが、前記ＲＬＬ（ｋ）制約を超える連続
「０」ビットから成る少なくとも１つのストリングを有
する所定のパターンであり、前記エンコーダが、該再同
期パターンの「０」ビットの少なくとも１つのストリン
グの一側または両側に隣接する「１」ビットをシフトし
て前記再同期パターンを前記（ｋ）制約内に短縮するよ
うにした少なくとも１つのパターンをも前記ＲＬＬチャ
ネル・グループから除くことを特徴とするエンコーダ。
【請求項９】前記ＲＬＬエンコーダが、所定の長さの反
復ビット・パターンの連結シーケンスを含む連結パター
ンをさらに除外し、前記再同期パターンが、前記ＲＬＬ
（ｋ）制約を超える連続した「０」ビットの前記ストリ
ングと前記連結パターンの両方を含む、請求項８に記載
のＲＬＬエンコーダ。
【請求項１０】前記再同期パターンが、前記ＲＬＬエン
コーダによってコード化された直前のチャネル・グルー
プに関係する４ビットのパターンを表す先行「ｘｘｘ０
１０」ビット・パターンをさらに含む、請求項９に記載
のＲＬＬエンコーダ。
【請求項１１】前記ＲＬＬエンコーダのランレングス限
定コードが（１，７）コードを含み、連続した「０」か
ら成る前記再同期パターン・ストリングが８個の連続し
た「０」ビットを含む、請求項８に記載のＲＬＬエンコ
ーダ。
【請求項１２】前記ＲＬＬエンコーダが、所定の長さの
「１０」ビット対の反復パターンの連結シーケンスを含
むＶＦＯパターンをさらに除外し、前記再同期パターン
が、前記ＲＬＬ（ｋ）制約を超える８個の連続した
「０」ビットから成る前記ストリングと前記ＶＦＯパタ
ーンの両方を含む、請求項１１に記載のＲＬＬエンコー
ダ。
【請求項１３】前記ＲＬＬエンコーダのランレングス限
定（１，７）コードが、４個のビット入力グループと６
個のビットＲＬＬチャネル・グループとを表す４：６の
比率でコード化し、前記除外されるＶＦＯパターンが６
回の反復より長い連結「１０」ビット対のシーケンスを
含み、前記再同期パターンが「０１００００．００００
１０．１０１０１０．１０１０１０」を含む、請求項１
２に記載のＲＬＬエンコーダ。
【請求項１４】前記再同期ビット・シフトを表す前記Ｒ
ＬＬエンコーダ除外パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、請求項１３に記載のＲＬＬエン
コーダ。
【請求項１５】一連の無制約二進ソース信号をＲＬＬ
（ｄ，ｋ）コード化して、１）前記ＲＬＬ（ｄ）制約よ
り少ない「０」ビットを有するパターン、および２）
前記ＲＬＬ（ｋ）制約より多い「０」ビットを有するパ
ターン、を除く二進信号のＲＬＬチャネル・ビット・ス
トリームを生成し、堅固な再同期パターンをランレング
ス限定（ｄ，ｋ）ビット信号のチャネル・ビット・スト
リームに入れるエンコーダであって、前記ＲＬＬ（ｋ）制約を超える連続した「０」から成る
少なくとも１つのストリングを含む前記再同期パターン
を生成して前記チャネル・ビット・ストリームに入れる
再同期生成機構と、一連の無制約二進ソース信号から前記チャネル・ビット
・ストリームの前記ＲＬＬ（ｄ，ｋ）二進ビット信号を
コード化するＲＬＬエンコーダと、を含み、前記ＲＬＬエンコーダは、前記再同期パターンの「０」ビットの少なくとも１つの
ストリングの一側または両側に隣接する「１」ビットを
シフトして、前記再同期パターンを前記（ｋ）制約内に
短縮するようにした少なくとも１つのパターンをも前記
ＲＬＬ（ｄ，ｋ）チャネル・ビット・ストリームから除
外することを特徴とするエンコーダ。
【請求項１６】前記再同期生成機構生成再同期パターン
が、前記ＲＬＬ（ｋ）制約を超える連続した「０」ビッ
トから成る前記ストリングと、所定の長さの反復ビット
・パターンの連結シーケンスを含む連結パターンの両方
を含み、前記ＲＬＬエンコーダが前記連結パターンをさ
らに除外する、請求項１５に記載の再同期パターン・エ
ンコーダ。
【請求項１７】前記再同期生成機構生成再同期パターン
が、直前チャネルＲＬＬビットに関係する４ビットのパ
ターンを表す先行「ｘｘｘ０１０」ビット・パターンを
さらに含む、請求項１６に記載の再同期パターン・エン
コーダ。
【請求項１８】前記ランレングス限定コードが（１，
７）コードを含み、連続した「０」から成る前記再同期
生成機構生成再同期パターン・ストリングが８個の連続
した「０」ビットを含む、請求項１５に記載の再同期パ
ターン・エンコーダ。
【請求項１９】前記再同期生成機構生成再同期パターン
が、前記ＲＬＬ（ｋ）制約を超える８個の連続「０」ビ
ットから成る前記ストリングと、所定の長さの「１０」
ビット対の反復パターンの連結シーケンスを含むＶＦＯ
パターンの両方を含み、前記ＲＬＬエンコーダが前記Ｖ
ＦＯパターンをさらに除外する、請求項１８に記載の再
同期パターン・エンコーダ。
【請求項２０】前記再同期生成機構生成再同期パターン
が「０１００００．００００１０．１０１０１０．１０
１０１０１０」を含む、請求項１９に記載の再同期パタ
ーン・エンコーダ。
【請求項２１】ランレングス限定（ＲＬＬ）コードの
（ｋ）制約を超える連続した「０」から成るストリング
を有する少なくとも１つの再同期パターンをその中に有
するランレングス限定（ｄ，ｋ）コード化チャネル・ビ
ット・ストリームをデコードする方法であって、前記コード化チャネル・ビット・ストリームを受け取る
ステップと、前記コード化チャネル・ビット・ストリームを所定の長
さのスライディング・ブロック・グループにグループ化
するステップと、前記グループに応答して前記受信ビット・ストリームの
パターンをデコードするステップと、前記再同期パターンを検出し、更に前記再同期パターン
の「０」ビットの少なくとも１つのストリングの一側ま
たは両側に隣接する「１」ビットをシフトして前記再同
期パターンを前記（ｋ）制約内に短縮するようにした少
なくとも１つのパターンをも前記再同期パターンとして
弁別し、前記検出された再同期パターンにより前記スラ
イディング・ブロック・グループを同期させるステップ
とを含む方法。
【請求項２２】前記受信した再同期パターンが、前記Ｒ
ＬＬ（ｋ）制約を超える連続した「０」ビットから成る
前記ストリングと、所定の長さの反復ビット・パターン
の連結シーケンスを含むＶＦＯパターンの両方を含み、
前記検出ステップが、連続した「０」から成る前記スト
リングと前記ＶＦＯパターンの両方を含む前記受信ビッ
ト・ストリームのビット・パターンをも、前記再同期パ
ターンとして弁別する、請求項２１に記載のＲＬＬデコ
ード方法。
【請求項２３】前記受信ＲＬＬ（ｄ，ｋ）コード化チャ
ネル・ビット・ストリームが、少なくとも１つの前記再
同期パターンをその中に有する（１，７）コード化ビッ
ト・ストリームを含み、連続した「０」から成る前記再
同期パターンが８個の連続した「０」ビットを含み、前
記検出ステップが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とをも前記再同期パターンとして弁別す
る、請求項２２に記載のＲＬＬデコード方法。
【請求項２４】ランレングス限定（ＲＬＬ）コードの
（ｋ）制約を超える連続した「０」から成るストリング
を有する少なくとも１つの再同期パターンをその中に有
するランレングス限定（ｄ，ｋ）コード化ビット・スト
リームをデコードし、前記再同期パターンを回復するデ
コーダであって、前記コード化ビット・ストリームを受け取る入力端子
と、前記入力端子に結合され、前記コード化ビット・ストリ
ームをデコードするスライディング・ブロック・デコー
ダと、前記入力端子に結合され、前記再同期パターンを検出
し、更に前記再同期パターンの「０」ビットの少なくと
も１つのストリングの一側または両側に隣接する「１」
ビットをシフトして前記再同期パターンを前記（ｋ）制
約内に短縮するようにした少なくとも１つのパターンを
も前記再同期パターンとして弁別する、前記再同期パタ
ーンを回復する再同期デコーダと、を含むデコーダ。
【請求項２５】前記受信再同期パターンが、前記ＲＬＬ
（ｋ）制約を超える連続した「０」ビットから成る前記
ストリングと、所定の長さの反復ビット・パターンの連
結シーケンスを含む連結パターンの両方を含み、前記再
同期検出機構が、連続した「０」から成る前記ストリン
グと前記連結パターンの両方を含む前記受信ビット・ス
トリームのビット・パターンをも前記再同期パターンと
して弁別する、請求項２４に記載のＲＬＬデコーダ。
【請求項２６】前記受信ＲＬＬ（ｄ，ｋ）コード化チャ
ネル・ビット・ストリームが、少なくとも１つの前記再
同期パターンをその中に有する（１，７）コード化ビッ
ト・ストリームを含み、連続した「０」から成る前記再
同期パターン・ストリングが８個の連続した「０」ビッ
トを含み、前記検出機構によって前記再同期パターンと
して弁別された前記受信パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、請求項２５に記載のＲＬＬデコ
ーダ。
【請求項２７】堅固な再同期パターンを生成してランレ
ングス限定（ＲＬＬ）（ｄ，ｋ）ビット信号から成るチ
ャネル・ビット・ストリームに入れ、少なくとも１つの
再同期パターンをその中に有する前記ランレングス限定
（ｄ，ｋ）コード化チャネル・ビット・ストリームから
前記再同期パターンを回復するエンコーダ／デコーダで
あって、前記ＲＬＬ（ｋ）制約を超える連続した「０」から成る
少なくとも１つのストリングを含む前記再同期パターン
を生成して前記チャネル・ビット・ストリームに入れる
再同期生成機構と、一連の無制約二進ソース信号から前記チャネル・ビット
・ストリーム内の前記ＲＬＬ（ｄ，ｋ）二進ビット信号
をコード化するＲＬＬエンコーダであって、前記再同期
パターンの「０」ビットの少なくとも１つのストリング
の一側または両側に隣接する「１」ビットをシフトして
前記再同期パターンを前記（ｋ）制約内に短縮するよう
にした少なくとも１つのパターンをも前記ＲＬＬ（ｄ，
ｋ）チャネル・ビット・ストリームから除外する、ＲＬ
Ｌエンコーダと、前記再同期生成機構と前記ＲＬＬエンコーダとに結合さ
れ、前記コード化ビット・ストリームを送信し、前記コ
ード化ビット・ストリームを受信するチャネルと、前記チャネルに結合され、前記コード化ビット・ストリ
ームをデコードするデータ・デコーダと、前記チャネルに結合され、前記再同期パターンを検出
し、更に前記再同期パターンの「０」ビットの少なくと
も１つのストリングの一側または両側に隣接する「１」
ビットをシフトして前記再同期パターンを前記（ｋ）制
約内に短縮するようにした少なくとも１つのパターンを
も前記再同期パターンとして弁別する、前記再同期パタ
ーンを回復する再同期検出機構と、を含むエンコーダ／デコーダ。
【請求項２８】前記再同期生成機構生成再同期パターン
が前記ＲＬＬ（ｋ）制約を超える連続した「０」ビット
から成る前記ストリングと、所定の長さの反復ビット・
パターンの連結シーケンスを含むＶＦＯパターンの両方
を含み、前記ＲＬＬエンコーダが前記ＶＦＯパターンを
さらに除外し、前記再同期検出機構が、連続した「０」から成る前記ス
トリングと前記ＶＦＯパターンの両方を含む前記受信ビ
ット・ストリームのビット・パターンを前記再同期パタ
ーンとして弁別する、請求項２７に記載のＲＬＬエンコ
ーダ／デコーダ。
【請求項２９】前記ＲＬＬエンコーダのコード化ランレ
ングス限定コードが（１，７）コードを含み、連続した「０」から成る前記再同期生成機構生成再同期
パターン・ストリングが８個の連続した「０」ビットを
含み、前記検出機構によって前記再同期パターンとして弁別さ
れる前記受信パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、請求項２８に記載のＲＬＬエン
コーダ／デコーダ。
【請求項３０】一連の無制約二進ソース信号をＲＬＬ
（ｄ，ｋ）コード化して、１）前記ＲＬＬ（ｄ）制約よ
り少ない「０」ビットを有するパターン、および２）
前記ＲＬＬ（ｋ）制約より多い「０」ビットを有するパ
ターン、を除く二進信号で現されたＲＬＬ信号ストリー
ムを記録されたデータ記録媒体であって、再同期パターンが、前記ＲＬＬ（ｋ）制約を超える連続
「０」ビットから成る少なくとも１つのストリングを有
する所定のパターンであり、該再同期パターンの「０」
ビットの少なくとも１つのストリングの一側または両側
に隣接する「１」ビットをシフトして、前記再同期パタ
ーンを前記（ｋ）制約内に短縮するようにした少なくと
も１つのパターンをも前記ＲＬＬ信号ストリームから除
かれており、二進信号から成る前記記録されたＲＬＬ信号ストリーム
内に少なくとも１つの前記再同期パターンが混在して記
録される事を特徴とするデータ記録媒体。
【請求項３１】ＲＬＬ制約された二進信号から成る前記
記録されたストリームが所定の長さの反復ビット・パタ
ーンの連結シーケンスを含む連結パターンをさらに除外
し、前記再同期パターンが前記ＲＬＬ（ｋ）制約を超え
る連続した「０」ビットから成る前記ストリングと前記
連結パターンの両方を含む、請求項３０に記載のデータ
記録媒体。
【請求項３２】前記記録された再同期パターンが、前記
再同期パターンの直前の前記ＲＬＬ制約された二進信号
に関係するパターンを表す先行「ｘｘｘ０１０」ビット
・パターンをさらに含む、請求項３１に記載のデータ記
録媒体。
【請求項３３】前記ランレングス限定コードが（１，
７）コードを含み、連続した「０」ビットから成る前記
記録された再同期パターン・ストリングの長さが８であ
る、請求項３０に記載のデータ記録媒体。
【請求項３４】ＲＬＬ制約された二進信号から成る前記
記録されたストリームが、所定の長さの「１０」ビット
対の反復パターンの連結シーケンスを含むＶＦＯパター
ンをさらに除外し、前記再同期パターンが、前記ＲＬＬ
（ｋ）制約を超える８個の連続した「０」ビットから成
る前記ストリングと前記ＶＦＯパターンの両方を含む、
請求項３３に記載のデータ記録媒体。
【請求項３５】前記ランレングス限定（１，７）コード
が４：６の比率でビットをコード化し、前記ＶＦＯパタ
ーンが、６回の反復より長い連結「１０」ビット対のシ
ーケンスを含み、前記記録された再同期パターンが「０
１００００．００００１０．１０１０１０．１０１０１
０」を含む、請求項３４に記載のデータ記録媒体。
【請求項３６】前記再同期ビット・シフトを表すＲＬＬ
制約された二進信号から成る前記記録されたストリーム
の除外パターンが、ａ）「０１００００．０００１００．１０１０１０．１
０１０１０」と、ｂ）「００１０００．０００１００．１０１０１０．１
０１０１０」と、ｃ）「００１０００．００００１０．１０１０１０．１
０１０１０」とを含む、請求項３５に記載のデータ記録
媒体。