JP3141889B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3141889B2 JP3141889B2 JP02073969A JP7396990A JP3141889B2 JP 3141889 B2 JP3141889 B2 JP 3141889B2 JP 02073969 A JP02073969 A JP 02073969A JP 7396990 A JP7396990 A JP 7396990A JP 3141889 B2 JP3141889 B2 JP 3141889B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sin
- substrate
- sio
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、素子
間分離用のフィールド酸化膜を形成するのに適して好適
なものである。
間分離用のフィールド酸化膜を形成するのに適して好適
なものである。
〔発明の概要〕 本発明は、窒化膜を酸化マスクとして用いて半導体基
板を酸化することにより酸化膜を形成するようにした半
導体装置の製造方法において、窒素原子と窒素原子より
も原子量が大きい少なくとも一種の他の原子とを含む分
子を半導体基板の表面にイオン注入することにより半導
体基板上に窒化膜を形成するようにすることによって、
バーズビークが短いフィールド酸化膜を形成することが
できるようにしたものである。
板を酸化することにより酸化膜を形成するようにした半
導体装置の製造方法において、窒素原子と窒素原子より
も原子量が大きい少なくとも一種の他の原子とを含む分
子を半導体基板の表面にイオン注入することにより半導
体基板上に窒化膜を形成するようにすることによって、
バーズビークが短いフィールド酸化膜を形成することが
できるようにしたものである。
シリコン（Si）半導体装置における素子間分離法とし
ては、LOCOS法が広く用いられている。このLOCOS法にお
いては、Si基板上にSiO2膜（パッドSiO2膜）及び窒化シ
リコン（SiNX）膜を形成した後、このSiNX膜を活性領域
に対応した形状にパターンニングし、このパターンニン
グされたSiNX膜を酸化マスクとして用いてSi基板を熱酸
化することにより素子間分離用のフィールド酸化膜を形
成する。
ては、LOCOS法が広く用いられている。このLOCOS法にお
いては、Si基板上にSiO2膜（パッドSiO2膜）及び窒化シ
リコン（SiNX）膜を形成した後、このSiNX膜を活性領域
に対応した形状にパターンニングし、このパターンニン
グされたSiNX膜を酸化マスクとして用いてSi基板を熱酸
化することにより素子間分離用のフィールド酸化膜を形
成する。
上述の従来のLOCOS法においては、熱酸化時にSiNX膜
とSi基板との間のSiO2膜（パッドSiO2膜）を通ってこの
Si基板とSiO2膜との界面に酸素（O2）が侵入することに
より、フィールド酸化膜の端部に長いバーズビークが形
成されてしまうという問題がある。
とSi基板との間のSiO2膜（パッドSiO2膜）を通ってこの
Si基板とSiO2膜との界面に酸素（O2）が侵入することに
より、フィールド酸化膜の端部に長いバーズビークが形
成されてしまうという問題がある。
そこで、このような問題を解決するため、窒素（N2）
分子をSi基板表面にイオン注入することによりこのSi基
板上の直接SiNX膜を形成する試みがなされているが、N2
分子の質量は小さいことから、Si基板中にイオン注入さ
れたＮ原子の深さ方向の分布は広くなる。このため、膜
厚の小さいSiNX膜を形成することが難しく、また酸化後
にSiNX膜を完全に除去することも難しく、現状ではこの
方法を実用化することは困難である。
分子をSi基板表面にイオン注入することによりこのSi基
板上の直接SiNX膜を形成する試みがなされているが、N2
分子の質量は小さいことから、Si基板中にイオン注入さ
れたＮ原子の深さ方向の分布は広くなる。このため、膜
厚の小さいSiNX膜を形成することが難しく、また酸化後
にSiNX膜を完全に除去することも難しく、現状ではこの
方法を実用化することは困難である。
一方、LOCOS法において酸化マスクとして用いられるS
iNX膜の膜厚を大きくすればバーズビークを短くするこ
とができるが、膜厚の大きいSiNX膜を用いると酸化時に
Si基板に大きな応力が生じて結晶欠陥が発生してしまう
という問題があるため、好ましい方法とは言えない。
iNX膜の膜厚を大きくすればバーズビークを短くするこ
とができるが、膜厚の大きいSiNX膜を用いると酸化時に
Si基板に大きな応力が生じて結晶欠陥が発生してしまう
という問題があるため、好ましい方法とは言えない。
本発明の目的は、バーズビークが短いフィールド酸化
膜を形成することができる半導体装置の製造方法を提供
することにある。
膜を形成することができる半導体装置の製造方法を提供
することにある。
上記目的を達成するために、本発明は、窒化膜（２）
を酸化マスクとして用いて半導体基板（１）を酸化する
ことにより酸化膜（３）を形成するようにした半導体装
置の製造方法において、窒素原子と窒素原子よりも原子
量が大きい少なくとも一種の他の原子とを含む分子を半
導体基板（１）の表面にイオン注入することにより半導
体基板（１）上に窒化膜（２）を形成するようにしてい
る。
を酸化マスクとして用いて半導体基板（１）を酸化する
ことにより酸化膜（３）を形成するようにした半導体装
置の製造方法において、窒素原子と窒素原子よりも原子
量が大きい少なくとも一種の他の原子とを含む分子を半
導体基板（１）の表面にイオン注入することにより半導
体基板（１）上に窒化膜（２）を形成するようにしてい
る。
上述のように構成された本発明による半導体装置の製
造方法によれば、半導体基板（１）上に窒化膜（２）を
直接形成することができ、この半導体基板（１）と窒化
膜（２）との間に酸化膜が介在することがない。従っ
て、この窒化膜（２）を酸化マスクとして用いて半導体
基板（１）を酸化することにより、バーズビークが短い
フィールド酸化膜（３）を形成することができる。ま
た、窒素原子と窒素原子よりも原子量が大きい少なくと
も一種の他の原子とを含む分子の投影飛程RP及び投影標
準偏差ΔRPは窒素分子よりも小さいことから、半導体基
板（１）の表面にイオン注入された窒素原子の深さ方向
の分布に窒素分子をイオン注入する場合に比べて狭くな
り、従って酸化後にこの窒化膜（２）を完全に除去する
ことができる。さらに、膜厚の小さい窒化膜（２）を形
成することができるため、酸化時に半導体基板（１）に
生じる応力を低減することができ、従って半導体基板
（１）に結晶欠陥が発生するのを防止することができ
る。
造方法によれば、半導体基板（１）上に窒化膜（２）を
直接形成することができ、この半導体基板（１）と窒化
膜（２）との間に酸化膜が介在することがない。従っ
て、この窒化膜（２）を酸化マスクとして用いて半導体
基板（１）を酸化することにより、バーズビークが短い
フィールド酸化膜（３）を形成することができる。ま
た、窒素原子と窒素原子よりも原子量が大きい少なくと
も一種の他の原子とを含む分子の投影飛程RP及び投影標
準偏差ΔRPは窒素分子よりも小さいことから、半導体基
板（１）の表面にイオン注入された窒素原子の深さ方向
の分布に窒素分子をイオン注入する場合に比べて狭くな
り、従って酸化後にこの窒化膜（２）を完全に除去する
ことができる。さらに、膜厚の小さい窒化膜（２）を形
成することができるため、酸化時に半導体基板（１）に
生じる応力を低減することができ、従って半導体基板
（１）に結晶欠陥が発生するのを防止することができ
る。
以下、本発明の実施例について図面を参照しながら説
明する。
明する。
第１図Ａ〜第１図Ｃは本発明の第１実施例を示す。
この第１実施例においては、第１図Ａに示すように、
Si基板１の表面にSiNXなる分子をイオン注入することに
より、このSi基板１上にSiNX膜２を直接形成する。ここ
で、このイオン注入のドーズ量は、好適には例えば1016
/cm2以上に選ばれる。また、このイオン注入のエネルギ
ーは、好適には可能な限り低く選ばれる。なお、SiNX +
は、例えばシラン（SiH4）ガスとアンモニア（NH3）ガ
スとの混合ガスの放電により発生させることができる。
Si基板１の表面にSiNXなる分子をイオン注入することに
より、このSi基板１上にSiNX膜２を直接形成する。ここ
で、このイオン注入のドーズ量は、好適には例えば1016
/cm2以上に選ばれる。また、このイオン注入のエネルギ
ーは、好適には可能な限り低く選ばれる。なお、SiNX +
は、例えばシラン（SiH4）ガスとアンモニア（NH3）ガ
スとの混合ガスの放電により発生させることができる。
次に、上述のようにして形成されたSiNX膜２上に所定
形状のレジストパターン（図示せず）をリソグラフィー
により形成した後、このレジストパターンをマスクとし
てSiNX膜２を例えば反応性イオンエッチング（RIE）法
によりエッチングし、その後レジストパターンを除去す
る。このようにして、第１図Ｂに示すように、SiNX膜２
が所定形状にパターンニングされる。
形状のレジストパターン（図示せず）をリソグラフィー
により形成した後、このレジストパターンをマスクとし
てSiNX膜２を例えば反応性イオンエッチング（RIE）法
によりエッチングし、その後レジストパターンを除去す
る。このようにして、第１図Ｂに示すように、SiNX膜２
が所定形状にパターンニングされる。
次に、この所定形状のSiNX膜２を酸化マスクとして用
いてSi基板１を熱酸化することにより、第１図Ｃに示す
ように、フィールドSiO2膜３を形成する。この後、SiNX
膜２をエッチング除去する。
いてSi基板１を熱酸化することにより、第１図Ｃに示す
ように、フィールドSiO2膜３を形成する。この後、SiNX
膜２をエッチング除去する。
このようにフィールドSiO2膜３を形成して素子間分離
を行った後、目的とする半導体装置の製造方法に従って
工程を進めて半導体装置を完成させる。
を行った後、目的とする半導体装置の製造方法に従って
工程を進めて半導体装置を完成させる。
以上のように、この第１実施例によれば、SiNX分子を
Si基板１の表面にイオン注入することにより、SiNX膜２
をこのSi基板１上に直接形成することができる。この場
合、このSiNX膜２とSi基板１との間にはSiO2膜が介在し
ないので、バーズビークが短いフィールドSiO2膜３を形
成することができる。また、Siの原子量（約28）はＮの
原子量（14）に比べて大きいので、SiNX分子の質量はN2
分子に比べて大きく、従ってRP及びΔRPはN2分子に比べ
てかなり小さくなる。このため、Si基板１の表面にイオ
ン注入されたＮ原子の深さ方向の分布はかなり狭くなる
ので、膜厚が例えば200〜500Å程度と小さいSiNX膜２を
形成することができる。従って、この膜厚の小さいSiNX
膜２を酸化マスクとして用いてSi基板１を酸化する際に
このSi基板１に生じる応力を低減することができるの
で、Si基板１に結晶欠陥が発生するのを防止することが
でき、これによってこの結晶欠陥に起因するリーク電流
の発生を抑えることができる。また、酸化後にSiNX膜２
を容易に完全に除去することができる。
Si基板１の表面にイオン注入することにより、SiNX膜２
をこのSi基板１上に直接形成することができる。この場
合、このSiNX膜２とSi基板１との間にはSiO2膜が介在し
ないので、バーズビークが短いフィールドSiO2膜３を形
成することができる。また、Siの原子量（約28）はＮの
原子量（14）に比べて大きいので、SiNX分子の質量はN2
分子に比べて大きく、従ってRP及びΔRPはN2分子に比べ
てかなり小さくなる。このため、Si基板１の表面にイオ
ン注入されたＮ原子の深さ方向の分布はかなり狭くなる
ので、膜厚が例えば200〜500Å程度と小さいSiNX膜２を
形成することができる。従って、この膜厚の小さいSiNX
膜２を酸化マスクとして用いてSi基板１を酸化する際に
このSi基板１に生じる応力を低減することができるの
で、Si基板１に結晶欠陥が発生するのを防止することが
でき、これによってこの結晶欠陥に起因するリーク電流
の発生を抑えることができる。また、酸化後にSiNX膜２
を容易に完全に除去することができる。
第２図は本発明の第２実施例を示す。
第２図に示すように、この第２実施例においては、図
示省略したスパッタ装置内でまずSi基板１の表面を逆ス
パッタすることによりこのSi基板１の表面に形成されて
いるSiO2膜などを除去して表面を清浄化した後、この清
浄化されたSi基板１の表面にSiNX分子をスパッタ法によ
り被着させてSiNX膜２を形成する。なお、Si基板１の表
面の清浄化は、例えば気相ライトエッチングにより行う
ことも可能である。
示省略したスパッタ装置内でまずSi基板１の表面を逆ス
パッタすることによりこのSi基板１の表面に形成されて
いるSiO2膜などを除去して表面を清浄化した後、この清
浄化されたSi基板１の表面にSiNX分子をスパッタ法によ
り被着させてSiNX膜２を形成する。なお、Si基板１の表
面の清浄化は、例えば気相ライトエッチングにより行う
ことも可能である。
この後、第１実施例と同様に工程を進めてフィールド
SiO2膜３を形成する。
SiO2膜３を形成する。
この第２実施例によれば、逆スパッタにより表面が清
浄化されたSi基板１上にSiNX膜２を直接形成することが
できるので、第１実施例と同様に、バーズビークが短い
フィールドSiO2膜３を形成することができる。また、Si
NX分子の被着量を制御することにより、膜厚の小さいSi
NX膜２を容易に形成することができる。そして、この膜
厚の小さいSiNX膜２を酸化マスクとして用いてSi基板１
を酸化することにより、第１実施例と同様に酸化時にSi
基板１に結晶欠陥が発生するのを防止することができ
る。また、酸化後にこのSiNX膜２を完全に除去すること
ができる。
浄化されたSi基板１上にSiNX膜２を直接形成することが
できるので、第１実施例と同様に、バーズビークが短い
フィールドSiO2膜３を形成することができる。また、Si
NX分子の被着量を制御することにより、膜厚の小さいSi
NX膜２を容易に形成することができる。そして、この膜
厚の小さいSiNX膜２を酸化マスクとして用いてSi基板１
を酸化することにより、第１実施例と同様に酸化時にSi
基板１に結晶欠陥が発生するのを防止することができ
る。また、酸化後にこのSiNX膜２を完全に除去すること
ができる。
第３図は本発明の第３実施例を示す。
第３図に示すように、この第３実施例においては、素
子間分離領域の形状に対応した形状のレジストパターン
４をSi基板１上にリソグラフィーにより形成した後、第
１実施例と同様にして全面にSiNX分子をイオン注入する
ことにより、レジストパターン４で覆われていない部分
のSi基板１上にSiNX膜２を直接形成する。
子間分離領域の形状に対応した形状のレジストパターン
４をSi基板１上にリソグラフィーにより形成した後、第
１実施例と同様にして全面にSiNX分子をイオン注入する
ことにより、レジストパターン４で覆われていない部分
のSi基板１上にSiNX膜２を直接形成する。
次に、レジストパターン４を除去した後、SiNX膜２を
酸化マスクとして用いてSi基板１を熱酸化することによ
り、第１図Ｃに示すと同様にフィールドSiOX膜３を形成
する。
酸化マスクとして用いてSi基板１を熱酸化することによ
り、第１図Ｃに示すと同様にフィールドSiOX膜３を形成
する。
この第３実施例によれば、第１実施例と同様な利点の
ほか、SiNX膜２をエッチングによりパターンニングする
必要がなくなるので、その分だけ工程を簡略化すること
ができるという利点がある。
ほか、SiNX膜２をエッチングによりパターンニングする
必要がなくなるので、その分だけ工程を簡略化すること
ができるという利点がある。
第４図は本発明の第４実施例を示す。
第４図に示すように、この第４実施例においては、第
３実施例と同様にしてSi基板１上にレジストパターン４
を形成した後、第２実施例と同様にして全面にSiNX分子
をスパッタ法により被着させる。これによって、Si基板
１及びレジストパターン４上にSiNX膜２が直接形成され
る。次に、リフトオフ法により、このレジストパターン
４をその上に形成されたSiNX膜２とともに除去する。
３実施例と同様にしてSi基板１上にレジストパターン４
を形成した後、第２実施例と同様にして全面にSiNX分子
をスパッタ法により被着させる。これによって、Si基板
１及びレジストパターン４上にSiNX膜２が直接形成され
る。次に、リフトオフ法により、このレジストパターン
４をその上に形成されたSiNX膜２とともに除去する。
次に、レジストパターン４を除去した後、SiNX膜２を
酸化マスクとして用いてSi基板１を熱酸化することによ
り、第１図Ｃに示すと同様にフィールドSiO2膜３を形成
する。
酸化マスクとして用いてSi基板１を熱酸化することによ
り、第１図Ｃに示すと同様にフィールドSiO2膜３を形成
する。
この第４実施例によれば、第２実施例と同様な利点の
ほか、SiNX膜２をエッチングによりパターンニングする
必要がなくなるので、その分だけ工程を簡略化すること
ができるという利点がある。
ほか、SiNX膜２をエッチングによりパターンニングする
必要がなくなるので、その分だけ工程を簡略化すること
ができるという利点がある。
第５図Ａ〜第５図Ｅは本発明の第５実施例を示す。
この第５実施例においては、第５図Ａに示すように、
Si基板１の全面にCVD法により膜厚が例えば2000Å程度
のSiO2膜５を形成した後、このSiO2膜５をエッチングに
よりパターンニングして所定形状とする。このパターン
ニングされたSiO2膜５は、素子間分離領域の形状に対応
した形状を有する。
Si基板１の全面にCVD法により膜厚が例えば2000Å程度
のSiO2膜５を形成した後、このSiO2膜５をエッチングに
よりパターンニングして所定形状とする。このパターン
ニングされたSiO2膜５は、素子間分離領域の形状に対応
した形状を有する。
次に、第５図Ｂに示すように、熱酸化法によりSiO2膜
５の間の部分のSi基板１上に膜厚が例えば300Å程度のS
iO2膜（バッドSiO2膜）６を形成した後、CVD法により全
面に膜厚が例えば500Å程度のSiNX膜２を形成する。次
に、SiNX膜２上に例えばスピンオンガラス（SOG）膜７
を厚く塗布した後、このSOG膜７を例えばRIE法によりSi
NX膜２が露出するまで基板表面と垂直方向にエッチバッ
クする。これによって、SiO2膜５の間のスペースがSOG
膜７により埋められて表面が平坦化される。
５の間の部分のSi基板１上に膜厚が例えば300Å程度のS
iO2膜（バッドSiO2膜）６を形成した後、CVD法により全
面に膜厚が例えば500Å程度のSiNX膜２を形成する。次
に、SiNX膜２上に例えばスピンオンガラス（SOG）膜７
を厚く塗布した後、このSOG膜７を例えばRIE法によりSi
NX膜２が露出するまで基板表面と垂直方向にエッチバッ
クする。これによって、SiO2膜５の間のスペースがSOG
膜７により埋められて表面が平坦化される。
次に、例えばRIE法によりSiNX膜２をSiO2膜５が露出
するまで基板表面と垂直方向にエッチバックする。これ
によって、第５図Ｃに示すように、SiO2膜５のSiNX膜２
がエッチング除去され、端部の膜厚がSiO2膜５の膜厚と
ほぼ等しいSiNX膜２が形成される。
するまで基板表面と垂直方向にエッチバックする。これ
によって、第５図Ｃに示すように、SiO2膜５のSiNX膜２
がエッチング除去され、端部の膜厚がSiO2膜５の膜厚と
ほぼ等しいSiNX膜２が形成される。
次に、SOG膜７、SiO2膜５及びSiO2膜６をエッチング
除去して、第５図Ｄに示す状態とする。
除去して、第５図Ｄに示す状態とする。
次に、SiNX膜２を酸化マスクとして用いてSi基板１を
熱酸化することにより、第５図Ｅに示すように、フィー
ルドSiO2膜３を形成する。このフィールドSiO2膜３が形
成された状態の斜視図を第６図に示す。
熱酸化することにより、第５図Ｅに示すように、フィー
ルドSiO2膜３を形成する。このフィールドSiO2膜３が形
成された状態の斜視図を第６図に示す。
以上のように、この第５実施例によれば、酸化マスク
としてのSiNX膜２の端部の膜厚が大きくなるので、酸化
時にSiNX膜２の端部がめくれ上がるのを防止することが
できる。これによって、バーズビークが短いフィールド
SiO2膜３を形成することができる。また、SiNX膜２の端
部を除いた部分の膜厚は小さいので、酸化時にSi基板１
に生じる応力は小さく、従ってSi基板１に結晶欠陥が発
生するのを防止することができる。
としてのSiNX膜２の端部の膜厚が大きくなるので、酸化
時にSiNX膜２の端部がめくれ上がるのを防止することが
できる。これによって、バーズビークが短いフィールド
SiO2膜３を形成することができる。また、SiNX膜２の端
部を除いた部分の膜厚は小さいので、酸化時にSi基板１
に生じる応力は小さく、従ってSi基板１に結晶欠陥が発
生するのを防止することができる。
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
以上説明したように、本発明によれば、窒素原子と窒
素原子よりも原子量が大きい少なくとも一種の他の原子
とを含む分子を半導体基板の表面にイオン注入すること
により半導体基板上に窒化膜を形成するようにしている
ので、酸化膜が介在することなく半導体基板上に窒化膜
を直接形成することができ、従ってこの窒化膜を酸化マ
スクとして用いて半導体基板を酸化することによりバー
ズビークが短いフィールド酸化膜を形成することができ
る。
素原子よりも原子量が大きい少なくとも一種の他の原子
とを含む分子を半導体基板の表面にイオン注入すること
により半導体基板上に窒化膜を形成するようにしている
ので、酸化膜が介在することなく半導体基板上に窒化膜
を直接形成することができ、従ってこの窒化膜を酸化マ
スクとして用いて半導体基板を酸化することによりバー
ズビークが短いフィールド酸化膜を形成することができ
る。
第１図Ａ〜第１図Ｃは本発明の第１実施例を工程順に説
明するための断面図、第２図は本発明の第２実施例を説
明するための断面図、第３図は本発明の第３実施例を説
明するための断面図、第４図は本発明の第４実施例を説
明するための断面図、第５図Ａ〜第５図Ｅは本発明の第
５実施例を工程順に説明するための断面図、第６図はフ
ィールドSiO2膜が形成された状態を示す斜視図である。 図面における主要な符号の説明 1:Si基板、2:SiNX膜、3:フィールドSiO2膜、4:レジスト
パターン、5:SiO2膜、7:SOG膜。
明するための断面図、第２図は本発明の第２実施例を説
明するための断面図、第３図は本発明の第３実施例を説
明するための断面図、第４図は本発明の第４実施例を説
明するための断面図、第５図Ａ〜第５図Ｅは本発明の第
５実施例を工程順に説明するための断面図、第６図はフ
ィールドSiO2膜が形成された状態を示す斜視図である。 図面における主要な符号の説明 1:Si基板、2:SiNX膜、3:フィールドSiO2膜、4:レジスト
パターン、5:SiO2膜、7:SOG膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−81040（ＪＰ，Ａ) 特開 昭63−261729（ＪＰ，Ａ) 特開 昭63−257249（ＪＰ，Ａ) 特開 昭59−167032（ＪＰ，Ａ) 特開 平１−108371（ＪＰ，Ａ) 実開 昭57−150943（ＪＰ，Ｕ) 特公 昭49−22232（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/76
Claims (1)
- 【請求項１】窒化膜を酸化マスクとして用いて半導体基
板を酸化することにより酸化膜を形成するようにした半
導体装置の製造方法において、 窒素原子と窒素原子よりも原子量が大きい少なくとも一
種の他の原子とを含む分子を半導体基板の表面にイオン
注入することにより上記半導体基板上に上記窒化膜を形
成するようにしたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02073969A JP3141889B2 (ja) | 1990-03-23 | 1990-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02073969A JP3141889B2 (ja) | 1990-03-23 | 1990-03-23 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231314A Division JP2001068466A (ja) | 2000-07-31 | 2000-07-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03273631A JPH03273631A (ja) | 1991-12-04 |
| JP3141889B2 true JP3141889B2 (ja) | 2001-03-07 |
Family
ID=13533417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02073969A Expired - Fee Related JP3141889B2 (ja) | 1990-03-23 | 1990-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141889B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4922232B2 (ja) | 2008-04-28 | 2012-04-25 | ユニチカ株式会社 | ポリ乳酸繊維およびそれを用いてなる繊維製品 |
-
1990
- 1990-03-23 JP JP02073969A patent/JP3141889B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4922232B2 (ja) | 2008-04-28 | 2012-04-25 | ユニチカ株式会社 | ポリ乳酸繊維およびそれを用いてなる繊維製品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03273631A (ja) | 1991-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001514445A (ja) | 反射防止コーティングを使用する集積回路製作でのアイソレーション法 | |
| US4552595A (en) | Method of manufacturing a semiconductor substrate having dielectric regions | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JP3141889B2 (ja) | 半導体装置の製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH11340174A (ja) | 半導体装置の製造方法 | |
| KR0159409B1 (ko) | 평탄화 방법 | |
| EP0111097B1 (en) | Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper | |
| JP2517906B2 (ja) | 半導体装置の製造方法 | |
| JP2001068466A (ja) | 半導体装置の製造方法 | |
| KR0144026B1 (ko) | 소자분리막 형성방법 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPH0467649A (ja) | 半導体装置の製造方法 | |
| JPH05211230A (ja) | 半導体装置の製造方法 | |
| JPH0334425A (ja) | 半導体装置の製造方法 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPS607146A (ja) | 半導体装置の製造方法 | |
| JP2597703B2 (ja) | 半導体装置の製造方法 | |
| KR940006090B1 (ko) | 반도체 소자 격리 방법 | |
| JPH05121401A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |