JP3147061B2 - 基板型非可逆素子及びそれを用いた集積回路 - Google Patents
基板型非可逆素子及びそれを用いた集積回路Info
- Publication number
- JP3147061B2 JP3147061B2 JP31862197A JP31862197A JP3147061B2 JP 3147061 B2 JP3147061 B2 JP 3147061B2 JP 31862197 A JP31862197 A JP 31862197A JP 31862197 A JP31862197 A JP 31862197A JP 3147061 B2 JP3147061 B2 JP 3147061B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- ground electrode
- electrode
- circulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、基板型非可逆素子
及びそれを用いた集積回路に関し、特に、高周波回路に
好適に用いられるサーキュレータ、アイソレータ等の基
板型非可逆素子及びそれを用いた集積回路に関するもの
である。
及びそれを用いた集積回路に関し、特に、高周波回路に
好適に用いられるサーキュレータ、アイソレータ等の基
板型非可逆素子及びそれを用いた集積回路に関するもの
である。
【０００２】
【従来の技術】図７は、従来の基板型非可逆素子の一種
である基板型サーキュレータを示す斜視図であり、３端
子のサーキュレータの一例である。この基板型サーキュ
レータは、基板１にフェライト２が埋め込まれ、このフ
ェライト２の上面には電極パターン３が形成され、基板
１の上面（一主面）１ａには電極パターン３から３方向
に延びる引出線路４、４、…が形成され、基板の下面
（他の一主面）１ｂには接地電極５が形成されている。
である基板型サーキュレータを示す斜視図であり、３端
子のサーキュレータの一例である。この基板型サーキュ
レータは、基板１にフェライト２が埋め込まれ、このフ
ェライト２の上面には電極パターン３が形成され、基板
１の上面（一主面）１ａには電極パターン３から３方向
に延びる引出線路４、４、…が形成され、基板の下面
（他の一主面）１ｂには接地電極５が形成されている。
【０００３】この基板型サーキュレータは、キャリア上
に実装された状態で搬送され、回路基板に実装される。
例えば、送・受信回路基板（または素子）と接続する際
には、端子となる各引出線路４と回路基板の電極とをワ
イヤボンディング等の方法を用いて接続する。また、実
際に動作させる場合、通常、基板１の上方に外部磁石を
設ける。この基板型サーキュレータは、１つの引出線路
４から入力する信号は、この引出線路４に戻らずに、他
の１つの引出線路４から出力するという非可逆的な機能
を有する。
に実装された状態で搬送され、回路基板に実装される。
例えば、送・受信回路基板（または素子）と接続する際
には、端子となる各引出線路４と回路基板の電極とをワ
イヤボンディング等の方法を用いて接続する。また、実
際に動作させる場合、通常、基板１の上方に外部磁石を
設ける。この基板型サーキュレータは、１つの引出線路
４から入力する信号は、この引出線路４に戻らずに、他
の１つの引出線路４から出力するという非可逆的な機能
を有する。
【０００４】ところで、１つの端子を整合負荷で終端す
ることにより、アイソレータとしての機能を有する基板
型非可逆素子とすることができる。例えば、上述した基
板型サーキュレータでは、１つの引出線路４を無反射抵
抗を介して接地することにより、アイソレータとして動
作させることができる。この場合、無反射抵抗は、基板
１上に薄膜抵抗を形成することにより得られる。薄膜抵
抗は、一般に抵抗値を精度良く制御することが難しいの
で、レーザ方式等を用いてトリミングし、抵抗値を調整
している。
ることにより、アイソレータとしての機能を有する基板
型非可逆素子とすることができる。例えば、上述した基
板型サーキュレータでは、１つの引出線路４を無反射抵
抗を介して接地することにより、アイソレータとして動
作させることができる。この場合、無反射抵抗は、基板
１上に薄膜抵抗を形成することにより得られる。薄膜抵
抗は、一般に抵抗値を精度良く制御することが難しいの
で、レーザ方式等を用いてトリミングし、抵抗値を調整
している。
【０００５】
【発明が解決しようとする課題】ところで、従来の基板
型サーキュレータでは、製造工程上、例えば、基板１に
フェライト２を埋め込む工程、電極パターン３を形成す
る工程等において寸法のばらつきが生じ、その結果、サ
ーキュレータにおける高周波特性が変動するので、外観
及び電気的特性により選別する必要があるという問題点
があった。この基板型サーキュレータの場合、ミリ波帯
のような高い周波数では寸法のばらつきによる高周波特
性への影響が大きくなるので、選別の際には確実な特性
評価方法を採用する必要がある。
型サーキュレータでは、製造工程上、例えば、基板１に
フェライト２を埋め込む工程、電極パターン３を形成す
る工程等において寸法のばらつきが生じ、その結果、サ
ーキュレータにおける高周波特性が変動するので、外観
及び電気的特性により選別する必要があるという問題点
があった。この基板型サーキュレータの場合、ミリ波帯
のような高い周波数では寸法のばらつきによる高周波特
性への影響が大きくなるので、選別の際には確実な特性
評価方法を採用する必要がある。
【０００６】一方、このような高い周波数帯では、実装
前の基板型サーキュレータと特性評価装置との間で、良
好な電気的接続を実現することは容易ではなく、精度良
く大量に選別を行うことが困難である。例えば、基板１
を挟むことによりサーキュレータの端子すなわち引出線
路４とコネクタ端子とを圧着接続するテストフィクスチ
ャを用いたとしても、ミリ波帯で基板型サーキュレータ
の特性を大量に再現性よく測定することは難しい。
前の基板型サーキュレータと特性評価装置との間で、良
好な電気的接続を実現することは容易ではなく、精度良
く大量に選別を行うことが困難である。例えば、基板１
を挟むことによりサーキュレータの端子すなわち引出線
路４とコネクタ端子とを圧着接続するテストフィクスチ
ャを用いたとしても、ミリ波帯で基板型サーキュレータ
の特性を大量に再現性よく測定することは難しい。
【０００７】また、引出線路４と回路基板の電極とをワ
イヤボンディング等の方法を用いて接続する場合、各基
板（または素子）の実装マージンによりワイヤの長さが
１００〜５００μｍと長くなり、しかも実装精度上の問
題からワイヤの長さを一定に保つことは難しい。したが
って、ミリ波帯のような高い周波数では、ワイヤのイン
ダクタによる反射損失やそのばらつきによる伝送特性の
影響が大きく、ひいては送・受信回路と基板型サーキュ
レータとを低損失でかつ損失のばらつきが小さくなるよ
うに接続することが難しいという問題点があった。この
問題点は、この基板型サーキュレータをアイソレータと
して用いる場合においても同様に問題となる点である。
イヤボンディング等の方法を用いて接続する場合、各基
板（または素子）の実装マージンによりワイヤの長さが
１００〜５００μｍと長くなり、しかも実装精度上の問
題からワイヤの長さを一定に保つことは難しい。したが
って、ミリ波帯のような高い周波数では、ワイヤのイン
ダクタによる反射損失やそのばらつきによる伝送特性の
影響が大きく、ひいては送・受信回路と基板型サーキュ
レータとを低損失でかつ損失のばらつきが小さくなるよ
うに接続することが難しいという問題点があった。この
問題点は、この基板型サーキュレータをアイソレータと
して用いる場合においても同様に問題となる点である。
【０００８】また、アイソレータとして用いる場合にお
いては、サーキュレータと同様にミリ波などの高い周波
数で確実に電気的特性を評価することが難しく、さら
に、薄膜抵抗の評価及び調整を行うことが難しいという
問題点があった。そこで、実装前に、簡単な構成で、電
気的特性の評価や薄膜抵抗の評価及び調整を行うことが
できる手段が望まれていた。
いては、サーキュレータと同様にミリ波などの高い周波
数で確実に電気的特性を評価することが難しく、さら
に、薄膜抵抗の評価及び調整を行うことが難しいという
問題点があった。そこで、実装前に、簡単な構成で、電
気的特性の評価や薄膜抵抗の評価及び調整を行うことが
できる手段が望まれていた。
【０００９】本発明は、上記の事情に鑑みてなされたも
のであって、電気的特性を精度良くかつ容易に、しかも
再現性よく測定することができ、したがって、実装前に
精度よくかつ容易に選別することができ、送・受信回路
等の電気回路に電気的に接続する際に低損失でかつ損失
のばらつきが小さい基板型非可逆素子及びそれを用いた
集積回路を提供することを目的とする。
のであって、電気的特性を精度良くかつ容易に、しかも
再現性よく測定することができ、したがって、実装前に
精度よくかつ容易に選別することができ、送・受信回路
等の電気回路に電気的に接続する際に低損失でかつ損失
のばらつきが小さい基板型非可逆素子及びそれを用いた
集積回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明は次の様な基板型非可逆素子及びそれを用い
た集積回路を提供する。すなわち、本発明の基板型非可
逆素子は、複数の線路を有し、１つの線路から入力する
信号は他の１つの線路から出力する基板型非可逆素子で
あり、基板にフェライトを埋め込み、該フェライトの前
記基板の一主面側の面に電極を形成し、前記基板の一主
面に、前記電極から複数の方向それぞれに延びる複数の
線路と第１の接地電極とを形成し、前記基板の他の一主
面に第２の接地電極を形成し、前記第１の接地電極と第
２の接地電極とを接続し、前記複数の線路と前記第１の
接地電極とによりコプレーナ線路を構成し、これにより
同一平面上に複数本のピンが配列されているコプレーナ
型高周波プローブによる特性評価を可能にしたことを特
徴とする。
に、本発明は次の様な基板型非可逆素子及びそれを用い
た集積回路を提供する。すなわち、本発明の基板型非可
逆素子は、複数の線路を有し、１つの線路から入力する
信号は他の１つの線路から出力する基板型非可逆素子で
あり、基板にフェライトを埋め込み、該フェライトの前
記基板の一主面側の面に電極を形成し、前記基板の一主
面に、前記電極から複数の方向それぞれに延びる複数の
線路と第１の接地電極とを形成し、前記基板の他の一主
面に第２の接地電極を形成し、前記第１の接地電極と第
２の接地電極とを接続し、前記複数の線路と前記第１の
接地電極とによりコプレーナ線路を構成し、これにより
同一平面上に複数本のピンが配列されているコプレーナ
型高周波プローブによる特性評価を可能にしたことを特
徴とする。
【００１１】ここで、前記複数の線路のうちの１つを、
無反射抵抗を介して前記第１び接地電極に接続してもよ
い。また、前記第１の接地電極と第２の接地電極とを、
前記基板に形成した側面電極または前記基板に形成した
スルーホールのいずれかにより接続してもよい。
無反射抵抗を介して前記第１び接地電極に接続してもよ
い。また、前記第１の接地電極と第２の接地電極とを、
前記基板に形成した側面電極または前記基板に形成した
スルーホールのいずれかにより接続してもよい。
【００１２】本発明の集積回路は、本発明の基板型非可
逆素子を、集積回路基板に電気的に接続したものであ
る。前記基板型非可逆素子を、前記集積回路基板に形成
したキャビティ内に配設してもよい。前記基板型非可逆
素子と前記集積回路基板とを、バンプを介して電気的に
接続してもよい。
逆素子を、集積回路基板に電気的に接続したものであ
る。前記基板型非可逆素子を、前記集積回路基板に形成
したキャビティ内に配設してもよい。前記基板型非可逆
素子と前記集積回路基板とを、バンプを介して電気的に
接続してもよい。
【００１３】本発明の基板型非可逆素子では、前記基板
の一主面に、前記電極から複数の方向それぞれに延びる
複数の線路と第１の接地電極とを形成したことにより、
同一平面上に複数の端子が配置されているプローブ等を
用いて、ミリ波帯のような高い周波数においても良好な
電気的接触を実現することが可能になる。これにより、
容易に基板型非可逆素子と測定装置とが電気的に接続さ
れ、電気的特性を精度良くかつ容易に、しかも再現性よ
く測定することが可能になる。また、前記基板の一主面
に、前記電極から複数の方向それぞれに延びる複数の線
路と第１の接地電極とを形成したので、構成が簡単化さ
れる。
の一主面に、前記電極から複数の方向それぞれに延びる
複数の線路と第１の接地電極とを形成したことにより、
同一平面上に複数の端子が配置されているプローブ等を
用いて、ミリ波帯のような高い周波数においても良好な
電気的接触を実現することが可能になる。これにより、
容易に基板型非可逆素子と測定装置とが電気的に接続さ
れ、電気的特性を精度良くかつ容易に、しかも再現性よ
く測定することが可能になる。また、前記基板の一主面
に、前記電極から複数の方向それぞれに延びる複数の線
路と第１の接地電極とを形成したので、構成が簡単化さ
れる。
【００１４】本発明の集積回路では、本発明の基板型非
可逆素子を集積回路基板に電気的に接続したことによ
り、基板型非可逆素子と集積回路基板の接地電極同士及
び信号線路同士を、バンプ等を用いて極めて短い距離で
接続することが可能になる。これにより、送・受信回路
等の電気回路に電気的に接続する際の伝送損失及び損失
のばらつきを低く抑えることが可能になる。
可逆素子を集積回路基板に電気的に接続したことによ
り、基板型非可逆素子と集積回路基板の接地電極同士及
び信号線路同士を、バンプ等を用いて極めて短い距離で
接続することが可能になる。これにより、送・受信回路
等の電気回路に電気的に接続する際の伝送損失及び損失
のばらつきを低く抑えることが可能になる。
【００１５】
【発明の実施の形態】本発明の基板型非可逆素子及びそ
れを用いた集積回路の各実施形態について図面に基づき
説明する。
れを用いた集積回路の各実施形態について図面に基づき
説明する。
【００１６】［第１の実施形態］図１は本発明の第１の
実施形態の基板型サーキュレータ（基板型非可逆素子）
を示す斜視図であり、誘電体材料からなる基板１に、円
筒型のフェライト２が埋め込まれている。基板１の上面
（一主面）１ａと面一のフェライト２の上面には、電極
パターン３が形成されており、基板１の上面１ａには、
電極パターン３から複数の方向それぞれに延びる引出線
路４が複数本形成されている。この例では、３方向に引
出線路４が配置された、３端子のサーキュレータとなっ
ている。
実施形態の基板型サーキュレータ（基板型非可逆素子）
を示す斜視図であり、誘電体材料からなる基板１に、円
筒型のフェライト２が埋め込まれている。基板１の上面
（一主面）１ａと面一のフェライト２の上面には、電極
パターン３が形成されており、基板１の上面１ａには、
電極パターン３から複数の方向それぞれに延びる引出線
路４が複数本形成されている。この例では、３方向に引
出線路４が配置された、３端子のサーキュレータとなっ
ている。
【００１７】基板１の上面１ａの電極パターン３及び引
出線路４、４、…の外側には、第１の接地電極１１が形
成されており、引出線路４とともにコプレーナ線路１２
を構成している。さらに、第１の接地電極１１は、基板
１の下面（他の一主面）１ｂに形成された第２の接地電
極１３と、基板１の側面に形成された側面電極１４によ
り接続されている。
出線路４、４、…の外側には、第１の接地電極１１が形
成されており、引出線路４とともにコプレーナ線路１２
を構成している。さらに、第１の接地電極１１は、基板
１の下面（他の一主面）１ｂに形成された第２の接地電
極１３と、基板１の側面に形成された側面電極１４によ
り接続されている。
【００１８】この基板型サーキュレータの電気的特性の
評価（あるいは特性の選別）を行うには、コプレーナ線
路１２に、ピン配置が接地一信号一接地のように同一平
面上に複数本のピンが配列されているコプレーナ型高周
波プローブ等を接触させることにより、ミリ波帯のよう
に高い周波数においても、基板型サーキュレータと特性
評価装置との間で良好な電気的接続を実現させることが
可能となる。これは、コプレーナ型高周波プローブ等が
接触できるように、引出線路４と接地面（ここでは第１
の接地電極１１）が同一の面上に形成されたことにより
可能となったものである。
評価（あるいは特性の選別）を行うには、コプレーナ線
路１２に、ピン配置が接地一信号一接地のように同一平
面上に複数本のピンが配列されているコプレーナ型高周
波プローブ等を接触させることにより、ミリ波帯のよう
に高い周波数においても、基板型サーキュレータと特性
評価装置との間で良好な電気的接続を実現させることが
可能となる。これは、コプレーナ型高周波プローブ等が
接触できるように、引出線路４と接地面（ここでは第１
の接地電極１１）が同一の面上に形成されたことにより
可能となったものである。
【００１９】また、例えば、試料ステージ等の上に本実
施形態の基板型サーキュレータを吸着等により固定し、
該基板型サーキュレータのコプレーナ線路１２にコプレ
ーナ型高周波プローブ等を接触させて電気的特性の評価
を行えば、実装前の基板型サーキュレータを一定時間内
に大量に選別することが可能である。なお、このように
簡単な構成の基板型サーキュレータの電気的特性の評価
は、先に述べた従来の基板型サーキュレータでは、表面
に接地電極が形成されていないために不可能である。
施形態の基板型サーキュレータを吸着等により固定し、
該基板型サーキュレータのコプレーナ線路１２にコプレ
ーナ型高周波プローブ等を接触させて電気的特性の評価
を行えば、実装前の基板型サーキュレータを一定時間内
に大量に選別することが可能である。なお、このように
簡単な構成の基板型サーキュレータの電気的特性の評価
は、先に述べた従来の基板型サーキュレータでは、表面
に接地電極が形成されていないために不可能である。
【００２０】本実施形態の基板型サーキュレータによれ
ば、基板１の上面１ａの電極パターン３及び引出線路
４、４、…の外側に第１の接地電極１１を形成し、引出
線路４とともにコプレーナ線路１２を構成することとし
たので、同一平面上に複数の端子が配置されているプロ
ーブ等を用いることにより、ミリ波帯のような高い周波
数においても良好な電気的接触を実現することができ
る。したがって、容易に基板型サーキュレータと測定装
置とを電気的に接続することができ、電気的特性を精度
良くかつ容易に、しかも再現性よく測定することができ
る。
ば、基板１の上面１ａの電極パターン３及び引出線路
４、４、…の外側に第１の接地電極１１を形成し、引出
線路４とともにコプレーナ線路１２を構成することとし
たので、同一平面上に複数の端子が配置されているプロ
ーブ等を用いることにより、ミリ波帯のような高い周波
数においても良好な電気的接触を実現することができ
る。したがって、容易に基板型サーキュレータと測定装
置とを電気的に接続することができ、電気的特性を精度
良くかつ容易に、しかも再現性よく測定することができ
る。
【００２１】また、基板１の上面１ａに、電極パターン
３から複数の方向それぞれに延びる複数の引出線路４、
４、…と第１の接地電極１１とを形成したので、構成が
簡単になり、電気的特性を容易に測定することができ
る。
３から複数の方向それぞれに延びる複数の引出線路４、
４、…と第１の接地電極１１とを形成したので、構成が
簡単になり、電気的特性を容易に測定することができ
る。
【００２２】［第２の実施形態］図２は本発明の第２の
実施形態の基板型サーキュレータ（基板型非可逆素子）
を示す斜視図であり、誘電体材料からなる基板１に、円
筒型のフェライト２が埋め込まれている。基板１の上面
１ａと面一のフェライト２の上面には、電極パターン３
が形成されており、基板１の上面１ａには、電極パター
ン３から複数の方向それぞれに延びる引出線路４が複数
本形成されている。基板１の上面１ａの電極パターン３
及び引出線路４、４、…の外側には、第１の接地電極１
１が形成されており、引出線路４とともにコプレーナ線
路１２を構成している。
実施形態の基板型サーキュレータ（基板型非可逆素子）
を示す斜視図であり、誘電体材料からなる基板１に、円
筒型のフェライト２が埋め込まれている。基板１の上面
１ａと面一のフェライト２の上面には、電極パターン３
が形成されており、基板１の上面１ａには、電極パター
ン３から複数の方向それぞれに延びる引出線路４が複数
本形成されている。基板１の上面１ａの電極パターン３
及び引出線路４、４、…の外側には、第１の接地電極１
１が形成されており、引出線路４とともにコプレーナ線
路１２を構成している。
【００２３】さらに、第１の接地電極１１は、基板１の
下面１ｂに形成された第２の接地電極１３と、基板１内
に形成されたスルーホール２１により接続されている。
本実施形態の基板型サーキュレータでは、第１の実施形
態の基板型サーキュレータと比べ、側面電極１４の代わ
りにスルーホール２１を用いている以外、構成上の差異
はない。本実施形態の基板型サーキュレータにいても、
第１の実施形態の基板型サーキュレータと同様の作用・
効果を奏することができる。
下面１ｂに形成された第２の接地電極１３と、基板１内
に形成されたスルーホール２１により接続されている。
本実施形態の基板型サーキュレータでは、第１の実施形
態の基板型サーキュレータと比べ、側面電極１４の代わ
りにスルーホール２１を用いている以外、構成上の差異
はない。本実施形態の基板型サーキュレータにいても、
第１の実施形態の基板型サーキュレータと同様の作用・
効果を奏することができる。
【００２４】［第３の実施形態］図３は本発明の第３の
実施形態の基板型アイソレータ（基板型非可逆素子）を
示す斜視図であり、上述した第１の実施形態の３端子の
基板型サ一キュレータにおいて、３端子となる３つの引
出線路４のうち１つの引出線路４が、例えば、薄膜によ
り形成された無反射抵抗３１を介して第１の接地電極１
１に接続されている。
実施形態の基板型アイソレータ（基板型非可逆素子）を
示す斜視図であり、上述した第１の実施形態の３端子の
基板型サ一キュレータにおいて、３端子となる３つの引
出線路４のうち１つの引出線路４が、例えば、薄膜によ
り形成された無反射抵抗３１を介して第１の接地電極１
１に接続されている。
【００２５】この基板型アイソレータでは、無反射抵抗
３１は間近にある第１の接地電極１１に接続されている
ので、この無反射抵抗３１を基板１の外部で接地した場
合に比べて寄生成分（インダクタ、容量）の影響を低く
抑えることができる。したがって、アイソレータの高周
波特性を向上させるのにも有利である。また、本実施形
態における基板型アイソレータは、第１の実施形態の基
板型サーキュレータと同様、ミリ波帯のような高い周波
数においても基板型アイソレータと評価装置との間で良
好な電気的接続を実現させることが可能となる。したが
って、一定時間に大量のアイソレータを精度良く確実に
評価（選別）することが可能となる。
３１は間近にある第１の接地電極１１に接続されている
ので、この無反射抵抗３１を基板１の外部で接地した場
合に比べて寄生成分（インダクタ、容量）の影響を低く
抑えることができる。したがって、アイソレータの高周
波特性を向上させるのにも有利である。また、本実施形
態における基板型アイソレータは、第１の実施形態の基
板型サーキュレータと同様、ミリ波帯のような高い周波
数においても基板型アイソレータと評価装置との間で良
好な電気的接続を実現させることが可能となる。したが
って、一定時間に大量のアイソレータを精度良く確実に
評価（選別）することが可能となる。
【００２６】さらに、第１の実施形態の基板型サーキュ
レータと同様に、実装前にアイソレータとしての評価を
簡単な構成で行うことができるので、薄膜により形成さ
れた無反射抵抗３１に対して行うレーザ方式等を用いた
トリミングによる抵抗調整と、アイソレータの電気的特
性の評価を繰り返し行い、所望の高周波特性を得ること
が比較的容易にできる。また、必要に応じて特性評価の
ための測定を行いながら抵抗を調整することも可能であ
る。
レータと同様に、実装前にアイソレータとしての評価を
簡単な構成で行うことができるので、薄膜により形成さ
れた無反射抵抗３１に対して行うレーザ方式等を用いた
トリミングによる抵抗調整と、アイソレータの電気的特
性の評価を繰り返し行い、所望の高周波特性を得ること
が比較的容易にできる。また、必要に応じて特性評価の
ための測定を行いながら抵抗を調整することも可能であ
る。
【００２７】本実施形態では、第１の実施形態の基板型
サーキュレータと同様に、第１の接地電極１１と第２の
接地電極１３とが側面電極１４により接続されている
が、第２の実施形態の基板型サーキュレータの如く、ス
ルーホールを用いて接続することも可能である。
サーキュレータと同様に、第１の接地電極１１と第２の
接地電極１３とが側面電極１４により接続されている
が、第２の実施形態の基板型サーキュレータの如く、ス
ルーホールを用いて接続することも可能である。
【００２８】本実施形態の基板型アイソレータによれ
ば、同一表面に引出線路４と第１の接地電極１１からな
るコプレーナ線路１２を形成したので、高い周波数で動
作する基板型アイソレータを、実装前に一定時間に大量
に精度よく選別することができ、アイソレータの薄膜か
らなる無反射抵抗３１を簡易な構成で評価、調整を行う
ことができる。
ば、同一表面に引出線路４と第１の接地電極１１からな
るコプレーナ線路１２を形成したので、高い周波数で動
作する基板型アイソレータを、実装前に一定時間に大量
に精度よく選別することができ、アイソレータの薄膜か
らなる無反射抵抗３１を簡易な構成で評価、調整を行う
ことができる。
【００２９】なお、上述した第１〜第３の各実施形態に
おいては、電極パターン３の形状については特に記載し
ていないが、従来より用いられている一般的な形状のも
のであればどのような形状のものでも適用可能である。
また、ここでは、外部磁石についての記載を省略してい
るが、外部磁石は、基板型サーキュレータ（または基板
型アイソレータ）の上方または下方に配置する構成、あ
るいは基板１に埋め込む構成のいずれの構成をも採り得
る。さらに、フェライト２としてハードフェライト材料
を用いた場合には、外部磁石が不要になるので、サーキ
ュレータ（またはアイソレータ）をさらに小型化するこ
とができる。
おいては、電極パターン３の形状については特に記載し
ていないが、従来より用いられている一般的な形状のも
のであればどのような形状のものでも適用可能である。
また、ここでは、外部磁石についての記載を省略してい
るが、外部磁石は、基板型サーキュレータ（または基板
型アイソレータ）の上方または下方に配置する構成、あ
るいは基板１に埋め込む構成のいずれの構成をも採り得
る。さらに、フェライト２としてハードフェライト材料
を用いた場合には、外部磁石が不要になるので、サーキ
ュレータ（またはアイソレータ）をさらに小型化するこ
とができる。
【００３０】［第４の実施形態］図４は本発明の第４の
実施形態の集積回路を示す斜視図であり、例えば、送信
回路４１および受信回路４２が形成された集積回路基板
４３上に、接地電極４４が形成され、コプレーナ線路４
５が送信回路４１、受信回路４２およびアンテナ４６か
ら、基板型サーキュレータ４７が実装されるべき実装面
４８まで配線されている。ここでは、基板型サーキュレ
ータ４７としては、上述した第１の実施形態または第２
の実施形態のいずれかの基板型サーキュレータが用いら
れる。
実施形態の集積回路を示す斜視図であり、例えば、送信
回路４１および受信回路４２が形成された集積回路基板
４３上に、接地電極４４が形成され、コプレーナ線路４
５が送信回路４１、受信回路４２およびアンテナ４６か
ら、基板型サーキュレータ４７が実装されるべき実装面
４８まで配線されている。ここでは、基板型サーキュレ
ータ４７としては、上述した第１の実施形態または第２
の実施形態のいずれかの基板型サーキュレータが用いら
れる。
【００３１】図５は、この集積回路の実装面４８を示す
拡大斜視図であり、実装面４８におけるコプレーナ線路
４５を構成する信号線路４９が形成され、接地電極４４
の所定の場所に、例えば、Ａｕからなるバンプ５０が形
成されている。一方、基板型サーキュレータ４７は、コ
プレーナ線路１２が形成された面が実装面４８に対向配
置された状態で実装される。このときの実装方法として
は、熱圧着、熱融着、有機材料の収縮力を利用する方法
など、フリップチップ実装で用いられる方法が用いられ
る。
拡大斜視図であり、実装面４８におけるコプレーナ線路
４５を構成する信号線路４９が形成され、接地電極４４
の所定の場所に、例えば、Ａｕからなるバンプ５０が形
成されている。一方、基板型サーキュレータ４７は、コ
プレーナ線路１２が形成された面が実装面４８に対向配
置された状態で実装される。このときの実装方法として
は、熱圧着、熱融着、有機材料の収縮力を利用する方法
など、フリップチップ実装で用いられる方法が用いられ
る。
【００３２】本実施形態における基板型サーキュレータ
４７では、基板１の表面にコプレーナ線路１２が形成さ
れており、集積回路基板４３上のコプレーナ線路４５と
互いの接地電極および信号線路同士を、バンプ５０によ
り極めて短い距離（＜１００μｍ）で接続することがで
きる。したがって、伝送損失及び損失のばらつきを低く
抑えることができ、低損失で送・受信回路と接続するこ
とができる。なお、ここでは、集積回路基板４３の材料
については特に記載していないが、一般的に用いられる
誘電体基板の他に、半導体基板を用いてもよい。
４７では、基板１の表面にコプレーナ線路１２が形成さ
れており、集積回路基板４３上のコプレーナ線路４５と
互いの接地電極および信号線路同士を、バンプ５０によ
り極めて短い距離（＜１００μｍ）で接続することがで
きる。したがって、伝送損失及び損失のばらつきを低く
抑えることができ、低損失で送・受信回路と接続するこ
とができる。なお、ここでは、集積回路基板４３の材料
については特に記載していないが、一般的に用いられる
誘電体基板の他に、半導体基板を用いてもよい。
【００３３】［第５の実施形態］図６は本発明の第５の
実施形態の集積回路を示す斜視図であり、集積回路基板
６１には、基板型サーキュレータ４７が挿入されるべき
キャビティ６２が形成されている。また、この集積回路
基板６１には、キャビティ６３、６４も形成されてお
り、これらのキャビティ６３、６４は、例えば、送信回
路が形成された素子または基板、あるいは受信回路が形
成された素子または基板を挿入することにより実装可能
になっている。
実施形態の集積回路を示す斜視図であり、集積回路基板
６１には、基板型サーキュレータ４７が挿入されるべき
キャビティ６２が形成されている。また、この集積回路
基板６１には、キャビティ６３、６４も形成されてお
り、これらのキャビティ６３、６４は、例えば、送信回
路が形成された素子または基板、あるいは受信回路が形
成された素子または基板を挿入することにより実装可能
になっている。
【００３４】このキャビティ６２の底面には、第４の実
施形態と同様の実装面４８が形成されている。ここで
は、基板型サーキュレータ４７は、コプレーナ線路１２
が形成された面が実装面４８に対向配置された状態で実
装される。キャビティ６２〜６４それぞれの間の配線お
よび外部への配線は、例えば、集積回路基板６１の内層
に形成されたコプレーナ線路６５を用いて行われる。
施形態と同様の実装面４８が形成されている。ここで
は、基板型サーキュレータ４７は、コプレーナ線路１２
が形成された面が実装面４８に対向配置された状態で実
装される。キャビティ６２〜６４それぞれの間の配線お
よび外部への配線は、例えば、集積回路基板６１の内層
に形成されたコプレーナ線路６５を用いて行われる。
【００３５】本実施形態の集積回路によれば、各素子ま
たは基板間の配線部における伝送損失およびそのばらつ
きを低く抑えることができる。さらに、各素子または基
板が挿入されたキャビティ６２〜６４を蓋で覆うことに
より、容易に気密構造とすることができる。さらに、前
記蓋として導電性の材料を用いた場合には、キャビティ
６２〜６４各々毎に電磁シールドすることができる効果
を得ることができる。
たは基板間の配線部における伝送損失およびそのばらつ
きを低く抑えることができる。さらに、各素子または基
板が挿入されたキャビティ６２〜６４を蓋で覆うことに
より、容易に気密構造とすることができる。さらに、前
記蓋として導電性の材料を用いた場合には、キャビティ
６２〜６４各々毎に電磁シールドすることができる効果
を得ることができる。
【００３６】また、キャビティ６２〜６４の数は本実施
形態の数に限定されることなくいくつであってもよい。
この場合、それぞれのキャビティには、送信回路、受信
回路、または上記回路を動作させるために必要な回路の
１部、またはすべてを構成する基板や素子を実装するこ
とができる。
形態の数に限定されることなくいくつであってもよい。
この場合、それぞれのキャビティには、送信回路、受信
回路、または上記回路を動作させるために必要な回路の
１部、またはすべてを構成する基板や素子を実装するこ
とができる。
【００３７】なお、第４および第５の実施形態において
は、基板型サーキュレータ４７を用いた例を示したが、
この基板型サーキュレータ４７の替わりに第３の実施形
態の基板型アイソレータを用いることも可能である。ま
た、第４および第５の実施形態においては、特に外部磁
石について言及はしなかったが、集積回路基板４３（６
１）の裏面、または実装された基板型サーキュレータ４
７（あるいは基板型アイソレータ）の上方に、さらには
基板型サーキュレータ４７（あるいは基板型アイソレー
タ）の基板１の内部に埋め込む形で外部磁石を設けるこ
とができる。
は、基板型サーキュレータ４７を用いた例を示したが、
この基板型サーキュレータ４７の替わりに第３の実施形
態の基板型アイソレータを用いることも可能である。ま
た、第４および第５の実施形態においては、特に外部磁
石について言及はしなかったが、集積回路基板４３（６
１）の裏面、または実装された基板型サーキュレータ４
７（あるいは基板型アイソレータ）の上方に、さらには
基板型サーキュレータ４７（あるいは基板型アイソレー
タ）の基板１の内部に埋め込む形で外部磁石を設けるこ
とができる。
【００３８】また、フェライトとしてハードフェライト
材料を用いれば、外部磁石が不要となる。このような基
板型サーキュレータ（あるいは基板型アイソレータ）を
第５の実施形態の集積回路に適用すれば、集積回路基板
６１内で気密構造となる小型の集積回路を容易に実現す
ることができる。
材料を用いれば、外部磁石が不要となる。このような基
板型サーキュレータ（あるいは基板型アイソレータ）を
第５の実施形態の集積回路に適用すれば、集積回路基板
６１内で気密構造となる小型の集積回路を容易に実現す
ることができる。
【００３９】
【発明の効果】以上説明した様に、本発明の基板型非可
逆素子によれば、前記基板の一主面に、前記電極から複
数の方向それぞれに延びる複数の線路と第１の接地電極
とを形成したので、同一平面上に複数の端子が配置され
ているプローブ等を用いて、ミリ波帯のような高い周波
数においても良好な電気的接触を実現することができ
る。
逆素子によれば、前記基板の一主面に、前記電極から複
数の方向それぞれに延びる複数の線路と第１の接地電極
とを形成したので、同一平面上に複数の端子が配置され
ているプローブ等を用いて、ミリ波帯のような高い周波
数においても良好な電気的接触を実現することができ
る。
【００４０】したがって、基板型非可逆素子と測定装置
とを容易に電気的に接続することができ、電気的特性を
精度良くかつ容易に、しかも再現性よく測定することが
できる。また、前記基板の一主面に、前記電極から複数
の方向それぞれに延びる複数の線路と第１の接地電極と
を形成したので、構成を簡単化することができる。
とを容易に電気的に接続することができ、電気的特性を
精度良くかつ容易に、しかも再現性よく測定することが
できる。また、前記基板の一主面に、前記電極から複数
の方向それぞれに延びる複数の線路と第１の接地電極と
を形成したので、構成を簡単化することができる。
【００４１】本発明の集積回路によれば、本発明の基板
型非可逆素子を集積回路基板に電気的に接続したので、
基板型非可逆素子と集積回路基板の接地電極同士及び信
号線路同士を、バンプ等を用いて極めて短い距離で接続
することができる。したがって、送・受信回路等の電気
回路に電気的に接続する際の伝送損失及び損失のばらつ
きを低く抑えることができる。
型非可逆素子を集積回路基板に電気的に接続したので、
基板型非可逆素子と集積回路基板の接地電極同士及び信
号線路同士を、バンプ等を用いて極めて短い距離で接続
することができる。したがって、送・受信回路等の電気
回路に電気的に接続する際の伝送損失及び損失のばらつ
きを低く抑えることができる。
【図１】 本発明の第１の実施形態の基板型サーキュレ
ータを示す斜視図である。
ータを示す斜視図である。
【図２】 本発明の第２の実施形態の基板型サーキュレ
ータを示す斜視図である。
ータを示す斜視図である。
【図３】 本発明の第３の実施形態の基板型アイソレー
タを示す斜視図である。
タを示す斜視図である。
【図４】 本発明の第４の実施形態の集積回路を示す斜
視図である。
視図である。
【図５】 本発明の第４の実施形態の集積回路の実装面
を示す拡大斜視図である。
を示す拡大斜視図である。
【図６】 本発明の第５の実施形態の集積回路を示す斜
視図である。
視図である。
【図７】 従来の基板型サーキュレータを示す斜視図で
ある。
ある。
１ 基板 １ａ 上面（一主面） １ｂ 下面（他の一主面） ２ フェライト ３ 電極パターン ４ 引出線路 ５ 接地電極 １１ 第１の接地電極 １２ コプレーナ線路 １３ 第２の接地電極 １４ 側面電極 ２１ スルーホール ３１ 無反射抵抗 ４１ 送信回路 ４２ 受信回路 ４３ 集積回路基板 ４４ 接地電極 ４５ コプレーナ線路 ４６ アンテナ ４７ 基板型サーキュレータ ４８ 実装面 ４９ 信号線路 ５０ バンプ ６１ 集積回路基板 ６２〜６４ キャビティ ６５ コプレーナ線路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01P 1/387 H01P 1/36 H01P 5/08
Claims (6)
- 【請求項１】 複数の線路を有し、１つの線路から入力
する信号は他の１つの線路から出力する基板型非可逆素
子であって、 基板にフェライトを埋め込み、該フェライトの前記基板
の一主面側の面に電極を形成し、前記基板の一主面に、
前記電極から複数の方向それぞれに延びる複数の線路と
第１の接地電極とを形成し、前記基板の他の一主面に第
２の接地電極を形成し、前記第１の接地電極と第２の接
地電極とを接続し、前記複数の線路と前記第１の接地電
極とによりコプレーナ線路を構成し、これにより同一平
面上に複数本のピンが配列されているコプレーナ型高周
波プローブによる特性評価を可能にしたことを特徴とす
る基板型非可逆素子。 - 【請求項２】 前記複数の線路のうちの１つを、無反射
抵抗を介して前記第１び接地電極に接続してなることを
特徴とする請求項１記載の基板型非可逆素子。 - 【請求項３】 前記第１の接地電極と第２の接地電極と
を、前記基板に形成した側面電極または前記基板に形成
したスルーホールのいずれかにより接続してなることを
特徴とする請求項１または２記載の基板型非可逆素子。 - 【請求項４】 請求項１、２または３記載の基板型非可
逆素子を、集積回路基板に電気的に接続してなることを
特徴とする集積回路。 - 【請求項５】 前記基板型非可逆素子を、前記集積回路
基板に形成したキャビティ内に配設してなることを特徴
とする請求項４記載の集積回路。 - 【請求項６】 前記基板型非可逆素子と前記集積回路基
板とは、バンプを介して電気的に接続されていることを
特徴とする請求項４または５記載の集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31862197A JP3147061B2 (ja) | 1997-11-19 | 1997-11-19 | 基板型非可逆素子及びそれを用いた集積回路 |
| DE19853453A DE19853453A1 (de) | 1997-11-19 | 1998-11-19 | Nicht-reziprokes Schaltungselement vom Substrattyp und damit ausgerüstete integrierte Schaltung |
| US09/195,692 US6437654B2 (en) | 1997-11-19 | 1998-11-19 | Substrate-type non-reciprocal circuit element and integrated circuit having multiple ground surface electrodes and co-planar electrical interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31862197A JP3147061B2 (ja) | 1997-11-19 | 1997-11-19 | 基板型非可逆素子及びそれを用いた集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154806A JPH11154806A (ja) | 1999-06-08 |
| JP3147061B2 true JP3147061B2 (ja) | 2001-03-19 |
Family
ID=18101189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31862197A Expired - Fee Related JP3147061B2 (ja) | 1997-11-19 | 1997-11-19 | 基板型非可逆素子及びそれを用いた集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6437654B2 (ja) |
| JP (1) | JP3147061B2 (ja) |
| DE (1) | DE19853453A1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319277A (zh) * | 1999-07-29 | 2001-10-24 | Tdk株式会社 | 具有内置功率放大器的隔离装置 |
| JP2002368553A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | 高周波増幅器およびそれを用いた無線送信装置 |
| US6647039B2 (en) * | 2002-02-27 | 2003-11-11 | Jds Uniphase Corporation | Reconfigurable laser header |
| JP3805736B2 (ja) * | 2002-10-10 | 2006-08-09 | 日本オプネクスト株式会社 | 伝送線路及びこれを用いた光モジュール |
| JP3960277B2 (ja) * | 2002-10-23 | 2007-08-15 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
| DE60324189D1 (de) * | 2002-12-17 | 2008-11-27 | Nxp Bv | Nichtreziprokes schaltungselement |
| JP4837998B2 (ja) * | 2005-01-20 | 2011-12-14 | 京セラ株式会社 | 高周波デバイス実装基板及び通信機器 |
| JP4724152B2 (ja) * | 2006-08-31 | 2011-07-13 | 株式会社エヌ・ティ・ティ・ドコモ | 非可逆回路素子 |
| WO2011089810A1 (ja) | 2010-01-21 | 2011-07-28 | 株式会社村田製作所 | 回路モジュール |
| US8344820B1 (en) * | 2011-01-17 | 2013-01-01 | The Boeing Company | Integrated circulator for phased arrays |
| KR101945829B1 (ko) | 2011-06-06 | 2019-02-11 | 스카이워크스 솔루션즈, 인코포레이티드 | 희토류 감소된 가닛계 및 관련 마이크로파 애플리케이션 |
| FR2992103B1 (fr) * | 2012-06-19 | 2014-06-13 | St Microelectronics Sa | Structure integree tridimensionnelle comportant une antenne |
| US9552917B2 (en) * | 2013-09-20 | 2017-01-24 | Skyworks Solutions, Inc. | Materials, devices and methods related to below-resonance radio-frequency circulators and isolators |
| JP6380069B2 (ja) * | 2014-12-11 | 2018-08-29 | 住友電気工業株式会社 | 光送信モジュール |
| WO2016151847A1 (ja) * | 2015-03-26 | 2016-09-29 | 三菱電機株式会社 | 非可逆回路 |
| US10340570B2 (en) * | 2017-10-26 | 2019-07-02 | Northrop Grumman Systems Corporation | Microelectronic RF substrate with an integral isolator/circulator |
| KR102050567B1 (ko) * | 2019-07-10 | 2019-12-03 | 쓰리알웨이브 주식회사 | 소형 비가역 회로소자 |
| CN113922029A (zh) * | 2021-10-09 | 2022-01-11 | 苏州市新诚氏通讯电子股份有限公司 | 一种基于铁氧体的薄膜微波衰减片 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA941472A (en) | 1970-10-19 | 1974-02-05 | Rca Corporation | Surface strip transmission junction circulator |
| JPS5583301A (en) | 1978-12-19 | 1980-06-23 | Nec Corp | Isolator |
| JPS55130156A (en) | 1979-03-30 | 1980-10-08 | Fujitsu Ltd | Mounting method of microwave integrated circuit board |
| JPS58201403A (ja) | 1982-05-19 | 1983-11-24 | Fujitsu Ltd | 超高周波回路 |
| JPS598403A (ja) | 1982-07-06 | 1984-01-17 | Nec Corp | マイクロストリツプ線路サ−キユレ−タ |
| JPS61288486A (ja) | 1985-06-15 | 1986-12-18 | 富士電気化学株式会社 | フエライト埋込み形基板の製造方法 |
| JPS61293001A (ja) | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | Ｍｉｃサ−キユレ−タ |
| JPH01129502A (ja) | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | マイクロ波集積回路の実装構造 |
| JPH01149107A (ja) | 1987-12-07 | 1989-06-12 | Fanuc Ltd | 数値制御装置 |
| US4920323A (en) * | 1988-12-27 | 1990-04-24 | Raytheon Company | Miniature circulators for monolithic microwave integrated circuits |
| JP2968107B2 (ja) | 1991-12-06 | 1999-10-25 | オルガノ株式会社 | クロマト分離法 |
| GB2266412B (en) | 1992-04-17 | 1996-07-24 | Murata Manufacturing Co | Non-reciprocal circuit elements and method thereof |
| JPH06268414A (ja) * | 1993-03-12 | 1994-09-22 | Nec Corp | マイクロストリップ線路型サーキュレータ |
| JPH0851303A (ja) | 1994-08-09 | 1996-02-20 | Taiyo Yuden Co Ltd | 非可逆回路素子 |
| US5528203A (en) * | 1994-09-26 | 1996-06-18 | Endgate Corporation | Coplanar waveguide-mounted flip chip |
| JPH08204408A (ja) | 1995-01-31 | 1996-08-09 | Tokin Corp | 非可逆回路素子 |
| JP3235403B2 (ja) | 1995-05-15 | 2001-12-04 | 松下電器産業株式会社 | 半導体装置 |
| US5886587A (en) * | 1997-02-11 | 1999-03-23 | Raytheon Company | Flipped lumped element circulator |
| TW328645B (en) * | 1997-04-14 | 1998-03-21 | Chyng-Guang Juang | The package for dual mode micro/nano-meter wave IC |
-
1997
- 1997-11-19 JP JP31862197A patent/JP3147061B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-19 US US09/195,692 patent/US6437654B2/en not_active Expired - Fee Related
- 1998-11-19 DE DE19853453A patent/DE19853453A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| DE19853453A1 (de) | 1999-07-29 |
| US20010028280A1 (en) | 2001-10-11 |
| JPH11154806A (ja) | 1999-06-08 |
| US6437654B2 (en) | 2002-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3147061B2 (ja) | 基板型非可逆素子及びそれを用いた集積回路 | |
| CN109792102B (zh) | 包括形成无接触接口的至少一个过渡的封装结构 | |
| KR0177908B1 (ko) | 비방사성 유도체 도파관 장치 및 회로 기판의 특성 측정용 기구 | |
| JP3998996B2 (ja) | 高周波伝送線路接続システムおよびその方法 | |
| JP2004325306A (ja) | 検査用同軸プローブおよびそれを用いた検査ユニット | |
| US6486748B1 (en) | Side entry E-plane probe waveguide to microstrip transition | |
| EP0016087A1 (en) | Probe and interface device for integrated circuit wafers | |
| US6504444B1 (en) | High frequency integrated circuit including an isolator and dielectric filter | |
| CN103392261A (zh) | 用于毫米波扫描仪的印刷电路板装置 | |
| JP6000466B2 (ja) | 非可逆回路 | |
| US4992851A (en) | Characteristic impedance-correct chip carrier for microwave semiconductor components | |
| US5160907A (en) | Multiple layer semiconductor circuit module | |
| US7196909B2 (en) | AC coupling circuit having a large capacitance and a good frequency response | |
| US6396361B1 (en) | Non-reciprocal circuit element with ground terminals on one side free of input/output terminals | |
| JPS62502709A (ja) | プロ−ブまたはそれに関連する改良 | |
| JPH07191058A (ja) | 広帯域マイクロ波本来位置テスト装置 | |
| CN101107748A (zh) | 具有键合垫片的超高频环行器 | |
| JP3435028B2 (ja) | 高周波用半導体装置 | |
| JP3641710B2 (ja) | 高周波伝送路の変換線路を用いた回路機能ブロックの接続方法と、それを用いた高周波回路基板およびその実装構造 | |
| JPH05199019A (ja) | 高周波回路パッケージ | |
| KR20050063307A (ko) | 광대역 도파관-마이크로스트립 변환 장치 | |
| US4050032A (en) | Avalanche diode amplifier | |
| JPH0262064A (ja) | セラミックパッケージ | |
| JP3282267B2 (ja) | 導波管入出力パッケージ構造 | |
| JPH0851305A (ja) | 非可逆回路素子の外部端子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000801 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |