JP3147360B2 - ポリシリコン膜形成方法 - Google Patents
ポリシリコン膜形成方法Info
- Publication number
- JP3147360B2 JP3147360B2 JP08848490A JP8848490A JP3147360B2 JP 3147360 B2 JP3147360 B2 JP 3147360B2 JP 08848490 A JP08848490 A JP 08848490A JP 8848490 A JP8848490 A JP 8848490A JP 3147360 B2 JP3147360 B2 JP 3147360B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- ion
- implanted
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 薄膜トランジスタなどの半導体膜として使用するポリ
シリコン膜の形成方法に関するものである。
シリコン膜の形成方法に関するものである。
[従来の技術] 薄膜トランジスタは、絶縁性の基板上に、ゲート電極
を形成し、その上に絶縁層を介してポリシリコン等の半
導体層を形成し、その半導体層にチャネル領域が形成さ
れる活性領域や低抵抗のソース領域やドレイン領域をそ
れぞれ形成し、FET(電界効果トランジスタ)を構成す
るようにしている。
を形成し、その上に絶縁層を介してポリシリコン等の半
導体層を形成し、その半導体層にチャネル領域が形成さ
れる活性領域や低抵抗のソース領域やドレイン領域をそ
れぞれ形成し、FET(電界効果トランジスタ)を構成す
るようにしている。
このような薄膜トランジスタにおいては、薄膜半導体
層の上記活性領域の電気的特性が薄膜トランジスタの特
性を左右するため、特性の良い半導体層を得ることが、
薄膜トランジスタの性能向上には重要である。
層の上記活性領域の電気的特性が薄膜トランジスタの特
性を左右するため、特性の良い半導体層を得ることが、
薄膜トランジスタの性能向上には重要である。
そのため、従来から特性のよい半導体層を形成するた
め、いろいろな形成方法が考えられてきた。
め、いろいろな形成方法が考えられてきた。
しかし、一般に、薄膜トランジスタで用いる基板は、
ガラスのような比較的低融点の材料を用いているため、
その形成方法に対して、温度の制約があるなど、条件の
点での制約があった。
ガラスのような比較的低融点の材料を用いているため、
その形成方法に対して、温度の制約があるなど、条件の
点での制約があった。
低温プロセスで半導体層の形成方法として、基板上に
CVD法(Chemical Vapor Deposition)によりポリシリコ
ン膜を直接形成した場合には、結晶粒径の小さいポリシ
リコンが形成され、電気的特性、特に実効移動度、閾値
電圧の点で十分とはいえない。
CVD法(Chemical Vapor Deposition)によりポリシリコ
ン膜を直接形成した場合には、結晶粒径の小さいポリシ
リコンが形成され、電気的特性、特に実効移動度、閾値
電圧の点で十分とはいえない。
そこで、基板上に非晶質シリコンを形成し、非晶質シ
リコン中に存在するシリコンの微結晶核を中心にグレイ
ン成長させることで、ポリシリコン膜を得る方法が考案
されていた。しかし、この場合でも、上記した方法に比
べ、多少はグレイン径が大きくなるものの、まだ、不十
分であった。
リコン中に存在するシリコンの微結晶核を中心にグレイ
ン成長させることで、ポリシリコン膜を得る方法が考案
されていた。しかし、この場合でも、上記した方法に比
べ、多少はグレイン径が大きくなるものの、まだ、不十
分であった。
また、この欠点を解決するための方法として、着膜し
た直後の非晶質シリコン層全面に、シリコンイオン注入
した後、炉アニールにより結晶化を行うものがある。
た直後の非晶質シリコン層全面に、シリコンイオン注入
した後、炉アニールにより結晶化を行うものがある。
この方法を第5図に基づいて説明する。第6図は従来
のポリシリコン膜の形成方法を示した図である。
のポリシリコン膜の形成方法を示した図である。
第6図(a)は基板に非晶質シリコン層を着膜した直
後の状態を示すもので、図中(4)は基板と非晶質シリ
コン層(2)界面に存在するシリコンの核(4)を示し
ている。核(4)は、直径数十Å程度のシリコンの微結
晶粒と考えられる。
後の状態を示すもので、図中(4)は基板と非晶質シリ
コン層(2)界面に存在するシリコンの核(4)を示し
ている。核(4)は、直径数十Å程度のシリコンの微結
晶粒と考えられる。
この非晶質シリコン層に、シリコンイオン(7)を注
入し、これらの核の非晶質化をおこない、非晶質シリコ
ン層と基板との界面近傍の核密度を低減する(第6図
(b))。
入し、これらの核の非晶質化をおこない、非晶質シリコ
ン層と基板との界面近傍の核密度を低減する(第6図
(b))。
次に、基板全体を炉の中600℃、500hrアニールするこ
とで、これらの核を中心にグレイン成長をおこなわ行わ
せ、グレイン径の大きなポリシリコン膜(9)を得るこ
とができた(第6図(c))。
とで、これらの核を中心にグレイン成長をおこなわ行わ
せ、グレイン径の大きなポリシリコン膜(9)を得るこ
とができた(第6図(c))。
[発明が解決する課題] 前記方法では、基板上の非晶質シリコン層にシリコン
イオンを全面に注入し、核密度をある程度、低下させる
ことで、隣接する核までの距離を大きくし、その結果大
きなグレインサイズのポリシリコン膜を得るものであ
る。
イオンを全面に注入し、核密度をある程度、低下させる
ことで、隣接する核までの距離を大きくし、その結果大
きなグレインサイズのポリシリコン膜を得るものであ
る。
従って、非晶質シリコン層と基板との界面近傍の核密
度を低くした場合には、その後のアニール工程での大き
なグレインを得るためには、グレインの成長に長時間を
要してしまっていた。
度を低くした場合には、その後のアニール工程での大き
なグレインを得るためには、グレインの成長に長時間を
要してしまっていた。
また、核密度をあまり低くしなかった場合には、グレ
インの成長時間は前者よりも短くなるが、グレインサイ
ズが小さくなってしまうという欠点があった。
インの成長時間は前者よりも短くなるが、グレインサイ
ズが小さくなってしまうという欠点があった。
このことを示したのが、第4図である。
第4図はアニール時間に対するポリシリコンの成長の
様子を示すものである。
様子を示すものである。
すなわち、横軸にアニール時間を示し、縦軸にポリシ
リコンの成長を示すX線回折強度との関係を示してい
る。
リコンの成長を示すX線回折強度との関係を示してい
る。
シリコンイオンの注入を行わないでアニールを行った
場合が第4図曲線Dである。この場合、核密度が比較的
高いためアニールと同時にグレイン成長が開始される。
しかし、それぞれのシリコン微結晶核の間の距離が比較
的短いため、グレインが成長しても隣接したグレインと
すぐにぶつかってしまっていた。そのため、グレイン成
長がすぐに止まってしまい、その結果、大きなグレイン
を得ることができなかった。
場合が第4図曲線Dである。この場合、核密度が比較的
高いためアニールと同時にグレイン成長が開始される。
しかし、それぞれのシリコン微結晶核の間の距離が比較
的短いため、グレインが成長しても隣接したグレインと
すぐにぶつかってしまっていた。そのため、グレイン成
長がすぐに止まってしまい、その結果、大きなグレイン
を得ることができなかった。
また、全面にシリコンイオンを注入した方法では、第
4図曲線Eで示されるように、核密度が比較的低いた
め、ポリシリコンのグレインが成長を開始するまでにあ
る程度時間(第4図点Gで示される。)を要していた。
4図曲線Eで示されるように、核密度が比較的低いた
め、ポリシリコンのグレインが成長を開始するまでにあ
る程度時間(第4図点Gで示される。)を要していた。
その後、初めてポリシリコンのグレインの成長が始ま
りグレインの成長が完了するまでに、およそ50時間とい
う長い時間を要していた。
りグレインの成長が完了するまでに、およそ50時間とい
う長い時間を要していた。
本発明は、このような従来の問題点を解決し、結晶化
時間を短縮し、大きなグレインサイズのポリシリコン膜
を形成する方法を提供することを課題としている。
時間を短縮し、大きなグレインサイズのポリシリコン膜
を形成する方法を提供することを課題としている。
さらに、その半導体膜を用いた電気特性の良好な薄膜
トランジスタを得ることを課題としている。
トランジスタを得ることを課題としている。
[課題を解決するための手段] 本発明は、基板上に非晶質シリコン膜を堆積する工程
と、前記非晶質シリコン膜と前記非晶質シリコン膜が形
成された基板との界面に存在するシリコン微結晶粒から
なる核の数を減少させるようにシリコンイオンを加速
し、前記非晶質シリコン膜上に前記シリコンイオンの注
入を行う部分と、前記シリコンイオンの注入を行わない
部分とを区分して非晶質シリコン膜にシリコンイオンを
注入するシリコンイオン注入工程と、 該シリコンイオン注入工程の後に加熱処理工程を行う
加熱処理工程とを具備することを特徴とし、 前記したシリコンイオンの注入の区分を、前記非晶質
シリコン膜上に設けたシリコンイオンの通過を阻止する
イオン注入防止膜や、イオンの照射の有無により行うこ
とができる。
と、前記非晶質シリコン膜と前記非晶質シリコン膜が形
成された基板との界面に存在するシリコン微結晶粒から
なる核の数を減少させるようにシリコンイオンを加速
し、前記非晶質シリコン膜上に前記シリコンイオンの注
入を行う部分と、前記シリコンイオンの注入を行わない
部分とを区分して非晶質シリコン膜にシリコンイオンを
注入するシリコンイオン注入工程と、 該シリコンイオン注入工程の後に加熱処理工程を行う
加熱処理工程とを具備することを特徴とし、 前記したシリコンイオンの注入の区分を、前記非晶質
シリコン膜上に設けたシリコンイオンの通過を阻止する
イオン注入防止膜や、イオンの照射の有無により行うこ
とができる。
要するに、熱工程の前に、非晶質シリコン膜にシリコ
ンイオンを注入する際に、基板上に堆積された非晶質シ
リコン膜と基板との界面に存在するシリコン微結晶粒か
らなる核の数を減少させるようにシリコンイオンを加速
し、このシリコンイオンを非晶質シリコン膜の特定部分
についてのみ注入するものである。
ンイオンを注入する際に、基板上に堆積された非晶質シ
リコン膜と基板との界面に存在するシリコン微結晶粒か
らなる核の数を減少させるようにシリコンイオンを加速
し、このシリコンイオンを非晶質シリコン膜の特定部分
についてのみ注入するものである。
この特定の部分を規定する手段としては、非晶質シリ
コン上に設けた無機膜、有機膜などの、シリコンイオン
を通過させないイオン注入防止膜や、イオン注入装置自
体で注入領域を制御する方法が適用できる。
コン上に設けた無機膜、有機膜などの、シリコンイオン
を通過させないイオン注入防止膜や、イオン注入装置自
体で注入領域を制御する方法が適用できる。
前者のイオン注入防止膜としては、シリコンイオンを
通過させないものならば何でもよく、無機膜としてはSi
O2,SiN,SiOxNy,PSG,BPSG,BSG等があり、有機膜としては
ポリイミド、感光性レジスト等が挙げられる。
通過させないものならば何でもよく、無機膜としてはSi
O2,SiN,SiOxNy,PSG,BPSG,BSG等があり、有機膜としては
ポリイミド、感光性レジスト等が挙げられる。
その無機膜や有機膜を、注入領域部分以外を残してエ
ッチング除去し、注入領域部分については、非晶質シリ
コン膜表面が露出した状態になるようにし、全面にシリ
コンイオンを注入することで、イオン注入を部分的に行
うことを可能とした。
ッチング除去し、注入領域部分については、非晶質シリ
コン膜表面が露出した状態になるようにし、全面にシリ
コンイオンを注入することで、イオン注入を部分的に行
うことを可能とした。
また、さらに、イオンの照射の有無によってイオン注
入を部分的におこなう手段としては、一般的な方法が適
用出来、イオン注入装置を用いる方法などがある。
入を部分的におこなう手段としては、一般的な方法が適
用出来、イオン注入装置を用いる方法などがある。
この代表としてイオンビームの照射を制御して部分的
に照射をおこなうFIB(Focused Ion Beam)法がある。F
IB法によりイオンビームを走査し注入が必要な領域のみ
をイオン注入防止膜などのマスク無しで注入することが
できる。
に照射をおこなうFIB(Focused Ion Beam)法がある。F
IB法によりイオンビームを走査し注入が必要な領域のみ
をイオン注入防止膜などのマスク無しで注入することが
できる。
加熱工程においては、非晶質シリコンを表面に形成し
た基板全体を加熱するものであれば何でもよく、炉アニ
ール(ヒータ加熱)、ランプアニール、レーザアニール
等を使って加熱することが可能である。
た基板全体を加熱するものであれば何でもよく、炉アニ
ール(ヒータ加熱)、ランプアニール、レーザアニール
等を使って加熱することが可能である。
[作用] 本発明について、シリコンイオンを非晶質シリコン膜
に注入するのに、イオン注入防止膜を設けることやイオ
ンビームの照射を制御することで、ある特定の部分を除
いてイオンの注入を行い、非晶質シリコン膜と基板の界
面に存在する核の数が、極端に減少してしまうのを防止
し、核の数をコントロールすることが可能である。
に注入するのに、イオン注入防止膜を設けることやイオ
ンビームの照射を制御することで、ある特定の部分を除
いてイオンの注入を行い、非晶質シリコン膜と基板の界
面に存在する核の数が、極端に減少してしまうのを防止
し、核の数をコントロールすることが可能である。
すなわち、イオン注入が行われなかった部分のシリコ
ンの核密度を高く、イオンが注入が行われた部分の核密
度は低くすることができる。
ンの核密度を高く、イオンが注入が行われた部分の核密
度は低くすることができる。
ポリシリコンのグレインは膜厚方向と、膜と平行な方
向の2つの方向に成長するが、膜厚方向の成長速度のほ
うが、膜と平行な方向の成長速度に比べて大きい。
向の2つの方向に成長するが、膜厚方向の成長速度のほ
うが、膜と平行な方向の成長速度に比べて大きい。
その結果、イオン注入が行われなかった部分は、シリ
コン核密度が高いため、隣接するシリコン核の間の距離
が短くなっている。このことから、グレインが成長し隣
のグレインにぶつかり成長が停止してしまうまでの時間
が、イオン注入を行っていない部分に比較して短時間と
なる。
コン核密度が高いため、隣接するシリコン核の間の距離
が短くなっている。このことから、グレインが成長し隣
のグレインにぶつかり成長が停止してしまうまでの時間
が、イオン注入を行っていない部分に比較して短時間と
なる。
したがって、イオン注入を行っていない部分では、比
較的小さいグレインサイズのポリシリコンが形成され
る。
較的小さいグレインサイズのポリシリコンが形成され
る。
一方イオン注入を行った部分については、シリコン核
が少ないため、グレインの成長が極端に遅く、この領域
に最初にあった核がグレインに成長する前に、イオン注
入を行っていない部分のグレイン成長が完了し、このイ
オン注入を行っていない部分のグレインが中心となって
膜と平行な方向に成長し、この成長は、隣接したイオン
注入防止膜を設けた領域から成長してきたグレインと出
合うまで成長する。
が少ないため、グレインの成長が極端に遅く、この領域
に最初にあった核がグレインに成長する前に、イオン注
入を行っていない部分のグレイン成長が完了し、このイ
オン注入を行っていない部分のグレインが中心となって
膜と平行な方向に成長し、この成長は、隣接したイオン
注入防止膜を設けた領域から成長してきたグレインと出
合うまで成長する。
したがって、隣接したイオン注入防止膜を設けた領域
の間隔をある程度大きくすることで、グレインの大きさ
をコントロールすることも可能である。
の間隔をある程度大きくすることで、グレインの大きさ
をコントロールすることも可能である。
このように、本発明のグレインの成長は、加熱処理が
はじまるのと同時に開始される、成長時間の短縮が可能
となる。
はじまるのと同時に開始される、成長時間の短縮が可能
となる。
[実施例] 本発明の第一の実施例を以下、第1図、第2図、第5
図を参照しながら説明する。
図を参照しながら説明する。
第1図(a)の石英基板(1)上に、減圧CVD法によ
り、アモルファスシリコン膜(2)を1000Å堆積する。
次いで第1図(b)に示すように、減圧CVD法により、
無機膜であるSiO2(3)膜を1000Å堆積し、フォトリソ
グラフィとエッチングにより、イオン注入を行うイオン
注入領域(5)についてSiO2(3)膜を除去し、非イオ
ン注入領域(6)を規定する(第1図(c))。
り、アモルファスシリコン膜(2)を1000Å堆積する。
次いで第1図(b)に示すように、減圧CVD法により、
無機膜であるSiO2(3)膜を1000Å堆積し、フォトリソ
グラフィとエッチングにより、イオン注入を行うイオン
注入領域(5)についてSiO2(3)膜を除去し、非イオ
ン注入領域(6)を規定する(第1図(c))。
本実施例においては、非イオン注入領域(6)を1例
として、1μm×1μmの矩形と規定し(第2図)、非
イオン注入領域(6)の間隔を5μmとした。しかし、
非イオン注入領域(6)の大きさ、間隔、及び形状につ
いては、これ以外のものでも良く、特に限定されるもの
ではなく、目的に応じて自由に変更できることはいうま
でもない。
として、1μm×1μmの矩形と規定し(第2図)、非
イオン注入領域(6)の間隔を5μmとした。しかし、
非イオン注入領域(6)の大きさ、間隔、及び形状につ
いては、これ以外のものでも良く、特に限定されるもの
ではなく、目的に応じて自由に変更できることはいうま
でもない。
次いで、第1図(d)に示すように、Siイオン(7)
を全面に注入することで、イオン注入領域(5)につい
てはSiイオンが注入され、非イオン注入領域(6)には
SiO2膜があるため、イオンが注入されず、アモルファス
シリコン膜と基板との境界付近に多く存在する核(4)
を無くすことがない。
を全面に注入することで、イオン注入領域(5)につい
てはSiイオンが注入され、非イオン注入領域(6)には
SiO2膜があるため、イオンが注入されず、アモルファス
シリコン膜と基板との境界付近に多く存在する核(4)
を無くすことがない。
したがって、核からグレインへの成長は、核のたくさ
ん存在するイオン注入領域(5)の方が、非イオン注入
領域(6)に比較して速く進行することになる。
ん存在するイオン注入領域(5)の方が、非イオン注入
領域(6)に比較して速く進行することになる。
さらに、Siイオンを注入した後で、600℃,30時間窒素
雰囲気中でアニールをおこなった(第1図(e)
(f))。
雰囲気中でアニールをおこなった(第1図(e)
(f))。
その結果、まず最初に、核密度の高い非イオン注入領
域(6)において、核がグレインに成長する。
域(6)において、核がグレインに成長する。
このとき、膜厚方向のグレインの成長の方が、横方向
の成長速度に対して大きいため、最初に非イオン注入領
域(6)の膜厚方向に成長が先行して進行及び完了
(8)した後で、横方向即ち、異なる非イオン注入領域
(6)間での成長が進行し、異なるイオン注入領域
(5)で成長したグレイン同士がぶつかるまで成長が継
続し、グレイン同士がぶつかった時点で、成長が停止す
る(第1図(f))。
の成長速度に対して大きいため、最初に非イオン注入領
域(6)の膜厚方向に成長が先行して進行及び完了
(8)した後で、横方向即ち、異なる非イオン注入領域
(6)間での成長が進行し、異なるイオン注入領域
(5)で成長したグレイン同士がぶつかるまで成長が継
続し、グレイン同士がぶつかった時点で、成長が停止す
る(第1図(f))。
このようにして、グレインの成長が起こりやすい場所
と、起こりにくい場所を形成しておくことで、比較的大
きなグレインのポリシリコン膜(9)を短時間のうちに
形成することができる。
と、起こりにくい場所を形成しておくことで、比較的大
きなグレインのポリシリコン膜(9)を短時間のうちに
形成することができる。
この関係を示したのが第5図で第5図曲線Fが第一の
実施例を示しており、第5図曲線Eは第4図曲線Eと同
じ従来技術におけるグレインの成長を示している。
実施例を示しており、第5図曲線Eは第4図曲線Eと同
じ従来技術におけるグレインの成長を示している。
すなわち、第一の実施例では前述のとおり、アニール
と同時にグレインの成長が開始し、大きなグレインに成
長が完了するまで約30時間であった。これは、従来の約
2/3の時間でありアニール時間が大幅に短縮されたこと
を示している。
と同時にグレインの成長が開始し、大きなグレインに成
長が完了するまで約30時間であった。これは、従来の約
2/3の時間でありアニール時間が大幅に短縮されたこと
を示している。
次に第二の実施例として、FIB法を用いたシリコンイ
オン注入を行った場合について第7図を基づいて説明す
る。
オン注入を行った場合について第7図を基づいて説明す
る。
第7図にはイオン注入装置の概略の構成を示したもの
ある。
ある。
まず、ガス供給源(20)からイオン発生源(21)に、
SiH4またはSiF4のガスをイオン化したもの(Si+,SiH+,S
iH2 +,SiH3 +,…)を供給する。イオン発生源(21)では
発生したイオン・プラズマを、イオン発生源(21)に組
み込まれているDiffusion Pumpにより質量分離器(22)
に送り、必要なシリコンイオン(28Si+)のみ分離し、
イオン加速器(24)によりイオンのエネルギーをイオン
注入に必要なエネルギーレベルまで高めるため加速す
る。
SiH4またはSiF4のガスをイオン化したもの(Si+,SiH+,S
iH2 +,SiH3 +,…)を供給する。イオン発生源(21)では
発生したイオン・プラズマを、イオン発生源(21)に組
み込まれているDiffusion Pumpにより質量分離器(22)
に送り、必要なシリコンイオン(28Si+)のみ分離し、
イオン加速器(24)によりイオンのエネルギーをイオン
注入に必要なエネルギーレベルまで高めるため加速す
る。
加速したイオンは、X偏向板(25)、Y偏向板(26)
を通すことで、基板(27)上に形成した非晶質シリコン
膜への注入の有無、および、注入の位置の決定する。
を通すことで、基板(27)上に形成した非晶質シリコン
膜への注入の有無、および、注入の位置の決定する。
即ち、このX偏向板(25)、Y偏向板(26)をコント
ロールすることで、イオン注入する部分と、しない部分
を決定することが可能であり、選択的にイオンを注入す
ることが可能となる。
ロールすることで、イオン注入する部分と、しない部分
を決定することが可能であり、選択的にイオンを注入す
ることが可能となる。
またこの時のイオン注入条件は、100KeV、2×1015cm
-2であった。
-2であった。
さらに、第三の実施例として、本発明の第一の実施例
の方法を用いて、薄膜トランジスタを形成した場合につ
いてその製造方法について第3図に従って説明する。
の方法を用いて、薄膜トランジスタを形成した場合につ
いてその製造方法について第3図に従って説明する。
石英基板(1)上にアモルファスシリコン膜(2)を
減圧CVD法を用いて、1000Å堆積する。その後、同様な
減圧CVD法によりSiO2膜(3)を1000Å堆積し(第3図
(a))、フォトリソグラフィーとエッチングにより、
非イオン注入領域は、1μm×1μmの正方形を、5μ
m間隔で形成した。(第3図(c))、次にシリコン+
イオン注入により、イオン注入領域(5)にシリコンイ
オンを打ち込む。注入条件は、100KeV、2×1015cm-2で
あった。イオン注入にあたっては、第7図に示したよう
に、SiH4またはSiF4のガスをイオン化し、質量分離器
(22)によりシリコンイオン(28Si+)のみ取り出し、
イオン加速(24)器にて加速し、X−Y走査(25)(2
6)しながら試料に注入する。
減圧CVD法を用いて、1000Å堆積する。その後、同様な
減圧CVD法によりSiO2膜(3)を1000Å堆積し(第3図
(a))、フォトリソグラフィーとエッチングにより、
非イオン注入領域は、1μm×1μmの正方形を、5μ
m間隔で形成した。(第3図(c))、次にシリコン+
イオン注入により、イオン注入領域(5)にシリコンイ
オンを打ち込む。注入条件は、100KeV、2×1015cm-2で
あった。イオン注入にあたっては、第7図に示したよう
に、SiH4またはSiF4のガスをイオン化し、質量分離器
(22)によりシリコンイオン(28Si+)のみ取り出し、
イオン加速(24)器にて加速し、X−Y走査(25)(2
6)しながら試料に注入する。
その後、非イオン注入領域(6)上のSiO2膜を35C、
6%BHF(バッファードフッ酸)で1分間エッチングし
て除去した後。600℃、30時間窒素雰囲気中で炉アニー
ルをおこなった(第3図(d))。
6%BHF(バッファードフッ酸)で1分間エッチングし
て除去した後。600℃、30時間窒素雰囲気中で炉アニー
ルをおこなった(第3図(d))。
このアニールにより、非イオン注入領域(6)におけ
る、シリコンの核が、矢印Aの方向に成長し、膜厚方向
の成長が先行して完了すると、矢印B方向に成長が進行
する。その結果、第3図(d)のように、イオン注入領
域において、大きなグレインのポリシリコン膜(9)が
形成することができる。
る、シリコンの核が、矢印Aの方向に成長し、膜厚方向
の成長が先行して完了すると、矢印B方向に成長が進行
する。その結果、第3図(d)のように、イオン注入領
域において、大きなグレインのポリシリコン膜(9)が
形成することができる。
次に、薄膜トランジスタを形成する部分(C)以外を
除去するようポリシリコン膜を島状にパターニングした
後(第3図(e))、減圧CVD法により、SiO2膜(10)1
000Åを堆積し、さらに減圧CVD法によりにより、ポリシ
リコン膜(11)3000Åを堆積した。
除去するようポリシリコン膜を島状にパターニングした
後(第3図(e))、減圧CVD法により、SiO2膜(10)1
000Åを堆積し、さらに減圧CVD法によりにより、ポリシ
リコン膜(11)3000Åを堆積した。
その後P+イオン注入を120KeV、4×1015cm-2の条件で
おこなうことで、高濃度ドープを行った(第3図
(g))。
おこなうことで、高濃度ドープを行った(第3図
(g))。
そして、フォトリソグラフィーとエッチングにより、
ポリシリコンゲート(12)をパターニングし、さらに、
ポリシリコンゲートをマスクとし、P+イオンを110KeV、
2×1015cm-2の注入条件でイオン注入の後、600C,40時
間のアニールによりドーパントの活性化をおこなって、
ソース(13)、ドレイン(14)部を形成した(第3図
(h))。
ポリシリコンゲート(12)をパターニングし、さらに、
ポリシリコンゲートをマスクとし、P+イオンを110KeV、
2×1015cm-2の注入条件でイオン注入の後、600C,40時
間のアニールによりドーパントの活性化をおこなって、
ソース(13)、ドレイン(14)部を形成した(第3図
(h))。
次に、パッシベーション膜としてSiO2膜(16)を、減
圧CVD法により8000Å堆積した後、コンタクト穴をソー
ス(13)およびドレイン(14)領域の上に開け、Al電極
(15)を形成して、第3図(i)の薄膜トランジスタを
形成した。
圧CVD法により8000Å堆積した後、コンタクト穴をソー
ス(13)およびドレイン(14)領域の上に開け、Al電極
(15)を形成して、第3図(i)の薄膜トランジスタを
形成した。
この実施例では、活性層の半導体として、グレインの
大きなポリシリコン膜を使って、薄膜トランジスタを形
成しているため、電気的特性、すなわち、オン電流が大
きく、閾値電圧が低い薄膜トランジスタを得ることがで
きた。
大きなポリシリコン膜を使って、薄膜トランジスタを形
成しているため、電気的特性、すなわち、オン電流が大
きく、閾値電圧が低い薄膜トランジスタを得ることがで
きた。
第三の実施例では、薄膜トランジスタの構造としてプ
レーナ型のものを示したが、これにかぎることはなく、
ゲートを基板表面に形成する逆スタガ型についても同様
に、低温プロセスで薄膜トランジスタを形成することが
可能である。
レーナ型のものを示したが、これにかぎることはなく、
ゲートを基板表面に形成する逆スタガ型についても同様
に、低温プロセスで薄膜トランジスタを形成することが
可能である。
[発明の効果] 本発明は、シリコンイオン注入を行う領域を選択的に
決定し、基板上に堆積された非晶質シリコン膜と基板と
の界面に存在するシリコン微結晶粒からなる核の数を減
少させるようにシリコンイオンを加速してからイオン注
入を行っているため、イオン注入を行っていないシリコ
ン核密度の高い部分、すなわち成長速度の速い部分をグ
レイン成長の中心とし、イオン注入を行ったシリコン核
密度の低い部分を大きなグレイン成長をさせる領域とし
たため、ポリシリコン形成のためのアニール時間が従来
のポリシリコン膜に比べて、大幅に短縮され、グレイン
の大きさも、長時間かけて、アニールしたものと同様の
大きさのものを得ることができた。
決定し、基板上に堆積された非晶質シリコン膜と基板と
の界面に存在するシリコン微結晶粒からなる核の数を減
少させるようにシリコンイオンを加速してからイオン注
入を行っているため、イオン注入を行っていないシリコ
ン核密度の高い部分、すなわち成長速度の速い部分をグ
レイン成長の中心とし、イオン注入を行ったシリコン核
密度の低い部分を大きなグレイン成長をさせる領域とし
たため、ポリシリコン形成のためのアニール時間が従来
のポリシリコン膜に比べて、大幅に短縮され、グレイン
の大きさも、長時間かけて、アニールしたものと同様の
大きさのものを得ることができた。
また、本発明のポリシリコン膜を用いた薄膜トランジ
スタは、その性能面でも、電気的特性として、オン電流
が大きく、閾値電圧が低い良好な電気特性の薄膜トラン
ジスタを得ることができた。
スタは、その性能面でも、電気的特性として、オン電流
が大きく、閾値電圧が低い良好な電気特性の薄膜トラン
ジスタを得ることができた。
第1図から第3図までは、本発明の実施例を示してお
り、第1図(a)〜(f)は、第一の実施例におけるSi
イオン注入工程説明図、第2図は本発明におけるイオン
注入防止膜を基板上面から見た斜視図、第3図(a)〜
(i)は第2の実施例における薄膜トランジスタ製造工
程説明図、第4図は従来技術におけるアニール時間と、
ポリシリコンの成長の度合いを示すX線回折強度の関係
を示した図、第5図は従来技術および本発明との比較を
示したもので、アニール時間と、ポリシリコンの成長の
度合いを示すX線回折強度の関係を示した図、第6図
(a)〜(c)は従来のSiイオンの注入工程の説明図、
第7図は本発明の実施例で用いたイオン注入装置の概略
説明図である。 (1)……基板 (2)……非晶質シリコン膜 (3)……Siイオン注入防止膜 (4)……核
り、第1図(a)〜(f)は、第一の実施例におけるSi
イオン注入工程説明図、第2図は本発明におけるイオン
注入防止膜を基板上面から見た斜視図、第3図(a)〜
(i)は第2の実施例における薄膜トランジスタ製造工
程説明図、第4図は従来技術におけるアニール時間と、
ポリシリコンの成長の度合いを示すX線回折強度の関係
を示した図、第5図は従来技術および本発明との比較を
示したもので、アニール時間と、ポリシリコンの成長の
度合いを示すX線回折強度の関係を示した図、第6図
(a)〜(c)は従来のSiイオンの注入工程の説明図、
第7図は本発明の実施例で用いたイオン注入装置の概略
説明図である。 (1)……基板 (2)……非晶質シリコン膜 (3)……Siイオン注入防止膜 (4)……核
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/20
Claims (1)
- 【請求項1】基板上に非晶質シリコン膜を堆積する工程
と、 前記非晶質シリコン膜と前記非晶質シリコン膜が形成さ
れた基板との界面に存在するシリコン微結晶粒からなる
核の数を減少させるようにシリコンイオンを加速し、前
記非晶質シリコン膜上に前記シリコンイオンの注入を行
う部分と、前記シリコンイオンの注入を行わない部分と
を区分して非晶質シリコン膜にシリコンイオンを注入す
るシリコンイオン注入工程と、 該シリコンイオン注入工程の後に加熱処理工程を行う加
熱処理工程とを具備することを特徴とするポリシリコン
膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08848490A JP3147360B2 (ja) | 1990-04-03 | 1990-04-03 | ポリシリコン膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08848490A JP3147360B2 (ja) | 1990-04-03 | 1990-04-03 | ポリシリコン膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03286521A JPH03286521A (ja) | 1991-12-17 |
| JP3147360B2 true JP3147360B2 (ja) | 2001-03-19 |
Family
ID=13944072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08848490A Expired - Fee Related JP3147360B2 (ja) | 1990-04-03 | 1990-04-03 | ポリシリコン膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147360B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970005945B1 (ko) * | 1993-08-09 | 1997-04-22 | 엘지반도체 주식회사 | 반도체 박막트랜지스터 제조방법 |
-
1990
- 1990-04-03 JP JP08848490A patent/JP3147360B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03286521A (ja) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3172451B2 (ja) | イオン注入方法 | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| JP3182893B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6391747B1 (en) | Method for forming polycrystalline silicon film | |
| JPS6246989B2 (ja) | ||
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| CN103219228A (zh) | 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法 | |
| CN100356583C (zh) | 用于制造薄膜半导体器件的方法 | |
| JPH0727877B2 (ja) | イオン注入法 | |
| KR20060004788A (ko) | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 | |
| JP3147360B2 (ja) | ポリシリコン膜形成方法 | |
| JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05190481A (ja) | 基板中のドープ領域製造方法 | |
| JP2882844B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100271493B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP2000077353A (ja) | 半導体装置の作製方法 | |
| JPH0319218A (ja) | Soi基板の作成方法及び作成装置 | |
| JPS6342112A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS58132922A (ja) | 半導体装置の製造方法 | |
| JPS63283013A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07273339A (ja) | 薄膜半導体装置の製造方法 | |
| JPH02263435A (ja) | イオン注入方法及びその装置 | |
| JPS58131748A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |