JPH05190481A - 基板中のドープ領域製造方法 - Google Patents
基板中のドープ領域製造方法Info
- Publication number
- JPH05190481A JPH05190481A JP4184548A JP18454892A JPH05190481A JP H05190481 A JPH05190481 A JP H05190481A JP 4184548 A JP4184548 A JP 4184548A JP 18454892 A JP18454892 A JP 18454892A JP H05190481 A JPH05190481 A JP H05190481A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate layer
- substrate
- doped
- dopant
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/40—Vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/034—Diffusion of boron or silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ドーパントの侵入深さが小さくかつ勾配が急
な場合にもドーパント分布を良好に制御できるような、
集積回路基板中のドープ領域の製造方法を提供する。 【構成】 半導体材料から成る基板１１の表面上に中間
層１２が作られ、中間層１２上にドープされたガラス層
１３が作られ、加熱工程中にドープ領域１４が基板１１
中に、ドープされたガラス層１３から中間層１２を通っ
てドーパントを拡散することにより形成され、中間層１
２がドーパントに対する拡散障壁として働くような材料
から形成され、それにより中間層がドープ領域１４中の
ドーパント濃度を制限する。
な場合にもドーパント分布を良好に制御できるような、
集積回路基板中のドープ領域の製造方法を提供する。 【構成】 半導体材料から成る基板１１の表面上に中間
層１２が作られ、中間層１２上にドープされたガラス層
１３が作られ、加熱工程中にドープ領域１４が基板１１
中に、ドープされたガラス層１３から中間層１２を通っ
てドーパントを拡散することにより形成され、中間層１
２がドーパントに対する拡散障壁として働くような材料
から形成され、それにより中間層がドープ領域１４中の
ドーパント濃度を制限する。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路の基板中に
ドープ領域を製造する方法に関する。
ドープ領域を製造する方法に関する。
【０００２】
【従来の技術】集積回路の製造にあたっては例えば単結
晶シリコンから成る半導体基板中にドーパント分布が作
られる。これらのドーパント分布は多くの場合局部的に
制限される。その際ドーパント分布は基板表面に対し垂
直に相応の勾配を備える所定の輪郭を有する。
晶シリコンから成る半導体基板中にドーパント分布が作
られる。これらのドーパント分布は多くの場合局部的に
制限される。その際ドーパント分布は基板表面に対し垂
直に相応の勾配を備える所定の輪郭を有する。
【０００３】ドーパントは基板中へイオン注入又は拡散
により導入される。イオン注入の場合には基板中の分布
は、ホトリソグラフィを用いて作られるマスクにより画
成される。拡散によるドーパント分布の製造の際には基
板の表面に例えばドープされた層が配置され、この層か
らドーパントが拡散される。その際基板表面の平面上の
分布の形は、例えばドープされた層の相応の形状付与に
より決定される。このためにドープされた層が相応のホ
トリソグラフィによる画成に従いパターン形成される。
により導入される。イオン注入の場合には基板中の分布
は、ホトリソグラフィを用いて作られるマスクにより画
成される。拡散によるドーパント分布の製造の際には基
板の表面に例えばドープされた層が配置され、この層か
らドーパントが拡散される。その際基板表面の平面上の
分布の形は、例えばドープされた層の相応の形状付与に
より決定される。このためにドープされた層が相応のホ
トリソグラフィによる画成に従いパターン形成される。
【０００４】基板の表面に対し垂直なドーパント輪郭は
注入の場合には主としてドーズ量及び注入エネルギーに
より決定される。ドープされた層からの拡散の場合には
基板表面に対し垂直なドーパント輪郭は、ドープされた
層中に含まれるドーパント量、基板への境界面での偏析
及び拡散長さにより決定される。
注入の場合には主としてドーズ量及び注入エネルギーに
より決定される。ドープされた層からの拡散の場合には
基板表面に対し垂直なドーパント輪郭は、ドープされた
層中に含まれるドーパント量、基板への境界面での偏析
及び拡散長さにより決定される。
【０００５】平らなドーパント輪郭すなわち侵入深さの
小さい輪郭を作るためイオン注入を用いる場合には、イ
オンの到達距離が所定の結晶方向でチャネリング効果に
より非常に大きくなることによりドーパントが制約され
る。別の実際上の問題点は、１０ｋｅＶ以下の注入エネ
ルギーによる注入が可能であるような注入設備がごく僅
かしか得られないということにある。しかしながら急な
勾配を有する平らなドーパント輪郭を作るためにはこの
種の小さいエネルギーが必要である。
小さい輪郭を作るためイオン注入を用いる場合には、イ
オンの到達距離が所定の結晶方向でチャネリング効果に
より非常に大きくなることによりドーパントが制約され
る。別の実際上の問題点は、１０ｋｅＶ以下の注入エネ
ルギーによる注入が可能であるような注入設備がごく僅
かしか得られないということにある。しかしながら急な
勾配を有する平らなドーパント輪郭を作るためにはこの
種の小さいエネルギーが必要である。
【０００６】非常に短いスイッチイング時間を有するバ
イポーラトランジスタを製造するには、非常に小さい侵
入深さがエミッタ／ベース接合及びベース／コレクタ接
合に対して求められる。自動調節形二重多結晶シリコン
処理では、ベース端子ばかりでなくエミッタ端子も相応
にドープされた多結晶シリコンから形成される。ベース
端子は、マスクをかぶせない異方性エッチングの後に残
された酸化物層のエッチング残渣いわゆるＳｉＯ2 スペ
ーサにより、エミッタ端子に対し絶縁される（カブザ
（H. Kabza）ほか、ＩＥＥＥ−ＥＤＬ、１９８９年、第
１０巻、第３４４〜３４６ページ参照）。エッチング残
渣により画成される表面の内部には活性のベースが作ら
れる。ベース端子と活性ベースとの間の接触は、ベース
端子の下方の基板中の活性ベースをリング形に囲むドー
プ領域により保証される。この領域は不活性ベース又は
外部のベース端子又は外因性ベースと呼ばれる。低いベ
ース端子抵抗を提供するために、不活性ベースは十分な
ドーパント濃度で活性ベースに重ならなければならな
い。
イポーラトランジスタを製造するには、非常に小さい侵
入深さがエミッタ／ベース接合及びベース／コレクタ接
合に対して求められる。自動調節形二重多結晶シリコン
処理では、ベース端子ばかりでなくエミッタ端子も相応
にドープされた多結晶シリコンから形成される。ベース
端子は、マスクをかぶせない異方性エッチングの後に残
された酸化物層のエッチング残渣いわゆるＳｉＯ2 スペ
ーサにより、エミッタ端子に対し絶縁される（カブザ
（H. Kabza）ほか、ＩＥＥＥ−ＥＤＬ、１９８９年、第
１０巻、第３４４〜３４６ページ参照）。エッチング残
渣により画成される表面の内部には活性のベースが作ら
れる。ベース端子と活性ベースとの間の接触は、ベース
端子の下方の基板中の活性ベースをリング形に囲むドー
プ領域により保証される。この領域は不活性ベース又は
外部のベース端子又は外因性ベースと呼ばれる。低いベ
ース端子抵抗を提供するために、不活性ベースは十分な
ドーパント濃度で活性ベースに重ならなければならな
い。
【０００７】活性ベースがエッチング残渣の形成に基づ
き作られると、過大なベース端子抵抗を招く。なぜなら
ば活性ベースと不活性ベースとはドーパント濃度が過小
の場合に全く又は僅かしか重ならないからである（エヒ
ンガ（K. Ehinger）ほか、ＥＳＳＤＥＲＣ議事録、ジャ
ーナル オブ フィジックス（J. Phys.）、第Ｃ４編、
第１０９〜１１２ページ、１９８８年参照）。
き作られると、過大なベース端子抵抗を招く。なぜなら
ば活性ベースと不活性ベースとはドーパント濃度が過小
の場合に全く又は僅かしか重ならないからである（エヒ
ンガ（K. Ehinger）ほか、ＥＳＳＤＥＲＣ議事録、ジャ
ーナル オブ フィジックス（J. Phys.）、第Ｃ４編、
第１０９〜１１２ページ、１９８８年参照）。
【０００８】小さい侵入深さを有する急勾配のベース及
びエミッタの輪郭はいわゆる二重拡散により得られる。
二重拡散とは同一の多結晶シリコン層から種々のドーパ
ントを引き続き拡散することを意味する。この場合には
エミッタ端子のための多結晶シリコン層がまずホウ素を
ドープされ、ホウ素の拡散が活性ベースの形成をもたら
し、次にヒ素をドープされ、ヒ素の拡散がエミッタの形
成をもたらす。活性ベースと不活性ベースとの重なりは
この製造方法では不十分である（エヒンガ（K.Ehinge
r）ほか、ＥＳＳＤＥＲＣ議事録、ジャーナル オブ
フィジックス（J.Phys.）、第Ｃ４編、第１０９〜１１
２ページ、１９８８年参照）。
びエミッタの輪郭はいわゆる二重拡散により得られる。
二重拡散とは同一の多結晶シリコン層から種々のドーパ
ントを引き続き拡散することを意味する。この場合には
エミッタ端子のための多結晶シリコン層がまずホウ素を
ドープされ、ホウ素の拡散が活性ベースの形成をもたら
し、次にヒ素をドープされ、ヒ素の拡散がエミッタの形
成をもたらす。活性ベースと不活性ベースとの重なりは
この製造方法では不十分である（エヒンガ（K.Ehinge
r）ほか、ＥＳＳＤＥＲＣ議事録、ジャーナル オブ
フィジックス（J.Phys.）、第Ｃ４編、第１０９〜１１
２ページ、１９８８年参照）。
【０００９】この問題点は種々の方法で解決できる。す
なわちベースをエッチング残渣の形成前に注入により作
ることができる。それによりベースは横方向へベース端
子の縁まで広がる。それにより確かに活性ベースと不活
性ベースとの間の良好な重なりが与えられるが、しかし
注入欠陥がトランジスタの活性領域中に生じ、これらの
欠陥が歩留りの低減を招くおそれがある。更にベースの
ためのドーパントの侵入深さは注入の利用のゆえに任意
に小さくすることができない。
なわちベースをエッチング残渣の形成前に注入により作
ることができる。それによりベースは横方向へベース端
子の縁まで広がる。それにより確かに活性ベースと不活
性ベースとの間の良好な重なりが与えられるが、しかし
注入欠陥がトランジスタの活性領域中に生じ、これらの
欠陥が歩留りの低減を招くおそれがある。更にベースの
ためのドーパントの侵入深さは注入の利用のゆえに任意
に小さくすることができない。
【００１０】別の可能性は、エッチング残渣の形成前に
活性ベースのためのドーパント濃度の一部を小さいエネ
ルギーにより注入することにある。続いてエミッタ端子
のために設けられた多結晶シリコン層からの拡散によ
り、ベースドーピングの最終値が調節される（山口（T.
Yamaguchi）ほか、ＩＥＥＥ−ＥＤ、１９８８年、第３
５巻、第１２４７〜１２５６ページ参照）。しかしなが
らそれにより活性ベースのドーパント濃度がエミッタ窓
の下方で増大され、その際ベース輪郭が広げられる。
活性ベースのためのドーパント濃度の一部を小さいエネ
ルギーにより注入することにある。続いてエミッタ端子
のために設けられた多結晶シリコン層からの拡散によ
り、ベースドーピングの最終値が調節される（山口（T.
Yamaguchi）ほか、ＩＥＥＥ−ＥＤ、１９８８年、第３
５巻、第１２４７〜１２５６ページ参照）。しかしなが
らそれにより活性ベースのドーパント濃度がエミッタ窓
の下方で増大され、その際ベース輪郭が広げられる。
【００１１】別の解決策は、ベース端子をエミッタ端子
から絶縁するエッチング残渣をホウ素によりドープする
ことにある（ナカマエ（M. Nakamae）、ＥＳＳＤＥＲＣ
議事録、１９８７年、第３６１〜３６３ページ参照）。
エッチング残渣からの拡散によりドーパント濃度が不活
性ベース／活性ベースの接続個所で局部的に高められ
る。その際得られるドーパント濃度は、エッチング残渣
中に含まれるドーパント量、基板への境界面での偏析及
び拡散長さにより定められる。従ってベース端子抵抗を
制御して調節できるようにするために、拡散を所定の温
度供給の際に適当に変更できるＳｉＯ2 化合物からエッ
チング残渣を形成しなければならない。
から絶縁するエッチング残渣をホウ素によりドープする
ことにある（ナカマエ（M. Nakamae）、ＥＳＳＤＥＲＣ
議事録、１９８７年、第３６１〜３６３ページ参照）。
エッチング残渣からの拡散によりドーパント濃度が不活
性ベース／活性ベースの接続個所で局部的に高められ
る。その際得られるドーパント濃度は、エッチング残渣
中に含まれるドーパント量、基板への境界面での偏析及
び拡散長さにより定められる。従ってベース端子抵抗を
制御して調節できるようにするために、拡散を所定の温
度供給の際に適当に変更できるＳｉＯ2 化合物からエッ
チング残渣を形成しなければならない。
【００１２】ナカマエ（M. Nakamae）、ＥＳＳＤＥＲＣ
議事録、１９８７年、第３６１〜３６３ページで用いら
れるような、任意の濃度でドープ可能なホウ素ドープＳ
ｉＯ2 化合物は準安定状態にあることが判明した。それ
によりところどころでガラスが結晶化する。そしてこれ
らの個所では拡散の特性が変化し、その結果基板中のド
ーパント分布の過大な局部依存性不均一を招く。このこ
とは低いベース端子抵抗の一様な調節に不利に働く。
議事録、１９８７年、第３６１〜３６３ページで用いら
れるような、任意の濃度でドープ可能なホウ素ドープＳ
ｉＯ2 化合物は準安定状態にあることが判明した。それ
によりところどころでガラスが結晶化する。そしてこれ
らの個所では拡散の特性が変化し、その結果基板中のド
ーパント分布の過大な局部依存性不均一を招く。このこ
とは低いベース端子抵抗の一様な調節に不利に働く。
【００１３】
【発明が解決しようとする課題】この発明の課題は、ド
ーパントの侵入深さが小さくかつ勾配が急な場合にもド
ーパント分布を良好に制御できるような、基板中のドー
プ領域製造方法を提供することにある。
ーパントの侵入深さが小さくかつ勾配が急な場合にもド
ーパント分布を良好に制御できるような、基板中のドー
プ領域製造方法を提供することにある。
【００１４】
【課題を解決するための手段】この課題はこの発明に基
づき、下記の工程すなわち、ａ）半導体材料から成る基
板の表面上に中間層が作られ、ｂ）中間層上にドープさ
れたガラス層が作られ、ｃ）加熱工程中にドープ領域が
基板中に、ドープされたガラス層から中間層を通ってド
ーパントが拡散することにより形成され、ｄ）中間層が
ドーパントに対する拡散障壁として働くような材料から
形成され、それにより中間層がドープ領域中のドーパン
ト濃度を制限する、ことを特徴とする基板中のドープ領
域製造方法により解決される。
づき、下記の工程すなわち、ａ）半導体材料から成る基
板の表面上に中間層が作られ、ｂ）中間層上にドープさ
れたガラス層が作られ、ｃ）加熱工程中にドープ領域が
基板中に、ドープされたガラス層から中間層を通ってド
ーパントが拡散することにより形成され、ｄ）中間層が
ドーパントに対する拡散障壁として働くような材料から
形成され、それにより中間層がドープ領域中のドーパン
ト濃度を制限する、ことを特徴とする基板中のドープ領
域製造方法により解決される。
【００１５】その際中間層は基板へのドーパントの拡散
を制限する。中間層の厚さ及び／又は密度の変更により
ドープ領域中に生じるドーパント分布が決定される。中
間層は例えばＳｉＯ2 、Ｓｉ3 Ｎ4 、ＴｉＮなどから形
成される。
を制限する。中間層の厚さ及び／又は密度の変更により
ドープ領域中に生じるドーパント分布が決定される。中
間層は例えばＳｉＯ2 、Ｓｉ3 Ｎ4 、ＴｉＮなどから形
成される。
【００１６】ＳｉＯ2 層の密度は製作条件又は析出条件
と共に変化するので、ＳｉＯ2 層を使用する場合に処理
パラメータの適当な選択により生じるドーパント分布へ
影響を及ぼすことができる。例えば熱的に作られたＳｉ
Ｏ2 は厚さの等しい場合に、Ｓｉ（ＯＣ2 Ｈ5 ）4 （い
わゆるＴＥＯＳ）の分解によりＣＶＤ析出反応器中で作
られたＳｉＯ2 より大きい拡散障壁効果を示す。
と共に変化するので、ＳｉＯ2 層を使用する場合に処理
パラメータの適当な選択により生じるドーパント分布へ
影響を及ぼすことができる。例えば熱的に作られたＳｉ
Ｏ2 は厚さの等しい場合に、Ｓｉ（ＯＣ2 Ｈ5 ）4 （い
わゆるＴＥＯＳ）の分解によりＣＶＤ析出反応器中で作
られたＳｉＯ2 より大きい拡散障壁効果を示す。
【００１７】ドープされたガラス層として特に、Ｂ（Ｏ
Ｓｉ（ＣＨ3 ）3 ）3 からのＣＶＤ析出により作られホ
ウ素をドープされたガラス層が用いられる。そのように
作られドープされたガラス層は全く結晶化を示さない。
この場合にはすべての析出された分子がドーパントを含
むので、そのように作られドープされたガラス層中のホ
ウ素のドーパント濃度は一定である。この種のドープさ
れたガラス層は厚さが十分な場合に実際上無限のホウ素
源であり、このことは測定によっても裏づけられてい
る。
Ｓｉ（ＣＨ3 ）3 ）3 からのＣＶＤ析出により作られホ
ウ素をドープされたガラス層が用いられる。そのように
作られドープされたガラス層は全く結晶化を示さない。
この場合にはすべての析出された分子がドーパントを含
むので、そのように作られドープされたガラス層中のホ
ウ素のドーパント濃度は一定である。この種のドープさ
れたガラス層は厚さが十分な場合に実際上無限のホウ素
源であり、このことは測定によっても裏づけられてい
る。
【００１８】中間層の使用によりそのように作られドー
プされたガラス層を、ドーパントホウ素の種々の侵入深
さを有するドープ領域のための拡散源として用いること
ができる。その際３０ｎｍ以下の厚さを有し熱的に作ら
れた酸化物、又は１０〜１００ｎｍの厚さを有しＣＶＤ
により作られたＳｉＯ2 層を用いることはこの発明の枠
内にある。中間層は拡散障壁として働き、それによりホ
ウ素の表面濃度従って基板中へのホウ素の侵入深さを低
減する。中間層の局部的な厚さの変更により更にドーパ
ントの侵入深さを局部的に適切に調節することができ
る。
プされたガラス層を、ドーパントホウ素の種々の侵入深
さを有するドープ領域のための拡散源として用いること
ができる。その際３０ｎｍ以下の厚さを有し熱的に作ら
れた酸化物、又は１０〜１００ｎｍの厚さを有しＣＶＤ
により作られたＳｉＯ2 層を用いることはこの発明の枠
内にある。中間層は拡散障壁として働き、それによりホ
ウ素の表面濃度従って基板中へのホウ素の侵入深さを低
減する。中間層の局部的な厚さの変更により更にドーパ
ントの侵入深さを局部的に適切に調節することができ
る。
【００１９】基板の表面に対し平行な平面上でのドープ
領域の形状付与は、例えば拡散前にホトリソグラフィを
用いてドープされたガラス層にパターン形成することに
より行われる。こうしてドープ領域が、ドープされた残
存ガラス層により覆われた基板表面上に制限される。そ
の際ドープされたガラス層及び中間層をドーパントの拡
散のための加熱工程後に再び除去することはこの発明の
枠内にある。この実施態様は特にこの発明に基づく方法
によるバイポーラトランジスタの活性ベース製造の際に
用いられる。
領域の形状付与は、例えば拡散前にホトリソグラフィを
用いてドープされたガラス層にパターン形成することに
より行われる。こうしてドープ領域が、ドープされた残
存ガラス層により覆われた基板表面上に制限される。そ
の際ドープされたガラス層及び中間層をドーパントの拡
散のための加熱工程後に再び除去することはこの発明の
枠内にある。この実施態様は特にこの発明に基づく方法
によるバイポーラトランジスタの活性ベース製造の際に
用いられる。
【００２０】この発明の別の実施態様によれば、中間層
の形成前に基板の表面に対し垂直な側面を有するパター
ンが基板表面に形成される。中間層は全面的にかつ一様
に基板のパターン側の表面上に作られる。その上に再び
全面的にかつ一様にドープされたガラス層が作られる。
異方性エッチング処理中にドープされたガラス層及び中
間層がエッチバックされるので、垂直な側面にエッチン
グ残渣（スペーサ）が生じる。基板中のドープ領域は加
熱工程中にエッチング残渣からの拡散により形成され
る。エッチング残渣中には製造規定に基づき基板表面と
ドープされたガラスの一部との間に、拡散を制限する中
間層の一部が更に配置されている。
の形成前に基板の表面に対し垂直な側面を有するパター
ンが基板表面に形成される。中間層は全面的にかつ一様
に基板のパターン側の表面上に作られる。その上に再び
全面的にかつ一様にドープされたガラス層が作られる。
異方性エッチング処理中にドープされたガラス層及び中
間層がエッチバックされるので、垂直な側面にエッチン
グ残渣（スペーサ）が生じる。基板中のドープ領域は加
熱工程中にエッチング残渣からの拡散により形成され
る。エッチング残渣中には製造規定に基づき基板表面と
ドープされたガラスの一部との間に、拡散を制限する中
間層の一部が更に配置されている。
【００２１】この実施態様ではドープ領域がパターンの
側面に対し自動調節的に作られる。スペーサ形成の際に
ホトリソグラフィ工程は全く必要でない。バイポーラト
ランジスタの製造の際にその活性ベースと不活性ベース
との間の良好な重なりを保証するために、この発明のこ
の実施態様が特に適している。この場合エッチング残渣
は、多結晶シリコンから成るベース端子のエミッタ窓に
向かう側の側面に形成される。不活性ベースがベース端
子からの拡散により形成され、活性ベースがエッチング
残渣を備えるエミッタ窓内部に形成されるので、エッチ
ング残渣からこの発明に基づき作られドープされた領域
が活性ベースと不活性ベースとの間の良好な接触を形成
する。
側面に対し自動調節的に作られる。スペーサ形成の際に
ホトリソグラフィ工程は全く必要でない。バイポーラト
ランジスタの製造の際にその活性ベースと不活性ベース
との間の良好な重なりを保証するために、この発明のこ
の実施態様が特に適している。この場合エッチング残渣
は、多結晶シリコンから成るベース端子のエミッタ窓に
向かう側の側面に形成される。不活性ベースがベース端
子からの拡散により形成され、活性ベースがエッチング
残渣を備えるエミッタ窓内部に形成されるので、エッチ
ング残渣からこの発明に基づき作られドープされた領域
が活性ベースと不活性ベースとの間の良好な接触を形成
する。
【００２２】この発明の別の実施態様は従属請求項に記
載されている。
載されている。
【００２３】
【実施例】次にこの発明に基づくドープ領域製造方法の
複数の実施例を示す図面により、この発明を詳細に説明
する。
複数の実施例を示す図面により、この発明を詳細に説明
する。
【００２４】まずドープされたガラス層のパターンから
の拡散による方法を説明する。図１に示すように、単結
晶シリコンから成る基板１１上にはＳｉＯ2 から成る中
間層１２が作られる。中間層１２は例えば基板１１の表
面の熱酸化により例えば３０ｎｍ以下の厚さに形成され
るか、又はＳｉ（ＯＣ2 Ｈ5 ）4 （いわゆるＴＥＯＳ）
の分解に基づき気相からのＳｉＯ2 の析出により例えば
２０ｎｍの厚さに形成される。
の拡散による方法を説明する。図１に示すように、単結
晶シリコンから成る基板１１上にはＳｉＯ2 から成る中
間層１２が作られる。中間層１２は例えば基板１１の表
面の熱酸化により例えば３０ｎｍ以下の厚さに形成され
るか、又はＳｉ（ＯＣ2 Ｈ5 ）4 （いわゆるＴＥＯＳ）
の分解に基づき気相からのＳｉＯ2 の析出により例えば
２０ｎｍの厚さに形成される。
【００２５】中間層１２上にはドープされたガラス層１
３が形成される。ドープされたガラス層１３は例えば８
００〜８５０°Ｃ望ましくは８４０°Ｃの温度でＢ（Ｏ
Ｓｉ（ＣＨ3 ）3 ）3 からのＣＶＤ析出により形成され
る。ドープされたガラス層１３は例えば１００ｎｍの厚
さに作られる。ガラス層１３は約４．３×１０22ｃｍ-3
のホウ素のドーパント濃度を有する。
３が形成される。ドープされたガラス層１３は例えば８
００〜８５０°Ｃ望ましくは８４０°Ｃの温度でＢ（Ｏ
Ｓｉ（ＣＨ3 ）3 ）3 からのＣＶＤ析出により形成され
る。ドープされたガラス層１３は例えば１００ｎｍの厚
さに作られる。ガラス層１３は約４．３×１０22ｃｍ-3
のホウ素のドーパント濃度を有する。
【００２６】ホトリソグラフィによる相互のマスク形成
後にドープされたガラス層１３は、ドープ領域１４を形
成しようとする範囲で基板１１の表面を覆うようにパタ
ーン形成される。例えば１０５０°Ｃでの加熱工程中
に、ドープされたガラス層１３から中間層１２を通って
基板１１中へドーパントが拡散することによりドープ領
域１４が形成される。その際ドープ領域１４の深さは中
間層１２の厚さ及び密度に関係する（図２参照）。
後にドープされたガラス層１３は、ドープ領域１４を形
成しようとする範囲で基板１１の表面を覆うようにパタ
ーン形成される。例えば１０５０°Ｃでの加熱工程中
に、ドープされたガラス層１３から中間層１２を通って
基板１１中へドーパントが拡散することによりドープ領
域１４が形成される。その際ドープ領域１４の深さは中
間層１２の厚さ及び密度に関係する（図２参照）。
【００２７】次にドープされたガラス層のエッチング残
渣からの拡散による方法を説明する。図３に示すよう
に、単結晶シリコンから成る基板２１上に垂直な側面２
６を備えるパターン２５が作られる。パターン２５は多
結晶シリコン層２５１及びその上に配置されたＳｉＯ2
層２５２から形成される。基板２１のパターン２５側の
表面上には全面的にかつ一様に中間層２２が作られる。
中間層２２は例えば熱酸化によるか又はＴＥＯＳからの
ＣＶＤ析出により例えば２０ｎｍの厚さに形成される。
中間層２２上にはドープされたガラス層２３が全面的に
かつ一様に析出される。ドープされたガラス層２３は例
えばＢ（ＯＳｉ（ＣＨ3 ）3 ）3 のＣＶＤ析出により形
成される。
渣からの拡散による方法を説明する。図３に示すよう
に、単結晶シリコンから成る基板２１上に垂直な側面２
６を備えるパターン２５が作られる。パターン２５は多
結晶シリコン層２５１及びその上に配置されたＳｉＯ2
層２５２から形成される。基板２１のパターン２５側の
表面上には全面的にかつ一様に中間層２２が作られる。
中間層２２は例えば熱酸化によるか又はＴＥＯＳからの
ＣＶＤ析出により例えば２０ｎｍの厚さに形成される。
中間層２２上にはドープされたガラス層２３が全面的に
かつ一様に析出される。ドープされたガラス層２３は例
えばＢ（ＯＳｉ（ＣＨ3 ）3 ）3 のＣＶＤ析出により形
成される。
【００２８】異方性エッチング処理中にドープされたガ
ラス層２３及び中間層２２がエッチバックされ、その結
果エッチング残渣いわゆるスペーサ２７が側面に生じ、
他方ではすべての平らな領域がエッチング開放される。
図４に示すように、スペーサ２７はパターン２５の側面
２６に配置されている。例えば１０５０°Ｃ、２０秒間
の加熱工程中に、ドープされたガラス層２３から中間層
２２を通って基板２１へドーパントが拡散することによ
りドープ領域２４が作られる。その際パターン２５の側
面２６に対するドープ領域２４の位置はスペーサ技術に
より自動調節される。
ラス層２３及び中間層２２がエッチバックされ、その結
果エッチング残渣いわゆるスペーサ２７が側面に生じ、
他方ではすべての平らな領域がエッチング開放される。
図４に示すように、スペーサ２７はパターン２５の側面
２６に配置されている。例えば１０５０°Ｃ、２０秒間
の加熱工程中に、ドープされたガラス層２３から中間層
２２を通って基板２１へドーパントが拡散することによ
りドープ領域２４が作られる。その際パターン２５の側
面２６に対するドープ領域２４の位置はスペーサ技術に
より自動調節される。
【００２９】この発明に基づく方法はバイポーラトラン
ジスタの製造の際に用いるのに適している。この方法
は、例えばカブザ（H. Kabza）ほか、ＩＥＥＥ−ＥＤ
Ｌ、１９８９年、第１０巻、第３４４〜３４６ページに
記載のような、二重多結晶シリコン処理によるバイポー
ラトランジスタの活性ベース製造のためにも適してい
る。図５に示すように、ｐ形にドープされたシリコン基
板３１中にはバイポーラトランジスタの活性部分を収容
するために、ｎ+ 形にドープされた領域３２が配置され
ている。フィールド酸化物３３は、基板３１の表面のｎ
+ 形にドープされた領域３２を、基板３１上の隣接する
スイッチイング素子に対して絶縁する。更にフィールド
酸化物３３は、ｎ+ 形にドープされた領域３２中に配置
され深部に達するコレクタ端子３４を、活性トランジス
タ領域３５に対して絶縁する。基板３１の表面にはベー
ス端子３６が配置されている。ベース端子３６はホウ素
をドープされた多結晶シリコンから成る。ベース端子３
６は活性トランジスタ領域３５をリング形に囲む。ベー
ス端子３６はその表面に例えばＳｉＯ2 から成る絶縁パ
ターン３７を備える。３０ｎｍ以下の厚さの例えば熱に
より作られた酸化シリコンから成る中間層３８が、絶縁
パターン３７及び活性トランジスタ領域３５の表面に配
置されている。中間層３８上にはドープされたガラス層
３９が配置されている。ドープされたガラス層３９は例
えば８４０°ＣでＢ（ＯＳｉ（ＣＨ3 ）3 ）3 からのＣ
ＶＤ析出により作られている。ドープされたガラス層３
９は例えば１００ｎｍの厚さを有する。例えば１０５０
°Ｃで例えば２０秒間の加熱工程により、ドープされた
ガラス層３９から中間層３８を通り活性トランジスタ領
域３５へドーパントホウ素が拡散することにより活性ベ
ース４０が作られる。活性ベース４０のベース厚さ（す
なわちドーパントの侵入深さ）は例えば８５ｎｍであ
る。
ジスタの製造の際に用いるのに適している。この方法
は、例えばカブザ（H. Kabza）ほか、ＩＥＥＥ−ＥＤ
Ｌ、１９８９年、第１０巻、第３４４〜３４６ページに
記載のような、二重多結晶シリコン処理によるバイポー
ラトランジスタの活性ベース製造のためにも適してい
る。図５に示すように、ｐ形にドープされたシリコン基
板３１中にはバイポーラトランジスタの活性部分を収容
するために、ｎ+ 形にドープされた領域３２が配置され
ている。フィールド酸化物３３は、基板３１の表面のｎ
+ 形にドープされた領域３２を、基板３１上の隣接する
スイッチイング素子に対して絶縁する。更にフィールド
酸化物３３は、ｎ+ 形にドープされた領域３２中に配置
され深部に達するコレクタ端子３４を、活性トランジス
タ領域３５に対して絶縁する。基板３１の表面にはベー
ス端子３６が配置されている。ベース端子３６はホウ素
をドープされた多結晶シリコンから成る。ベース端子３
６は活性トランジスタ領域３５をリング形に囲む。ベー
ス端子３６はその表面に例えばＳｉＯ2 から成る絶縁パ
ターン３７を備える。３０ｎｍ以下の厚さの例えば熱に
より作られた酸化シリコンから成る中間層３８が、絶縁
パターン３７及び活性トランジスタ領域３５の表面に配
置されている。中間層３８上にはドープされたガラス層
３９が配置されている。ドープされたガラス層３９は例
えば８４０°ＣでＢ（ＯＳｉ（ＣＨ3 ）3 ）3 からのＣ
ＶＤ析出により作られている。ドープされたガラス層３
９は例えば１００ｎｍの厚さを有する。例えば１０５０
°Ｃで例えば２０秒間の加熱工程により、ドープされた
ガラス層３９から中間層３８を通り活性トランジスタ領
域３５へドーパントホウ素が拡散することにより活性ベ
ース４０が作られる。活性ベース４０のベース厚さ（す
なわちドーパントの侵入深さ）は例えば８５ｎｍであ
る。
【００３０】図６に示すように、ドープされたガラス層
３９及び中間層３８の除去、従って側面にホウ素をドー
プされたガラス及びその下にある酸化物から成るエッチ
ング残渣が残っており、他方では平らな面がエッチング
開放された後に、エミッタ端子４１及びコレクタ端子４
２がそれぞれｎ形にドープされた多結晶シリコンから形
成される。その際エミッタ端子４１は活性トランジスタ
領域３５の上方に形成される。コレクタ端子４２は深部
に達するコレクタ端子３４の上方に形成される。エミッ
タ４３の形成のためにエミッタ端子４１からドーパント
を拡散した後に、かつ活性ベース４０をリング形に囲み
かつ接続する不活性ベース４２を形成するためにベース
端子３６からドーパントを拡散した後に、バイポーラト
ランジスタがベース端子３６上の接触孔４５の開放によ
り完成される。
３９及び中間層３８の除去、従って側面にホウ素をドー
プされたガラス及びその下にある酸化物から成るエッチ
ング残渣が残っており、他方では平らな面がエッチング
開放された後に、エミッタ端子４１及びコレクタ端子４
２がそれぞれｎ形にドープされた多結晶シリコンから形
成される。その際エミッタ端子４１は活性トランジスタ
領域３５の上方に形成される。コレクタ端子４２は深部
に達するコレクタ端子３４の上方に形成される。エミッ
タ４３の形成のためにエミッタ端子４１からドーパント
を拡散した後に、かつ活性ベース４０をリング形に囲み
かつ接続する不活性ベース４２を形成するためにベース
端子３６からドーパントを拡散した後に、バイポーラト
ランジスタがベース端子３６上の接触孔４５の開放によ
り完成される。
【００３１】この発明に基づく方法は、バイポーラトラ
ンジスタの活性ベースと不活性ベースとの間の接触を改
善するためにも適している。図７にはバイポーラトラン
ジスタの一部が示されている。シリコン基板のｎ形にド
ープされた領域５１中に活性ベース５２及び不活性ベー
ス５３が配置されている。基板の表面には活性ベース５
２の領域内にエミッタ５４が配置されている。不活性ベ
ース５３の上方には基板の表面上に、ホウ素をドープさ
れた多結晶シリコンから成るベース端子５５が配置され
ている。ベース端子５５は酸化物層５６により覆われて
いる。酸化物層５６及びベース端子５５は基板の表面に
対し垂直な共通の側面５７を有する。
ンジスタの活性ベースと不活性ベースとの間の接触を改
善するためにも適している。図７にはバイポーラトラン
ジスタの一部が示されている。シリコン基板のｎ形にド
ープされた領域５１中に活性ベース５２及び不活性ベー
ス５３が配置されている。基板の表面には活性ベース５
２の領域内にエミッタ５４が配置されている。不活性ベ
ース５３の上方には基板の表面上に、ホウ素をドープさ
れた多結晶シリコンから成るベース端子５５が配置され
ている。ベース端子５５は酸化物層５６により覆われて
いる。酸化物層５６及びベース端子５５は基板の表面に
対し垂直な共通の側面５７を有する。
【００３２】酸化物層５６、側面５７及び基板の表面上
に配置され熱酸化物から成る例えば１０ｎｍの厚さの中
間層、及びその上に配置されドープされたガラス層か
ら、スペーサ５８が側面５７に形成される。このことは
図３及び図４により詳細に説明したように異方性エッチ
バックにより行われる。スペーサ５８は、熱酸化物５８
１及びドープされたガラスの一部５８２から成り側面５
７及び基板の表面を覆う層５８を有する。ドープされた
ガラス層はＢ（ＯＳｉ（ＣＨ3 ）3 ）3 からのＣＶＤ析
出により作られる。例えば１０５０°Ｃでの加熱工程で
ドーパントがスペーサ５８の一部５８２から層５８１を
通って基板５１へ拡散される。それによりドープ領域５
９が生じ、ドープ領域５９は活性ベース５２を不活性ベ
ース５３と接続する。こうしてベース端子抵抗が明らか
に改善される。ドープ領域の配置はスペーサ５８の形成
を介して自動調節的に行われる。
に配置され熱酸化物から成る例えば１０ｎｍの厚さの中
間層、及びその上に配置されドープされたガラス層か
ら、スペーサ５８が側面５７に形成される。このことは
図３及び図４により詳細に説明したように異方性エッチ
バックにより行われる。スペーサ５８は、熱酸化物５８
１及びドープされたガラスの一部５８２から成り側面５
７及び基板の表面を覆う層５８を有する。ドープされた
ガラス層はＢ（ＯＳｉ（ＣＨ3 ）3 ）3 からのＣＶＤ析
出により作られる。例えば１０５０°Ｃでの加熱工程で
ドーパントがスペーサ５８の一部５８２から層５８１を
通って基板５１へ拡散される。それによりドープ領域５
９が生じ、ドープ領域５９は活性ベース５２を不活性ベ
ース５３と接続する。こうしてベース端子抵抗が明らか
に改善される。ドープ領域の配置はスペーサ５８の形成
を介して自動調節的に行われる。
【図１】この発明に基づくドープ領域製造方法の一実施
例においてガラス層被覆後の基板の要部断面図である。
例においてガラス層被覆後の基板の要部断面図である。
【図２】図１に示す基板のガラス層からのドーパント拡
散後の要部断面図である。
散後の要部断面図である。
【図３】製造方法の別の実施例においてガラス層被覆後
の基板の要部断面図である。
の基板の要部断面図である。
【図４】図３に示す基板のエッチング残渣からのドーパ
ント拡散後の要部断面図である。
ント拡散後の要部断面図である。
【図５】異なる実施例においてガラス層被覆後のバイポ
ーラトランジスタの要部断面図である。
ーラトランジスタの要部断面図である。
【図６】図５に示すトランジスタのドーパント拡散後の
要部断面図である。
要部断面図である。
【図７】異なる実施例においてバイポーラトランジスタ
の活性ベースと不活性ベースの接続を形成後の要部拡大
断面図である。
の活性ベースと不活性ベースの接続を形成後の要部拡大
断面図である。
１１、２１ 基板 １２、２２ 中間層 １３、２３ ガラス層 １４、２４ ドープ領域 ２５ パターン ２６ 側面 ２７ エッチング残渣 ２５１ 多結晶シリコン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミヒアエル ビアンコ ドイツ連邦共和国 8000 ミユンヘン 83 ウンターハツヒンガーシユトラーセ 35 (72)発明者 ヘルムート クローゼ ドイツ連邦共和国 8000 ミユンヘン 83 シユテフアン‐ゲオルゲ‐リング ９
Claims (11)
- 【請求項１】 下記の工程すなわち、 ａ）半導体材料から成る基板（１１、２１）の表面上に
中間層（１２、２２）が作られ、 ｂ）中間層（１２、２２）上にドープされたガラス層
（１３、２３）が作られ、 ｃ）加熱工程中にドープ領域（１４、２４）が基板（１
１、２１）中に、ドープされたガラス層（１３、２３）
から中間層（１２、２２）を通ってドーパントが拡散す
ることにより形成され、 ｄ）中間層（１２、２２）がドーパントに対する拡散障
壁として働くような材料から形成され、それにより中間
層がドープ領域（１４、２４）中のドーパント濃度を制
限する、ことを特徴とする基板中のドープ領域製造方
法。 - 【請求項２】 基板（１１、２１）が単結晶シリコンか
ら成ることを特徴とする請求項１記載の方法。 - 【請求項３】 ドープされたガラス層（１３、２３）が
Ｂ（ＯＳｉ（ＣＨ3）3 ）3 からのＣＶＤ析出により作
られることを特徴とする請求項１又は２記載の方法。 - 【請求項４】 ＣＶＤ析出が８００°Ｃないし８５０°
Ｃで実施されることを特徴とする請求項３記載の方法。 - 【請求項５】 中間層（１２、２２）が熱酸化により３
０ｎｍ以下の厚さに形成されることを特徴とする請求項
３又は４記載の方法。 - 【請求項６】 中間層（１２、２２）がＳｉ（ＯＣ2 Ｈ
5 ）4 （ＴＥＯＳ）からのＣＶＤ析出により１０〜１０
０ｎｍの厚さに形成されることを特徴とする請求項３又
は４記載の方法。 - 【請求項７】 拡散のための加熱工程が８５０〜１００
０°Ｃで４〜２０分にわたり、又は９００〜１１００°
Ｃで１〜１２０秒にわたり行われることを特徴とする請
求項３ないし６の一つに記載の方法。 - 【請求項８】 ドープされたガラス層（１３）及び中間
層（１２）が拡散のための加熱工程後に除去されること
を特徴とする請求項１ないし７の一つに記載の方法。 - 【請求項９】 下記の工程すなわち、 ａ）中間層（２２）の製作前に基板（２１）の表面に、
垂直な側面（２６）を有するパターン（２５）が形成さ
れ、 ｂ）中間層（２２）が全面的にかつ一様に基板（２１）
のパターン（２５）側の表面上に作られ、 ｃ）ドープされたガラス層（２３）が全面的にかつ一様
に中間層（２２）の表面上に作られ、 ｄ）異方性エッチング処理でドープされたガラス層（２
３）及び中間層（２２）がエッチバックされ、それによ
り垂直な側面（２６）にエッチング残渣（スペーサ）
（２７）が生じ、 ｅ）基板（２１）中のドープ領域（２４）が加熱工程中
にエッチング残渣（２７）からの拡散により形成され
る、ことを特徴とする請求項１ないし４の一つに記載の
方法。 - 【請求項１０】 パターン（２５）が基板（２１）の表
面にドープされた多結晶シリコン（２５１）を備えるこ
とを特徴とする請求項９記載の方法。 - 【請求項１１】 バイポーラトランジスタの製造の際に
用いることを特徴とする請求項８ないし１０の一つに記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4120268 | 1991-06-19 | ||
| DE4120268.6 | 1991-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190481A true JPH05190481A (ja) | 1993-07-30 |
Family
ID=6434308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4184548A Pending JPH05190481A (ja) | 1991-06-19 | 1992-06-17 | 基板中のドープ領域製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5273934A (ja) |
| EP (1) | EP0520214B1 (ja) |
| JP (1) | JPH05190481A (ja) |
| KR (1) | KR100285826B1 (ja) |
| DE (1) | DE59207159D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW304293B (en) * | 1996-11-18 | 1997-05-01 | United Microelectronics Corp | Manufacturing method for shallow trench isolation |
| KR100245813B1 (ko) * | 1997-05-28 | 2000-03-02 | 윤종용 | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 |
| US5926715A (en) * | 1997-06-04 | 1999-07-20 | Mosel Vitelic Inc. | Method of forming lightly-doped drain by automatic PSG doping |
| US6498079B1 (en) * | 2000-07-27 | 2002-12-24 | Stmicroelectronics, Inc. | Method for selective source diffusion |
| US7649141B2 (en) * | 2003-06-30 | 2010-01-19 | Advent Solar, Inc. | Emitter wrap-through back contact solar cells on thin silicon wafers |
| US20050172996A1 (en) | 2004-02-05 | 2005-08-11 | Advent Solar, Inc. | Contact fabrication of emitter wrap-through back contact silicon solar cells |
| WO2008070632A1 (en) * | 2006-12-01 | 2008-06-12 | Advent Solar, Inc. | Phosphorus-stabilized transition metal oxide diffusion barrier |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3764411A (en) * | 1970-06-23 | 1973-10-09 | Gen Electric | Glass melt through diffusions |
| US3728784A (en) * | 1971-04-15 | 1973-04-24 | Monsanto Co | Fabrication of semiconductor devices |
| US3775197A (en) * | 1972-01-05 | 1973-11-27 | A Sahagun | Method to produce high concentrations of dopant in silicon |
| US3798081A (en) * | 1972-02-14 | 1974-03-19 | Ibm | Method for diffusing as into silicon from a solid phase |
| JPS5694751A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Vapor growth method |
| US4464212A (en) * | 1982-12-13 | 1984-08-07 | International Business Machines Corporation | Method for making high sheet resistivity resistors |
| FR2549293B1 (fr) * | 1983-07-13 | 1986-10-10 | Silicium Semiconducteur Ssc | Transistor bipolaire haute frequence et son procede de fabrication |
| US4604150A (en) * | 1985-01-25 | 1986-08-05 | At&T Bell Laboratories | Controlled boron doping of silicon |
| GB8527062D0 (en) * | 1985-11-02 | 1985-12-04 | Plessey Co Plc | Mos transistor manufacture |
| JPH0766968B2 (ja) * | 1987-08-24 | 1995-07-19 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JPH01123417A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| ATE112097T1 (de) * | 1988-04-26 | 1994-10-15 | Siemens Ag | Verfahren zum herstellen borhaltiger und/oder phosphorhaltiger silikatglasschichten für höchstintegrierte halbleiterschaltungen. |
| JPH0231425A (ja) * | 1988-07-21 | 1990-02-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| IT1225625B (it) * | 1988-11-03 | 1990-11-22 | Sgs Thomson Microelectronics | Procedimento per la realizzazione di strutture di isolamento incassate nel substrato di silicio per dispositivi cmos ed nmos. |
-
1992
- 1992-05-11 US US07/881,166 patent/US5273934A/en not_active Expired - Fee Related
- 1992-06-02 EP EP92109303A patent/EP0520214B1/de not_active Expired - Lifetime
- 1992-06-02 DE DE59207159T patent/DE59207159D1/de not_active Expired - Fee Related
- 1992-06-17 JP JP4184548A patent/JPH05190481A/ja active Pending
- 1992-06-19 KR KR1019920010632A patent/KR100285826B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0520214B1 (de) | 1996-09-18 |
| KR100285826B1 (ko) | 2001-04-16 |
| KR930001469A (ko) | 1993-01-16 |
| US5273934A (en) | 1993-12-28 |
| DE59207159D1 (de) | 1996-10-24 |
| EP0520214A1 (de) | 1992-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| EP0137645B1 (en) | Method of forming a shallow n-type region | |
| US4749441A (en) | Semiconductor mushroom structure fabrication | |
| US4711017A (en) | Formation of buried diffusion devices | |
| US20040082151A1 (en) | Fabrication of abrupt ultra-shallow junctions | |
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| EP0265489A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES. | |
| JPH0785470B2 (ja) | デバイスの製造方法 | |
| JPH11135614A (ja) | 半導体装置の製造方法 | |
| US20250351544A1 (en) | Control of locos structure thickness without a mask | |
| KR950002180B1 (ko) | 반도체장치의 제조방법 | |
| JPH04305978A (ja) | 電力用ｍｏｓ半導体デバイスの製造方法 | |
| KR100285826B1 (ko) | 반도체 기판에 도핑 영역을 형성하는 방법 | |
| JP4070876B2 (ja) | Ｃｍｏｓ回路の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH0750418A (ja) | 半導体装置の製造方法 | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JPH0243336B2 (ja) | ||
| JPS6155250B2 (ja) | ||
| JPH0653491A (ja) | 半導体装置の製造方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH05218069A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| KR950003900B1 (ko) | Soi 구조의 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010913 |