JP3149864B2 - 処理回数保証回路 - Google Patents
処理回数保証回路Info
- Publication number
- JP3149864B2 JP3149864B2 JP32251198A JP32251198A JP3149864B2 JP 3149864 B2 JP3149864 B2 JP 3149864B2 JP 32251198 A JP32251198 A JP 32251198A JP 32251198 A JP32251198 A JP 32251198A JP 3149864 B2 JP3149864 B2 JP 3149864B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- processing
- counter
- value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 231
- 238000010924 continuous production Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Description
【０００１】
【発明の属する技術分野】本発明は、外部からトリガ
（指示）が入力された場合に、予め決められた（又は外
部から指定された）回数分だけの連続処理を保証する処
理回数保証回路に関する。
（指示）が入力された場合に、予め決められた（又は外
部から指定された）回数分だけの連続処理を保証する処
理回数保証回路に関する。
【０００２】
【従来の技術】外部からトリガ（指示）が入力された場
合に、予め決められた（又は外部から指定された）回数
分だけ連続して処理を行う方法として、特開平１０−１
３４０３２号公報に開示されている「情報処理回路、マ
イクロコンピュータ及び電子機器」がある。この方法
は、処理の最初に実行回数をレジスタに設定しておき、
処理を１回行う毎に、レジスタに記憶した実行回数をデ
クリメント（−１）していき、レジスタの値が”０”に
なった時点で、処理を終了するというものである。
合に、予め決められた（又は外部から指定された）回数
分だけ連続して処理を行う方法として、特開平１０−１
３４０３２号公報に開示されている「情報処理回路、マ
イクロコンピュータ及び電子機器」がある。この方法
は、処理の最初に実行回数をレジスタに設定しておき、
処理を１回行う毎に、レジスタに記憶した実行回数をデ
クリメント（−１）していき、レジスタの値が”０”に
なった時点で、処理を終了するというものである。
【０００３】
【発明が解決しようとする課題】しかし、これによる
と、「ある一定期間内に予め決められた一定回数の処理
を行わなければならない」条件下で、外部からトリガ
（指示）が入力された場合には、予め決められた（又は
外部から指定された）回数分だけ一時的に連続して処理
を行うことはできない。
と、「ある一定期間内に予め決められた一定回数の処理
を行わなければならない」条件下で、外部からトリガ
（指示）が入力された場合には、予め決められた（又は
外部から指定された）回数分だけ一時的に連続して処理
を行うことはできない。
【０００４】その理由は、従来技術では、外部からのト
リガ（積和演算命令）が入力されることにより、一定数
の処理を連続的に行わせることはできるものの、通常時
（定常時）の処理タイミングにはふれていないが、少な
くとも予め決められた一定期間内に別に決められた一定
回数の処理を行うような制御を行っていないからであ
る。
リガ（積和演算命令）が入力されることにより、一定数
の処理を連続的に行わせることはできるものの、通常時
（定常時）の処理タイミングにはふれていないが、少な
くとも予め決められた一定期間内に別に決められた一定
回数の処理を行うような制御を行っていないからであ
る。
【０００５】従来技術を応用して、上記条件下で上記の
ような処理を実現する回路としては、例えば図４に示し
た次のような形態が考えられる。
ような処理を実現する回路としては、例えば図４に示し
た次のような形態が考えられる。
【０００６】連続処理回数を連続処理要求入力時に設定
し、論理積回路１１の出力がＨレベルの時に値をデクリ
メントしていくカウンタ１０と、 カウンタ１０の値が”０”より大きい場合にはＨレベル
を出力し、カウンタ１０の値が”０”の時はＬレベルを
出力する比較回路１２と、 比較回路１２の出力結果と最短処理周期信号との論理積
を出力する論理積回路１１と、 予め決められた一定期間内に別に決められた一定回数だ
け処理することを要求され、論理和回路３１の出力結果
がＨレベルの時だけ処理を行う処理回路３０と、 比較回路１２の出力結果と最短処理周期信号との論理積
を出力する論理積回路３２と、 論理積回路３２の出力結果と処理制御信号との論理和を
出力する論理和回路３１と、から構成する。
し、論理積回路１１の出力がＨレベルの時に値をデクリ
メントしていくカウンタ１０と、 カウンタ１０の値が”０”より大きい場合にはＨレベル
を出力し、カウンタ１０の値が”０”の時はＬレベルを
出力する比較回路１２と、 比較回路１２の出力結果と最短処理周期信号との論理積
を出力する論理積回路１１と、 予め決められた一定期間内に別に決められた一定回数だ
け処理することを要求され、論理和回路３１の出力結果
がＨレベルの時だけ処理を行う処理回路３０と、 比較回路１２の出力結果と最短処理周期信号との論理積
を出力する論理積回路３２と、 論理積回路３２の出力結果と処理制御信号との論理和を
出力する論理和回路３１と、から構成する。
【０００７】
【課題を解決するための手段】本発明は、このような構
成を発展させ、一定期間内に一定回数だけ処理を行うこ
とを求められている処理回路に対して、不定期に又は定
期的に入力される連続処理要求が入力された場合には、
指定された回数だけ連続的に処理を行い、連続的に処理
した分だけその後に入力される処理制御信号をマスクす
ることにより、上記の要求条件において、予め決められ
た（又は外部から指定された）回数分だけの一時的連続
処理を確実に保証できるようにしたものである。
成を発展させ、一定期間内に一定回数だけ処理を行うこ
とを求められている処理回路に対して、不定期に又は定
期的に入力される連続処理要求が入力された場合には、
指定された回数だけ連続的に処理を行い、連続的に処理
した分だけその後に入力される処理制御信号をマスクす
ることにより、上記の要求条件において、予め決められ
た（又は外部から指定された）回数分だけの一時的連続
処理を確実に保証できるようにしたものである。
【０００８】すなわち、本発明による処理回数保証回路
の基本構成は、与えられた連続処理回数を外部からの最
短処理周期信号の入力のつど第一のカウンタでデクリメ
ントして、その値が”０”になるまで処理回路に連続し
てイネーブル信号を入力する連続処理手段と、第一のカ
ウンタの値が”０”になった後、連続処理回数を最短処
理周期信号の入力のつど第二のカウンタでデクリメント
して、その値が”０”になるまで処理回路へのイネーブ
ル信号の入力を禁止する連続処理禁止手段と、からな
る。
の基本構成は、与えられた連続処理回数を外部からの最
短処理周期信号の入力のつど第一のカウンタでデクリメ
ントして、その値が”０”になるまで処理回路に連続し
てイネーブル信号を入力する連続処理手段と、第一のカ
ウンタの値が”０”になった後、連続処理回数を最短処
理周期信号の入力のつど第二のカウンタでデクリメント
して、その値が”０”になるまで処理回路へのイネーブ
ル信号の入力を禁止する連続処理禁止手段と、からな
る。
【０００９】このような基本構成を具体化する本発明の
第一の形態は、図１に示すように、連続処理要求入力時
に同時に入力される連続処理回数と第一のカウンタ１０
の値とを加算する第一の演算回路１３と、第一の演算回
路１３の演算結果を連続処理要求入力時に設定し、第一
の論理積回路１１の出力が一方のレベルの時に値をデク
リメントする第一のカウンタ１０と、第一のカウンタ１
０の値が”０”より大きい時と、第一のカウンタ１０の
値が”０”の時とで異なるレベルを出力する第一の比較
回路１２と、第一の比較回路１２の出力結果と最短処理
周期信号との論理積を出力する第一の論理積回路１１
と、連続処理要求入力時に同時に入力される連続処理回
数と第二のカウンタ２０の値とを加算する第二の演算回
路２３と、第二の演算回路２３の演算結果を連続処理要
求入力時に設定し、第二の論理積回路２１の出力が一方
のレベルの時に値をデクリメントする第二のカウンタ２
０と、第二のカウンタ２０の値が”０”より大きい時
と、第二のカウンタ２０の値が”０”の時とで異なるレ
ベルを出力する第二の比較回路２２と、第二の比較回路
２２の出力結果と処理制御信号との論理積を出力する第
二の論理積回路２１と、予め決められた一定期間内に別
に決められた一定回数だけ処理することを要求され、論
理和回路３１の出力結果が一方のレベルの時だけ処理を
行う処理回路３０と、第一の比較回路１２の出力結果と
最短処理周期信号との論理積を出力する第三の論理積回
路３２と、第二の比較回路２２の出力結果を論理反転す
る論理反転回路３４と、論理反転回路３４と処理制御信
号との論理積を出力する第四の論理積回路３３と、第三
の論理積回路３２の出力結果と第四の論理積回路３３の
出力結果とを論理和して処理回路３０へ出力する論理和
回路３１と、からなる 連続処理要求入力時に同時に入
力される連続処理回数と第一のカウンタ１０の値とを加
算する第一の演算回路１３と、第一の演算回路１３の演
算結果を連続処理要求入力時に設定し、第一の論理積回
路１１の出力が一方のレベルの時に値をデクリメントす
る第一のカウンタ１０と、第一のカウンタ１０の値が”
０”より大きい時と、第一のカウンタ１０の値が”０”
の時とで異なるレベルを出力する第一の比較回路１２
と、第一の比較回路１２の出力結果と最短処理周期信号
との論理積を出力する第一の論理積回路１１と、連続処
理要求入力時に同時に入力される連続処理回数と第二の
カウンタ２０の値とを加算する第二の演算回路２３と、
第二の演算回路２３の演算結果を連続処理要求入力時に
設定し、第二の論理積回路２１の出力が一方のレベルの
時に値をデクリメントする第二のカウンタ２０と、第二
のカウンタ２０の値が”０”より大きい時と、第二のカ
ウンタ２０の値が”０”の時とで異なるレベルを出力す
る第二の比較回路２２と、第二の比較回路２２の出力結
果と処理制御信号との論理積を出力する第二の論理積回
路２１と、予め決められた一定期間内に別に決められた
一定回数だけ処理することを要求され、論理和回路３１
の出力結果が一方のレベルの時だけ処理を行う処理回路
３０と、第一の比較回路１２の出力結果と最短処理周期
信号との論理積を出力する第三の第三の論理積回路３２
と、第二の比較回路２２の出力結果を論理反転する論理
反転回路３４と、論理反転回路３４と処理制御信号との
論理積を出力する第四の論理積回路３３と、第三の論理
積回路３２の出力結果と第四の論理積回路３３の出力結
果とを論理和して処理回路３０へ出力する論理和回路３
１と、からなる。
第一の形態は、図１に示すように、連続処理要求入力時
に同時に入力される連続処理回数と第一のカウンタ１０
の値とを加算する第一の演算回路１３と、第一の演算回
路１３の演算結果を連続処理要求入力時に設定し、第一
の論理積回路１１の出力が一方のレベルの時に値をデク
リメントする第一のカウンタ１０と、第一のカウンタ１
０の値が”０”より大きい時と、第一のカウンタ１０の
値が”０”の時とで異なるレベルを出力する第一の比較
回路１２と、第一の比較回路１２の出力結果と最短処理
周期信号との論理積を出力する第一の論理積回路１１
と、連続処理要求入力時に同時に入力される連続処理回
数と第二のカウンタ２０の値とを加算する第二の演算回
路２３と、第二の演算回路２３の演算結果を連続処理要
求入力時に設定し、第二の論理積回路２１の出力が一方
のレベルの時に値をデクリメントする第二のカウンタ２
０と、第二のカウンタ２０の値が”０”より大きい時
と、第二のカウンタ２０の値が”０”の時とで異なるレ
ベルを出力する第二の比較回路２２と、第二の比較回路
２２の出力結果と処理制御信号との論理積を出力する第
二の論理積回路２１と、予め決められた一定期間内に別
に決められた一定回数だけ処理することを要求され、論
理和回路３１の出力結果が一方のレベルの時だけ処理を
行う処理回路３０と、第一の比較回路１２の出力結果と
最短処理周期信号との論理積を出力する第三の論理積回
路３２と、第二の比較回路２２の出力結果を論理反転す
る論理反転回路３４と、論理反転回路３４と処理制御信
号との論理積を出力する第四の論理積回路３３と、第三
の論理積回路３２の出力結果と第四の論理積回路３３の
出力結果とを論理和して処理回路３０へ出力する論理和
回路３１と、からなる 連続処理要求入力時に同時に入
力される連続処理回数と第一のカウンタ１０の値とを加
算する第一の演算回路１３と、第一の演算回路１３の演
算結果を連続処理要求入力時に設定し、第一の論理積回
路１１の出力が一方のレベルの時に値をデクリメントす
る第一のカウンタ１０と、第一のカウンタ１０の値が”
０”より大きい時と、第一のカウンタ１０の値が”０”
の時とで異なるレベルを出力する第一の比較回路１２
と、第一の比較回路１２の出力結果と最短処理周期信号
との論理積を出力する第一の論理積回路１１と、連続処
理要求入力時に同時に入力される連続処理回数と第二の
カウンタ２０の値とを加算する第二の演算回路２３と、
第二の演算回路２３の演算結果を連続処理要求入力時に
設定し、第二の論理積回路２１の出力が一方のレベルの
時に値をデクリメントする第二のカウンタ２０と、第二
のカウンタ２０の値が”０”より大きい時と、第二のカ
ウンタ２０の値が”０”の時とで異なるレベルを出力す
る第二の比較回路２２と、第二の比較回路２２の出力結
果と処理制御信号との論理積を出力する第二の論理積回
路２１と、予め決められた一定期間内に別に決められた
一定回数だけ処理することを要求され、論理和回路３１
の出力結果が一方のレベルの時だけ処理を行う処理回路
３０と、第一の比較回路１２の出力結果と最短処理周期
信号との論理積を出力する第三の第三の論理積回路３２
と、第二の比較回路２２の出力結果を論理反転する論理
反転回路３４と、論理反転回路３４と処理制御信号との
論理積を出力する第四の論理積回路３３と、第三の論理
積回路３２の出力結果と第四の論理積回路３３の出力結
果とを論理和して処理回路３０へ出力する論理和回路３
１と、からなる。
【００１０】また、本発明の第二の形態は、図２に示す
ように、連続処理回数を連続処理要求入力時に設定し、
第一の論理積回路１１の出力が一方のレベルの時に値を
デクリメントする第一のカウンタ１０と、第一のカウン
タ１０の値が”０”より大きい時と、第一のカウンタ１
０の値が”０”の時とで異なるレベルを出力する第一の
比較回路１２と、第一の比較回路１２の出力結果と最短
処理周期信号との論理積を出力する第一の論理積回路１
１と、連続処理回数を連続処理要求入力時に設定し、第
二の論理積回路２１の出力が一方のレベルの時に値をデ
クリメントする第二のカウンタ２０と、第二のカウンタ
２０の値が”０”より大きい時と、第二のカウンタ２０
の値が”０”の時とで異なるレベルを出力する第二の比
較回路２２と、第二の比較回路２２の出力結果と処理制
御信号との論理積を出力する第二の論理積回路２１と、
予め決められた一定期間内に別に決められた一定回数だ
け処理することを要求され、論理和回路３１の出力結果
が一方のレベルの時だけ処理を行う処理回路３０と、第
一の比較回路１２の出力結果と最短処理周期信号との論
理積を出力する第三の論理積回路３２と、第二の比較回
路２２の出力結果を論理反転する論理反転回路３４と、
この論理反転回路３４と処理制御信号との論理積を出力
する第四の論理積回路３３と、第三の論理積回路３２の
出力結果と第四の論理積回路３３の出力結果とを論理和
して処理回路３０へ出力する論理和回路３１と、からな
る。
ように、連続処理回数を連続処理要求入力時に設定し、
第一の論理積回路１１の出力が一方のレベルの時に値を
デクリメントする第一のカウンタ１０と、第一のカウン
タ１０の値が”０”より大きい時と、第一のカウンタ１
０の値が”０”の時とで異なるレベルを出力する第一の
比較回路１２と、第一の比較回路１２の出力結果と最短
処理周期信号との論理積を出力する第一の論理積回路１
１と、連続処理回数を連続処理要求入力時に設定し、第
二の論理積回路２１の出力が一方のレベルの時に値をデ
クリメントする第二のカウンタ２０と、第二のカウンタ
２０の値が”０”より大きい時と、第二のカウンタ２０
の値が”０”の時とで異なるレベルを出力する第二の比
較回路２２と、第二の比較回路２２の出力結果と処理制
御信号との論理積を出力する第二の論理積回路２１と、
予め決められた一定期間内に別に決められた一定回数だ
け処理することを要求され、論理和回路３１の出力結果
が一方のレベルの時だけ処理を行う処理回路３０と、第
一の比較回路１２の出力結果と最短処理周期信号との論
理積を出力する第三の論理積回路３２と、第二の比較回
路２２の出力結果を論理反転する論理反転回路３４と、
この論理反転回路３４と処理制御信号との論理積を出力
する第四の論理積回路３３と、第三の論理積回路３２の
出力結果と第四の論理積回路３３の出力結果とを論理和
して処理回路３０へ出力する論理和回路３１と、からな
る。
【００１１】更に、本発明の第三の形態は、図３に示す
ように、連続処理要求入力時に同時に入力される連続処
理回数と第一のカウンタ１０の値とを加算し１減算する
第一の演算回路１３と、第一の演算回路１３の演算結果
を連続処理要求入力時に設定し、第一の論理積回路１１
の出力が一方のレベルの時に値をデクリメントする第一
のカウンタ１０と、第一のカウンタ１０の値が”０”よ
り大きい時と、第一のカウンタ１０の値が”０”の時と
で異なるレベルを出力する第一の比較回路１２と、第一
の比較回路１２の出力結果と最短処理周期信号との論理
積を出力する第一の論理積回路１１と、連続処理要求入
力時に同時に入力される連続処理回数と第二のカウンタ
２０の値とを加算し１減算する第二の演算回路２３と、
第二の演算回路２３の演算結果を連続処理要求入力時に
設定し、第二の論理積回路２１の出力が一方のレベルの
時に値をデクリメントする第二のカウンタ２０と、第二
のカウンタ２０の値が”０”より大きい時と、第二のカ
ウンタ２０の値が”０”の時とで異なるレベルを出力す
る第二の比較回路２２と、第二の比較回路２２の出力結
果と処理制御信号との論理積を出力する第二の論理積回
路２１と、予め決められた一定期間内に別に決められた
一定回数だけ処理することを要求され、論理和回路３１
の出力結果が一方のレベルの時だけ処理を行う処理回路
３０と、第一の比較回路１２の出力結果と最短処理周期
信号との論理積を出力する第三の論理積回路３２と、第
二の比較回路２２の出力結果を論理反転する論理反転回
路３４と、論理反転回路３４と処理制御信号との論理積
を出力する第四の論理積回路３３と、第三の論理積回路
３２の出力結果と第四の論理積回路３３の出力結果とを
論理和して処理回路３０へ出力する論理和回路３１と、
からなる。
ように、連続処理要求入力時に同時に入力される連続処
理回数と第一のカウンタ１０の値とを加算し１減算する
第一の演算回路１３と、第一の演算回路１３の演算結果
を連続処理要求入力時に設定し、第一の論理積回路１１
の出力が一方のレベルの時に値をデクリメントする第一
のカウンタ１０と、第一のカウンタ１０の値が”０”よ
り大きい時と、第一のカウンタ１０の値が”０”の時と
で異なるレベルを出力する第一の比較回路１２と、第一
の比較回路１２の出力結果と最短処理周期信号との論理
積を出力する第一の論理積回路１１と、連続処理要求入
力時に同時に入力される連続処理回数と第二のカウンタ
２０の値とを加算し１減算する第二の演算回路２３と、
第二の演算回路２３の演算結果を連続処理要求入力時に
設定し、第二の論理積回路２１の出力が一方のレベルの
時に値をデクリメントする第二のカウンタ２０と、第二
のカウンタ２０の値が”０”より大きい時と、第二のカ
ウンタ２０の値が”０”の時とで異なるレベルを出力す
る第二の比較回路２２と、第二の比較回路２２の出力結
果と処理制御信号との論理積を出力する第二の論理積回
路２１と、予め決められた一定期間内に別に決められた
一定回数だけ処理することを要求され、論理和回路３１
の出力結果が一方のレベルの時だけ処理を行う処理回路
３０と、第一の比較回路１２の出力結果と最短処理周期
信号との論理積を出力する第三の論理積回路３２と、第
二の比較回路２２の出力結果を論理反転する論理反転回
路３４と、論理反転回路３４と処理制御信号との論理積
を出力する第四の論理積回路３３と、第三の論理積回路
３２の出力結果と第四の論理積回路３３の出力結果とを
論理和して処理回路３０へ出力する論理和回路３１と、
からなる。
【００１２】上記の第一、第二、第三の形態において、
第一及び第二の演算回路１３・１４は、常に両方が必要
であるということではなく、一方のみで十分な場合もあ
る。例えば、連続処理要求が入力されるとき、第一のカ
ウンタ１０は必ず”０”であり、第二のカウンタ２０
は”０”とは限らない場合には、第一の演算回路１３は
不要であり、第一及び第二の演算回路１３・１４の必要
性は、使用条件に個別に決まる。
第一及び第二の演算回路１３・１４は、常に両方が必要
であるということではなく、一方のみで十分な場合もあ
る。例えば、連続処理要求が入力されるとき、第一のカ
ウンタ１０は必ず”０”であり、第二のカウンタ２０
は”０”とは限らない場合には、第一の演算回路１３は
不要であり、第一及び第二の演算回路１３・１４の必要
性は、使用条件に個別に決まる。
【００１３】
【作用】図１は、最短処理周期が２クロック時間以上の
場合で、第一のカウンタ１０及び第二のカウンタ２０に
入力されるロードタイミングがイネーブルタイミングよ
り早い場合の構成である（但し、ロードタイミングとイ
ネーブルタイミングは１回の処理時間内に含まれる）。
第一のカウンタ１０の値が”０”になる前に再度連続処
理要求入力がある場合、連続処理要求入力時に第一のカ
ウンタ１０に設定する値を「連続処理要求入力時の第一
のカウンタ１０の値＋今回の連続処理回数」とする。第
二のカウンタ２０の値が”０”になる前に再度連続処理
要求入力がある場合、連続処理要求入力時に第二のカウ
ンタ２０に設定する値を「連続処理要求入力時の第二の
カウンタ２０の値＋今回の連続処理回数」とする。
場合で、第一のカウンタ１０及び第二のカウンタ２０に
入力されるロードタイミングがイネーブルタイミングよ
り早い場合の構成である（但し、ロードタイミングとイ
ネーブルタイミングは１回の処理時間内に含まれる）。
第一のカウンタ１０の値が”０”になる前に再度連続処
理要求入力がある場合、連続処理要求入力時に第一のカ
ウンタ１０に設定する値を「連続処理要求入力時の第一
のカウンタ１０の値＋今回の連続処理回数」とする。第
二のカウンタ２０の値が”０”になる前に再度連続処理
要求入力がある場合、連続処理要求入力時に第二のカウ
ンタ２０に設定する値を「連続処理要求入力時の第二の
カウンタ２０の値＋今回の連続処理回数」とする。
【００１４】図２の第二の形態の場合、第一のカウンタ
１０の値が”０”になるまで、次の連続処理要求が入力
されないことを前提としており、連続処理要求入力時に
第一のカウンタ１０の設定値を連続処理回数とする。な
ぜならば、連続処理要求が入力される場合には第一のカ
ウンタ１０の値が必ず”０”なので、第１図における第
一の演算回路１２の結果は「連続処理回数」と等しくな
るため、この演算回路１２は不要となる。
１０の値が”０”になるまで、次の連続処理要求が入力
されないことを前提としており、連続処理要求入力時に
第一のカウンタ１０の設定値を連続処理回数とする。な
ぜならば、連続処理要求が入力される場合には第一のカ
ウンタ１０の値が必ず”０”なので、第１図における第
一の演算回路１２の結果は「連続処理回数」と等しくな
るため、この演算回路１２は不要となる。
【００１５】図２の第二の形態の場合、第一のカウンタ
２０の値が”０”になるまで、次の連続処理要求が入力
されないことを前提としており、連続処理要求入力時に
第二のカウンタ２０の設定値を連続処理回数とする。な
ぜならば、連続処理要求が入力される場合には第二のカ
ウンタ２０の値が必ず”０”なので、図１における第二
の演算回路２２の結果は「連続処理回数」と等しくなる
ため、この演算回路２２は不要となる。なお、カウンタ
値が”０”になるタイミングは第一と第二のカウンタ１
０，２０で異なる。第二のカウンタ２０の方が遅い。
２０の値が”０”になるまで、次の連続処理要求が入力
されないことを前提としており、連続処理要求入力時に
第二のカウンタ２０の設定値を連続処理回数とする。な
ぜならば、連続処理要求が入力される場合には第二のカ
ウンタ２０の値が必ず”０”なので、図１における第二
の演算回路２２の結果は「連続処理回数」と等しくなる
ため、この演算回路２２は不要となる。なお、カウンタ
値が”０”になるタイミングは第一と第二のカウンタ１
０，２０で異なる。第二のカウンタ２０の方が遅い。
【００１６】図３の第三の形態の場合、 第一のカウン
タ１０に入力されるロードタイミングとイネーブルタイ
ミングが重なることを前提としており、第一のカウンタ
１０に設定する値を「連続処理要求入力時の第一のカウ
ンタ１０の値＋今回の連続処理回数−１」とする。但
し、第一のカウンタ１０は、入力されるロードタイミン
グとイネーブルタイミングが重なった場合にはロードが
優先されるカウンタとする。この場合は、最短処理周期
が１クロックでも対応可能である。
タ１０に入力されるロードタイミングとイネーブルタイ
ミングが重なることを前提としており、第一のカウンタ
１０に設定する値を「連続処理要求入力時の第一のカウ
ンタ１０の値＋今回の連続処理回数−１」とする。但
し、第一のカウンタ１０は、入力されるロードタイミン
グとイネーブルタイミングが重なった場合にはロードが
優先されるカウンタとする。この場合は、最短処理周期
が１クロックでも対応可能である。
【００１７】また、図３の第三の形態の場合、第二のカ
ウンタ２０に入力されるロードタイミングとイネーブル
タイミングが重なることを前提としており、第二のカウ
ンタ２０に設定する値を「連続処理要求入力時の第二の
カウンタ２０の値＋今回の連続処理回数−１」とする。
但し、第二のカウンタ２０は、入力されるロードタイミ
ングとイネーブルタイミングが重なった場合にはロード
が優先されるカウンタとする。この場合は、最短処理周
期が１クロックでも対応可能である。
ウンタ２０に入力されるロードタイミングとイネーブル
タイミングが重なることを前提としており、第二のカウ
ンタ２０に設定する値を「連続処理要求入力時の第二の
カウンタ２０の値＋今回の連続処理回数−１」とする。
但し、第二のカウンタ２０は、入力されるロードタイミ
ングとイネーブルタイミングが重なった場合にはロード
が優先されるカウンタとする。この場合は、最短処理周
期が１クロックでも対応可能である。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳述する。
に基づいて詳述する。
【００１９】図１に本発明の第一の実施形態を示す。こ
の処理回数保証回路は、連続処理要求入力時に同時に入
力される連続処理回数と第一のカウンタ１０の値とを加
算する第一の演算回路１３と、第一の演算回路１３の演
算結果を連続処理要求入力時に設定し、第一の論理積回
路１１の出力がＨレベルの時に値をデクリメントする第
一のカウンタ１０と、第一のカウンタ１０の値が”０”
より大きい場合にはＨレベルを出力し、第一のカウンタ
１０の値が”０”の時はＬレベルを出力する第一の比較
回路１２と、第一の比較回路１２の出力結果と最短処理
周期信号との論理積を出力する第一の論理積回路１１
と、連続処理要求入力時に同時に入力される連続処理回
数と第二のカウンタ２０の値とを加算する第二の演算回
路２３と、第二の演算回路２３の演算結果を連続処理要
求入力時に設定し、第二の論理積回路２１の出力がＨレ
ベルの時に値をデクリメントする第二のカウンタ２０
と、第二のカウンタ２０の値が”０”より大きい場合に
はＨレベルを出力し、第二のカウンタ２０の値が”０”
の時はＬレベルを出力する第二の比較回路２２と、第二
の比較回路２２の出力結果と処理制御信号との論理積を
出力する第二の論理積回路２１と、予め決められた一定
期間内に別に決められた一定回数だけ処理することを要
求され、論理和回路３１の出力結果がＨレベルの時だけ
処理を行う処理回路３０と、第一の比較回路１２の出力
結果と最短処理周期信号との論理積を出力する第三の論
理積回路３２と、第二の比較回路２２の出力結果を論理
反転する論理反転回路３４と、論理反転回路３４と処理
制御信号との論理積を出力する第四の論理積回路３３
と、第三の論理積回路３２の出力結果と第四の論理積回
路３３の出力結果とを論理和して処理回路３０へ出力す
る論理和回路３１と、から構成される。
の処理回数保証回路は、連続処理要求入力時に同時に入
力される連続処理回数と第一のカウンタ１０の値とを加
算する第一の演算回路１３と、第一の演算回路１３の演
算結果を連続処理要求入力時に設定し、第一の論理積回
路１１の出力がＨレベルの時に値をデクリメントする第
一のカウンタ１０と、第一のカウンタ１０の値が”０”
より大きい場合にはＨレベルを出力し、第一のカウンタ
１０の値が”０”の時はＬレベルを出力する第一の比較
回路１２と、第一の比較回路１２の出力結果と最短処理
周期信号との論理積を出力する第一の論理積回路１１
と、連続処理要求入力時に同時に入力される連続処理回
数と第二のカウンタ２０の値とを加算する第二の演算回
路２３と、第二の演算回路２３の演算結果を連続処理要
求入力時に設定し、第二の論理積回路２１の出力がＨレ
ベルの時に値をデクリメントする第二のカウンタ２０
と、第二のカウンタ２０の値が”０”より大きい場合に
はＨレベルを出力し、第二のカウンタ２０の値が”０”
の時はＬレベルを出力する第二の比較回路２２と、第二
の比較回路２２の出力結果と処理制御信号との論理積を
出力する第二の論理積回路２１と、予め決められた一定
期間内に別に決められた一定回数だけ処理することを要
求され、論理和回路３１の出力結果がＨレベルの時だけ
処理を行う処理回路３０と、第一の比較回路１２の出力
結果と最短処理周期信号との論理積を出力する第三の論
理積回路３２と、第二の比較回路２２の出力結果を論理
反転する論理反転回路３４と、論理反転回路３４と処理
制御信号との論理積を出力する第四の論理積回路３３
と、第三の論理積回路３２の出力結果と第四の論理積回
路３３の出力結果とを論理和して処理回路３０へ出力す
る論理和回路３１と、から構成される。
【００２０】第一の実施形態の動作を図１を参照して説
明する。図示されない前段回路において一定期間に一定
回数だけ処理回路３０が動作するような信号が生成さ
れ、処理制御信号として図中の回路へ入力される。この
処理制御信号としては、例えば周期的なパルス信号が考
えられる。処理回路３０は、連続処理要求入力による第
一のカウンタ１０及び第二のカウンタ２０による制御が
行われていない状態では、処理制御信号に指示に従って
処理を実行する。
明する。図示されない前段回路において一定期間に一定
回数だけ処理回路３０が動作するような信号が生成さ
れ、処理制御信号として図中の回路へ入力される。この
処理制御信号としては、例えば周期的なパルス信号が考
えられる。処理回路３０は、連続処理要求入力による第
一のカウンタ１０及び第二のカウンタ２０による制御が
行われていない状態では、処理制御信号に指示に従って
処理を実行する。
【００２１】また、処理回路３０の処理周期を保つため
に、処理制御信号の入力タイミングは、最短処理周期信
号の入力パルス（Ｈレベル）を間引いたものが入力され
る。例えば、図５に示すように、処理回路３０の処理時
間が３クロックであるとすると、最短処理周期信号は３
クロック周期でＨレベルとなる信号であり、処理制御信
号のＨレベルの間隔は３クロックの整数倍であり、かつ
Ｈレベルとなるタイミングは、必ず最短処理周期のＨレ
ベルと一致しているという条件とする。
に、処理制御信号の入力タイミングは、最短処理周期信
号の入力パルス（Ｈレベル）を間引いたものが入力され
る。例えば、図５に示すように、処理回路３０の処理時
間が３クロックであるとすると、最短処理周期信号は３
クロック周期でＨレベルとなる信号であり、処理制御信
号のＨレベルの間隔は３クロックの整数倍であり、かつ
Ｈレベルとなるタイミングは、必ず最短処理周期のＨレ
ベルと一致しているという条件とする。
【００２２】連続処理要求が入力されると、第一の演算
回路１３の出力結果を第一のカウンタ１０にロードす
る。第一の比較回路１２の出力がＨレベルの場合には第
一の論理積回路１１のゲートが開き、最短処理周期が第
一のカウンタ１０のカウントダウンのイネーブル（Ｅ
Ｎ）として入力される。第一のカウンタ１０はイネーブ
ルが入力されると、値をデクリメントする。第一の比較
回路１２は、第一のカウンタ１０の値が”０”より大き
い場合にはＨレベルを出力し、”０”の場合にはＬレベ
ルを出力する。
回路１３の出力結果を第一のカウンタ１０にロードす
る。第一の比較回路１２の出力がＨレベルの場合には第
一の論理積回路１１のゲートが開き、最短処理周期が第
一のカウンタ１０のカウントダウンのイネーブル（Ｅ
Ｎ）として入力される。第一のカウンタ１０はイネーブ
ルが入力されると、値をデクリメントする。第一の比較
回路１２は、第一のカウンタ１０の値が”０”より大き
い場合にはＨレベルを出力し、”０”の場合にはＬレベ
ルを出力する。
【００２３】連続処理要求が入力されると、第二の演算
回路２３の出力結果を第二のカウンタ２０にロードす
る。第二の比較回路２２の出力がＨレベルの場合には第
二の論理積回路２１のゲートが開き、処理制御信号が第
二のカウンタ２０のカウントダウンのイネーブル（Ｅ
Ｎ）として入力される。第二のカウンタ２０はイネーブ
ルが入力されると、値をデクリメントする。第二の比較
回路２２は、第二のカウンタ２０の値が”０”より大き
い場合にはＨレベルを出力し、値が”０”の場合にはＬ
レベルを出力する。
回路２３の出力結果を第二のカウンタ２０にロードす
る。第二の比較回路２２の出力がＨレベルの場合には第
二の論理積回路２１のゲートが開き、処理制御信号が第
二のカウンタ２０のカウントダウンのイネーブル（Ｅ
Ｎ）として入力される。第二のカウンタ２０はイネーブ
ルが入力されると、値をデクリメントする。第二の比較
回路２２は、第二のカウンタ２０の値が”０”より大き
い場合にはＨレベルを出力し、値が”０”の場合にはＬ
レベルを出力する。
【００２４】第一の比較回路１２の出力がＨレベルの場
合には、第三の論理積回路３２のゲートが開き、最短処
理周期が論理和回路３１に入力される。このため、処理
制御信号がどのような間隔で入力されるかに関わらず、
処理回路３０に対して連続処理回数分だけ連続してイネ
ーブル信号が入力される。
合には、第三の論理積回路３２のゲートが開き、最短処
理周期が論理和回路３１に入力される。このため、処理
制御信号がどのような間隔で入力されるかに関わらず、
処理回路３０に対して連続処理回数分だけ連続してイネ
ーブル信号が入力される。
【００２５】第二の比較回路２２の出力は、第一のカウ
ンタ１０により連続して処理を行った分を取り戻すため
に、その後の通常の処理を停止するように制御する。第
二の比較回路２２の出力がＨレベルの場合には、論理反
転回路３４によりＬレベルに反転されるので、第四の論
理積回路３３のゲートが閉じて、処理制御信号が出力さ
れないようになる。このため、連続的に行った処理回数
分だけ、処理制御信号が入力される間、処理回路３０に
はイネーブルが入力されないことになる。
ンタ１０により連続して処理を行った分を取り戻すため
に、その後の通常の処理を停止するように制御する。第
二の比較回路２２の出力がＨレベルの場合には、論理反
転回路３４によりＬレベルに反転されるので、第四の論
理積回路３３のゲートが閉じて、処理制御信号が出力さ
れないようになる。このため、連続的に行った処理回数
分だけ、処理制御信号が入力される間、処理回路３０に
はイネーブルが入力されないことになる。
【００２６】これらの動作のタイミングを図６にタイム
チャートとして示している。図６には、時間順に、連
続処理が行われている間に処理制御信号が入力されない
場合、連続処理が行われている間に処理制御信号が入
力される場合、第一のカウンタ１０及び第二のカウン
タ２０が”０”になる前に、再度連続処理要求が入力さ
れた場合を示している。連続処理要求がない場合の処理
回数は処理制御信号のＨレベルの個数であり、連続処理
を行って、まとめて処理した分を保証する動作を行った
場合の処理回数は、論理和回路３１の出力のＨレベルの
個数となる。それぞれの個数は等しくなっているので、
全体としての処理回数が保証されていることが判る。
チャートとして示している。図６には、時間順に、連
続処理が行われている間に処理制御信号が入力されない
場合、連続処理が行われている間に処理制御信号が入
力される場合、第一のカウンタ１０及び第二のカウン
タ２０が”０”になる前に、再度連続処理要求が入力さ
れた場合を示している。連続処理要求がない場合の処理
回数は処理制御信号のＨレベルの個数であり、連続処理
を行って、まとめて処理した分を保証する動作を行った
場合の処理回数は、論理和回路３１の出力のＨレベルの
個数となる。それぞれの個数は等しくなっているので、
全体としての処理回数が保証されていることが判る。
【００２７】次に、本発明の第二の実施形態を図２に示
す。この処理回数保証回路は、連続処理回数を連続処理
要求入力時に設定し、第一の論理積回路１１の出力がＨ
レベルの時に値をデクリメントする第一のカウンタ１０
と、第一のカウンタ１０の値が”０”より大きい場合に
はＨレベルを出力し、第一のカウンタ１０の値が”０”
の時はＬレベルを出力する第一の比較回路１２と、第一
の比較回路１２の出力結果と最短処理周期信号との論理
積を出力する第一の論理積回路１１と、連続処理回数を
連続処理要求入力時に設定し、第二の論理積回路２１の
出力がＨレベルの時に値をデクリメントする第二のカウ
ンタ２０と、第二のカウンタ２０の値が”０”より大き
い場合にはＨレベルを出力し、第二のカウンタ２０の値
が”０”の時はＬレベルを出力する第二の比較回路２２
と、第二の比較回路２２の出力結果と処理制御信号との
論理積を出力する第二の論理積回路２１と、予め決めら
れた一定期間内に別に決められた一定回数だけ処理する
ことを要求され、論理和回路３１の出力結果がＨレベル
の時だけ処理を行う処理回路３０と、第一の比較回路１
２の出力結果と最短処理周期信号との論理積を出力する
第三の論理積回路３２と、第二の比較回路２２の出力結
果を論理反転する論理反転回路３４と、この論理反転回
路３４と処理制御信号との論理積を出力する第四の論理
積回路３３と、第三の論理積回路３２の出力結果と第四
の論理積回路３３の出力結果とを論理和して処理回路３
０へ出力する論理和回路３１と、から構成される。
す。この処理回数保証回路は、連続処理回数を連続処理
要求入力時に設定し、第一の論理積回路１１の出力がＨ
レベルの時に値をデクリメントする第一のカウンタ１０
と、第一のカウンタ１０の値が”０”より大きい場合に
はＨレベルを出力し、第一のカウンタ１０の値が”０”
の時はＬレベルを出力する第一の比較回路１２と、第一
の比較回路１２の出力結果と最短処理周期信号との論理
積を出力する第一の論理積回路１１と、連続処理回数を
連続処理要求入力時に設定し、第二の論理積回路２１の
出力がＨレベルの時に値をデクリメントする第二のカウ
ンタ２０と、第二のカウンタ２０の値が”０”より大き
い場合にはＨレベルを出力し、第二のカウンタ２０の値
が”０”の時はＬレベルを出力する第二の比較回路２２
と、第二の比較回路２２の出力結果と処理制御信号との
論理積を出力する第二の論理積回路２１と、予め決めら
れた一定期間内に別に決められた一定回数だけ処理する
ことを要求され、論理和回路３１の出力結果がＨレベル
の時だけ処理を行う処理回路３０と、第一の比較回路１
２の出力結果と最短処理周期信号との論理積を出力する
第三の論理積回路３２と、第二の比較回路２２の出力結
果を論理反転する論理反転回路３４と、この論理反転回
路３４と処理制御信号との論理積を出力する第四の論理
積回路３３と、第三の論理積回路３２の出力結果と第四
の論理積回路３３の出力結果とを論理和して処理回路３
０へ出力する論理和回路３１と、から構成される。
【００２８】この第二の実施形態の基本的動作は、第一
の実施形態と同様であるので、異なる点のみを説明す
る。
の実施形態と同様であるので、異なる点のみを説明す
る。
【００２９】第一の実施形態に示されていた第一の演算
回路１３は、第一のカウンタ１０の値と連続処理回数を
加算するものであるので、第一のカウンタ１０の値が”
０”である場合にしか連続処理要求が入力されない場合
には、第一の演算回路１３が不要となり、連続処理回数
をそのまま第一のカウンタ１０のロード値として使用す
ることが可能となる。同様に、第二の演算回路２３は、
第二のカウンタ２０の値と連続処理回数を加算するもの
であるので、連続処理要求が入力されるときに、必ず第
二のカウンタ２０の値が”０”であるということがはっ
きりしていれば、第二の演算回路２３が不要となり、連
続処理回数をそのまま第二のカウンタ２０のロード値と
して使用することが可能となる。図２では、第一の演算
回路１３と第二の演算回路２３がどちらも不要である場
合について記述しているが、一方だけを削除することも
可能である。
回路１３は、第一のカウンタ１０の値と連続処理回数を
加算するものであるので、第一のカウンタ１０の値が”
０”である場合にしか連続処理要求が入力されない場合
には、第一の演算回路１３が不要となり、連続処理回数
をそのまま第一のカウンタ１０のロード値として使用す
ることが可能となる。同様に、第二の演算回路２３は、
第二のカウンタ２０の値と連続処理回数を加算するもの
であるので、連続処理要求が入力されるときに、必ず第
二のカウンタ２０の値が”０”であるということがはっ
きりしていれば、第二の演算回路２３が不要となり、連
続処理回数をそのまま第二のカウンタ２０のロード値と
して使用することが可能となる。図２では、第一の演算
回路１３と第二の演算回路２３がどちらも不要である場
合について記述しているが、一方だけを削除することも
可能である。
【００３０】動作は、第一のカウンタ１０又は第二のカ
ウンタ２０へのロード値が演算回路の出力を使用する
か、連続処理回数をそのまま使用するかの違いだけで、
タイミングとしては第一の実施形態と同じである。
ウンタ２０へのロード値が演算回路の出力を使用する
か、連続処理回数をそのまま使用するかの違いだけで、
タイミングとしては第一の実施形態と同じである。
【００３１】図３に本発明の第三の実施形態を示す。こ
の処理回数保証回路は、連続処理要求入力時に同時に入
力される連続処理回数と第一のカウンタ１０の値とを加
算し１減算する第一の演算回路１３と、第一の演算回路
１３の演算結果を連続処理要求入力時に設定し、第一の
論理積回路１１の出力がＨレベルの時に値をデクリメン
トする第一のカウンタ１０と、第一のカウンタ１０の値
が”０”より大きい場合にはＨレベルを出力し、第一の
カウンタ１０の値が”０”の時はＬレベルを出力する第
一の比較回路１２と、第一の比較回路１２の出力結果と
最短処理周期信号との論理積を出力する第一の論理積回
路１１と、連続処理要求入力時に同時に入力される連続
処理回数と第二のカウンタ２０の値とを加算し１減算す
る第二の演算回路２３と、第二の演算回路２３の演算結
果を連続処理要求入力時に設定し、第二の論理積回路２
１の出力がＨレベルの時に値をデクリメントする第二の
カウンタ２０と、第二のカウンタ２０の値が”０”より
大きい場合にはＨレベルを出力し、第二のカウンタ２０
の値が”０”の時はＬレベルを出力する第二の比較回路
２２と、第二の比較回路２２の出力結果と処理制御信号
との論理積を出力する第二の論理積回路２１と、予め決
められた一定期間内に別に決められた一定回数だけ処理
することを要求され、論理和回路３１の出力結果がＨレ
ベルの時だけ処理を行う処理回路３０と、第一の比較回
路１２の出力結果と最短処理周期信号との論理積を出力
する第三の論理積回路３２と、第二の比較回路２２の出
力結果を論理反転する論理反転回路３４と、論理反転回
路３４と処理制御信号との論理積を出力する第四の論理
積回路３３と、第三の論理積回路３２の出力結果と第四
の論理積回路３３の出力結果とを論理和して処理回路３
０へ出力する論理和回路３１と、から構成される。
の処理回数保証回路は、連続処理要求入力時に同時に入
力される連続処理回数と第一のカウンタ１０の値とを加
算し１減算する第一の演算回路１３と、第一の演算回路
１３の演算結果を連続処理要求入力時に設定し、第一の
論理積回路１１の出力がＨレベルの時に値をデクリメン
トする第一のカウンタ１０と、第一のカウンタ１０の値
が”０”より大きい場合にはＨレベルを出力し、第一の
カウンタ１０の値が”０”の時はＬレベルを出力する第
一の比較回路１２と、第一の比較回路１２の出力結果と
最短処理周期信号との論理積を出力する第一の論理積回
路１１と、連続処理要求入力時に同時に入力される連続
処理回数と第二のカウンタ２０の値とを加算し１減算す
る第二の演算回路２３と、第二の演算回路２３の演算結
果を連続処理要求入力時に設定し、第二の論理積回路２
１の出力がＨレベルの時に値をデクリメントする第二の
カウンタ２０と、第二のカウンタ２０の値が”０”より
大きい場合にはＨレベルを出力し、第二のカウンタ２０
の値が”０”の時はＬレベルを出力する第二の比較回路
２２と、第二の比較回路２２の出力結果と処理制御信号
との論理積を出力する第二の論理積回路２１と、予め決
められた一定期間内に別に決められた一定回数だけ処理
することを要求され、論理和回路３１の出力結果がＨレ
ベルの時だけ処理を行う処理回路３０と、第一の比較回
路１２の出力結果と最短処理周期信号との論理積を出力
する第三の論理積回路３２と、第二の比較回路２２の出
力結果を論理反転する論理反転回路３４と、論理反転回
路３４と処理制御信号との論理積を出力する第四の論理
積回路３３と、第三の論理積回路３２の出力結果と第四
の論理積回路３３の出力結果とを論理和して処理回路３
０へ出力する論理和回路３１と、から構成される。
【００３２】この第三の実施形態の基本的動作も第一の
実施形態と同様であるので、異なる点のみを説明する。
実施形態と同様であるので、異なる点のみを説明する。
【００３３】第一の実施形態では、図６で示されるよう
に第一のカウンタ１０、第二のカウンタ２０ともに、イ
ネーブルとロードのタイミングが異なっている場合の構
成であるが、第三の実施形態では、イネーブルとロード
のタイミングが一致している場合の構成を示している。
に第一のカウンタ１０、第二のカウンタ２０ともに、イ
ネーブルとロードのタイミングが異なっている場合の構
成であるが、第三の実施形態では、イネーブルとロード
のタイミングが一致している場合の構成を示している。
【００３４】一般的なカウンタではイネーブルとロード
が同時に指示された場合には、ロードを優先するように
なっている。従って、ロード値は正しく入力されるが、
同時に入力されていたイネーブルが無視されるので、合
わせ込みたい処理回数に対して結果がずれてしまう。こ
れを回避するために、第一の演算回路１３の演算を「カ
ウンタ１０の値＋連続処理回数−１」としている。無視
された１回分のイネーブルの処理を見越して、ロードす
る値を１減算したものとすることにより、処理回数が正
しくなるようにしている。
が同時に指示された場合には、ロードを優先するように
なっている。従って、ロード値は正しく入力されるが、
同時に入力されていたイネーブルが無視されるので、合
わせ込みたい処理回数に対して結果がずれてしまう。こ
れを回避するために、第一の演算回路１３の演算を「カ
ウンタ１０の値＋連続処理回数−１」としている。無視
された１回分のイネーブルの処理を見越して、ロードす
る値を１減算したものとすることにより、処理回数が正
しくなるようにしている。
【００３５】なお、イネーブルとロードが一致した場合
に、イネーブルを優先するようなカウンタでは、本回路
は正しく動作しない。
に、イネーブルを優先するようなカウンタでは、本回路
は正しく動作しない。
【００３６】また、図１〜図４には処理回路３０が記載
されているが、本発明の趣旨は、処理回路３０を「一定
期間内に一定回数だけ処理を実行するようにスケジュー
リングされた処理制御信号に従って処理を実行すること
を基本動作としながら、連続処理要求入力時には指定さ
れた回数だけ連続的に処理を実行させることを可能と
し、なおかつ連続処理を行った場合にも、予め決められ
た一定期間内に別に決められた一定回数だけ処理を実行
する」ように制御するための仕組み（回路）を提供する
ことにある。従って、処理回路３０は本発明に必要不可
欠な構成要素ではない。
されているが、本発明の趣旨は、処理回路３０を「一定
期間内に一定回数だけ処理を実行するようにスケジュー
リングされた処理制御信号に従って処理を実行すること
を基本動作としながら、連続処理要求入力時には指定さ
れた回数だけ連続的に処理を実行させることを可能と
し、なおかつ連続処理を行った場合にも、予め決められ
た一定期間内に別に決められた一定回数だけ処理を実行
する」ように制御するための仕組み（回路）を提供する
ことにある。従って、処理回路３０は本発明に必要不可
欠な構成要素ではない。
【００３７】
【発明の効果】本発明によれば、予め決められた一定期
間内に別に決められた一定回数の処理を行うように制御
（図中「処理制御」）されている処理回路に対して、前
記制御とは別に外部からの指示（図中「連続処理トリ
ガ」）により連続的に処理を行う必要がある場合にも、
予め決められた一定期間内に別に決められた一定回数の
処理を保証することが可能である。
間内に別に決められた一定回数の処理を行うように制御
（図中「処理制御」）されている処理回路に対して、前
記制御とは別に外部からの指示（図中「連続処理トリ
ガ」）により連続的に処理を行う必要がある場合にも、
予め決められた一定期間内に別に決められた一定回数の
処理を保証することが可能である。
【図１】本発明の第一の実施形態のブロック図である。
【図２】第二の実施形態のブロック図である。
【図３】第三の実施形態のブロック図である。
【図４】本発明の前提となる回路構成のブロック図であ
る。
る。
【図５】図１中の処理回路を動作させる処理制御信号の
タイミングを示すタイミングチャートである。
タイミングを示すタイミングチャートである。
【図６】図１に示した各回路の動作例を示すタイミング
チャートである。
チャートである。
１０ 第一のカウンタ １１ 第一の論理積回路 １２ 第一の比較回路 １３ 第一の演算回路 ２０ 第二のカウンタ ２１ 第二の論理積回路 ２２ 第二の比較回路 ２３ 第二の演算回路 ３０ 処理回路 ３１ 論理和回路 ３２ 第三の論理積回路 ３３ 第四の論理積回路 ３４ 論理反転回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/46
Claims (4)
- 【請求項１】予め決められた一定期間内に別に決められ
た一定回数だけ処理することを要求される処理回路のた
めの処理回数保証回路であって、与えられた連続処理回
数を外部からの最短処理周期信号の入力のつど第一のカ
ウンタでデクリメントして、その値が”０”になるまで
前記処理回路に連続してイネーブル信号を入力する連続
処理手段と、前記第一のカウンタの値が”０”になった
後、前記連続処理回数を前記最短処理周期信号の入力の
つど第二のカウンタでデクリメントして、その値が”
０”になるまで前記処理回路へのイネーブル信号の入力
を禁止する連続処理禁止手段と、からなることを特徴と
する処理回数保証回路。 - 【請求項２】連続処理要求入力時に同時に入力される連
続処理回数と第一のカウンタ１０の値とを加算する第一
の演算回路１３と、 第一の演算回路１３の演算結果を連続処理要求入力時に
設定し、第一の論理積回路１１の出力が一方のレベルの
時に値をデクリメントする第一のカウンタ１０と、 第一のカウンタ１０の値が”０”より大きい時と、第一
のカウンタ１０の値が”０”の時とで異なるレベルを出
力する第一の比較回路１２と、 第一の比較回路１２の出力結果と最短処理周期信号との
論理積を出力する第一の論理積回路１１と、 連続処理要求入力時に同時に入力される連続処理回数と
第二のカウンタ２０の値とを加算する第二の演算回路２
３と、 第二の演算回路２３の演算結果を連続処理要求入力時に
設定し、第二の論理積回路２１の出力が一方のレベルの
時に値をデクリメントする第二のカウンタ２０と、 第二のカウンタ２０の値が”０”より大きい時と、第二
のカウンタ２０の値が”０”の時とで異なるレベルを出
力する第二の比較回路２２と、 第二の比較回路２２の出力結果と処理制御信号との論理
積を出力する第二の論理積回路２１と、 予め決められた一定期間内に別に決められた一定回数だ
け処理することを要求され、論理和回路３１の出力結果
が一方のレベルの時だけ処理を行う処理回路３０と、 第一の比較回路１２の出力結果と最短処理周期信号との
論理積を出力する第三の論理積回路３２と、 第二の比較回路２２の出力結果を論理反転する論理反転
回路３４と、 論理反転回路３４と処理制御信号との論理積を出力する
第四の論理積回路３３と、 第三の論理積回路３２の出力結果と第四の論理積回路３
３の出力結果とを論理和して処理回路３０へ出力する論
理和回路３１と、からなることを特徴とする処理回数保
証回路。 - 【請求項３】連続処理回数を連続処理要求入力時に設定
し、第一の論理積回路１１の出力が一方のレベルの時に
値をデクリメントする第一のカウンタ１０と、 第一のカウンタ１０の値が”０”より大きい時と、第一
のカウンタ１０の値が”０”の時とで異なるレベルを出
力する第一の比較回路１２と、 第一の比較回路１２の出力結果と最短処理周期信号との
論理積を出力する第一の論理積回路１１と、 連続処理回数を連続処理要求入力時に設定し、第二の論
理積回路２１の出力が一方のレベルの時に値をデクリメ
ントする第二のカウンタ２０と、 第二のカウンタ２０の値が”０”より大きい時と、第二
のカウンタ２０の値が”０”の時とで異なるレベルを出
力する第二の比較回路２２と、 第二の比較回路２２の出力結果と処理制御信号との論理
積を出力する第二の論理積回路２１と、 予め決められた一定期間内に別に決められた一定回数だ
け処理することを要求され、論理和回路３１の出力結果
が一方のレベルの時だけ処理を行う処理回路３０と、 第一の比較回路１２の出力結果と最短処理周期信号との
論理積を出力する第三の論理積回路３２と、 第二の比較回路２２の出力結果を論理反転する論理反転
回路３４と、 この論理反転回路３４と処理制御信号との論理積を出力
する第四の論理積回路３３と、 第三の論理積回路３２の出力結果と第四の論理積回路３
３の出力結果とを論理和して処理回路３０へ出力する論
理和回路３１と、からなることを特徴とする処理回数保
証回路。 - 【請求項４】連続処理要求入力時に同時に入力される連
続処理回数と第一のカウンタ１０の値とを加算し１減算
する第一の演算回路１３と、 第一の演算回路１３の演算結果を連続処理要求入力時に
設定し、第一の論理積回路１１の出力が一方のレベルの
時に値をデクリメントする第一のカウンタ１０と、 第一のカウンタ１０の値が”０”より大きい時と、第一
のカウンタ１０の値が”０”の時とで異なるレベルを出
力する第一の比較回路１２と、 第一の比較回路１２の出力結果と最短処理周期信号との
論理積を出力する第一の論理積回路１１と、 連続処理要求入力時に同時に入力される連続処理回数と
第二のカウンタ２０の値とを加算し１減算する第二の演
算回路２３と、 第二の演算回路２３の演算結果を連続処理要求入力時に
設定し、第二の論理積回路２１の出力が一方のレベルの
時に値をデクリメントする第二のカウンタ２０と、 第二のカウンタ２０の値が”０”より大きい時と、第二
のカウンタ２０の値が”０”の時とで異なるレベルを出
力する第二の比較回路２２と、 第二の比較回路２２の出力結果と処理制御信号との論理
積を出力する第二の論理積回路２１と、 予め決められた一定期間内に別に決められた一定回数だ
け処理することを要求され、論理和回路３１の出力結果
が一方のレベルの時だけ処理を行う処理回路３０と、 第一の比較回路１２の出力結果と最短処理周期信号との
論理積を出力する第三の論理積回路３２と、 第二の比較回路２２の出力結果を論理反転する論理反転
回路３４と、 論理反転回路３４と処理制御信号との論理積を出力する
第四の論理積回路３３と、 第三の論理積回路３２の出力結果と第四の論理積回路３
３の出力結果とを論理和して処理回路３０へ出力する論
理和回路３１と、からなることを特徴とする処理回数保
証回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32251198A JP3149864B2 (ja) | 1998-11-12 | 1998-11-12 | 処理回数保証回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32251198A JP3149864B2 (ja) | 1998-11-12 | 1998-11-12 | 処理回数保証回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000148514A JP2000148514A (ja) | 2000-05-30 |
| JP3149864B2 true JP3149864B2 (ja) | 2001-03-26 |
Family
ID=18144482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32251198A Expired - Fee Related JP3149864B2 (ja) | 1998-11-12 | 1998-11-12 | 処理回数保証回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149864B2 (ja) |
-
1998
- 1998-11-12 JP JP32251198A patent/JP3149864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000148514A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0603996A2 (en) | Clock control apparatus | |
| JP3312648B2 (ja) | パルス信号発生装置及びパルス信号発生方法 | |
| JP3149864B2 (ja) | 処理回数保証回路 | |
| JP3099927B2 (ja) | マイクロコンピュータ | |
| US5611068A (en) | Apparatus and method for controlling pipelined data transfer scheme between stages employing shift register and associated addressing mechanism | |
| US6021460A (en) | Protect circuit of register | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP3225613B2 (ja) | マイクロコンピュータ | |
| KR960004062B1 (ko) | 이상데이타 쓰기 방지장치 및 방법 | |
| JPH0683985A (ja) | Ｐｗｍ信号出力機能付きシングルチップ・マイクロコンピュータ | |
| JPH07262002A (ja) | 論理回路 | |
| JP2583354B2 (ja) | データコンパレータ | |
| JP3905022B2 (ja) | クロック切替え装置 | |
| JP2557066B2 (ja) | 優先度制御回路 | |
| JPH0767288B2 (ja) | サイリスタ・インバ−タのゲ−トパルス制御装置 | |
| US5563814A (en) | Reduced circuitry implementation for coverting two equal values to non-equal values | |
| JP3215583B2 (ja) | 半導体集積回路 | |
| JPH04156649A (ja) | 割り込み制御回路 | |
| JPH04107792A (ja) | マイクロコンピュータ | |
| JPH01293449A (ja) | ウォッチドッグタイマ | |
| JPH1028383A (ja) | Ｐｗｍ信号生成装置 | |
| JPH0744399A (ja) | 割込制御回路 | |
| JPH03284017A (ja) | インバータのオンディレイ回路 | |
| JPH04143833A (ja) | マイクロコンピュータ用タイマ回路 | |
| JPH0675766A (ja) | デジタル信号処理プロセッサ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |