JP3203685B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP3203685B2
JP3203685B2 JP14109091A JP14109091A JP3203685B2 JP 3203685 B2 JP3203685 B2 JP 3203685B2 JP 14109091 A JP14109091 A JP 14109091A JP 14109091 A JP14109091 A JP 14109091A JP 3203685 B2 JP3203685 B2 JP 3203685B2
Authority
JP
Japan
Prior art keywords
bipolar transistor
forming
film
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14109091A
Other languages
English (en)
Other versions
JPH04338672A (ja
Inventor
浩之 三輪
孝行 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14109091A priority Critical patent/JP3203685B2/ja
Publication of JPH04338672A publication Critical patent/JPH04338672A/ja
Application granted granted Critical
Publication of JP3203685B2 publication Critical patent/JP3203685B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特にバーチカルバイポーラトランジスタとラテラル
バイポーラトランジスタを有するあるいはバーチカルバ
イポーラトランジスタとラテラルバイポーラトランジス
タとＭＩＳ型キャパシタを有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】ラテラルバイポーラトランジスタを有す
る半導体装置においては、ホットキャリアがＳｉ−Ｓｉ
Ｏ2界面に存在する水素分子の結合を切る際に発生する
界面準位等によってラテラルバイポーラトランジスタの
特性が劣化するのを防止するために、例えばＳｉＮを表
面保護膜を成すＳｉＯ2 膜上に形成することが有効であ
る。
【０００３】図７はそのような半導体装置の製造方法に
おける電極形成前の状態を示す断面図であり、同図にお
いて、ａは半導体基板を保護するシリコン酸化膜、ｂは
ＬＰＣＶＤにより形成したＳｉＮからなるラテラルバイ
ポーラトランジスタ特性安定化用絶縁膜、ｃは多結晶シ
リコン膜、ｄはＣＶＤにより形成したシリコン酸化膜、
ｅは電極取り出し用の窓開けをするためのレジストマス
クである。
【０００４】特性安定化用絶縁膜を有する半導体装置の
従来のものは、図７に示すように、ラテラルバイポーラ
トランジスタ特性安定化用絶縁膜ｂが略全面的に形成さ
れ、該ラテラルバイポーラトランジスタのエミッタ及び
コレクタの電極取り出し領域及びバーチカルバイポーラ
トランジスタのベース、エミッタ形成部分においてのみ
該膜ｂが選択的に除去されていた。従って、層間絶縁膜
はＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 の三層構造あるいはＳｉ
Ｏ2 ／ＳｉＮの二層構造を有する。
【０００５】
【発明が解決しようとする課題】ところで、従来におい
て、レジスト膜ｅをマスクとして絶縁膜をエッチングし
て各電極、即ち、ラテラルバイポーラトランジスタのベ
ース電極、コレクタ取り出し電極、エミッタ取り出し電
極、バーチカルバイポーラトランジスタのベース取り出
し電極、エミッタ取り出し電極、コレクタ電極を取り出
す場合、バーチカルバイポーラトランジスタのエミッタ
取り出し電極、ベース取り出し電極、ラテラルバイポー
ラトランジスタのエミッタ取り出し電極及びコレクタ取
り出し電極についてはその三層構造の絶縁膜の最上層た
るＳｉＯ2 膜ｄのみをエッチング除去すればよい。
【０００６】しかし、バーチカルバイポーラトランジス
タの半導体基板に接続するコレクタ電極及びラテラルバ
イポーラトランジスタの半導体基板に接続するベース電
極を取り出す場合には、三層構造の絶縁膜ｄ、ｂ、ａを
完全に除去して半導体基板表面を露出させなければなら
ない。このように、エッチングする層の構造が場所によ
って異なるような場合、エッチングは非常に難しく、良
好なエッチングができない場合が多くなり、不良率が高
くなる。というのは、電極取り出し領域のような微細領
域において多層膜の膜厚を正確にモニターすることがき
わめて困難であり、多層膜をエッチングするには膜厚の
バラツキを考慮してエッチング時間を長めに設定してお
くことが必要であるが、そのようにすると最上層のＳｉ
Ｏ2 膜ｄのみを除去する部分、即ち、バーチカルバイポ
ーラトランジスタのベース取り出し電極ｃ、エミッタ取
り出し電極ｃ、ラテラルバイポーラトランジスタのエミ
ッタ取り出し電極ｃ、コレクタ取り出し電極ｃにおいて
は非常に過剰なオーバーエッチングとなり、延いては多
結晶シリコン膜ｃの厚さが薄くなり、コンタクト抵抗の
増大、コンタクト不良の原因となるからである。
【０００７】本発明はこのような問題点を解決すべく為
されたものであり、その一つの目的は、特性安定化用絶
縁膜を設けて半導体基板の表面を保護する絶縁膜が多層
構造になっても電極取り出しのための選択的エッチング
を支障なく行うことができるようにすることにあり、他
の目的は、ラテラルバイポーラトランジスタ特性安定化
用絶縁膜形成及び該膜パターニング工程を有効に活かす
ことにある。
【０００８】
【課題を解決するための手段】請求項１の半導体装置
は、バーチカルバイポーラトランジスタとラテラルバイ
ポーラトランジスタを有する半導体装置において、半導
体基板の表面を覆う選択的に形成されたシリコン酸化膜
と、該シリコン酸化膜上に選択的に形成されて該シリコ
ン酸化膜とで多層絶縁膜を構成するシリコン窒化膜を有
し、上記ラテラルバイポーラトランジスタのベース領域
上には上記シリコン酸化膜と上記シリコン窒化膜からな
る上記多層絶縁膜を有し、上記シリコン窒化膜は、上記
ラテラルバイポーラトランジスタのベース電極及び上記
バーチカルバイポーラトランジスタのコレクタ電極とは
少なくとも接しないように選択的に形成されたことを特
徴とする。
【０００９】請求項２の半導体装置の製造方法は、半導
体基板に少なくともバーチカルバイポーラトランジスタ
とラテラルバイポーラトランジスタを有する半導体装置
の製造方法において、互いに分離された上記バーチカル
バイポーラトランジスタのコレクタ領域と上記ラテラル
バイポーラトランジスタのベース領域が表面部に形成さ
れた上記半導体基板上に全面的にシリコン酸化膜を形成
する工程と、上記シリコン酸化膜上にシリコン窒化膜を
形成する工程と、該シリコン窒化膜を、少なくとも上記
ラテラルバイポーラトランジスタのベース領域上にはそ
の一部を成しベース電極を取り出すベース電極取り出し
領域上を除き残存し、少なくとも上記バーチカルバイポ
ーラトランジスタのコレクタ領域のうちの一部を成しコ
レクタ電極を取り出すコレクタ電極取り出し領域上の部
分は残存しないように、選択的にエッチングする工程
と、上記シリコン窒化膜及び上記シリコン酸化膜をエッ
チングすることにより、上記バーチカルバイポーラトラ
ンジスタのベース形成用開口、上記ラテラルバイポーラ
トランジスタのエミッタ電極取り出し用開口及びコレク
タ電極取り出し用開口を形成する工程と、上記シリコン
窒化膜又は上記シリコン酸化膜上に、バーチカルバイポ
ーラトランジスタの上記ベース形成用開口、上記ラテラ
ルバイポーラトランジスタのエミッタ電極取り出し用開
口及びコレクタ電極取り出し用開口を通じて上記半導体
基板表面に接続され、且つ形成すべき上記バーチカルバ
イポーラトランジスタのベース領域、上記ラテラルバイ
ポーラトランジスタのコレクタ領域及びエミッタ領域と
同じ導電型の不純物を含有した第１の半導体膜を形成す
る工程と、該第１の半導体膜を選択的にエッチングする
ことにより上記バーチカルバイポーラトランジスタのベ
ース取り出し電極、上記ラテラルバイポーラトランジス
タのエミッタ取り出し電極及びコレクタ取り出し電極を
形成する工程と、全面に第２のシリコン酸化膜を形成す
る工程と、該第２のシリコン酸化膜及び上記第１の半導
体膜に、上記半導体基板を露出させる、上記バーチカル
バイポーラトランジスタのエミッタ形成用開口を形成す
る工程と、該エミッタ形成用開口の内周面にサイドウォ
ールを形成する工程と、上記第２のシリコン酸化膜上
に、上記バーチカルバイポーラトランジスタのエミッタ
領域と同じ導電型の不純物を含有し、内周面に上記バー
チカルバイポーラトランジスタのエミッタ形成用開口を
通じて上記半導体基板の表面に接続された第２の半導体
膜を形成する工程と、アニール処理により、上記半導体
基板の上記バーチカルバイポーラトランジスタのベース
形成用開口、上記ラテラルバイポーラトランジスタのエ
ミッタ電極取り出し用開口及びコレクタ電極取り出し用
開口を通じて上記第１の半導体膜と接する部分には、該
半導体膜に含まれた不純物と同一導電型の上記バーチカ
ルバイポーラトランジスタのベース領域、上記ラテラル
バイポーラトランジスタのエミッタ領域及びコレクタ領
域を、上記バーチカルバイポーラトランジスタのエミッ
タ形成用開口を通じて上記第２の半導体膜と接する部分
には、該半導体膜に含まれた不純物と同一導電型のバー
チカルバイポーラトランジスタのエミッタを形成する工
程と、を有することを特徴とする。
【００１０】請求項３の半導体装置は、少なくともバー
チカルバイポーラトランジスタとラテラルバイポーラト
ランジスタとＭＩＳ型キャパシタを有する半導体装置に
おいて、半導体基板の表面を覆う選択的に形成されたシ
リコン酸化膜と、該シリコン酸化膜より上の層として選
択的に形成され、部分的にシリコン酸化膜とで多層膜を
構成するシリコン窒化膜を有し、上記ＭＩＳ型キャパシ
タ上においては上記シリコン酸化膜がＭＩＳ開口を形成
するように選択的に除去され、上記シリコン窒化膜が上
記ＭＩＳ開口を通じて半導体基板表面に接して該ＭＩＳ
型キャパシタの誘電体を成すように形成され、上記ラテ
ラルバイポーラトランジスタのベース領域上には上記シ
リコン酸化膜と上記シリコン窒化膜からなる上記多層絶
縁膜を有し、上記シリコン窒化膜は、ラテラルバイポー
ラトランジスタのベース電極及び上記バーチカルバイポ
ーラトランジスタのコレクタ電極とは少なくとも接しな
いように形成されてなることを特徴とする。
【００１１】請求項４の半導体装置の製造方法は、半導
体基板に少なくともバーチカルバイポーラトランジスタ
とラテラルバイポーラトランジスタとＭＩＳ型キャパシ
タを有する半導体装置の製造方法において、互いに分離
された上記バーチカルバイポーラトランジスタのコレク
タ領域と上記ラテラルバイポーラトランジスタのベース
領域と上記ＭＩＳ型キャパシタの一方の電極を成す半導
体領域が表面部に形成された上記半導体基板上に全面的
にシリコン酸化膜を形成する工程と、該シリコン酸化膜
の選択的エッチングにより、上記ＭＩＳ型キャパシタの
後に形成される誘電体を上記半導体基板表面に接触させ
るためのＭＩＳ開口を形成する工程と、上記シリコン酸
化膜上にシリコン窒化膜を、上記ＭＩＳ開口と対応する
部分においては該ＭＩＳ開口を通じて上記半導体基板と
接して上記ＭＩＳ型キャパシタの誘電体を成すように全
面的に形成する工程と、上記シリコン窒化膜を、少なく
とも上記ラテラルバイポーラトランジスタのベース領域
上にはその一部を成しベース電極を取り出すベース電極
取り出し領域上を除き残存し、更に上記ＭＩＳ開口を通
じて上記半導体基板表面と接する部分には上記誘電体と
して残存し、少なくとも上記バーチカルバイポーラトラ
ンジスタのコレクタ領域のうちの一部を成しコレクタ電
極を取り出すコレクタ電極取り出し領域上の部分は残存
しないように、選択的にエッチングする工程と、上記シ
リコン窒化膜及び上記シリコン酸化膜をエッチングする
ことにより、上記バーチカルバイポーラトランジスタの
ベース形成用開口、上記ラテラルバイポーラトランジス
タのエミッタ電極取り出し用開口及びコレクタ電極取り
出し用開口を形成する工程と、上記シリコン窒化膜又は
上記シリコン酸化膜上に、バーチカルバイポーラトラン
ジスタの上記ベース形成用開口、上記ラテラルバイポー
ラトランジスタのエミッタ電極取り出し用開口及びコレ
クタ電極取り出し用開口を通じて上記半導体基板表面に
接続され、且つ形成すべき上記バーチカルバイポーラト
ランジスタのベース領域、上記ラテラルバイポーラトラ
ンジスタのコレクタ領域及びエミッタ領域と同じ導電型
の不純物を含有した第１の半導体膜を形成する工程と、
該第１の半導体膜を選択的にエッチングすることにより
上記バーチカルバイポーラトランジスタのベース取り出
し電極、上記ラテラルバイポーラトランジスタのエミッ
タ取り出し電極、コレクタ取り出し電極及び上記ＭＩＳ
型キャパシタの他方の電極を形成する工程と、全面に第
２のシリコン酸化膜を形成する工程と、該第２のシリコ
ン酸化膜及び上記第１の半導体膜に、上記半導体基板を
露出させる、上記バーチカルバイポーラトランジスタの
エミッタ形成用開口を形成する工程と、該エミッタ形成
用開口の内周面にサイドウォールを形成する工程と、上
記第２のシリコン酸化膜上に、上記バーチカルバイポー
ラトランジスタのエミッタ領域と同じ導電型の不純物を
含有し、内周面に上記バーチカルバイポーラトランジス
タのエミッタ形成用開口を通じて上記半導体基板の表面
に接続された第２の半導体膜を形成する工程と、アニー
ル処理により、上記半導体基板の上記バーチカルバイポ
ーラトランジスタのベース形成用開口、上記ラテラルバ
イポーラトランジスタのエミッタ電極取り出し用開口及
びコレクタ電極取り出し用開口を通じて上記第１の半導
体膜と接する部分には、該半導体膜に含まれた不純物と
同一導電型の上記バーチカルバイポーラトランジスタの
ベース領域、上記ラテラルバイポーラトランジスタのエ
ミッタ領域及びコレクタ領域を、上記バーチカルバイポ
ーラトランジスタのエミッタ形成用開口を通じて上記第
２の半導体膜と接する部分には、該半導体膜に含まれた
不純物と同一導電型のバーチカルバイポーラトランジス
タのエミッタを形成する工程と、を有することを特徴と
する。
【００１２】
【実施例】以下、本発明半導体装置の製造方法を図示実
施例に従って詳細に説明する。図１乃至図５は本発明半
導体装置の製造方法の一つの実施例を工程順に示す断面
図である。 （１）ｐ型半導体基板１にｎ+ 型埋込層２を形成し、ｎ
型エピタキシャル層３を形成し、該層３を選択的に酸化
することにより選択酸化膜４を形成する。
【００１３】次に、選択酸化膜４下にｐ+ 型アイソレー
ション層５を形成し、エピタキシャル層３にｎ+ 型プラ
グイン領域６を形成し、エピタキシャル層３表面上にＳ
ｉＯ2 膜（シリコン酸化膜）７を形成し、該膜７のＭＩ
Ｓ型キャパシタを形成すべき部分にＭＩＳ開口８を形成
し、その後、表面にＬＰＣＶＤによりラテラルバイポー
ラトランジスタ特性安定化用のＳｉＮ膜（シリコン窒化
膜）９を形成する。ＳｉＮ膜９を形成するのは、トラン
ジスタの重要な特性を大きく左右するベースが全面的に
露出する構造を有するラテラルバイポーラトランジスタ
のそのベース表面部へＨやＯＨ等が侵入することを防止
するためである。
【００１４】即ち、コレクタ・エミッタ間の逆バイアス
により発生するホットキャリアがベースとＳｉＯ2膜と
の界面に飛び込むと、界面準位が生じてベース電流が増
大し、電流増幅率の低下等、特性低下が生じるという現
象が生じるが、この現象はその界面に侵入するＨやＯＨ
の量が多くなる程激しくなる。そして、基板表面を覆う
ＳｉＯ2膜７はそのＨやＯＨの侵入を有効に阻み得ない
が、ＳｉＯ2膜よりも膜質が緻密なＳｉＮ膜９はＨやＯ
Ｈの侵入を有効に阻み得る。そこで、ラテラルバイポー
ラトランジスタの特性の安定化を図るためにＳｉＮ膜９
を形成するのである。図１は該特性安定化用のＳｉＮ膜
９形成後の状態を示す。
【００１５】（２）次に、上記ラテラルバイポーラトラ
ンジスタ特性安定化用のＳｉＮ膜９を選択的にエッチン
グする。このエッチングは、該ＳｉＮ膜９がラテラルバ
イポーラトランジスタのベース領域上とＭＩＳ型キャパ
シタ領域上にのみ残存するように行う。何故このエッチ
ングを行うかといえば、上述したように、ＳｉＮ膜９は
ラテラルバイポーラトランジスタの特性安定化のために
有効なのでラテラルバイポーラトランジスタのベース領
域上に存在させることは必要であるが、それ以外の部分
では必要ではなく、逆って前述のとおり電極取り出し用
窓開部の形成に支障をきたすからである。この工程を有
することが本半導体装置の製造方法の特徴である。
【００１６】但し、ラテラルバイポーラトランジスタ特
性安定化用のＳｉＮ膜９をＭＩＳ型キャパシタの誘電体
膜としても利用するためＭＩＳ型キャパシタにも残存さ
せるようにする。９ａはそのＭＩＳ型キャパシタの誘電
体膜を示す。その後、アクティブウィンドウ形成用のレ
ジスト膜１０を選択的に形成する。図２はレジスト膜１
０形成後の状態を示す。
【００１７】（３）次に、レジスト膜１０をマスクとし
てＳｉＯ2 膜７を、あるいはＳｉＯ2膜７とＳｉＮ膜９
の二層膜をエッチングしてアクティブウィンドウ１１を
形成し、その後、多結晶シリコン膜１２をＣＶＤにより
形成し、該多結晶シリコン膜１２にホウ素Ｂをイオン打
込みし、該多結晶シリコン膜１２を選択的にエッチング
することによりパターニングする。その後、ＳｉＯ2 膜
（第２のシリコン酸化膜）１３を形成する。図３は該Ｓ
ｉＯ2 膜１３形成後の状態を示す。
【００１８】（４）次に、上記ＳｉＯ2 膜１３にバーチ
カルバイポーラトランジスタのエミッタ形成用の開口１
４を形成し、該開口１４の内周面にサイドウォール１５
を形成し、その後、エミッタ形成用多結晶シリコン膜１
６を形成し、該多結晶シリコン膜１６にｎ型不純物をド
ープし、しかる後、アニール処理によりバーチカルバイ
ポーラトランジスタのベース１７、ラテラルバイポーラ
トランジスタのエミッタ１８、コレクタ１９及びバーチ
カルバイポーラトランジスタのエミッタ２０を形成す
る。その後、多結晶シリコン膜１６をパターニングす
る。図４は多結晶シリコン膜１６パターニング後の状態
を示す。 （５）次に、ＳｉＯ2 膜１３を、あるいはＳｉＯ2 膜１
３、７を選択的にエッチングすることにより各電極取り
出し領域に開口を形成し、その後、例えばアルミニウム
からなる電極２１を形成する。図５は電極２１形成後の
状態を示す。
【００１９】ところで、このＳｉＯ2 膜１３、７に対す
るエッチングはオーバーエッチングの虞れを伴うことな
く行うことができる。この点について説明すると次のと
おりである。即ち、ラテラルバイポーラトランジスタ特
性安定化用のＳｉＮ膜９を全面的に形成すると該特性安
定化用のＳｉＮ膜９によってラテラルバイポーラトラン
ジスタの特性が安定化するが、該特性安定化用のＳｉＮ
膜９を略全面的に形成したままにして電極形成用窓開け
をすると、バーチカルバイポーラトランジスタのベース
電極、エミッタ電極、ラテラルバイポーラトランジスタ
のコレクタ電極、エミッタ電極については絶縁膜の最上
層を成すＳｉＯ2 膜のみを除去すればよいが、それ以外
の電極、即ち、ラテラルバイポーラトランジスタのベー
ス電極、バーチカルバイポーラトランジスタのコレクタ
電極についてはＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 を全部除去
しなければならなかった。
【００２０】しかるに、本半導体装置の製造方法におい
ては、ラテラルバイポーラトランジスタ特性安定化用の
ＳｉＮ膜９形成後、該ＳｉＮ膜９の不要部分を除去する
ので、その後に形成されるＳｉＯ2膜１３に対してバー
チカルバイポーラトランジスタのコレクタ電極取り出し
及びラテラルバイポーラトランジスタのベース電極取り
出し用の窓開けをする際に特性安定化用のＳｉＮ膜９を
除去することは必要ではなくなり、過剰なオーバーエッ
チングの虞れを伴うことなく上記窓開けのためのエッチ
ングすることができる。
【００２１】また、ラテラルバイポーラトランジスタ特
性安定化用のＳｉＮ膜を形成し、それを選択的にエッチ
ングして不要部分を除去することは、単にラテラルバイ
ポーラトランジスタの特性安定化と、絶縁膜に形成する
電極取り出し用窓開けの円滑化に寄与するだけでなく、
ＭＩＳ型キャパシタの誘電体膜の形成にも役立ち、工程
が徒らに増加するということもない。というのは、特性
安定化用のＳｉＮ膜９はＭＩＳ型キャパシタにおいては
誘電体膜として用いるからである。
【００２２】そして、ＭＩＳ型キャパシタは、ＥＣＬゲ
ートの高速化、低消費電力化を図るアクティブプルダウ
ン回路の容量素子として用いることができる。図６はそ
のようなアクティブプルダウン回路の一例を示す（日経
エレクトロニクス１９８９年２月６日号）。この回路に
おいては、入力トランジスタＱ1 のベースに入力された
信号が低レベルから高レベルにレベルアップした場合に
は、普通のＥＣＬと同様に出力がプルアップされる。即
ち、トランジスタＱ1 が導通しエミッタフォロアがオン
状態になる。
【００２３】次に、トランジスタＱ1 のベースに入力さ
れた信号が高レベルから低レベルにレベルダウンしたと
きは、トランジスタＱ1 がターンオフしてアクティブプ
ルダウントランジスタＱ5 のベースが容量素子Ｃｃを通
じてハイスピードで充電され、該トランジスタＱ5 が導
通する。その結果、このトランジスタＱ5 を通じて出力
側が放電され、出力側がプルダウンする。
【００２４】このような高速化を目的とする回路に不可
欠なスピードアップ用容量素子Ｃｃは、ＭＩＳ型キャパ
シタにより形成すれば狭占有面積で形成できる。そし
て、このＭＩＳ型キャパシタは、特性安定化用のＳｉＮ
膜９形成後、該ＳｉＮ膜９の不要部分を除去する過程で
誘電体膜９ａを形成することにより特別に工程を増すこ
となく形成できる。従って、高速化を目的とするＥＣＬ
ゲートを有する半導体装置においては特性安定化用のＳ
ｉＮ膜９形成後にそれを除去する工程を設けることは何
等工程の無駄につながらない。
【００２５】尚、本実施例においては、ラテラルバイポ
ーラトランジスタ特性安定化用絶縁膜であるＳｉＮ膜９
の選択的エッチング［工程（２）参照］によりラテラル
バイポーラトランジスタのベース領域上の部分及びＭＩ
Ｓ型キャパシタの部分のみが残存するようにしていた。
しかし、この選択的エッチングによりラテラルバイポー
ラトランジスタ特性安定化用ＳｉＮ膜９のバーチカルバ
イポーラトランジスタのコレクタ電極取り出し領域、ラ
テラルバイポーラトランジスタのベース電極取り出し領
域及びＭＩＳ型キャパシタの半導体基板側電極取り出し
領域さえ除去すれば良く、それ以外の部分は必ずしも除
去することは必要ではない。逆って残存させることによ
り寄生容量の低減に役立つことになる。
【００２６】
【発明の効果】請求項１の半導体装置は、半導体基板に
少なくともバーチカルバイポーラトランジスタとラテラ
ルバイポーラトランジスタを有する半導体装置におい
て、上記半導体基板の表面を覆う選択的に形成されたシ
リコン酸化膜と、該シリコン酸化膜上に選択的に形成さ
れて該シリコン酸化膜とで多層絶縁膜を構成するシリコ
ン窒化膜を有し、上記ラテラルバイポーラトランジスタ
のベース領域上には上記シリコン酸化膜と上記シリコン
窒化膜からなる上記多層絶縁膜を有し、上記シリコン窒
化膜は、ラテラルバイポーラトランジスタのベース電極
及び上記バーチカルバイポーラトランジスタのコレクタ
電極とは少なくとも接しないように選択的に形成されて
なることを特徴とする。
【００２７】従って、請求項１の半導体装置の製造方法
によれば、特性安定化用絶縁膜であるシリコン窒化膜
が、ラテラルバイポーラトランジスタのベース領域上に
存在しているので、該ラテラルバイポーラトランジスタ
の特性を安定化することができ、そして、該ラテラルバ
イポーラトランジスタのベース電極取り出し領域とバー
チカルバイポーラトランジスタのコレクタ電極取り出し
領域には該シリコン窒化膜が接しないように除去されて
いるので、電極取り出しのための選択的エッチングが支
障なく行われ得るようにすることができる。
【００２８】請求項２の半導体装置の製造方法は、半導
体基板に少なくともバーチカルバイポーラトランジスタ
とラテラルバイポーラトランジスタを有する半導体装置
の製造方法において、互いに分離された上記バーチカル
バイポーラトランジスタのコレクタ領域と上記ラテラル
バイポーラトランジスタのベース領域が表面部に形成さ
れた上記半導体基板上に全面的にシリコン酸化膜を形成
する工程と、上記シリコン酸化膜上にシリコン窒化膜を
形成する工程と、該シリコン窒化膜を、少なくとも上記
ラテラルバイポーラトランジスタのベース領域上にはそ
の一部を成しベース電極を取り出すベース電極取り出し
領域上を除き残存し、少なくとも上記バーチカルバイポ
ーラトランジスタのコレクタ領域のうちの一部を成しコ
レクタ電極を取り出すコレクタ電極取り出し領域上の部
分は残存しないように、選択的にエッチングする工程
と、上記シリコン窒化膜及び上記シリコン酸化膜をエッ
チングすることにより、上記バーチカルバイポーラトラ
ンジスタのベース形成用開口、上記ラテラルバイポーラ
トランジスタのエミッタ電極取り出し用開口及びコレク
タ電極取り出し用開口を形成する工程と、上記シリコン
窒化膜又は上記シリコン酸化膜上に、バーチカルバイポ
ーラトランジスタの上記ベース形成用開口、上記ラテラ
ルバイポーラトランジスタのエミッタ電極取り出し用開
口及びコレクタ電極取り出し用開口を通じて上記半導体
基板表面に接続され、且つ形成すべき上記バーチカルバ
イポーラトランジスタのベース領域、上記ラテラルバイ
ポーラトランジスタのコレクタ領域及びエミッタ領域と
同じ導電型の不純物を含有した第１の半導体膜を形成す
る工程と、該第１の半導体膜を選択的にエッチングする
ことにより上記バーチカルバイポーラトランジスタのベ
ース取り出し電極、上記ラテラルバイポーラトランジス
タのエミッタ取り出し電極及びコレクタ取り出し電極を
形成する工程と、全面に第２のシリコン酸化膜を形成す
る工程と、該第２のシリコン酸化膜及び上記第１の半導
体膜に、上記半導体基板を露出させる、上記バーチカル
バイポーラトランジスタのエミッタ形成用開口を形成す
る工程と、該エミッタ形成用開口の内周面にサイドウォ
ールを形成する工程と、上記第２のシリコン酸化膜上
に、上記バーチカルバイポーラトランジスタのエミッタ
領域と同じ導電型の不純物を含有し、内周面に上記バー
チカルバイポーラトランジスタのエミッタ形成用開口を
通じて上記半導体基板の表面に接続された第２の半導体
膜を形成する工程と、アニール処理により、上記半導体
基板の上記バーチカルバイポーラトランジスタのベース
形成用開口、上記ラテラルバイポーラトランジスタのエ
ミッタ電極取り出し用開口及びコレクタ電極取り出し用
開口を通じて上記第１の半導体膜と接する部分には、該
半導体膜に含まれた不純物と同一導電型の上記バーチカ
ルバイポーラトランジスタのベース領域、上記ラテラル
バイポーラトランジスタのエミッタ領域及びコレクタ領
域を、上記バーチカルバイポーラトランジスタのエミッ
タ形成用開口を通じて上記第２の半導体膜と接する部分
には、該半導体膜に含まれた不純物と同一導電型のバー
チカルバイポーラトランジスタのエミッタを形成する工
程と、を有することを特徴とする。
【００２９】従って、請求項２の半導体装置の製造方法
によれば、特性安定化用絶縁膜であるシリコン窒化膜
が、ラテラルバイポーラトランジスタのベース領域上に
存在させることができるので、該ラテラルバイポーラト
ランジスタの特性を安定化することができ。そして、該
ラテラルバイポーラトランジスタのベース電極とバーチ
カルバイポーラトランジスタのコレクタ電極には該シリ
コン窒化膜が接しないように該シリコン窒化膜を除去す
るので、電極取り出しのための選択的エッチングを支障
なく行うようにすることができる。
【００３０】請求項３の半導体装置は、半導体基板に、
少なくともバーチカルバイポーラトランジスタとラテラ
ルバイポーラトランジスタとＭＩＳ型キャパシタを有す
る半導体装置において、上記半導体基板の表面を覆う選
択的に形成されたシリコン酸化膜と、該シリコン酸化膜
より上の層として選択的に形成され、部分的にシリコン
酸化膜とで多層膜を構成するシリコン窒化膜を有し、上
記ＭＩＳ型キャパシタ上においては上記シリコン酸化膜
がＭＩＳ開口を形成するように選択的に除去され、上記
シリコン窒化膜が上記ＭＩＳ開口を通じて半導体基板表
面に接して該ＭＩＳ型キャパシタの誘電体を成すように
形成され、上記ラテラルバイポーラトランジスタのベー
ス領域上には上記シリコン酸化膜と上記シリコン窒化膜
からなる上記多層絶縁膜を有し、上記シリコン窒化膜
は、ラテラルバイポーラトランジスタのベース電極及び
上記バーチカルバイポーラトランジスタのコレクタ電極
とは少なくとも接しないように選択的に形成されてなる
ことを特徴とする。
【００３１】請求項３の半導体装置によれば、特性安定
化用絶縁膜であるシリコン窒化膜をＭＩＳ型キャパシタ
の誘電体膜としても用いるので、特別の工程を設けるこ
となく請求項１の半導体装置にＭＩＳ型キャパシタを付
加した半導体装置を得ることができる。
【００３２】請求項４の半導体装置の製造方法は、半導
体基板に少なくともバーチカルバイポーラトランジスタ
とラテラルバイポーラトランジスタとＭＩＳ型キャパシ
タを有する半導体装置の製造方法において、互いに分離
された上記バーチカルバイポーラトランジスタのコレク
タ領域と上記ラテラルバイポーラトランジスタのベース
領域と上記ＭＩＳ型キャパシタの一方の電極を成す半導
体領域が表面部に形成された上記半導体基板上に全面的
にシリコン酸化膜を形成する工程と、該シリコン酸化膜
の選択的エッチングにより、上記ＭＩＳ型キャパシタの
後に形成される誘電体を上記半導体基板表面に接触させ
るためのＭＩＳ開口を形成する工程と、上記シリコン酸
化膜上にシリコン窒化膜を、上記ＭＩＳ開口と対応する
部分においては該ＭＩＳ開口を通じて上記半導体基板と
接して上記ＭＩＳ型キャパシタの誘電体を成すように全
面的に形成する工程と、上記シリコン窒化膜を、少なく
とも上記ラテラルバイポーラトランジスタのベース領域
上にはその一部を成しベース電極を取り出すベース電極
取り出し領域上を除き残存し、更に上記ＭＩＳ開口を通
じて上記半導体基板表面と接する部分には上記誘電体と
して残存し、少なくとも上記バーチカルバイポーラトラ
ンジスタのコレクタ領域のうちの一部を成しコレクタ電
極を取り出すコレクタ電極取り出し領域上の部分は残存
しないように、選択的にエッチングする工程と、上記シ
リコン窒化膜及び上記シリコン酸化膜をエッチングする
ことにより、上記バーチカルバイポーラトランジスタの
ベース形成用開口、上記ラテラルバイポーラトランジス
タのエミッタ電極取り出し用開口及びコレクタ電極取り
出し用開口を形成する工程と、上記シリコン窒化膜又は
上記シリコン酸化膜上に、バーチカルバイポーラトラン
ジスタの上記ベース形成用開口、上記ラテラルバイポー
ラトランジスタのエミッタ電極取り出し用開口及びコレ
クタ電極取り出し用開口を通じて上記半導体基板表面に
接続され、且つ形成すべき上記バーチカルバイポーラト
ランジスタのベース領域、上記ラテラルバイポーラトラ
ンジスタのコレクタ領域及びエミッタ領域と同じ導電型
の不純物を含有した第１の半導体膜を形成する工程と、
該第１の半導体膜を選択的にエッチングすることにより
上記バーチカルバイポーラトランジスタのベース取り出
し電極、上記ラテラルバイポーラトランジスタのエミッ
タ取り出し電極、コレクタ取り出し電極及び上記ＭＩＳ
型キャパシタの他方の電極を形成する工程と、全面に第
２のシリコン酸化膜を形成する工程と、該第２のシリコ
ン酸化膜及び上記第１の半導体膜に、上記半導体基板を
露出させる、上記バーチカルバイポーラトランジスタの
エミッタ形成用開口を形成する工程と、該エミッタ形成
用開口の内周面にサイドウォールを形成する工程と、上
記第２のシリコン酸化膜上に、上記バーチカルバイポー
ラトランジスタのエミッタ領域と同じ導電型の不純物を
含有し、内周面に上記バーチカルバイポーラトランジス
タのエミッタ形成用開口を通じて上記半導体基板の表面
に接続された第２の半導体膜を形成する工程と、アニー
ル処理により、上記半導体基板の上記バーチカルバイポ
ーラトランジスタのベース形成用開口、上記ラテラルバ
イポーラトランジスタのエミッタ電極取り出し用開口及
びコレクタ電極取り出し用開口を通じて上記第１の半導
体膜と接する部分には、該半導体膜に含まれた不純物と
同一導電型の上記バーチカルバイポーラトランジスタの
ベース領域、上記ラテラルバイポーラトランジスタのエ
ミッタ領域及びコレクタ領域を、上記バーチカルバイポ
ーラトランジスタのエミッタ形成用開口を通じて上記第
２の半導体膜と接する部分には、該半導体膜に含まれた
不純物と同一導電型のバーチカルバイポーラトランジス
タのエミッタを形成する工程と、を有することを特徴と
する。
【００３３】従って、請求項４の半導体装置の製造方法
によれば、特性安定化用絶縁膜であるＳｉＮ膜をパター
ニングすることによりＭＩＳ型キャパシタの誘電体膜と
して用いるので、特別の工程を設けることなく請求項１
の半導体装置にＭＩＳ型キャパシタを付加した半導体装
置を得ることができる。
【図面の簡単な説明】
【図１】本発明半導体装置の製造方法の一つの実施例の
第１の工程を示す断面図である。
【図２】同じく第２の工程を示す断面図である。
【図３】同じく第３の工程を示す断面図である。
【図４】同じく第４の工程を示す断面図である。
【図５】同じく第５の工程を示す断面図である。
【図６】ＥＣＬ回路のアクティブプルダウン回路の回路
図である。
【図７】従来例を説明する断面図である。
【符号の説明】 ９ ラテラルバイポーラトランジスタ特性安定化用絶縁
膜 ９ａ 誘電体膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/082 H01L 27/06 H01L 29/72

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板に少なくともバーチカルバイ
    ポーラトランジスタとラテラルバイポーラトランジスタ
    を有する半導体装置において、 上記半導体基板の表面を覆う選択的に形成されたシリコ
    ン酸化膜と、該シリコン酸化膜上に選択的に形成されて
    該シリコン酸化膜とで多層絶縁膜を構成するシリコン窒
    化膜を有し、 上記ラテラルバイポーラトランジスタのベース領域上に
    は少なくとも上記シリコン酸化膜と上記シリコン窒化膜
    からなる上記多層絶縁膜を有し、 上記シリコン窒化膜は、ラテラルバイポーラトランジス
    タのベース電極及び上記バーチカルバイポーラトランジ
    スタのコレクタ電極とは少なくとも接しないように形成
    されてなる ことを特徴とする半導体装置。
  2. 【請求項２】半導体基板に少なくともバーチカルバイポ
    ーラトランジスタとラテラルバイポーラトランジスタを
    有する半導体装置の製造方法において、互いに分離された上記バーチカルバイポーラトランジス
    タのコレクタ領域と上記ラテラルバイポーラトランジス
    タのベース領域が表面部に形成された 上記半導体基板上
    に全面的にシリコン酸化膜を形成する工程と、 上記シリコン酸化膜上にシリコン窒化膜を形成する工程
    と、 上記シリコン窒化膜を、少なくとも上記ラテラルバイポ
    ーラトランジスタのベース領域上にはその一部を成しベ
    ース電極を取り出すベース電極取り出し領域上を除き残
    存し、少なくとも上記バーチカルバイポーラトランジス
    タのコレクタ領域のうちの一部を成しコレクタ電極を取
    り出すコレクタ電極取り出し領域上の部分は残存しない
    ように、選択的にエッチングする工程と、 上記シリコン窒化膜及び上記シリコン酸化膜をエッチン
    グすることにより、上記バーチカルバイポーラトランジ
    スタのベース形成用開口、上記ラテラルバイポーラトラ
    ンジスタのエミッタ電極取り出し用開口及びコレクタ電
    極取り出し用開口を形成する工程と、 上記シリコン窒化膜又は上記シリコン酸化膜上に、バー
    チカルバイポーラトランジスタの上記ベース形成用開
    口、上記ラテラルバイポーラトランジスタのエミッタ電
    極取り出し用開口及びコレクタ電極取り出し用開口を通
    じて上記半導体基板表面に接続され、且つ形成すべき上
    記バーチカルバイポーラトランジスタのベース領域、上
    記ラテラルバイポーラトランジスタのコレクタ領域及び
    エミッタ領域と同じ導電型の不純物を含有した第１の半
    導体膜を形成する工程と、上記第１の半導体膜を選択的にエッチングすることによ
    り上記バーチカルバイポーラトランジスタのベース取り
    出し電極、上記ラテラルバイポーラトランジスタのエミ
    ッタ取り出し電極及びコレクタ取り出し電極を形成する
    工程と、 全面に第２のシリコン酸化膜を形成する工程と、上記第２のシリコン酸化膜及び上記第１の半導体膜に、
    上記半導体基板を露出させる、上記バーチカルバイポー
    ラトランジスタのエミッタ形成用開口を形成する工程
    と、 上記エミッタ形成用開口の内周面にサイドウォールを形
    成する工程と、 上記第２のシリコン酸化膜上に、上記バーチカルバイポ
    ーラトランジスタのエミッタ領域と同じ導電型の不純物
    を含有し、内周面に上記バーチカルバイポーラトランジ
    スタのエミッタ形成用開口を通じて上記半導体基板の表
    面に接続された第２の半導体膜を形成する工程と、 アニール処理により、上記半導体基板の上記バーチカル
    バイポーラトランジスタのベース形成用開口、上記ラテ
    ラルバイポーラトランジスタのエミッタ電極取り出し用
    開口及びコレクタ電極取り出し用開口を通じて上記第１
    の半導体膜と接する部分には、該半導体膜に含まれた不
    純物と同一導電型の上記バーチカルバイポーラトランジ
    スタのベース領域、上記ラテラルバイポーラトランジス
    タのエミッタ領域及びコレクタ領域を、上記バーチカル
    バイポーラトランジスタのエミッタ形成用開口を通じて
    上記第２の半導体膜と接する部分には、該半導体膜に含
    まれた不純物と同一導電型のバーチカルバイポーラトラ
    ンジスタのエミッタを形成する工程と、 を有することを特徴とする半導体装置の製造方法。
  3. 【請求項３】半導体基板に、少なくともバーチカルバイ
    ポーラトランジスタとラテラルバイポーラトランジスタ
    とＭＩＳ型キャパシタを有する半導体装置において、 上記半導体基板の表面を覆う選択的に形成されたシリコ
    ン酸化膜と、該シリコン酸化膜より上の層として選択的
    に形成され、部分的にシリコン酸化膜とで多層膜を構成
    するシリコン窒化膜を有し、 上記ＭＩＳ型キャパシタ上においては上記シリコン酸化
    膜がＭＩＳ開口を形成するように選択的に除去され、上
    記シリコン窒化膜が上記ＭＩＳ開口を通じて半導体基板
    表面に接して該ＭＩＳ型キャパシタの誘電体を成すよう
    に形成され、 上記ラテラルバイポーラトランジスタのベース領域上に
    は上記シリコン酸化膜と上記シリコン窒化膜からなる上
    記多層絶縁膜を有し、 上記シリコン窒化膜は、ラテラルバイポーラトランジス
    タのベース電極及び上記バーチカルバイポーラトランジ
    スタのコレクタ電極とは少なくとも接しないように形成
    されてなる ことを特徴とする半導体装置。
  4. 【請求項４】 半導体基板に少なくともバーチカルバイ
    ポーラトランジスタとラテラルバイポーラトランジスタ
    とＭＩＳ型キャパシタを有する半導体装置の製造方法に
    おいて、互いに分離された上記バーチカルバイポーラトランジス
    タのコレクタ領域と上記ラテラルバイポーラトランジス
    タのベース領域と上記ＭＩＳ型キャパシタの一方の電極
    を成す半導体領域が表面部に形成された 上記半導体基板
    上に全面的にシリコン酸化膜を形成する工程と、 上記シリコン酸化膜の選択的エッチングにより、上記Ｍ
    ＩＳ型キャパシタの後に形成される誘電体を上記半導体
    基板表面に接触させるためのＭＩＳ開口を形成する工程
    と、 上記シリコン酸化膜上にシリコン窒化膜を、上記ＭＩＳ
    開口と対応する部分においては該ＭＩＳ開口を通じて上
    記半導体基板と接して上記ＭＩＳ型キャパシタの誘電体
    を成すように全面的に形成する工程と、 上記シリコン窒化膜を、少なくとも上記ラテラルバイポ
    ーラトランジスタのベース領域上にはその一部を成しベ
    ース電極を取り出すベース電極取り出し領域上を除き残
    存し、更に上記ＭＩＳ開口を通じて上記半導体基板表面
    と接する部分には上記誘電体として残存し、少なくとも
    上記バーチカルバイポーラトランジスタのコレクタ領域
    のうちの一部を成しコレクタ電極を取り出すコレクタ電
    極取り出し領域上の部分は残存しないように、選択的に
    エッチングする工程と、 上記シリコン窒化膜及び上記シリコン酸化膜をエッチン
    グすることにより、上記バーチカルバイポーラトランジ
    スタのベース形成用開口、上記ラテラルバイポーラトラ
    ンジスタのエミッタ電極取り出し用開口及びコレクタ電
    極取り出し用開口を形成する工程と、上記シリコン窒化膜又は上記シリコン酸化膜上に、バー
    チカルバイポーラトランジスタの上記ベース形成用開
    口、上記ラテラルバイポーラトランジスタのエミッタ電
    極取り出し用開口及びコレクタ電極取り出し用開口を通
    じて上記半導体基板表面に接続され、且つ形成すべき上
    記バーチカルバイポーラトランジスタのベース領域、上
    記ラテラルバイポーラトランジスタのコレクタ領域及び
    エミッタ領域と同じ導電型の不純物を含有した第１の半
    導体膜を形成する工程と、 上記第１の半導体膜を選択的にエッチングすることによ
    り上記バーチカルバイポーラトランジスタのベース取り
    出し電極、上記ラテラルバイポーラトランジスタのエミ
    ッタ取り出し電極、コレクタ取り出し電極及び上記ＭＩ
    Ｓ型キャパシタの他方の電極を形成する工程と、 全面に第２のシリコン酸化膜を形成する工程と、上記第２のシリコン酸化膜及び上記第１の半導体膜に、
    上記半導体基板を露出させる、上記バーチカルバイポー
    ラトランジスタのエミッタ形成用開口を形成する工程
    と、 上記エミッタ形成用開口の内周面にサイドウォールを形
    成する工程と、 上記第２のシリコン酸化膜上に、上記バーチカルバイポ
    ーラトランジスタのエミッタ領域と同じ導電型の不純物
    を含有し、内周面に上記バーチカルバイポーラトランジ
    スタのエミッタ形成用開口を通じて上記半導体基板の表
    面に接続された第２の半導体膜を形成する工程と、 アニール処理により、上記半導体基板の上記バーチカル
    バイポーラトランジスタのベース形成用開口、上記ラテ
    ラルバイポーラトランジスタのエミッタ電極取り出し用
    開口及びコレクタ電極取り出し用開口を通じて上記第１
    の半導体膜と接する部分には、該半導体膜に含まれた不
    純物と同一導電型の上記バーチカルバイポーラトランジ
    スタのベース領域、上記ラテラルバイポーラトランジス
    タのエミッタ領域及びコレクタ領域を、上記バーチカル
    バイポーラトランジスタのエミッタ形成用開口を通じて
    上記第２の半導体膜と接する部分には、該半導体膜に含
    まれた不純物と同一導電型のバーチカルバイポーラトラ
    ンジスタのエミッタを形成する工程と、 を有することを特徴とする半導体装置の製造方法。
JP14109091A 1991-05-15 1991-05-15 半導体装置とその製造方法 Expired - Lifetime JP3203685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14109091A JP3203685B2 (ja) 1991-05-15 1991-05-15 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14109091A JP3203685B2 (ja) 1991-05-15 1991-05-15 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPH04338672A JPH04338672A (ja) 1992-11-25
JP3203685B2 true JP3203685B2 (ja) 2001-08-27

Family

ID=15283971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14109091A Expired - Lifetime JP3203685B2 (ja) 1991-05-15 1991-05-15 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3203685B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217317A (ja) * 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH04338672A (ja) 1992-11-25

Similar Documents

Publication Publication Date Title
KR0183739B1 (ko) 감결합 커패시터를 포함하는 반도체 장치 및 그 제조방법
US4825281A (en) Bipolar transistor with sidewall bare contact structure
US4887145A (en) Semiconductor device in which electrodes are formed in a self-aligned manner
JP3186099B2 (ja) バイポーラ論理回路
JPH11177089A (ja) 半導体装置の製造方法
JP3203685B2 (ja) 半導体装置とその製造方法
JPS5856263B2 (ja) 半導体装置の製造方法
JPH08139206A (ja) 半導体装置およびその製造方法
JPH0454970B2 (ja)
KR900007904B1 (ko) 상보형 반도체장치의 제조방법
JP2840488B2 (ja) 半導体集積回路とその製造方法
JPH0645614A (ja) 読出し専用半導体メモリの製造方法
JPH04356929A (ja) 半導体装置
JP3089502B2 (ja) 半導体装置
CN1925136B (zh) 半导体器件的制造方法及半导体器件
JPH08335700A (ja) Ｍｏｓ電界効果トランジスタ
JPS6113388B2 (ja)
JPH0252859B2 (ja)
JPH08306878A (ja) 半導体装置の製造方法
JPH0513695A (ja) 半導体装置とその製造方法
JPH06232394A (ja) 半導体装置の製造方法
JPS6245069A (ja) 半導体装置の製造方法
JPS61214557A (ja) 半導体集積回路装置の製造方法
JPH0750769B2 (ja) 半導体装置の製造方法
JPH053316A (ja) Ｍｉｓ型トランジスタおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

EXPY Cancellation because of completion of term