JP3207367B2 - タイヤｆｖマシンの演算回路 - Google Patents
タイヤｆｖマシンの演算回路Info
- Publication number
- JP3207367B2 JP3207367B2 JP02008297A JP2008297A JP3207367B2 JP 3207367 B2 JP3207367 B2 JP 3207367B2 JP 02008297 A JP02008297 A JP 02008297A JP 2008297 A JP2008297 A JP 2008297A JP 3207367 B2 JP3207367 B2 JP 3207367B2
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- analog
- tire
- display
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tires In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、タイヤＦＶマシン
の演算回路に関する。
の演算回路に関する。
【０００２】
【従来の技術】従来、タイヤのＲＦＶ、ＬＦＶ、ＬＦ
Ｄ、ＣＯＮＩＣＩＴＹ等の各種ＦＶ（Ｆｏｒｃｅ Ｖａ
ｒｉａｔｉｏｎ）を測定するためのタイヤＦＶマシンが
精度よく機能するか否かの検査を行う場合、各種ＦＶ値
が予め分かっているマスタータイヤをＦＶマシンにて実
際に測定して、その測定値と予め分かっているＦＶ値と
を比較して精度を確認していた。
Ｄ、ＣＯＮＩＣＩＴＹ等の各種ＦＶ（Ｆｏｒｃｅ Ｖａ
ｒｉａｔｉｏｎ）を測定するためのタイヤＦＶマシンが
精度よく機能するか否かの検査を行う場合、各種ＦＶ値
が予め分かっているマスタータイヤをＦＶマシンにて実
際に測定して、その測定値と予め分かっているＦＶ値と
を比較して精度を確認していた。
【０００３】
【発明が解決しようとする課題】しかし、上述のように
マスタータイヤを使用した場合、ＦＶマシン全体のラフ
な測定精度しか保証することができなかった。又、アナ
ログ演算部の精度検査としては、ロードセル出力の校正
をする事はできたが、動的なデータを処理するＳＵＢア
ンプ、ＧＡＩＮアンプ、ローパスフィルタ、Ａ／Ｄ変換
回路等のアナログ演算部の精度検査はできなかった。ま
た、マスタータイヤをＦＶマシンに装着して、自動又は
手動モードでＦＶマシンを稼働させなければならないた
め、検査の作業性が悪くなると共に時間がかかり、か
つ、安全性が悪いという問題があった。
マスタータイヤを使用した場合、ＦＶマシン全体のラフ
な測定精度しか保証することができなかった。又、アナ
ログ演算部の精度検査としては、ロードセル出力の校正
をする事はできたが、動的なデータを処理するＳＵＢア
ンプ、ＧＡＩＮアンプ、ローパスフィルタ、Ａ／Ｄ変換
回路等のアナログ演算部の精度検査はできなかった。ま
た、マスタータイヤをＦＶマシンに装着して、自動又は
手動モードでＦＶマシンを稼働させなければならないた
め、検査の作業性が悪くなると共に時間がかかり、か
つ、安全性が悪いという問題があった。
【０００４】そこで、本発明は、上述の問題を解決し
て、タイヤＦＶマシンを稼働せずに、簡単かつ正確にア
ナログ演算回路の精度検査及び校正をすることができ、
かつ、安全性が高いタイヤＦＶマシンの演算回路を提供
することを目的とする。
て、タイヤＦＶマシンを稼働せずに、簡単かつ正確にア
ナログ演算回路の精度検査及び校正をすることができ、
かつ、安全性が高いタイヤＦＶマシンの演算回路を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上述の目的を達成するた
めに本発明に係るタイヤＦＶマシンの演算回路は、タイ
ヤＦＶマシンのアナログ演算部に基準信号を入力する基
準信号入力手段と、該アナログ演算部にて上記基準信号
を演算して出力される出力信号が入力されて検出値を算
出すると共に該検出値と上記基準信号の基準値とを比較
演算して上記アナログ演算部の誤差を算出する比較演算
手段と、該比較演算手段にて算出されたアナログ演算部
の誤差を表示部に表示させる表示処理手段とを備えたも
のである。
めに本発明に係るタイヤＦＶマシンの演算回路は、タイ
ヤＦＶマシンのアナログ演算部に基準信号を入力する基
準信号入力手段と、該アナログ演算部にて上記基準信号
を演算して出力される出力信号が入力されて検出値を算
出すると共に該検出値と上記基準信号の基準値とを比較
演算して上記アナログ演算部の誤差を算出する比較演算
手段と、該比較演算手段にて算出されたアナログ演算部
の誤差を表示部に表示させる表示処理手段とを備えたも
のである。
【０００６】また、基準信号入力手段が、基準信号の基
準値を複数段階に調整可能に構成され、かつ、表示処理
手段が、上記基準信号の各基準値でのアナログ演算部の
誤差を表示部に表示させるように構成されているのが好
ましい。また、比較演算手段が、アナログ演算部の誤差
が許容誤差の範囲内であるか否かの合否の判定をして合
否判定結果信号を表示処理手段に送るように構成され、
かつ、該表示処理手段が、合否の判定結果を表示部に表
示させるように構成されているのが望ましい。
準値を複数段階に調整可能に構成され、かつ、表示処理
手段が、上記基準信号の各基準値でのアナログ演算部の
誤差を表示部に表示させるように構成されているのが好
ましい。また、比較演算手段が、アナログ演算部の誤差
が許容誤差の範囲内であるか否かの合否の判定をして合
否判定結果信号を表示処理手段に送るように構成され、
かつ、該表示処理手段が、合否の判定結果を表示部に表
示させるように構成されているのが望ましい。
【０００７】
【発明の実施の形態】以下、図示の実施の形態に基き本
発明を詳説する。
発明を詳説する。
【０００８】図１は、タイヤのＲＦＶ、ＬＦＶ、ＬＦ
Ｄ、ＣＯＮＩＣＩＴＹ等のＦＶ（Ｆｏｒｃｅ Ｖａｒｉ
ａｔｉｏｎ）を測定するためのタイヤＦＶマシンを示
し、１は被測定タイヤのＦＶを検出するための検出部、
２は検出部１にて検出されたＦＶ信号の演算及びアナロ
グ演算部の精度検査・校正を行うための演算回路、４は
ディスプレイ５とプリンター11とから成る表示部、６は
キーボード等の入力手段を示す。検出部１は、ＲＦＶ検
出用の場合を例示し、ＴＯＰロードセル40とＢＯＴロー
ドセル41とそれらのロードセル40, 41からのアナログ信
号を増幅するロードセルアンプ42, 43と、を備える。
Ｄ、ＣＯＮＩＣＩＴＹ等のＦＶ（Ｆｏｒｃｅ Ｖａｒｉ
ａｔｉｏｎ）を測定するためのタイヤＦＶマシンを示
し、１は被測定タイヤのＦＶを検出するための検出部、
２は検出部１にて検出されたＦＶ信号の演算及びアナロ
グ演算部の精度検査・校正を行うための演算回路、４は
ディスプレイ５とプリンター11とから成る表示部、６は
キーボード等の入力手段を示す。検出部１は、ＲＦＶ検
出用の場合を例示し、ＴＯＰロードセル40とＢＯＴロー
ドセル41とそれらのロードセル40, 41からのアナログ信
号を増幅するロードセルアンプ42, 43と、を備える。
【０００９】しかして、本発明に係るタイヤＦＶマシン
の演算回路───即ち演算回路２───は、検出部１か
ら送られる信号をアナログ演算するアナログ演算回路７
と、そのアナログ演算回路７から送られる信号の演算や
表示部４への出力等の処理を行うデジタル演算回路９
と、アナログ演算回路７の精度検査・校正の際に（後に
詳しく説明する）アナログ演算部８に基準信号を入力す
る基準信号入力手段３と、から成る。
の演算回路───即ち演算回路２───は、検出部１か
ら送られる信号をアナログ演算するアナログ演算回路７
と、そのアナログ演算回路７から送られる信号の演算や
表示部４への出力等の処理を行うデジタル演算回路９
と、アナログ演算回路７の精度検査・校正の際に（後に
詳しく説明する）アナログ演算部８に基準信号を入力す
る基準信号入力手段３と、から成る。
【００１０】アナログ演算回路７は、検出部１のロード
セルアンプ42, 43からの信号を加算増幅するＳＵＭアン
プ44と、ＳＵＭアンプ44の出力側に接続されると共にノ
ーマル（通常測定状態）とキャリブレーション（精度検
査・校正状態）とに択一的に切換え自在であってかつサ
ンプリング用のアナログ信号ｓを出力する端子を有する
切換スイッチ45と、切換スイッチ45のノーマル時にＳＵ
Ｍアンプ44に接続されると共にキャリブレーション時に
基準信号入力手段３に接続されるアナログ演算部８と、
アナログ信号ｓをサンプリング同期パルスにてデジタル
演算回路９へ入力するためのデジタル信号ｄ1 に変換す
るサンプリング同期手段47と、を備える。
セルアンプ42, 43からの信号を加算増幅するＳＵＭアン
プ44と、ＳＵＭアンプ44の出力側に接続されると共にノ
ーマル（通常測定状態）とキャリブレーション（精度検
査・校正状態）とに択一的に切換え自在であってかつサ
ンプリング用のアナログ信号ｓを出力する端子を有する
切換スイッチ45と、切換スイッチ45のノーマル時にＳＵ
Ｍアンプ44に接続されると共にキャリブレーション時に
基準信号入力手段３に接続されるアナログ演算部８と、
アナログ信号ｓをサンプリング同期パルスにてデジタル
演算回路９へ入力するためのデジタル信号ｄ1 に変換す
るサンプリング同期手段47と、を備える。
【００１１】ここで、図２はキャリブレーション時のサ
ンプリング同期手段47の作用を説明するグラフ図であ
り、アナログ信号ｓは正弦波である。しかして、アナロ
グ信号ｓの振幅をサンプリング同期パルス48…に対応し
てサンプリングして、デジタル信号ｄ1 に変換する。な
お、サンプリング同期パルス48…は、キャリブレーショ
ン時は128 パルス／秒の出力とされ、ノーマル時は128
パルス／回転のロータリーエンコーダ出力とされる。
ンプリング同期手段47の作用を説明するグラフ図であ
り、アナログ信号ｓは正弦波である。しかして、アナロ
グ信号ｓの振幅をサンプリング同期パルス48…に対応し
てサンプリングして、デジタル信号ｄ1 に変換する。な
お、サンプリング同期パルス48…は、キャリブレーショ
ン時は128 パルス／秒の出力とされ、ノーマル時は128
パルス／回転のロータリーエンコーダ出力とされる。
【００１２】また、図１にもどって、アナログ演算部８
は、切換スイッチ45側から送られる信号の静的成分を減
算し力変動成分のみを取り出すＳＵＢアンプと、微小電
圧であるＦＶ成分を（例えば10倍に）増幅するＧＡＩＮ
アンプと、高次成分（ノイズ要素）の影響による精度低
下防止のためのローパスフィルタと、アナログＦＶ信号
をデジタル信号ｄ2 に変換するＡ／Ｄ変換回路と、を有
する。そして、アナログ演算部８の出力側はデジタル演
算回路９に接続され、アナログ演算部８からデジタル演
算回路９へデジタル信号ｄ2 が送られる。
は、切換スイッチ45側から送られる信号の静的成分を減
算し力変動成分のみを取り出すＳＵＢアンプと、微小電
圧であるＦＶ成分を（例えば10倍に）増幅するＧＡＩＮ
アンプと、高次成分（ノイズ要素）の影響による精度低
下防止のためのローパスフィルタと、アナログＦＶ信号
をデジタル信号ｄ2 に変換するＡ／Ｄ変換回路と、を有
する。そして、アナログ演算部８の出力側はデジタル演
算回路９に接続され、アナログ演算部８からデジタル演
算回路９へデジタル信号ｄ2 が送られる。
【００１３】次に、図３に示すように、基準信号入力手
段３は、家庭用電源等の外部交流電源46に接続されるラ
インフィルタ13とそのラインフィルタ13の出力側に接続
されるノイズフィルタ14とそのノイズフィルタ14の出力
側に接続される直流電源15とから成る電源部16と、発信
部17とその発信部17に接続されると共に出力レベル（基
準値）をレベル調整スイッチ21にて複数段階に調整可能
な第１増幅器18とその第１増幅器18の出力側に接続され
ると共に基準信号を出力する第２増幅器19とから成る基
準信号発生回路20と、を備える。つまり、基準信号入力
手段３は、基準信号の基準値を複数段階に調整可能に構
成される。
段３は、家庭用電源等の外部交流電源46に接続されるラ
インフィルタ13とそのラインフィルタ13の出力側に接続
されるノイズフィルタ14とそのノイズフィルタ14の出力
側に接続される直流電源15とから成る電源部16と、発信
部17とその発信部17に接続されると共に出力レベル（基
準値）をレベル調整スイッチ21にて複数段階に調整可能
な第１増幅器18とその第１増幅器18の出力側に接続され
ると共に基準信号を出力する第２増幅器19とから成る基
準信号発生回路20と、を備える。つまり、基準信号入力
手段３は、基準信号の基準値を複数段階に調整可能に構
成される。
【００１４】さらに、基準信号入力手段３は、図４に示
すように、ケーシング22に収納された別体として形成さ
れ、そのケーシング22の外面に、レベル調整スイッチ21
と電源スイッチ23とヒューズ24とパイロットランプ25と
基準信号出力用の陽極端子26と陰極端子27と信号ケーブ
ルのシールド線をノイズ防止用に片側接地するための接
地端子28とが、配設される。そして、基準信号入力手段
３をシールド線を有する信号ケーブル29にてアナログ演
算回路７に接続する（図１参照）。
すように、ケーシング22に収納された別体として形成さ
れ、そのケーシング22の外面に、レベル調整スイッチ21
と電源スイッチ23とヒューズ24とパイロットランプ25と
基準信号出力用の陽極端子26と陰極端子27と信号ケーブ
ルのシールド線をノイズ防止用に片側接地するための接
地端子28とが、配設される。そして、基準信号入力手段
３をシールド線を有する信号ケーブル29にてアナログ演
算回路７に接続する（図１参照）。
【００１５】ここで、図５に示すように、基準信号入力
手段３から出力される基準信号ｂは、（１ヘルツ発信回
路により出力される）正弦波である。その正弦波のピー
クピーク値Ｐが０，10, 20, 30, 40, 50kgf の６段階の
基準値（ＦＶ値）に対応する電圧とされる。即ち、前述
のレベル調整スイッチ21にてピークピーク値Ｐを６段階
に調整できる。なお、Ｆは基準信号ｂのオフセットであ
り、そのオフセットＦは可変とされる。
手段３から出力される基準信号ｂは、（１ヘルツ発信回
路により出力される）正弦波である。その正弦波のピー
クピーク値Ｐが０，10, 20, 30, 40, 50kgf の６段階の
基準値（ＦＶ値）に対応する電圧とされる。即ち、前述
のレベル調整スイッチ21にてピークピーク値Ｐを６段階
に調整できる。なお、Ｆは基準信号ｂのオフセットであ
り、そのオフセットＦは可変とされる。
【００１６】次に、図６に示すように、デジタル演算回
路９は、アナログ演算部８にて基準信号を演算して出力
される出力信号が入力されて検出値を算出すると共にそ
の検出値と基準信号の基準値とを比較演算してアナログ
演算部８の誤差を算出する比較演算手段10と、比較演算
手段10にて算出されたアナログ演算部の誤差を表示部４
に表示させる表示処理手段12と、を備える。ここで、比
較演算手段10にて比較されるのは、インプットとしての
基準信号入力手段３からの基準信号と、アウトプットと
してのディスプレイ５に表示される検出値（測定結果）
である。
路９は、アナログ演算部８にて基準信号を演算して出力
される出力信号が入力されて検出値を算出すると共にそ
の検出値と基準信号の基準値とを比較演算してアナログ
演算部８の誤差を算出する比較演算手段10と、比較演算
手段10にて算出されたアナログ演算部の誤差を表示部４
に表示させる表示処理手段12と、を備える。ここで、比
較演算手段10にて比較されるのは、インプットとしての
基準信号入力手段３からの基準信号と、アウトプットと
してのディスプレイ５に表示される検出値（測定結果）
である。
【００１７】また、比較演算手段10は、アナログ演算部
８の誤差が許容誤差の範囲内であるか否かの合否の判定
をして合否判定結果信号を表示処理手段12に送るように
構成される。さらに、表示処理手段12は、合否の判定結
果を表示部４に表示させるように構成され、かつ、基準
信号の各基準値でのアナログ演算部８の誤差を表示部４
に表示させるように構成される。実際には、デジタル演
算回路９は、パーソナルコンピュータから成り、アナロ
グ演算部８の精度検査と校正はソフトウエア（校正用プ
ログラム）にて進められる。また、合否の判定は、例え
ば、基準信号のピークピーク値Ｐが０，10, 20, 30, 4
0, 50kgf の６段階の基準値（ＦＶ値）の夫々につい
て、± 0.5kgf の範囲内であれば合格と判定し、± 0.5
kgf の範囲外であれば不合格とする。
８の誤差が許容誤差の範囲内であるか否かの合否の判定
をして合否判定結果信号を表示処理手段12に送るように
構成される。さらに、表示処理手段12は、合否の判定結
果を表示部４に表示させるように構成され、かつ、基準
信号の各基準値でのアナログ演算部８の誤差を表示部４
に表示させるように構成される。実際には、デジタル演
算回路９は、パーソナルコンピュータから成り、アナロ
グ演算部８の精度検査と校正はソフトウエア（校正用プ
ログラム）にて進められる。また、合否の判定は、例え
ば、基準信号のピークピーク値Ｐが０，10, 20, 30, 4
0, 50kgf の６段階の基準値（ＦＶ値）の夫々につい
て、± 0.5kgf の範囲内であれば合格と判定し、± 0.5
kgf の範囲外であれば不合格とする。
【００１８】しかして、（図１にもどって）切換スイッ
チ45をノーマルとし、検出部１に被測定タイヤをセット
したうえで、タイヤＦＶマシンを稼働させれば、被測定
タイヤのＦＶを測定できる。即ち、検出部１にて検出さ
れたＦＶ信号がアナログ演算回路７にて演算され、さら
に、デジタル演算回路９にて処理されて、表示部４のデ
ィスプレイ５とプリンター11にＦＶ値が表示される。な
お、このとき基準信号入力手段３をアナログ演算回路７
から切り離しておく。
チ45をノーマルとし、検出部１に被測定タイヤをセット
したうえで、タイヤＦＶマシンを稼働させれば、被測定
タイヤのＦＶを測定できる。即ち、検出部１にて検出さ
れたＦＶ信号がアナログ演算回路７にて演算され、さら
に、デジタル演算回路９にて処理されて、表示部４のデ
ィスプレイ５とプリンター11にＦＶ値が表示される。な
お、このとき基準信号入力手段３をアナログ演算回路７
から切り離しておく。
【００１９】また、切換スイッチ45をキャリブレーショ
ン側に切り換えれば、アナログ演算部８の精度検査と校
正を行うことができる。しかして、図７のフローチャー
ト図を参照しつつ、アナログ演算部８の精度検査・校正
方法を説明する。先ず、基準信号入力手段３をアナログ
演算回路７に信号ケーブルにて接続する。次に、切換ス
イッチ45をキャリブレーション側に切り換える。その
後、検査結果を印刷するためのプリンター11の作動準備
が完了しているか否かを判断し、完了していなければ再
度判断を行い、完了していれば基準信号入力手段３のレ
ベル調整スイッチ21にて「０」を選択すべき命令をディ
スプレイ５に表示する。
ン側に切り換えれば、アナログ演算部８の精度検査と校
正を行うことができる。しかして、図７のフローチャー
ト図を参照しつつ、アナログ演算部８の精度検査・校正
方法を説明する。先ず、基準信号入力手段３をアナログ
演算回路７に信号ケーブルにて接続する。次に、切換ス
イッチ45をキャリブレーション側に切り換える。その
後、検査結果を印刷するためのプリンター11の作動準備
が完了しているか否かを判断し、完了していなければ再
度判断を行い、完了していれば基準信号入力手段３のレ
ベル調整スイッチ21にて「０」を選択すべき命令をディ
スプレイ５に表示する。
【００２０】その後、基準信号入力手段３のレベル調整
スイッチ21にて「０」に選択してから、入力手段６の所
定のキー（例えばｆ.1のファンクションキー）を押し
て、アナログ演算部校正用のプログラムを開始させる。
これにより、基準信号入力手段３から出力される基準信
号がアナログ演算回路７のアナログ演算部８にて演算さ
れ、さらに、デジタル演算回路９にて演算、判定及びそ
の他の処理がなされる。そして、ディスプレイ５とプリ
ンター11に演算結果が表示（出力）される。
スイッチ21にて「０」に選択してから、入力手段６の所
定のキー（例えばｆ.1のファンクションキー）を押し
て、アナログ演算部校正用のプログラムを開始させる。
これにより、基準信号入力手段３から出力される基準信
号がアナログ演算回路７のアナログ演算部８にて演算さ
れ、さらに、デジタル演算回路９にて演算、判定及びそ
の他の処理がなされる。そして、ディスプレイ５とプリ
ンター11に演算結果が表示（出力）される。
【００２１】その後、全基準値についての検査が完了し
たか否かを判断し、完了していなければ手動にて基準値
を１段階上げる───即ち基準値が10kgf 増加するよう
にレベル調整スイッチ21を切換える───。その後、再
び入力手段６の所定のキーを押して、アナログ演算部校
正用のプログラムを開始させ、デジタル演算回路９にて
演算、判定及びその他の処理をして、ディスプレイ５と
プリンター11に演算結果を表示（出力）する。
たか否かを判断し、完了していなければ手動にて基準値
を１段階上げる───即ち基準値が10kgf 増加するよう
にレベル調整スイッチ21を切換える───。その後、再
び入力手段６の所定のキーを押して、アナログ演算部校
正用のプログラムを開始させ、デジタル演算回路９にて
演算、判定及びその他の処理をして、ディスプレイ５と
プリンター11に演算結果を表示（出力）する。
【００２２】ここで、ディスプレイ５の表示の一例を図
８に示す。同図に於て、30は日付表示部、31は被検査ラ
イン表示部、32は各基準値に於ける判定結果表示部、3
3, 34, 35は基準値と検出値と誤差の演算結果表示部、3
6はＦＶの種類表示部、37は総合判定結果表示部であ
る。また、38はレベル調整スイッチ21を設定すべき命令
表示であり、この命令表示38（矩形の枠）にて囲まれた
基準値（図例では基準値＝40）にレベル調整スイッチ21
を設定してから、図外の入力手段６の所定のキーを押せ
ば、基準値＝40における検出値、誤差、及び、判定が演
算されてディスプレイ５に表示される。
８に示す。同図に於て、30は日付表示部、31は被検査ラ
イン表示部、32は各基準値に於ける判定結果表示部、3
3, 34, 35は基準値と検出値と誤差の演算結果表示部、3
6はＦＶの種類表示部、37は総合判定結果表示部であ
る。また、38はレベル調整スイッチ21を設定すべき命令
表示であり、この命令表示38（矩形の枠）にて囲まれた
基準値（図例では基準値＝40）にレベル調整スイッチ21
を設定してから、図外の入力手段６の所定のキーを押せ
ば、基準値＝40における検出値、誤差、及び、判定が演
算されてディスプレイ５に表示される。
【００２３】その後、全基準値についての検査が完了し
たと判断した場合、検出値が基準値に対して所定の数値
の範囲内（この場合基準値の± 0.5kgf の範囲内）であ
るか否かの判断をする。具体的には、ディスプレイ５又
はプリンター11に表示される判定結果を検査員が見て判
断する。そして、その範囲外であると判断した場合、ア
ナログ演算部８の校正を行う。
たと判断した場合、検出値が基準値に対して所定の数値
の範囲内（この場合基準値の± 0.5kgf の範囲内）であ
るか否かの判断をする。具体的には、ディスプレイ５又
はプリンター11に表示される判定結果を検査員が見て判
断する。そして、その範囲外であると判断した場合、ア
ナログ演算部８の校正を行う。
【００２４】この判断と校正は、次のようにして行う。 (a) ＲＦＶ、ＬＦＶ、ＬＦＤの全特性値が合格（基準
値の± 0.5kgf の範囲内）の場合、校正を必要としな
い。 (b) ＲＦＶ、ＬＦＶ、ＬＦＤの全特性値に同一のオフ
セット値がある場合、Ａ／Ｄ変換回路のオフセットを調
整する。 (c) ＲＦＶ、ＬＦＶ、ＬＦＤの全特性値が同じ傾き
（ゲイン）で差がある場合、Ａ／Ｄ変換回路のゲインを
調整する。 (d) 各特性値が単独で誤差を生じている場合、 (d-1) 誤差値が± 0.5kgf を越え、かつ、± 1.5kgf 以
内の場合、各特性演算回路のＧＡＩＮアンプでオフセッ
トとゲインの調整をする。 (d-2) 誤差値が± 1.5kgf を越える場合、ＳＵＢアン
プ、ＧＡＩＮアンプ、ローパスフィルターの夫々につい
て、演算精度を確認し、夫々について微調整を行う。 なお、上記(a) 〜(d) の調整は、直流基準電圧発生器を
使用し、これから出力される電圧信号を各アンプ類に入
力して行う。
値の± 0.5kgf の範囲内）の場合、校正を必要としな
い。 (b) ＲＦＶ、ＬＦＶ、ＬＦＤの全特性値に同一のオフ
セット値がある場合、Ａ／Ｄ変換回路のオフセットを調
整する。 (c) ＲＦＶ、ＬＦＶ、ＬＦＤの全特性値が同じ傾き
（ゲイン）で差がある場合、Ａ／Ｄ変換回路のゲインを
調整する。 (d) 各特性値が単独で誤差を生じている場合、 (d-1) 誤差値が± 0.5kgf を越え、かつ、± 1.5kgf 以
内の場合、各特性演算回路のＧＡＩＮアンプでオフセッ
トとゲインの調整をする。 (d-2) 誤差値が± 1.5kgf を越える場合、ＳＵＢアン
プ、ＧＡＩＮアンプ、ローパスフィルターの夫々につい
て、演算精度を確認し、夫々について微調整を行う。 なお、上記(a) 〜(d) の調整は、直流基準電圧発生器を
使用し、これから出力される電圧信号を各アンプ類に入
力して行う。
【００２５】上記校正を行った後、再び、基準値「０」
から「50」までの検査を行う。その後、検出値が基準値
に対して所定の数値の範囲内（± 0.5kgf の範囲内）で
あると判断した場合、切換スイッチ45をノーマル側に切
換える。そして、基準信号入力手段３を撤去する（基準
信号入力手段３をアナログ演算回路７から切り離す）。
こうして、アナログ演算部８の検査が終了する。
から「50」までの検査を行う。その後、検出値が基準値
に対して所定の数値の範囲内（± 0.5kgf の範囲内）で
あると判断した場合、切換スイッチ45をノーマル側に切
換える。そして、基準信号入力手段３を撤去する（基準
信号入力手段３をアナログ演算回路７から切り離す）。
こうして、アナログ演算部８の検査が終了する。
【００２６】なお、検出部１とアナログ演算回路７のＳ
ＵＭアンプ44の精度検査と校正は基準分銅を用いて行わ
れる。
ＵＭアンプ44の精度検査と校正は基準分銅を用いて行わ
れる。
【００２７】しかして、このタイヤＦＶマシンの演算回
路によれば、マスタータイヤによる従来の検査方法では
不可能であったアナログ演算部８の精度検査と校正を、
行うことができる。即ち、アナログ演算部８のＳＵＢア
ンプ、ＧＡＩＮアンプ、ローパスフィルタ、Ａ／Ｄ変換
回路等の全アナログ回路について、個々に精度検査と校
正を行うことができる。また、マスタータイヤを使用し
なくて済むと共に検出部１を稼働しなくて済むので、電
力やエアー等の消費を節減できる。かつ、作業性と安全
性に優れる。さらに、短時間で効率よく、しかも、高精
度に、精度検査と校正を行うことができる。
路によれば、マスタータイヤによる従来の検査方法では
不可能であったアナログ演算部８の精度検査と校正を、
行うことができる。即ち、アナログ演算部８のＳＵＢア
ンプ、ＧＡＩＮアンプ、ローパスフィルタ、Ａ／Ｄ変換
回路等の全アナログ回路について、個々に精度検査と校
正を行うことができる。また、マスタータイヤを使用し
なくて済むと共に検出部１を稼働しなくて済むので、電
力やエアー等の消費を節減できる。かつ、作業性と安全
性に優れる。さらに、短時間で効率よく、しかも、高精
度に、精度検査と校正を行うことができる。
【００２８】また、基準信号入力手段３を別体として形
成したので、複数台のタイヤＦＶマシンに共用すること
ができる。従って、電気的要因で発生する測定精度機差
をきわめて小さくすることができる。また、デジタル演
算回路９（比較演算手段10と表示処理手段12）としてパ
ーソナルコンピュータを利用でき、ソフトウエアにて演
算、判定、校正等を進めることができる。従って、設備
投資が少なくて済む。即ち、従来のＦＶマシンに、基準
信号入力手段３、切換スイッチ45、サンプリング同期手
段47、及び、校正用ソフトウエアを付加するのみでよ
い。
成したので、複数台のタイヤＦＶマシンに共用すること
ができる。従って、電気的要因で発生する測定精度機差
をきわめて小さくすることができる。また、デジタル演
算回路９（比較演算手段10と表示処理手段12）としてパ
ーソナルコンピュータを利用でき、ソフトウエアにて演
算、判定、校正等を進めることができる。従って、設備
投資が少なくて済む。即ち、従来のＦＶマシンに、基準
信号入力手段３、切換スイッチ45、サンプリング同期手
段47、及び、校正用ソフトウエアを付加するのみでよ
い。
【００２９】なお、本発明は、上述の実施の形態に限定
されず設計変更可能であり、例えば、基準信号入力手段
３のレベル調整スイッチ21を６段階以外の複数段階に調
整可能としてもよく、例えば、４，５，７，又は、８段
階としてもよい。
されず設計変更可能であり、例えば、基準信号入力手段
３のレベル調整スイッチ21を６段階以外の複数段階に調
整可能としてもよく、例えば、４，５，７，又は、８段
階としてもよい。
【００３０】
【発明の効果】本発明は上述の構成により、次のような
著大な効果を奏する。
著大な効果を奏する。
【００３１】請求項１記載のタイヤＦＶマシンの演算回
路によれば、マスタータイヤによる従来の検査方法では
不可能であったアナログ演算部８の精度検査と校正を、
行うことができる。しかも、アナログ演算部８の（ＳＵ
Ｂアンプ、ＧＡＩＮアンプ、ローパスフィルタ、Ａ／Ｄ
変換回路等の）全アナログ回路について、個々に精度検
査と校正を行うことができる。また、マスタータイヤを
使用しなくて済むと共にタイヤが取付けられる検出部を
稼働しなくて済むので、電力やエアー等の消費を節減で
きると共に、作業性と安全性に優れる。さらに、短時間
で効率よく、しかも、高精度に、アナログ演算部８の精
度検査と校正を行うことができる。また、基準信号入力
手段３を別体として形成して、精度検査時にアナログ演
算回路に接続するように構成すれば、複数台のタイヤＦ
Ｖマシンに共用することができる。かつ、電気的要因で
発生する測定精度機差をきわめて小さくすることができ
る。
路によれば、マスタータイヤによる従来の検査方法では
不可能であったアナログ演算部８の精度検査と校正を、
行うことができる。しかも、アナログ演算部８の（ＳＵ
Ｂアンプ、ＧＡＩＮアンプ、ローパスフィルタ、Ａ／Ｄ
変換回路等の）全アナログ回路について、個々に精度検
査と校正を行うことができる。また、マスタータイヤを
使用しなくて済むと共にタイヤが取付けられる検出部を
稼働しなくて済むので、電力やエアー等の消費を節減で
きると共に、作業性と安全性に優れる。さらに、短時間
で効率よく、しかも、高精度に、アナログ演算部８の精
度検査と校正を行うことができる。また、基準信号入力
手段３を別体として形成して、精度検査時にアナログ演
算回路に接続するように構成すれば、複数台のタイヤＦ
Ｖマシンに共用することができる。かつ、電気的要因で
発生する測定精度機差をきわめて小さくすることができ
る。
【００３２】請求項２記載のタイヤＦＶマシンの演算回
路によれば、請求項１記載のものと同様の効果を奏する
と共に、アナログ演算部８の精度検査及び校正を一層高
精度に行うことができる。
路によれば、請求項１記載のものと同様の効果を奏する
と共に、アナログ演算部８の精度検査及び校正を一層高
精度に行うことができる。
【００３３】請求項３記載のタイヤＦＶマシンの演算回
路によれば、請求項１又は２記載のものと同様の効果を
奏すると共に、アナログ演算部の誤差が許容誤差の範囲
内であるか否かの合否の判定が表示部に表示されるの
で、アナログ演算部８の精度検査及び校正を一層短時間
にて正確に行うことができる。
路によれば、請求項１又は２記載のものと同様の効果を
奏すると共に、アナログ演算部の誤差が許容誤差の範囲
内であるか否かの合否の判定が表示部に表示されるの
で、アナログ演算部８の精度検査及び校正を一層短時間
にて正確に行うことができる。
【図１】本発明の実施の一形態を示すブロック図であ
る。
る。
【図２】サンプリング同期パルスの作用を説明するグラ
フ図である。
フ図である。
【図３】基準信号入力手段を示すブロック図である。
【図４】基準信号入力手段の外観を示す正面図である。
【図５】基準信号を説明するグラフ図である。
【図６】要部のブロック図である。
【図７】アナログ演算部の精度検査・校正方法を説明す
るフローチャート図である。
るフローチャート図である。
【図８】ディスプレイへの表示の一例を示す正面図であ
る。
る。
３ 基準信号入力手段 ４ 表示部 ８ アナログ演算部 10 比較演算手段 12 表示処理手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01M 17/02 B60C 19/00
Claims (3)
- 【請求項１】 タイヤＦＶマシンのアナログ演算部８に
基準信号を入力する基準信号入力手段３と、該アナログ
演算部８にて上記基準信号を演算して出力される出力信
号が入力されて検出値を算出すると共に該検出値と上記
基準信号の基準値とを比較演算して上記アナログ演算部
８の誤差を算出する比較演算手段10と、該比較演算手段
10にて算出されたアナログ演算部８の誤差を表示部４に
表示させる表示処理手段12と、を備えたことを特徴とす
るタイヤＦＶマシンの演算回路。 - 【請求項２】 基準信号入力手段３が、基準信号の基準
値を複数段階に調整可能に構成され、かつ、表示処理手
段12が、上記基準信号の各基準値でのアナログ演算部８
の誤差を表示部４に表示させるように構成されている請
求項１記載のタイヤＦＶマシンの演算回路。 - 【請求項３】 比較演算手段10が、アナログ演算部８の
誤差が許容誤差の範囲内であるか否かの合否の判定をし
て合否判定結果信号を表示処理手段12に送るように構成
され、かつ、該表示処理手段12が、合否の判定結果を表
示部４に表示させるように構成されている請求項１又は
２記載のタイヤＦＶマシンの演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02008297A JP3207367B2 (ja) | 1997-01-16 | 1997-01-16 | タイヤｆｖマシンの演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02008297A JP3207367B2 (ja) | 1997-01-16 | 1997-01-16 | タイヤｆｖマシンの演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10206288A JPH10206288A (ja) | 1998-08-07 |
| JP3207367B2 true JP3207367B2 (ja) | 2001-09-10 |
Family
ID=12017187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02008297A Expired - Fee Related JP3207367B2 (ja) | 1997-01-16 | 1997-01-16 | タイヤｆｖマシンの演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207367B2 (ja) |
-
1997
- 1997-01-16 JP JP02008297A patent/JP3207367B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10206288A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8760171B2 (en) | Device and method for determining partial discharges at an electrical component | |
| JP2000074986A (ja) | デバイス試験装置 | |
| US5309377A (en) | Calibration apparatus and method for improving the accuracy of tire uniformity measurements and tire testing method using same | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| US8373487B1 (en) | True RMS power measurement | |
| JP3207367B2 (ja) | タイヤｆｖマシンの演算回路 | |
| JP4625453B2 (ja) | 精度を高めた測定回路 | |
| US5059893A (en) | Ac evaluation equipment for an ic tester | |
| CN114184994A (zh) | 一种测试机校准方法、校准装置及测试机 | |
| JP4097483B2 (ja) | 金属検出装置の検出感度異常報知装置 | |
| KR100310054B1 (ko) | 다기능측정기 | |
| JP3283613B2 (ja) | 荷重計のノイズ計測装置 | |
| US20060289408A1 (en) | Gap measurement apparatus | |
| CN104422828B (zh) | 估计器件引入的噪声的方法和装置 | |
| JP4043743B2 (ja) | 半導体試験装置 | |
| JP3791743B2 (ja) | ピーク・ピーク電圧測定装置の校正方法及びこの校正方法を用いるピーク・ピーク電圧測定装置 | |
| JPS6156979A (ja) | 電力ケ−ブルの絶縁測定方法 | |
| KR20000007668A (ko) | 압전형 압력센서의 동압력교정장치 및 교정방법 | |
| JP2000258490A (ja) | デバイステストシステム | |
| JP3169006B2 (ja) | 集積回路の故障検査装置及びその検査方法並びにその制御プログラムを記録した記録媒体 | |
| JPS59146219A (ja) | Ｄ／ａコンバ−タの測定方式 | |
| JPH10227837A (ja) | 半導体テスト装置の試験電圧校正装置及び方法 | |
| KR20010059792A (ko) | 트랙킹 제너레이터의 출력레벨데이터 추출장치 및 추출방법 | |
| WO2023210250A1 (ja) | 接触抵抗測定装置およびインピーダンス測定装置 | |
| KR100406107B1 (ko) | 교환기내의시험장치에서가입자선로측정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |