JPH10227837A - 半導体テスト装置の試験電圧校正装置及び方法 - Google Patents
半導体テスト装置の試験電圧校正装置及び方法Info
- Publication number
- JPH10227837A JPH10227837A JP9029482A JP2948297A JPH10227837A JP H10227837 A JPH10227837 A JP H10227837A JP 9029482 A JP9029482 A JP 9029482A JP 2948297 A JP2948297 A JP 2948297A JP H10227837 A JPH10227837 A JP H10227837A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- calibration
- path
- true
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 簡易な構成で被検査ＩＣの個別端子毎に出力
電圧の設定値と真電圧との誤差を補正できる半導体テス
ト装置の試験電圧校正装置を提供すること。 【解決手段】 被検査ＩＣの各端子と標準電圧発生器１
０とを入力端子に接続し、選択信号に従って一方を出力
するマルチプレクサ回路２０と、このマルチプレクサ回
路の各信号を入力し、順次切り換えて出力するスキャナ
・バッファ回路３０と、このスキャナ・バッファ回路の
出力信号の電圧値を測定する電圧測定器４０を備え、マ
ルチプレクサ回路で標準電圧発生器を選択し、経路毎に
電圧測定器で測定される測定値を求める校正電圧選択手
段５０と、この校正電圧選択手段で測定した測定値を基
に、各経路毎の校正値を演算する校正電圧演算手段６０
と、マルチプレクサ回路で被検査ＩＣの各端子を選択
し、経路毎に電圧測定器で測定される測定値を求めるＤ
ＵＴ電圧選択手段７０と、このＤＵＴ電圧選択手段で測
定した測定値に対して、校正電圧演算手段で演算した当
該経路の校正値を用いて、真電圧に補正する真電圧補正
手段８０とを具備している。
電圧の設定値と真電圧との誤差を補正できる半導体テス
ト装置の試験電圧校正装置を提供すること。 【解決手段】 被検査ＩＣの各端子と標準電圧発生器１
０とを入力端子に接続し、選択信号に従って一方を出力
するマルチプレクサ回路２０と、このマルチプレクサ回
路の各信号を入力し、順次切り換えて出力するスキャナ
・バッファ回路３０と、このスキャナ・バッファ回路の
出力信号の電圧値を測定する電圧測定器４０を備え、マ
ルチプレクサ回路で標準電圧発生器を選択し、経路毎に
電圧測定器で測定される測定値を求める校正電圧選択手
段５０と、この校正電圧選択手段で測定した測定値を基
に、各経路毎の校正値を演算する校正電圧演算手段６０
と、マルチプレクサ回路で被検査ＩＣの各端子を選択
し、経路毎に電圧測定器で測定される測定値を求めるＤ
ＵＴ電圧選択手段７０と、このＤＵＴ電圧選択手段で測
定した測定値に対して、校正電圧演算手段で演算した当
該経路の校正値を用いて、真電圧に補正する真電圧補正
手段８０とを具備している。
Description
【０００１】
【発明の属する技術分野】本発明は、被検査ＩＣに各端
子に試験信号を印加して良否を検査する半導体テスト装
置の試験電圧校正装置に関し、特にピン間電圧補正に関
する。
子に試験信号を印加して良否を検査する半導体テスト装
置の試験電圧校正装置に関し、特にピン間電圧補正に関
する。
【０００２】
【従来の技術】本出願人は、例えば実開平１−３０４６
０号公報等で、半導体テスト装置のピンエレクトロニク
ス回路に用いられる試験電圧発生装置を提案している。
このような試験電圧発生装置では、被検査ＩＣに対する
印加電圧が設定電圧と一致するように、電圧帰還回路を
設けている。
０号公報等で、半導体テスト装置のピンエレクトロニク
ス回路に用いられる試験電圧発生装置を提案している。
このような試験電圧発生装置では、被検査ＩＣに対する
印加電圧が設定電圧と一致するように、電圧帰還回路を
設けている。
【０００３】しかし、被検査ＩＣの端子と電圧測定器の
間には、スキャナ回路やバッファ回路が介在していて、
各端子毎に信号伝送経路のインピーダンスが相違してい
る。そこで、校正の際に被検査ＩＣに対して正しい電圧
を印加しても、電圧測定器での測定値がバラツクという
課題があった。ここでは、電圧測定器での測定値を真電
圧と呼ぶことにする。従来は、出力電圧の設定値と真電
圧との誤差電圧は、信号伝送経路のインピーダンスの相
違に起因する程度では、問題にならない程度だったが、
近年の高精度化の要請により問題になってきた。
間には、スキャナ回路やバッファ回路が介在していて、
各端子毎に信号伝送経路のインピーダンスが相違してい
る。そこで、校正の際に被検査ＩＣに対して正しい電圧
を印加しても、電圧測定器での測定値がバラツクという
課題があった。ここでは、電圧測定器での測定値を真電
圧と呼ぶことにする。従来は、出力電圧の設定値と真電
圧との誤差電圧は、信号伝送経路のインピーダンスの相
違に起因する程度では、問題にならない程度だったが、
近年の高精度化の要請により問題になってきた。
【０００４】図６は、各ピン１〜ｎにおける出力電圧の
設定値と真電圧との説明図である。各ピンｉ（ｉ＝1,・・
・,ｎ）に対する増幅器や経路のインピーダンスの特性に
より、出力電圧の設定値Ｖi'は真電圧Ｖiに対して次の
関係を充足する。 Ｖi'＝ＶixＶgai＋Ｖofi (1) ここで、Ｖgaiは増幅器のゲイン、Ｖofiはオフセット電
圧である。従来は、例えば特開平７−２８０８８５号公
報に開示されているように、個別のピン毎に出力電圧の
補正回路を設けて、ゲインやオフセット電圧の調整をし
ていた。
設定値と真電圧との説明図である。各ピンｉ（ｉ＝1,・・
・,ｎ）に対する増幅器や経路のインピーダンスの特性に
より、出力電圧の設定値Ｖi'は真電圧Ｖiに対して次の
関係を充足する。 Ｖi'＝ＶixＶgai＋Ｖofi (1) ここで、Ｖgaiは増幅器のゲイン、Ｖofiはオフセット電
圧である。従来は、例えば特開平７−２８０８８５号公
報に開示されているように、個別のピン毎に出力電圧の
補正回路を設けて、ゲインやオフセット電圧の調整をし
ていた。
【０００５】
【発明が解決しようとする課題】しかし、個別のピン毎
に出力電圧の補正回路を設けて、ゲインやオフセット電
圧の調整をしていたのでは、調整に時間が掛かると共
に、回路構成も複雑になるという課題があった。本発明
は上述の課題を解決したもので、簡易な構成で被検査Ｉ
Ｃの個別端子毎に出力電圧の設定値と真電圧との誤差を
補正できる半導体テスト装置の試験電圧校正装置を提供
することを目的とする。
に出力電圧の補正回路を設けて、ゲインやオフセット電
圧の調整をしていたのでは、調整に時間が掛かると共
に、回路構成も複雑になるという課題があった。本発明
は上述の課題を解決したもので、簡易な構成で被検査Ｉ
Ｃの個別端子毎に出力電圧の設定値と真電圧との誤差を
補正できる半導体テスト装置の試験電圧校正装置を提供
することを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成する本
発明は、被検査ＩＣ（ＤＵＴ）の各端子と標準電圧発生
器１０とを入力端子に接続し、選択信号に従って一方を
出力するマルチプレクサ回路２０と、このマルチプレク
サ回路の各信号を入力し、順次切り換えて出力するスキ
ャナ・バッファ回路３０と、このスキャナ・バッファ回
路の出力信号の電圧値を測定する電圧測定器４０を備え
る半導体テスト装置の試験電圧校正装置であって、前記
マルチプレクサ回路で標準電圧発生器を選択し、前記ス
キャナ・バッファ回路で切り換えられた経路毎に電圧測
定器で測定される測定値を求める校正電圧選択手段５０
と、この校正電圧選択手段で測定した測定値を基に、各
経路毎の校正値を演算する校正電圧演算手段６０と、前
記マルチプレクサ回路で被検査ＩＣの各端子を選択し、
前記スキャナ・バッファ回路で切り換えられた経路毎に
電圧測定器で測定される測定値を求めるＤＵＴ電圧選択
手段７０と、このＤＵＴ電圧選択手段で測定した測定値
に対して、前記校正電圧演算手段で演算した当該経路の
校正値を用いて、真電圧に補正する真電圧補正手段８０
とを具備することを特徴としている。
発明は、被検査ＩＣ（ＤＵＴ）の各端子と標準電圧発生
器１０とを入力端子に接続し、選択信号に従って一方を
出力するマルチプレクサ回路２０と、このマルチプレク
サ回路の各信号を入力し、順次切り換えて出力するスキ
ャナ・バッファ回路３０と、このスキャナ・バッファ回
路の出力信号の電圧値を測定する電圧測定器４０を備え
る半導体テスト装置の試験電圧校正装置であって、前記
マルチプレクサ回路で標準電圧発生器を選択し、前記ス
キャナ・バッファ回路で切り換えられた経路毎に電圧測
定器で測定される測定値を求める校正電圧選択手段５０
と、この校正電圧選択手段で測定した測定値を基に、各
経路毎の校正値を演算する校正電圧演算手段６０と、前
記マルチプレクサ回路で被検査ＩＣの各端子を選択し、
前記スキャナ・バッファ回路で切り換えられた経路毎に
電圧測定器で測定される測定値を求めるＤＵＴ電圧選択
手段７０と、このＤＵＴ電圧選択手段で測定した測定値
に対して、前記校正電圧演算手段で演算した当該経路の
校正値を用いて、真電圧に補正する真電圧補正手段８０
とを具備することを特徴としている。
【０００７】本発明の構成によれば、マルチプレクサ回
路２０は、被検査ＩＣの各端子と一対一に設けられ、各
端子と標準電圧発生器１０とを択一的に選択する。スキ
ャナ・バッファ回路３０は、複数個のマルチプレクサ回
路２０と電圧測定器４０とをｎ対１に接続するもので、
ここでは時分割により接続している。校正電圧選択手段
５０と校正電圧演算手段６０は、マルチプレクサ回路２
０が標準電圧発生器１０を選択して、被検査ＩＣの各端
子と対応する経路での校正値を演算する。ＤＵＴ電圧選
択手段７０と真電圧補正手段８０は、マルチプレクサ回
路２０が被検査ＩＣの各端子を選択して測定値を求め、
校正値を加味して真電圧を求めている。
路２０は、被検査ＩＣの各端子と一対一に設けられ、各
端子と標準電圧発生器１０とを択一的に選択する。スキ
ャナ・バッファ回路３０は、複数個のマルチプレクサ回
路２０と電圧測定器４０とをｎ対１に接続するもので、
ここでは時分割により接続している。校正電圧選択手段
５０と校正電圧演算手段６０は、マルチプレクサ回路２
０が標準電圧発生器１０を選択して、被検査ＩＣの各端
子と対応する経路での校正値を演算する。ＤＵＴ電圧選
択手段７０と真電圧補正手段８０は、マルチプレクサ回
路２０が被検査ＩＣの各端子を選択して測定値を求め、
校正値を加味して真電圧を求めている。
【０００８】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の適用される半導体テスト装置の試
験電圧校正装置の構成図である。図において、被検査Ｉ
Ｃ（ＤＵＴ）は、ピン１〜ｎのｎ個の端子を有してい
る。標準電圧発生器１０は、複数の標準電圧を発生する
ことができる。マルチプレクサ回路２０は、ここでは被
検査ＩＣの各端子１〜ｎと一対一に設けられたもので、
各マルチプレクサ回路２０は被検査ＩＣの一端子と標準
電圧発生器１０の出力端子とを入力端子に接続し、選択
信号に従って一方を出力する。スキャナ・バッファ回路
３０は、マルチプレクサ回路２０の各信号を入力し、順
次切り換えて出力する。電圧測定器４０は、スキャナ・
バッファ回路３０の出力信号の電圧値を測定する。ここ
では、電圧測定器４０が、アンプ４２とＡ／Ｄ変換器４
４により構成されている。Ａ／Ｄ変換器４４は、例えば
１８ビットの高精度のものを使用し、ディジタル化され
た測定値が演算用のμプロセッサに送られる。
する。図１は本発明の適用される半導体テスト装置の試
験電圧校正装置の構成図である。図において、被検査Ｉ
Ｃ（ＤＵＴ）は、ピン１〜ｎのｎ個の端子を有してい
る。標準電圧発生器１０は、複数の標準電圧を発生する
ことができる。マルチプレクサ回路２０は、ここでは被
検査ＩＣの各端子１〜ｎと一対一に設けられたもので、
各マルチプレクサ回路２０は被検査ＩＣの一端子と標準
電圧発生器１０の出力端子とを入力端子に接続し、選択
信号に従って一方を出力する。スキャナ・バッファ回路
３０は、マルチプレクサ回路２０の各信号を入力し、順
次切り換えて出力する。電圧測定器４０は、スキャナ・
バッファ回路３０の出力信号の電圧値を測定する。ここ
では、電圧測定器４０が、アンプ４２とＡ／Ｄ変換器４
４により構成されている。Ａ／Ｄ変換器４４は、例えば
１８ビットの高精度のものを使用し、ディジタル化され
た測定値が演算用のμプロセッサに送られる。
【０００９】試験電圧校正装置では、マルチプレクサ回
路２０で標準電圧発生器１０を選択する校正モードと、
マルチプレクサ回路２０で被検査ＩＣの各端子を選択す
る真電圧モードとがある。校正電圧選択部５０は、校正
モードとしてスキャナ・バッファ回路３０で切り換えら
れた経路毎に電圧測定器４０で測定される測定値を求め
る。校正電圧演算部６０は、校正電圧選択部５０で測定
した測定値を基に、各経路毎の校正値を演算する。ＤＵ
Ｔ電圧選択部７０は、真電圧モードとしてスキャナ・バ
ッファ回路３０で切り換えられた経路毎に電圧測定器４
０で測定される測定値を求める。真電圧補正部８０は、
ＤＵＴ電圧選択部７０で測定した測定値に対して、校正
電圧演算部６０で演算した当該経路の校正値を用いて、
真電圧に補正する。これにより、マルチプレクサ回路２
０→スキャナ・バッファ回路３０→電圧測定器４０なる
信号伝送経路のインピーダンスの相違に起因する測定値
のバラツキを控除して、真電圧を求めることができる。
路２０で標準電圧発生器１０を選択する校正モードと、
マルチプレクサ回路２０で被検査ＩＣの各端子を選択す
る真電圧モードとがある。校正電圧選択部５０は、校正
モードとしてスキャナ・バッファ回路３０で切り換えら
れた経路毎に電圧測定器４０で測定される測定値を求め
る。校正電圧演算部６０は、校正電圧選択部５０で測定
した測定値を基に、各経路毎の校正値を演算する。ＤＵ
Ｔ電圧選択部７０は、真電圧モードとしてスキャナ・バ
ッファ回路３０で切り換えられた経路毎に電圧測定器４
０で測定される測定値を求める。真電圧補正部８０は、
ＤＵＴ電圧選択部７０で測定した測定値に対して、校正
電圧演算部６０で演算した当該経路の校正値を用いて、
真電圧に補正する。これにより、マルチプレクサ回路２
０→スキャナ・バッファ回路３０→電圧測定器４０なる
信号伝送経路のインピーダンスの相違に起因する測定値
のバラツキを控除して、真電圧を求めることができる。
【００１０】このように校正された装置の動作を説明す
る。図２は校正モードにおける構成ブロック図である。
図において、校正電圧選択部５０が校正モードとしてし
ているので、被検査ＩＣは省略してある。校正電圧演算
部６０は、校正電圧選択部５０で測定した測定値を基
に、各経路毎の校正値を演算して、補正値テーブル９０
を作成する。
る。図２は校正モードにおける構成ブロック図である。
図において、校正電圧選択部５０が校正モードとしてし
ているので、被検査ＩＣは省略してある。校正電圧演算
部６０は、校正電圧選択部５０で測定した測定値を基
に、各経路毎の校正値を演算して、補正値テーブル９０
を作成する。
【００１１】図３は校正電圧演算部６０の演算の一例を
示す図である。標準電圧発生器１０は、マルチプレクサ
２０への入力電圧として、低標準電圧ＶO1と高標準電圧
ＶO2を発生する。このとき、電圧測定器４０で測定する
電圧が、それぞれＶm1、Ｖm2であるとすれば、経路のゲ
インＶgaiと、オフセット電圧Ｖofiは次式で与えられ
る。 Ｖgai＝(ＶO2−ＶO1)／(Ｖm2−Ｖm1) (2) Ｖofi＝ＶO1−Ｖgai・Ｖm1 (3)
示す図である。標準電圧発生器１０は、マルチプレクサ
２０への入力電圧として、低標準電圧ＶO1と高標準電圧
ＶO2を発生する。このとき、電圧測定器４０で測定する
電圧が、それぞれＶm1、Ｖm2であるとすれば、経路のゲ
インＶgaiと、オフセット電圧Ｖofiは次式で与えられ
る。 Ｖgai＝(ＶO2−ＶO1)／(Ｖm2−Ｖm1) (2) Ｖofi＝ＶO1−Ｖgai・Ｖm1 (3)
【００１２】図４は、試験電圧校正装置の校正モードと
真電圧モードを説明する流れ図である。なお、ここでは
被検査ＩＣのピンｉ(＝１〜ｎ)に対応する経路のゲイン
をＡi、オフセット電圧をＢiと表す。まず、校正モード
では校正電圧選択部５０によって、被検査ＩＣの各ピン
ｉについて、低標準電圧ＶO1と高標準電圧ＶO2を印加し
て、電圧測定器４０により出力電圧Ｖm1、Ｖm2を測定す
る（Ｓ１）。次に、校正電圧演算部６０では、(2)、(3)
式に従って、各ピンの経路におけるゲインＡiとオフセ
ット電圧Ｂiを演算して（Ｓ２）、補正値テーブル９０
に格納する（Ｓ３）。
真電圧モードを説明する流れ図である。なお、ここでは
被検査ＩＣのピンｉ(＝１〜ｎ)に対応する経路のゲイン
をＡi、オフセット電圧をＢiと表す。まず、校正モード
では校正電圧選択部５０によって、被検査ＩＣの各ピン
ｉについて、低標準電圧ＶO1と高標準電圧ＶO2を印加し
て、電圧測定器４０により出力電圧Ｖm1、Ｖm2を測定す
る（Ｓ１）。次に、校正電圧演算部６０では、(2)、(3)
式に従って、各ピンの経路におけるゲインＡiとオフセ
ット電圧Ｂiを演算して（Ｓ２）、補正値テーブル９０
に格納する（Ｓ３）。
【００１３】続いて真電圧モードでは、ＤＵＴ電圧選択
部７０により被検査ＩＣのピン毎に電圧測定器４０で電
圧を測定する。そして、真電圧補正部８０により次式に
従って真電圧に補正する（Ｓ４）。 ＶOi＝Ｖmi・Ａi＋Ｂi (4) この真電圧を用いて、被検査ＩＣの検査機能として予め
定められた演算を行う（Ｓ５）。
部７０により被検査ＩＣのピン毎に電圧測定器４０で電
圧を測定する。そして、真電圧補正部８０により次式に
従って真電圧に補正する（Ｓ４）。 ＶOi＝Ｖmi・Ａi＋Ｂi (4) この真電圧を用いて、被検査ＩＣの検査機能として予め
定められた演算を行う（Ｓ５）。
【００１４】図５は、真電圧モードにおける構成ブロッ
ク図である。ＤＵＴ電圧選択部７０は、真電圧モードと
して被検査ＩＣのピン毎に電圧測定器４０により測定値
を求める。真電圧補正部８０は、各ピンに対応するゲイ
ンＡｉとオフセットＢｉを補正値テーブル９０を参照し
て求め、真電圧に補正する。
ク図である。ＤＵＴ電圧選択部７０は、真電圧モードと
して被検査ＩＣのピン毎に電圧測定器４０により測定値
を求める。真電圧補正部８０は、各ピンに対応するゲイ
ンＡｉとオフセットＢｉを補正値テーブル９０を参照し
て求め、真電圧に補正する。
【００１５】次に、具体的な数値例を用いて説明する。
ピン１について、低標準電圧ＶO1として-1.0Ｖを印加し
たところ、電圧測定器４０で測定した電圧Ｖm1が-1.2Ｖ
となった。高標準電圧ＶO2として2.0Ｖを印加したとこ
ろ、電圧測定器４０で測定した電圧Ｖm2が2.7Ｖとなっ
た。すると、経路のゲインＶga1は1.3、オフセット電圧
Ｖof1は0.1Ｖとなる。同様にして、ピン２について、低
標準電圧ＶO1として-2.0Ｖを印加したところ、電圧測定
器４０で測定した電圧Ｖm1が-1.5Ｖとなった。高標準電
圧ＶO2として2.0Ｖを印加したところ、電圧測定器４０
で測定した電圧Ｖm2が2.5Ｖとなった。すると、経路の
ゲインＶga1は1.0、オフセット電圧Ｖof1は0.5Ｖとな
る。
ピン１について、低標準電圧ＶO1として-1.0Ｖを印加し
たところ、電圧測定器４０で測定した電圧Ｖm1が-1.2Ｖ
となった。高標準電圧ＶO2として2.0Ｖを印加したとこ
ろ、電圧測定器４０で測定した電圧Ｖm2が2.7Ｖとなっ
た。すると、経路のゲインＶga1は1.3、オフセット電圧
Ｖof1は0.1Ｖとなる。同様にして、ピン２について、低
標準電圧ＶO1として-2.0Ｖを印加したところ、電圧測定
器４０で測定した電圧Ｖm1が-1.5Ｖとなった。高標準電
圧ＶO2として2.0Ｖを印加したところ、電圧測定器４０
で測定した電圧Ｖm2が2.5Ｖとなった。すると、経路の
ゲインＶga1は1.0、オフセット電圧Ｖof1は0.5Ｖとな
る。
【００１６】今度は、被検査ＩＣのピン１の出力電圧Ｖm
1は1.0Ｖであり、ピン２の出力電圧Ｖm2は1.2Ｖが得ら
れたとする。ＬＳＩテスタの測定値に対する演算は、ピ
ン１の出力電圧Ｖm1とピン２の出力電圧Ｖm2の平均をと
るものとすれば、補正前の値は1.1Ｖとなる。これに対
して、真電圧を求めると次のようになる。 ピン１の真電圧：ＶO1＝Ｖm1・Ａ1＋Ｂ1＝1.0・1.3＋0.1＝1.4Ｖ (5) ピン２の真電圧：ＶO2＝Ｖm2・Ａ2＋Ｂ2＝1.0・1.0＋0.5＝1.5Ｖ (6) 両者の真電圧の平均をとると、1.45Ｖが得られる。
1は1.0Ｖであり、ピン２の出力電圧Ｖm2は1.2Ｖが得ら
れたとする。ＬＳＩテスタの測定値に対する演算は、ピ
ン１の出力電圧Ｖm1とピン２の出力電圧Ｖm2の平均をと
るものとすれば、補正前の値は1.1Ｖとなる。これに対
して、真電圧を求めると次のようになる。 ピン１の真電圧：ＶO1＝Ｖm1・Ａ1＋Ｂ1＝1.0・1.3＋0.1＝1.4Ｖ (5) ピン２の真電圧：ＶO2＝Ｖm2・Ａ2＋Ｂ2＝1.0・1.0＋0.5＝1.5Ｖ (6) 両者の真電圧の平均をとると、1.45Ｖが得られる。
【００１７】
【発明の効果】以上説明したように本発明によれば、校
正モードと真電圧モードを用いて、マルチプレクサ回路
２０→スキャナ・バッファ回路３０→電圧測定器４０な
る信号伝送経路のインピーダンスの相違に起因する測定
値のバラツキを補償しているので、伝送経路のバラツキ
に依存しない高精度の計測ができるという効果がある。
また、校正モードと真電圧モードを切り換えているの
で、従来のように個別のピン毎に出力電圧の補正回路を
設けて、ゲインやオフセット電圧の調整をする場合に比
較して、構成が簡単になるという効果もある。
正モードと真電圧モードを用いて、マルチプレクサ回路
２０→スキャナ・バッファ回路３０→電圧測定器４０な
る信号伝送経路のインピーダンスの相違に起因する測定
値のバラツキを補償しているので、伝送経路のバラツキ
に依存しない高精度の計測ができるという効果がある。
また、校正モードと真電圧モードを切り換えているの
で、従来のように個別のピン毎に出力電圧の補正回路を
設けて、ゲインやオフセット電圧の調整をする場合に比
較して、構成が簡単になるという効果もある。
【図１】本発明の適用される半導体テスト装置の試験電
圧校正装置の構成図である。
圧校正装置の構成図である。
【図２】校正モードにおける構成ブロック図である。
【図３】校正電圧演算部６０の演算の一例を示す図であ
る。
る。
【図４】試験電圧校正装置の校正モードと真電圧モード
を説明する流れ図である。
を説明する流れ図である。
【図５】真電圧モードにおける構成ブロック図である。
【図６】各ピン１〜ｎにおける出力電圧の設定値と真電
圧との説明図である。
圧との説明図である。
ＤＵＴ 被検査ＩＣ １０ 標準電圧発生器 ２０ マルチプレクサ ３０ スキャナ・バッファ回路 ４０ 電圧測定器 ５０ 校正電圧選択部 ６０ 校正電圧演算部 ７０ ＤＵＴ電圧選択部 ８０ 真電圧補正部
Claims (4)
- 【請求項１】被検査ＩＣ（ＤＵＴ）の各端子と標準電圧
発生器（１０）とを入力端子に接続し、選択信号に従っ
て一方を出力するマルチプレクサ回路（２０）と、 このマルチプレクサ回路の各信号を入力し、順次切り換
えて出力するスキャナ・バッファ回路（３０）と、 このスキャナ・バッファ回路の出力信号の電圧値を測定
する電圧測定器（４０）を備える半導体テスト装置の試
験電圧校正装置であって、 前記マルチプレクサ回路で標準電圧発生器を選択し、前
記スキャナ・バッファ回路で切り換えられた経路毎に電
圧測定器で測定される測定値を求める校正電圧選択手段
（５０）と、 この校正電圧選択手段で測定した測定値を基に、各経路
毎の校正値を演算する校正電圧演算手段（６０）と、 前記マルチプレクサ回路で被検査ＩＣの各端子を選択
し、前記スキャナ・バッファ回路で切り換えられた経路
毎に電圧測定器で測定される測定値を求めるＤＵＴ電圧
選択手段（７０）と、 このＤＵＴ電圧選択手段で測定した測定値に対して、前
記校正電圧演算手段で演算した当該経路の校正値を用い
て、真電圧に補正する真電圧補正手段（８０）と、 を具備することを特徴とする半導体テスト装置の試験電
圧校正装置。 - 【請求項２】前記校正電圧選択手段は、標準電圧発生器
から複数の標準電圧を出力して、それぞれ電圧測定器に
より測定し、 前記校正電圧演算手段は、前記校正電圧選択手段による
複数の測定値から当該経路におけるゲインとオフセット
電圧を演算することを特徴とする請求項１記載の半導体
テスト装置の試験電圧校正装置。 - 【請求項３】前記校正電圧選択手段は、標準電圧発生器
から複数の標準電圧を出力して、それぞれ電圧測定器に
より測定し、 前記校正電圧演算手段は、前記校正電圧選択手段による
複数の測定値から当該経路におけるゲインとオフセット
電圧を演算して、各経路におけるゲインとオフセット電
圧を補正値テーブルに格納し、 前記真電圧補正手段は、この補正値テーブルをすること
を特徴とする請求項１記載の半導体テスト装置の試験電
圧校正装置。 - 【請求項４】被検査ＩＣ（ＤＵＴ）の各端子と標準電圧
発生器（１０）とを入力端子に接続し、選択信号に従っ
て一方を出力するマルチプレクサ回路（２０）と、 このマルチプレクサ回路の各信号を入力し、順次切り換
えて出力するスキャナ・バッファ回路（３０）と、 このスキャナ・バッファ回路の出力信号の電圧値を測定
する電圧測定器（４０）を備える半導体テスト装置の試
験電圧校正方法であって、 前記マルチプレクサ回路で標準電圧発生器を選択し、前
記スキャナ・バッファ回路で切り換えられた経路毎に電
圧測定器で測定される測定値を求める校正電圧選択工程
と、 この校正電圧選択手段で測定した測定値を基に、各経路
毎の校正値を演算する校正電圧演算工程と、 前記マルチプレクサ回路で被検査ＩＣの各端子を選択
し、前記スキャナ・バッファ回路で切り換えられた経路
毎に電圧測定器で測定される測定値を求めるＤＵＴ電圧
選択工程と、 このＤＵＴ電圧選択手段で測定した測定値に対して、前
記校正電圧演算手段で演算した当該経路の校正値を用い
て、真電圧に補正する真電圧補正工程と、 を具備することを特徴とする半導体テスト装置の試験電
圧校正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9029482A JPH10227837A (ja) | 1997-02-14 | 1997-02-14 | 半導体テスト装置の試験電圧校正装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9029482A JPH10227837A (ja) | 1997-02-14 | 1997-02-14 | 半導体テスト装置の試験電圧校正装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10227837A true JPH10227837A (ja) | 1998-08-25 |
Family
ID=12277310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9029482A Pending JPH10227837A (ja) | 1997-02-14 | 1997-02-14 | 半導体テスト装置の試験電圧校正装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10227837A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281292A (ja) * | 2000-04-03 | 2001-10-10 | Advantest Corp | Ｉｃ試験装置における電圧発生器の校正方法・電圧発生器の校正装置 |
| KR100499624B1 (ko) * | 1998-12-31 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 볼티지 제너레이터(voltage generator)테스트 장치 |
| JP2015055516A (ja) * | 2013-09-11 | 2015-03-23 | 日置電機株式会社 | 基板検査装置、及び標準器 |
| WO2025066545A1 (zh) * | 2023-09-28 | 2025-04-03 | 宁德时代新能源科技股份有限公司 | 采样电路及其标定方法、电池管理系统及用电装置 |
-
1997
- 1997-02-14 JP JP9029482A patent/JPH10227837A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499624B1 (ko) * | 1998-12-31 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 볼티지 제너레이터(voltage generator)테스트 장치 |
| JP2001281292A (ja) * | 2000-04-03 | 2001-10-10 | Advantest Corp | Ｉｃ試験装置における電圧発生器の校正方法・電圧発生器の校正装置 |
| JP2015055516A (ja) * | 2013-09-11 | 2015-03-23 | 日置電機株式会社 | 基板検査装置、及び標準器 |
| WO2025066545A1 (zh) * | 2023-09-28 | 2025-04-03 | 宁德时代新能源科技股份有限公司 | 采样电路及其标定方法、电池管理系统及用电装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
| US7138819B2 (en) | Differential voltage measuring apparatus and semiconductor testing apparatus | |
| KR20100081352A (ko) | 시험 장치 및 캘리브레이션 방법 | |
| US5875198A (en) | Semiconductor device testing apparatus | |
| JP2000009792A (ja) | テストバーンインシステム、及びテストバーンインシステム校正方法 | |
| JP2002296329A (ja) | 集積回路の試験装置 | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| US20100109674A1 (en) | Device, test apparatus and test method | |
| JP4625453B2 (ja) | 精度を高めた測定回路 | |
| TWI842062B (zh) | 使用阻抗模擬校準阻抗測量裝置的系統和方法及使用阻抗模擬進行校準的阻抗測量裝置 | |
| JPH10227837A (ja) | 半導体テスト装置の試験電圧校正装置及び方法 | |
| CN117969935A (zh) | Ate漏电流场景下的电流测量方法、装置及测试设备 | |
| JP3628789B2 (ja) | 半導体テストシステムの自動校正装置 | |
| CN113702711B (zh) | 电阻测试电路及电阻测试方法 | |
| JP2000221242A (ja) | 半導体試験装置 | |
| JP3083033B2 (ja) | 測定装置 | |
| JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
| JPS6382382A (ja) | Ｉｃテスト用直流源の校正装置 | |
| JP3003282B2 (ja) | 回路検査装置 | |
| JP2008151718A (ja) | 半導体試験装置 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JP2023147461A (ja) | 測定回路及びこれを用いる測定システム | |
| JPH09325174A (ja) | 半導体検査装置 | |
| JPH06249921A (ja) | ミックスドシグナルｉｃテスタ | |
| JP2008096354A (ja) | 半導体試験装置 |