JP3220206B2 - 位相制御回路 - Google Patents
位相制御回路Info
- Publication number
- JP3220206B2 JP3220206B2 JP03215992A JP3215992A JP3220206B2 JP 3220206 B2 JP3220206 B2 JP 3220206B2 JP 03215992 A JP03215992 A JP 03215992A JP 3215992 A JP3215992 A JP 3215992A JP 3220206 B2 JP3220206 B2 JP 3220206B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- power supply
- circuit
- signal
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、交流系統に接続される
電力変換装置の位相制御回路に関する。
電力変換装置の位相制御回路に関する。
【０００２】
【従来の技術】この種の従来の位相制御回路として図３
に示すものがあった。同図において、交流系統に同期し
た同期電源の三相交流が３相／２相変換回路１に加えら
れる。３相／２相変換回路１は三相交流電圧をベクトル
合成することにより、ｄ軸成分sinθと、ｑ軸成分 cos
θとに変換する。このうち、ｄ軸成分 sinθは掛算型の
Ｄ／Ａコンバータ回路２，３のアナログ信号入力部Ａに
加えられ、ｑ軸成分 cosθは同じく掛算型のＤ／Ａコン
バータ回路４，５のアナログ信号入力部Ａに加えられ
る。
に示すものがあった。同図において、交流系統に同期し
た同期電源の三相交流が３相／２相変換回路１に加えら
れる。３相／２相変換回路１は三相交流電圧をベクトル
合成することにより、ｄ軸成分sinθと、ｑ軸成分 cos
θとに変換する。このうち、ｄ軸成分 sinθは掛算型の
Ｄ／Ａコンバータ回路２，３のアナログ信号入力部Ａに
加えられ、ｑ軸成分 cosθは同じく掛算型のＤ／Ａコン
バータ回路４，５のアナログ信号入力部Ａに加えられ
る。
【０００３】一方、帰還ループで作られたディジタル信
号を分周して得られたパルス列により、ＰーＲＯＭ回路
６，７の記憶データが読み出され、ＰーＲＯＭ回路６か
らｄ軸成分 sinφが、ＰーＲＯＭ回路７からｑ軸成分 c
osφが生成される。このうち、ｄ軸成分 sinφはＤ／Ａ
コンバータ回路２，４の各ディジタル信号入力部Ｂに加
えられ、ｑ軸成分 cosφはＤ／Ａコンバータ回路３，５
の各アナログ信号入力部Ｂに加えられる。
号を分周して得られたパルス列により、ＰーＲＯＭ回路
６，７の記憶データが読み出され、ＰーＲＯＭ回路６か
らｄ軸成分 sinφが、ＰーＲＯＭ回路７からｑ軸成分 c
osφが生成される。このうち、ｄ軸成分 sinφはＤ／Ａ
コンバータ回路２，４の各ディジタル信号入力部Ｂに加
えられ、ｑ軸成分 cosφはＤ／Ａコンバータ回路３，５
の各アナログ信号入力部Ｂに加えられる。
【０００４】そこで、Ｄ／Ａコンバータ回路２，３，
４，５はそれぞれ入力値の積に対応するアナログ信号を
出力する。演算回路８はこれら４種類のアナログ信号に
基いて同期電源の三相交流電圧と、帰還ループの信号に
よって生成された信号との位相差（θ−φ）を演算す
る。なお、位相差を求めるための詳しい演算内容は公知
であるのでその説明を省略する。この位相差信号は位相
誤差信号として位相誤差増幅回路（以下、ループフィル
タという）12に加えられる。ループフィルタ12は比例、
積分型のものでなり、位相誤差をＰＩ演算により増幅し
て出力する。このループフィルタ12の出力はバイアス設
定器13のバイアス電圧と加え合わされてＶ／Ｆコンバー
タ11に加えられる。Ｖ／Ｆコンバータ11は電圧に比例し
た周波数を有するパルスを発生する。このパルスはカウ
ンタ回路９，10でそれぞれ計数され、その計数値はＰー
ＲＯＭ回路６，７の各データを読出す読出し信号として
加えられると共に、点弧パルス決定回路14がタイミング
パルスを発生する位相信号に供される。
４，５はそれぞれ入力値の積に対応するアナログ信号を
出力する。演算回路８はこれら４種類のアナログ信号に
基いて同期電源の三相交流電圧と、帰還ループの信号に
よって生成された信号との位相差（θ−φ）を演算す
る。なお、位相差を求めるための詳しい演算内容は公知
であるのでその説明を省略する。この位相差信号は位相
誤差信号として位相誤差増幅回路（以下、ループフィル
タという）12に加えられる。ループフィルタ12は比例、
積分型のものでなり、位相誤差をＰＩ演算により増幅し
て出力する。このループフィルタ12の出力はバイアス設
定器13のバイアス電圧と加え合わされてＶ／Ｆコンバー
タ11に加えられる。Ｖ／Ｆコンバータ11は電圧に比例し
た周波数を有するパルスを発生する。このパルスはカウ
ンタ回路９，10でそれぞれ計数され、その計数値はＰー
ＲＯＭ回路６，７の各データを読出す読出し信号として
加えられると共に、点弧パルス決定回路14がタイミング
パルスを発生する位相信号に供される。
【０００５】上述した帰還ループ回路が位相ロックルー
プ回路（以下、ＰＬＬという）として知られるものであ
り、全体として位相差（θ−φ）が零になるような制御
が行われ、これにより、点弧パルス決定回路14は同期電
源の瞬間的な変動に対しても安定した位相制御信号を発
生することができる。
プ回路（以下、ＰＬＬという）として知られるものであ
り、全体として位相差（θ−φ）が零になるような制御
が行われ、これにより、点弧パルス決定回路14は同期電
源の瞬間的な変動に対しても安定した位相制御信号を発
生することができる。
【０００６】
【発明が解決しようとする課題】上述した従来の位相制
御回路は、系統電圧の低次の高調波に対する影響を積極
的に除去する手段を持たなかった。このため、系統の周
波数変動の大きいシステム又は短絡容量の小さい系統に
適用した場合、電圧波形の歪みに起因してＰＬＬループ
と、定電流制御ループ等、他の制御ループとの相互干渉
により、ハンチングが継続するという問題があった。
御回路は、系統電圧の低次の高調波に対する影響を積極
的に除去する手段を持たなかった。このため、系統の周
波数変動の大きいシステム又は短絡容量の小さい系統に
適用した場合、電圧波形の歪みに起因してＰＬＬループ
と、定電流制御ループ等、他の制御ループとの相互干渉
により、ハンチングが継続するという問題があった。
【０００７】また、低次の高調波によって同期電源の電
圧波形が歪むと、ＰＬＬの出力位相信号にも影響し、点
弧パルス決定回路14で作られるゲートパルス信号に点弧
角バラツキが発生するという問題があった。因みに、ゲ
ートパルス信号に点弧角バラツキが発生すると、電力変
換装置の出力変動により系統に高調波を発生させるとい
う問題もあった。
圧波形が歪むと、ＰＬＬの出力位相信号にも影響し、点
弧パルス決定回路14で作られるゲートパルス信号に点弧
角バラツキが発生するという問題があった。因みに、ゲ
ートパルス信号に点弧角バラツキが発生すると、電力変
換装置の出力変動により系統に高調波を発生させるとい
う問題もあった。
【０００８】この発明は上記の問題点を解決するために
なれたもので、系統の電圧や周波数の変動により波形歪
みが生じても安定した位相制御信号を発生することので
きる位相制御回路を得ることを目的とする。
なれたもので、系統の電圧や周波数の変動により波形歪
みが生じても安定した位相制御信号を発生することので
きる位相制御回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】本発明は、同期電源の同
期信号を入力して位相制御信号を出力する位相ロックル
ープ回路のループ内に、同期信号と帰還信号との位相の
誤差を増幅するループフィルタを有する位相制御回路に
おいて、ループフィルタの設置経路に、同期電源に対す
る低次の高調波成分を低減させるフィルタ手段を備えた
ものである。
期信号を入力して位相制御信号を出力する位相ロックル
ープ回路のループ内に、同期信号と帰還信号との位相の
誤差を増幅するループフィルタを有する位相制御回路に
おいて、ループフィルタの設置経路に、同期電源に対す
る低次の高調波成分を低減させるフィルタ手段を備えた
ものである。
【００１０】この場合、フィルタ手段は、同期電源の第
２調波成分を低減させるようにするとよい。
２調波成分を低減させるようにするとよい。
【００１１】
【作用】この発明においては、ループフィルタの設置経
路に、同期電源に対する低次の高調波成分を低減させる
フィルタ手段を備えているため、系統の電圧波形が瞬間
的に歪んだとしても安定した位相制御信号が得られる。
路に、同期電源に対する低次の高調波成分を低減させる
フィルタ手段を備えているため、系統の電圧波形が瞬間
的に歪んだとしても安定した位相制御信号が得られる。
【００１２】系統の事故に伴って同期電源の欠相（１
相）や電圧不平衡が生じると同期信号に第２調波が多く
含まれる。そのため、同期電源の第２調波成分を低減さ
せるフィルタ手段によってその悪影響を確実に除去する
ことができる。
相）や電圧不平衡が生じると同期信号に第２調波が多く
含まれる。そのため、同期電源の第２調波成分を低減さ
せるフィルタ手段によってその悪影響を確実に除去する
ことができる。
【００１３】
【実施例】以下、本発明を図面に示す実施例によって詳
細に説明する。図１はこの発明の一実施例の構成を示す
ブロック図であり、図中、図３と同一の要素には同一の
符号を付してその説明を省略する。この位相制御回路は
ループフィルタ12の後段に、同期電源の第２調波成分を
低減させるフィルタ手段としてのノッチフィルタ15を設
けた点が、図３と異なっている。
細に説明する。図１はこの発明の一実施例の構成を示す
ブロック図であり、図中、図３と同一の要素には同一の
符号を付してその説明を省略する。この位相制御回路は
ループフィルタ12の後段に、同期電源の第２調波成分を
低減させるフィルタ手段としてのノッチフィルタ15を設
けた点が、図３と異なっている。
【００１４】上記のように構成された本実施例の動作に
ついて、特に、従来装置と構成を異にする部分を中心に
して、図２のタイムチャートをも参照して以下に説明す
る。
ついて、特に、従来装置と構成を異にする部分を中心に
して、図２のタイムチャートをも参照して以下に説明す
る。
【００１５】先ず、同期電源の電圧波形が図２ (a)に実
線で示したように、第２調波成分を含んで歪んだと仮定
する。このとき、ループフィルタ12の出力電圧は図２
(b)に実線で示したように変動する。この変動に対して
ノッチフィルタ15を設けていなかったとすれば、Ｖ／Ｆ
コンバータ11は図２ (c)に示すように電圧の高い箇所で
パルスの発振周波数を上げ、逆に電圧の低い箇所でパル
ス発振周波数を下げる。このように発振周波数が変動す
ると、これらのパルスを分周して計数するカウンタ回路
９，10の計数値が図２ (d)の鋸歯状の実線で示したよう
に、増大速度および最大点に到達するタイミングが変化
する。なお、図２ (d)は６相の位相制御、つまり、60度
毎の点弧パルス制御に使われる位相信号のパルス列を、
解り易くするためアナログ的に表したものである。点弧
パルス決定回路14はカウンタ回路９，10の計数値が図２
(d)の時間軸に平行な実線で示した値Ｅc になったとき
に、図２ (e)に示す点弧パルスを発生する。
線で示したように、第２調波成分を含んで歪んだと仮定
する。このとき、ループフィルタ12の出力電圧は図２
(b)に実線で示したように変動する。この変動に対して
ノッチフィルタ15を設けていなかったとすれば、Ｖ／Ｆ
コンバータ11は図２ (c)に示すように電圧の高い箇所で
パルスの発振周波数を上げ、逆に電圧の低い箇所でパル
ス発振周波数を下げる。このように発振周波数が変動す
ると、これらのパルスを分周して計数するカウンタ回路
９，10の計数値が図２ (d)の鋸歯状の実線で示したよう
に、増大速度および最大点に到達するタイミングが変化
する。なお、図２ (d)は６相の位相制御、つまり、60度
毎の点弧パルス制御に使われる位相信号のパルス列を、
解り易くするためアナログ的に表したものである。点弧
パルス決定回路14はカウンタ回路９，10の計数値が図２
(d)の時間軸に平行な実線で示した値Ｅc になったとき
に、図２ (e)に示す点弧パルスを発生する。
【００１６】かくして、同期電源の電圧波形の歪みによ
りＶ／Ｆコンバータ11の発振周波数が上がると、点弧パ
ルス位相が進み、反対に、Ｖ／Ｆコンバータ11の発振周
波数が下がると、点弧パルス位相が遅れることになる。
りＶ／Ｆコンバータ11の発振周波数が上がると、点弧パ
ルス位相が進み、反対に、Ｖ／Ｆコンバータ11の発振周
波数が下がると、点弧パルス位相が遅れることになる。
【００１７】次に、本実施例のように、ループフィルタ
12の後段にノッチフィルタ15を設けた場合には図２ (b)
の破線に示したようにＶ／Ｆコンバータ11に一定の電圧
が加えられる。これは、同期電源の電圧波形が、図２
(a)に破線で示したように、正弦波である状態に対応し
ている。このように、Ｖ／Ｆコンバータ11の発振周波数
が安定すると、カウンタ回路９，10の計数値が図２ (d)
の破線で示したように、増大速度および最大点に到達す
るタイミングも揃うことになり、これにより点弧パルス
決定回路14は図２ (f)に示したように常に等間隔の点弧
パルスを発生する。 この結果、系統の事故等により同
期電源の電圧波形が第２調波を含んで歪んだとしても安
定した位相制御信号が得られる。
12の後段にノッチフィルタ15を設けた場合には図２ (b)
の破線に示したようにＶ／Ｆコンバータ11に一定の電圧
が加えられる。これは、同期電源の電圧波形が、図２
(a)に破線で示したように、正弦波である状態に対応し
ている。このように、Ｖ／Ｆコンバータ11の発振周波数
が安定すると、カウンタ回路９，10の計数値が図２ (d)
の破線で示したように、増大速度および最大点に到達す
るタイミングも揃うことになり、これにより点弧パルス
決定回路14は図２ (f)に示したように常に等間隔の点弧
パルスを発生する。 この結果、系統の事故等により同
期電源の電圧波形が第２調波を含んで歪んだとしても安
定した位相制御信号が得られる。
【００１８】また、第２調波を含んだときには電力変換
器の出力回路等に用いられる変圧器が直流偏磁を起こす
が、本実施例のように第２調波成分を低減させたことに
より、この直流偏磁をも低減させることができる。
器の出力回路等に用いられる変圧器が直流偏磁を起こす
が、本実施例のように第２調波成分を低減させたことに
より、この直流偏磁をも低減させることができる。
【００１９】なお、上記実施例では第２調波を低減する
ノッチフィルタ15を用いたが、この第２調波のノッチフ
ィルタと併せて、他の低次の高調波を低減させるノッチ
フィルタを併用することにより、さらに、安定した位相
制御信号が得られる。
ノッチフィルタ15を用いたが、この第２調波のノッチフ
ィルタと併せて、他の低次の高調波を低減させるノッチ
フィルタを併用することにより、さらに、安定した位相
制御信号が得られる。
【００２０】また、上記実施例ではノッチフィルタ15を
ループフィルタ12の後段に設けたが、ノッチフィルタ15
をループフィルタ12の前段に設けるようにしても上述し
たと同様な作用が行なわれる。
ループフィルタ12の後段に設けたが、ノッチフィルタ15
をループフィルタ12の前段に設けるようにしても上述し
たと同様な作用が行なわれる。
【００２１】ところで、上述したノッチフィルタ15は第
２調波を低減させるものであるが、これを別のフィルタ
手段で処理することもできる。すなわち、位相差（θ−
φ）の値を１サイクル期間に亘ってサンプリングし、得
られた値を平均して出力する、いわゆる、１サイクル積
分回路をノッチフィルタ15の代わりに用いてもよい。こ
の場合も、同期電源の電圧波形が第２調波を含んだとし
ても安定した位相制御信号が得られる。
２調波を低減させるものであるが、これを別のフィルタ
手段で処理することもできる。すなわち、位相差（θ−
φ）の値を１サイクル期間に亘ってサンプリングし、得
られた値を平均して出力する、いわゆる、１サイクル積
分回路をノッチフィルタ15の代わりに用いてもよい。こ
の場合も、同期電源の電圧波形が第２調波を含んだとし
ても安定した位相制御信号が得られる。
【００２２】
【発明の効果】以上の説明によって明らかなようにこの
発明によれば、ループフィルタの設置経路に設けられた
フィルタ手段が同期電源に対する低次の高調波成分を減
衰させるため、系統の電圧波形が瞬間的に歪んだとして
も安定した位相制御信号が得られる。
発明によれば、ループフィルタの設置経路に設けられた
フィルタ手段が同期電源に対する低次の高調波成分を減
衰させるため、系統の電圧波形が瞬間的に歪んだとして
も安定した位相制御信号が得られる。
【００２３】特に、同期電源の第２調波成分を減衰させ
るフィルタ手段を設けることによって、同期電源の欠相
（１相）や電圧不平衡等による悪影響を確実に除去する
ことができる。
るフィルタ手段を設けることによって、同期電源の欠相
（１相）や電圧不平衡等による悪影響を確実に除去する
ことができる。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】本発明の一実施例の動作を説明するためのタイ
ムチャート。
ムチャート。
【図３】従来の位相制御装置の構成を示すブロック図。
１ ３相／２相変換回路 ２，３，４，５ Ｄ／Ａコンバータ回路 ６，７ ＰーＲＯＭ回路 ８ 演算回路 ９，１０ カウンタ回路 １１ Ｖ／Ｆコンバータ １２ 位相誤差増幅回路 １４ 点弧パルス決定回路 １５ ノッチフィルタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 3/38 H02M 1/08
Claims (2)
- 【請求項１】同期電源の同期信号を入力して位相制御信
号を出力する位相ロックループ回路のループ内に、同期
信号と帰還信号との位相の誤差を増幅する比例、積分型
の位相誤差増幅回路を有する位相制御回路において、前
記位相誤差増幅回路の設置経路に、前記同期電源に対す
る低次の高調波成分を低減させるフィルタ手段を備えた
ことを特徴とする位相制御回路。 - 【請求項２】前記フィルタ手段は、前記同期電源の第２
調波成分を低減させることを特徴とるする請求項１に記
載の位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03215992A JP3220206B2 (ja) | 1992-02-19 | 1992-02-19 | 位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03215992A JP3220206B2 (ja) | 1992-02-19 | 1992-02-19 | 位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05236655A JPH05236655A (ja) | 1993-09-10 |
| JP3220206B2 true JP3220206B2 (ja) | 2001-10-22 |
Family
ID=12351156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03215992A Expired - Fee Related JP3220206B2 (ja) | 1992-02-19 | 1992-02-19 | 位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3220206B2 (ja) |
-
1992
- 1992-02-19 JP JP03215992A patent/JP3220206B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05236655A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191519A (en) | Current sharing control in a parallel inverter system | |
| JP3185257B2 (ja) | 電力変換ユニットの並列運転装置 | |
| Nazib et al. | Decoupled DSOGI-PLL for improved three phase grid synchronisation | |
| US6891413B2 (en) | Periodic signal controller | |
| US4906860A (en) | Control device for active filter | |
| US4665474A (en) | Method and device for rapidly determining a synchronous reference voltage for a network controlled converter | |
| US4963839A (en) | Wide bandwidth phase locked loop circuit with sliding window averager | |
| US5065304A (en) | Controller for AC power converter | |
| JP3220206B2 (ja) | 位相制御回路 | |
| JP3193535B2 (ja) | サンプリングクロック生成回路 | |
| JPH10178741A (ja) | パワーラインコンディショナ | |
| JP2626274B2 (ja) | インバータ | |
| JP3232885B2 (ja) | 電力変換装置及び制御方法 | |
| Galloway | Harmonic instability in phase controlled rectifiers | |
| JP3696306B2 (ja) | 位相検出器 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JPH04368429A (ja) | 電力変換装置の制御装置 | |
| JPH05172874A (ja) | 電圧位相検出装置 | |
| JPH08304484A (ja) | 位相検出装置 | |
| JPH07255131A (ja) | 電力変換装置と電力変換器の制御装置 | |
| JPS6127982B2 (ja) | ||
| JPH0446567A (ja) | 位相制御回路 | |
| JPH05299972A (ja) | 高調波検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |