JPH05299972A - 高調波検出回路 - Google Patents
高調波検出回路Info
- Publication number
- JPH05299972A JPH05299972A JP4101432A JP10143292A JPH05299972A JP H05299972 A JPH05299972 A JP H05299972A JP 4101432 A JP4101432 A JP 4101432A JP 10143292 A JP10143292 A JP 10143292A JP H05299972 A JPH05299972 A JP H05299972A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- fundamental wave
- harmonic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】高調波成分のみを検出することができる高調波
検出回路を提供することにある。 【構成】交流電圧または交流電流を交流信号として入力
し、前記交流信号の位相を検出するフェーズロックドル
ープ回路５１と、前記交流信号の振幅を検出する振幅検
出回路５２と、前記フェーズロックドループ回路５１の
位相検出値と振幅検出回路５２の振幅検出値とから交流
信号の基本波成分を演算し、基本波信号を出力する基本
波演算回路５３と、前記交流信号と前記基本波演算回路
５３からの基本波信号を減算することにより、前記交流
信号の高調波成分を高調波信号として出力する減算回路
５４とを具備したもの。
検出回路を提供することにある。 【構成】交流電圧または交流電流を交流信号として入力
し、前記交流信号の位相を検出するフェーズロックドル
ープ回路５１と、前記交流信号の振幅を検出する振幅検
出回路５２と、前記フェーズロックドループ回路５１の
位相検出値と振幅検出回路５２の振幅検出値とから交流
信号の基本波成分を演算し、基本波信号を出力する基本
波演算回路５３と、前記交流信号と前記基本波演算回路
５３からの基本波信号を減算することにより、前記交流
信号の高調波成分を高調波信号として出力する減算回路
５４とを具備したもの。
Description
【０００１】
【産業上の利用分野】本発明は、交流電圧または交流電
流の高調波成分を検出する高調波検出回路に関する。
流の高調波成分を検出する高調波検出回路に関する。
【０００２】
【従来の技術】図３は、従来の高調波検出回路の一例を
示すものである。
示すものである。
【０００３】１は交流電源、２は交流電源１に接続され
た負荷、３は負荷２に流れる負荷電流ｉＬを検出する負
荷電流検出用交流器、４は基本波周波数帯域の波を阻止
するバンドエリミネーションフィルタ（以下ＢＥＥと称
す）、６は電流／電圧変換器である。次に、このような
構成で従来の高調波検出回路の動作を説明する。
た負荷、３は負荷２に流れる負荷電流ｉＬを検出する負
荷電流検出用交流器、４は基本波周波数帯域の波を阻止
するバンドエリミネーションフィルタ（以下ＢＥＥと称
す）、６は電流／電圧変換器である。次に、このような
構成で従来の高調波検出回路の動作を説明する。
【０００４】交流電源１から負荷２に対して電力を供給
し、負荷２に流れる負荷電流ｉＬを変流器３で検出す
る。変流器３で検出された負荷電流ｉＬは、ＢＥＦ４に
より、基本波成分が除去され、高調波電流波形ｉｈの検
出が可能となる。
し、負荷２に流れる負荷電流ｉＬを変流器３で検出す
る。変流器３で検出された負荷電流ｉＬは、ＢＥＦ４に
より、基本波成分が除去され、高調波電流波形ｉｈの検
出が可能となる。
【０００５】図４は、図３の電流波形の一例を示すもの
で、図４（ａ）は負荷２に流れる負荷電流ｉＬを変流器
３により検出した出力電流波形を示し、図４（ｂ）は負
荷電流波形より、基本波を取り除いた高調波電流波形を
示している。図５はＢＥＦ４の特性図を示す。
で、図４（ａ）は負荷２に流れる負荷電流ｉＬを変流器
３により検出した出力電流波形を示し、図４（ｂ）は負
荷電流波形より、基本波を取り除いた高調波電流波形を
示している。図５はＢＥＦ４の特性図を示す。
【０００６】
【発明が解決しようとする課題】高調波成分を補償する
アクティブパワーフィルタなどに、従来の高調波検出回
路を使用すると、ＢＥＦ４を用いたため、以下に説明す
るような問題があった。図５は、ＢＥＦ４の特性を示す
図であり、利得特性に示す様に、ＢＥＦ４は、基本波成
分のみを阻止するだけでなく、基本波の前後周波数帯域
まで、ある程度の利得で減衰させる。また、位相特性
も、基本周波数を中心に位相ずれを起こす。よって、低
次の高調波成分は、減衰かつ、位相ずれを起こして検出
され、正確に高調波成分のみを検出することはとできな
い。本発明はこのような問題を解決するためになされた
もので、高調波成分のみを検出することができる高調波
検出回路を提供することを目的とする。
アクティブパワーフィルタなどに、従来の高調波検出回
路を使用すると、ＢＥＦ４を用いたため、以下に説明す
るような問題があった。図５は、ＢＥＦ４の特性を示す
図であり、利得特性に示す様に、ＢＥＦ４は、基本波成
分のみを阻止するだけでなく、基本波の前後周波数帯域
まで、ある程度の利得で減衰させる。また、位相特性
も、基本周波数を中心に位相ずれを起こす。よって、低
次の高調波成分は、減衰かつ、位相ずれを起こして検出
され、正確に高調波成分のみを検出することはとできな
い。本発明はこのような問題を解決するためになされた
もので、高調波成分のみを検出することができる高調波
検出回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、請求項１に対応する発明は、交流電圧または交流電
流を交流信号として入力し、前記交流信号の位相を検出
するフェーズロックドループ回路と、前記交流信号の振
幅を検出する振幅検出回路と、前記フェーズロックドル
ープ回路の位相検出値と振幅検出回路の振幅検出値とか
ら交流信号の基本波成分を演算し、基本波信号を出力す
る基本波演算回路と、前記交流信号と前記基本波演算回
路からの基本波信号を減算することにより、前記交流信
号の高調波成分を高調波信号として出力する減算回路と
を具備したものである。
に、請求項１に対応する発明は、交流電圧または交流電
流を交流信号として入力し、前記交流信号の位相を検出
するフェーズロックドループ回路と、前記交流信号の振
幅を検出する振幅検出回路と、前記フェーズロックドル
ープ回路の位相検出値と振幅検出回路の振幅検出値とか
ら交流信号の基本波成分を演算し、基本波信号を出力す
る基本波演算回路と、前記交流信号と前記基本波演算回
路からの基本波信号を減算することにより、前記交流信
号の高調波成分を高調波信号として出力する減算回路と
を具備したものである。
【０００８】
【作用】請求項１に対応する発明によれば、交流信号を
フェーズロックドループ回路と振幅検出回路に入力し
て、フェーズロックドループ回路の位相検出値と、振幅
検出回路の振幅検出値から、基本演算回路において、交
流信号の基本波成分を演算し、減算回路により前記交流
信号から前記基本波成分を減算することにより、検出値
の低次の高調波線分に対して、位相と振幅を源信号に対
して変化させず、前記交流信号の高調波成分のみを取り
出すことができる。
フェーズロックドループ回路と振幅検出回路に入力し
て、フェーズロックドループ回路の位相検出値と、振幅
検出回路の振幅検出値から、基本演算回路において、交
流信号の基本波成分を演算し、減算回路により前記交流
信号から前記基本波成分を減算することにより、検出値
の低次の高調波線分に対して、位相と振幅を源信号に対
して変化させず、前記交流信号の高調波成分のみを取り
出すことができる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の高調波検出回路の一実施例
を示す図であり、図３の従来例と異なる点は、ＢＥＦ４
の代わりに高調波出力手段５を設けたものである。高調
波出力手段５は、フェーズロックドループ回路（以下Ｐ
ＬＬ回路と称する）５１、電流波形の振幅値を検出する
振幅検出回路５２、ＰＬＬ回路５１の位相と振幅検出回
路５２の出力から基本波成分を演算出力する基本波演算
回路５３、交流電流信号から、基本波成分を減算し、高
調波信号を出力する減算回路５４から構成される。
を示す図であり、図３の従来例と異なる点は、ＢＥＦ４
の代わりに高調波出力手段５を設けたものである。高調
波出力手段５は、フェーズロックドループ回路（以下Ｐ
ＬＬ回路と称する）５１、電流波形の振幅値を検出する
振幅検出回路５２、ＰＬＬ回路５１の位相と振幅検出回
路５２の出力から基本波成分を演算出力する基本波演算
回路５３、交流電流信号から、基本波成分を減算し、高
調波信号を出力する減算回路５４から構成される。
【００１１】ＰＬＬ回路５１の構成は、図２に示すよう
に入力信号を直交する２相成分に分割する。３相／２相
変換回路５１１と、前記３相／２相変換回路５１１の出
力と、ＰＬＬ回路５１の出力である直交する２相の基本
波成分から、アナログ位相差信号Δθを演算する位相差
比較回路５１２と、この位相差比較回路５１２の高調波
成分を除去する低域フィルタ５１３と、入力電圧に応じ
て発振周波数が変化する可変周波数発振器５１４と、こ
の可変周波数発振器５１４の出力パルスを計数し、基本
波の位相データを出力するカウンタ５１５と、カウンタ
５１５のディジタル計数信号θに対して、直交する２相
の正弦（sin θ）及び余弦（cos θ）を持つＲＯＭテー
ブル５１６とＲＯＭテーブル５１６をアナログの正弦及
び余弦データに変換するディジタル／アナログ変換器
（以下Ｄ／Ａコンバータと呼ぶ）５１７ａ，５１７ｂよ
りＰＬＬ回路５１は構成されている。
に入力信号を直交する２相成分に分割する。３相／２相
変換回路５１１と、前記３相／２相変換回路５１１の出
力と、ＰＬＬ回路５１の出力である直交する２相の基本
波成分から、アナログ位相差信号Δθを演算する位相差
比較回路５１２と、この位相差比較回路５１２の高調波
成分を除去する低域フィルタ５１３と、入力電圧に応じ
て発振周波数が変化する可変周波数発振器５１４と、こ
の可変周波数発振器５１４の出力パルスを計数し、基本
波の位相データを出力するカウンタ５１５と、カウンタ
５１５のディジタル計数信号θに対して、直交する２相
の正弦（sin θ）及び余弦（cos θ）を持つＲＯＭテー
ブル５１６とＲＯＭテーブル５１６をアナログの正弦及
び余弦データに変換するディジタル／アナログ変換器
（以下Ｄ／Ａコンバータと呼ぶ）５１７ａ，５１７ｂよ
りＰＬＬ回路５１は構成されている。
【００１２】次に、上記の様に構成された高調波検出回
路の動作について説明する。図１において、交流電源１
より負荷に流れる負荷電流ｉＬを変流器３にて検出す
る。検出した負荷電流ｉＬは、電流／電圧変換器６にて
交流電圧信号に変換される。ＰＬＬ回路５１と振幅検出
回路５２に入力する。ＰＬＬ回路５１は、図２に示した
ように入力した３相交流電圧Ｒ，Ｓ，Ｔから直交する２
相の単位基本波交流電圧ＶFd，ＶFqを演算出力する。
路の動作について説明する。図１において、交流電源１
より負荷に流れる負荷電流ｉＬを変流器３にて検出す
る。検出した負荷電流ｉＬは、電流／電圧変換器６にて
交流電圧信号に変換される。ＰＬＬ回路５１と振幅検出
回路５２に入力する。ＰＬＬ回路５１は、図２に示した
ように入力した３相交流電圧Ｒ，Ｓ，Ｔから直交する２
相の単位基本波交流電圧ＶFd，ＶFqを演算出力する。
【００１３】振幅検出回路５２は、３相交流電圧を直交
する２相電圧成分に変換し、それぞれを２乗し、その和
の平方根を取り、フィルタリングすることで振幅検出が
可能である。
する２相電圧成分に変換し、それぞれを２乗し、その和
の平方根を取り、フィルタリングすることで振幅検出が
可能である。
【００１４】基本波演算回路５３は、ＰＬＬ回路５１よ
り負荷電流ｉＬに同期した２相単位交流電圧と、振幅検
出回路５２の出力値を乗算し、それを２相／３相変換す
ることにより、負荷電流信号内の基本波成分を出力する
ことができる。負荷電流信号ｉＬより基本波演算回路５
３の出力で基本波成分を減算回路５４にて減算する。よ
って、負荷電流ｉＬより基本波成分のみを取り除くこと
により、高調波成分のみを検出することができる。ここ
で、図２を参照して、負荷電流ｉＬの位相を検出するＰ
ＬＬ回路５１及び振幅検出回路５２、基本波演算回路５
３の動作について詳細に説明する。図２において、３相
／２相変換回路５１１は、３相交流信号Ｒ，Ｓ，Ｔを入
力して、次式で示される２相交流電圧Ｖ1d，Ｖ1qを出力
する。 Ｖ1d＝Ｖ1 cos θ1 ……（１）−１ Ｖ1q＝Ｖ1 sin θ1 ……（１）−２ 但し、Ｖ1 ：振幅、θ1 ：位相である。
り負荷電流ｉＬに同期した２相単位交流電圧と、振幅検
出回路５２の出力値を乗算し、それを２相／３相変換す
ることにより、負荷電流信号内の基本波成分を出力する
ことができる。負荷電流信号ｉＬより基本波演算回路５
３の出力で基本波成分を減算回路５４にて減算する。よ
って、負荷電流ｉＬより基本波成分のみを取り除くこと
により、高調波成分のみを検出することができる。ここ
で、図２を参照して、負荷電流ｉＬの位相を検出するＰ
ＬＬ回路５１及び振幅検出回路５２、基本波演算回路５
３の動作について詳細に説明する。図２において、３相
／２相変換回路５１１は、３相交流信号Ｒ，Ｓ，Ｔを入
力して、次式で示される２相交流電圧Ｖ1d，Ｖ1qを出力
する。 Ｖ1d＝Ｖ1 cos θ1 ……（１）−１ Ｖ1q＝Ｖ1 sin θ1 ……（１）−２ 但し、Ｖ1 ：振幅、θ1 ：位相である。
【００１５】３相／２相変換回路５１１により、２相交
流電圧Ｖ1d，Ｖ1qに変換された２相交流信号は、ＰＬＬ
回路５１の出力である直交する２相の基本波成分のアナ
ログ位相検出信号ＶFd，ＶFqより、位相差信号Δθを位
相差比較回路５１２により演算する。ＶFd，ＶFqは次式
のように出力される。 ＶFd＝cos θ2 ……（２）−１ ＶFq＝sin θ2 ……（２）−２ 但し、θ2 ：検出位相である。また、位相差比較回路５
１２は、次式の演算を行って、２相交流電圧Ｖ1d，Ｖ1q
とアナログ位相差信号Δθ（θ1 −θ2 ）を出力する。
流電圧Ｖ1d，Ｖ1qに変換された２相交流信号は、ＰＬＬ
回路５１の出力である直交する２相の基本波成分のアナ
ログ位相検出信号ＶFd，ＶFqより、位相差信号Δθを位
相差比較回路５１２により演算する。ＶFd，ＶFqは次式
のように出力される。 ＶFd＝cos θ2 ……（２）−１ ＶFq＝sin θ2 ……（２）−２ 但し、θ2 ：検出位相である。また、位相差比較回路５
１２は、次式の演算を行って、２相交流電圧Ｖ1d，Ｖ1q
とアナログ位相差信号Δθ（θ1 −θ2 ）を出力する。
【００１６】 Δθ＝sin -1（ＶFd・Ｖ1q−ＶFq・Ｖ1d）÷｛（Ｖ1d）2 ＋（Ｖ1q）2 ｝1/2 …（３）
【００１７】この位相差信号Δθは、高調波成分を除去
する低域フィルタ５１３を介して、可変周波数発振器５
１４に加えられ、可変周波数発振器５１４の出力パルス
数を計数し、基本波の位相データを出力する。カウンタ
５１５と、そのカウンタ５１５のディジタル計数信号θ
に対して、直交する２相正弦及び余弦を持つＲＯＭテー
ブル５１６と、ＲＯＭテーブル５１６のデータをアナロ
グの正弦及び余弦データに変換するＤ／Ａコンバータ５
１７ａ，５１７ｂにより、アナログ位相検出信号ＶFd，
ＶFqが位相軸として出力されるように、位相差信号Δθ
が零となるようなフィードバックループが構成されてお
り、これにより被検出信号として、３相交流電圧Ｒ，
Ｓ，Ｔ、すなわち３相交流電流Ｒ，Ｓ，Ｔの同期した信
号が、位相軸として、ＰＬＬ回路５１より出力される。
する低域フィルタ５１３を介して、可変周波数発振器５
１４に加えられ、可変周波数発振器５１４の出力パルス
数を計数し、基本波の位相データを出力する。カウンタ
５１５と、そのカウンタ５１５のディジタル計数信号θ
に対して、直交する２相正弦及び余弦を持つＲＯＭテー
ブル５１６と、ＲＯＭテーブル５１６のデータをアナロ
グの正弦及び余弦データに変換するＤ／Ａコンバータ５
１７ａ，５１７ｂにより、アナログ位相検出信号ＶFd，
ＶFqが位相軸として出力されるように、位相差信号Δθ
が零となるようなフィードバックループが構成されてお
り、これにより被検出信号として、３相交流電圧Ｒ，
Ｓ，Ｔ、すなわち３相交流電流Ｒ，Ｓ，Ｔの同期した信
号が、位相軸として、ＰＬＬ回路５１より出力される。
【００１８】次に、アナログ位相検出信号ＶFd，ＶFqの
振幅を負荷電流ｉＬの基本波成分と等しい振幅にする為
に、被検出信号を振幅検出回路５２にて３相／２相変換
を行い、２相交流電圧Ｖ1d，Ｖ1qより絶対値Ｉ（＝｜Ｉ
｜）を次式の様に求める。 ｜Ｉ｜＝｛（Ｖ1d）2 ＋（Ｖ1q）2 ｝1/2 …（４） ＰＬＬ回路５１の出力である直交する２相の基本波成分
のＶFd，ＶFqと振幅検出回路５２の出力である｜Ｉ｜を
基本波演算回路５３にて乗算し、 ｜Ｉ｜d ＝｜Ｉ｜cos θ2 ……（５）−１ ｜Ｉ｜q ＝｜Ｉ｜sinzθ2 ……（５）−２ とする。（５）式を２相／３相変換演算することで、基
本波演算回路５３の出力は基本波成分となる。
振幅を負荷電流ｉＬの基本波成分と等しい振幅にする為
に、被検出信号を振幅検出回路５２にて３相／２相変換
を行い、２相交流電圧Ｖ1d，Ｖ1qより絶対値Ｉ（＝｜Ｉ
｜）を次式の様に求める。 ｜Ｉ｜＝｛（Ｖ1d）2 ＋（Ｖ1q）2 ｝1/2 …（４） ＰＬＬ回路５１の出力である直交する２相の基本波成分
のＶFd，ＶFqと振幅検出回路５２の出力である｜Ｉ｜を
基本波演算回路５３にて乗算し、 ｜Ｉ｜d ＝｜Ｉ｜cos θ2 ……（５）−１ ｜Ｉ｜q ＝｜Ｉ｜sinzθ2 ……（５）−２ とする。（５）式を２相／３相変換演算することで、基
本波演算回路５３の出力は基本波成分となる。
【００１９】図１の実施例のブロック図において、負荷
電流検出用変流器３の代わりに、系統電圧検出用変圧器
を接続し、電流／電圧変換器６を削除することができ、
これにより系統電圧に含まれる高調波成分を検出するこ
とができる。
電流検出用変流器３の代わりに、系統電圧検出用変圧器
を接続し、電流／電圧変換器６を削除することができ、
これにより系統電圧に含まれる高調波成分を検出するこ
とができる。
【００２０】
【発明の効果】以上述べたように本発明の高調波検出回
路によれば、交流電圧または交流電流の高調波成分のみ
を位相をほとんどずらすことなく、検出することができ
る。これによって、この検出回路を使用した高調波電流
を逆向きに注入することにより、負荷の発生する高調波
電流を打ち消す為のアクティブフィルタは、負荷側の高
調波に充分補償する能力を発揮し、系統への高調波流出
を防ぐことができる。
路によれば、交流電圧または交流電流の高調波成分のみ
を位相をほとんどずらすことなく、検出することができ
る。これによって、この検出回路を使用した高調波電流
を逆向きに注入することにより、負荷の発生する高調波
電流を打ち消す為のアクティブフィルタは、負荷側の高
調波に充分補償する能力を発揮し、系統への高調波流出
を防ぐことができる。
【図１】本発明の一実施例を示すブロック図。
【図２】図１の基本波成分を出力する部分のブロック
図。
図。
【図３】従来の高調波検出回路を示すブロック図。
【図４】負荷電流ｉＬと負荷電流ｉＬより基本波成分を
取りのぞき高調波成分のみとした場合の波形図。
取りのぞき高調波成分のみとした場合の波形図。
【図５】図３のバンドエリミネーションフィルタの特性
図。
図。
１…交流電源、２…負荷、３…変流器、４…バンドエリ
ミネーションフィルタ、５…高調波出力手段、６…電流
／電圧変換器、５１…フェーズドロックドループ回路、
５２…振幅検出回路、５３…基本波演算回路、５４…演
算回路、５１１…３相／２相変換回路、５１２…位相差
比較回路、５１３…低域フィルタ、５１４…可変周波数
発振器、５１５…カウンタ、５１６…ＲＯＭテーブル、
５１７ａ，５１７ｂ…ディジタル／アナログ変換器。
ミネーションフィルタ、５…高調波出力手段、６…電流
／電圧変換器、５１…フェーズドロックドループ回路、
５２…振幅検出回路、５３…基本波演算回路、５４…演
算回路、５１１…３相／２相変換回路、５１２…位相差
比較回路、５１３…低域フィルタ、５１４…可変周波数
発振器、５１５…カウンタ、５１６…ＲＯＭテーブル、
５１７ａ，５１７ｂ…ディジタル／アナログ変換器。
Claims (1)
- 【請求項１】 交流電圧または交流電流を交流信号とし
て入力し、この交流信号の位相を検出するフェーズロッ
クドループ回路と、 前記交流信号の振幅を検出する振幅検出回路と、 前記フェーズロックドループ回路の位相検出値と前記振
幅検出回路の振幅検出値とから交流信号の基本波成分を
演算し、基本波信号を出力する基本波演算回路と、 前記交流信号から前記基本波演算回路からの基本波信号
を減算することにより、前記交流信号の高調波成分を高
調波信号として出力する減算回路と、 を具備した高調波検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4101432A JPH05299972A (ja) | 1992-04-21 | 1992-04-21 | 高調波検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4101432A JPH05299972A (ja) | 1992-04-21 | 1992-04-21 | 高調波検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299972A true JPH05299972A (ja) | 1993-11-12 |
Family
ID=14300543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4101432A Pending JPH05299972A (ja) | 1992-04-21 | 1992-04-21 | 高調波検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299972A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089469A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Appliances Inc | コンバータ装置及びモジュール |
| CN114487598A (zh) * | 2021-12-29 | 2022-05-13 | 慈溪市输变电工程有限公司 | 一种基于数字锁相的谐波检测算法 |
-
1992
- 1992-04-21 JP JP4101432A patent/JPH05299972A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009089469A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Appliances Inc | コンバータ装置及びモジュール |
| CN114487598A (zh) * | 2021-12-29 | 2022-05-13 | 慈溪市输变电工程有限公司 | 一种基于数字锁相的谐波检测算法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wu et al. | Influence of plugging DC offset estimation integrator in single-phase EPLL and alternative scheme to eliminate effect of input DC offset and harmonics | |
| CA2648410C (en) | Clock generation circuit, analog-digital angle converter using the same, and angle detection apparatus | |
| JPS63128269A (ja) | デジタル測定器 | |
| CN107017762B (zh) | 一种直流电容器谐波电流抑制方法 | |
| KR102160883B1 (ko) | 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치 | |
| US4307346A (en) | Phase detecting circuit | |
| US4906860A (en) | Control device for active filter | |
| Ibarra et al. | A fixed-frame positive-sequence extractor: An alternative to the MAF-based Park-filter | |
| JPH06245383A (ja) | 三相電気量の正相／逆相成分検出回路 | |
| JPH07123726A (ja) | 電力変換装置 | |
| JP3271319B2 (ja) | 電流検出装置 | |
| JP3298441B2 (ja) | 電圧形ｐｗｍインバータの電圧制御装置 | |
| JP3444011B2 (ja) | 電力用アクティブフィルタ | |
| JP2536058B2 (ja) | インバ―タの同期検出装置 | |
| JPH1094262A (ja) | 電圧型自励式変換装置 | |
| CA1303676C (en) | Control device for active filter | |
| JP3220206B2 (ja) | 位相制御回路 | |
| JP2653485B2 (ja) | インバータの制御装置 | |
| SU1144124A1 (ru) | Функциональный преобразователь | |
| JPH06350455A (ja) | アナログ／ディジタル変換器及びディジタル位相検出器 | |
| Luo et al. | Effects of input harmonics, DC offset and step changes of the fundamental component on single-phase EPLL and elimination | |
| Chester et al. | A digital phase locked loop for power conversion ASICs | |
| JP2005233951A (ja) | 単相電圧を測定する方法 | |
| JPH0531942B2 (ja) | ||
| JPH0644307Y2 (ja) | 同期信号検出装置 |