JPH0446567A - 位相制御回路 - Google Patents
位相制御回路Info
- Publication number
- JPH0446567A JPH0446567A JP2151534A JP15153490A JPH0446567A JP H0446567 A JPH0446567 A JP H0446567A JP 2151534 A JP2151534 A JP 2151534A JP 15153490 A JP15153490 A JP 15153490A JP H0446567 A JPH0446567 A JP H0446567A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- pulses
- phase
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は交流電力系統に設けられ、スタティック・スタ
ータ又は、サイクロコンバータの様に周波数の可変範囲
が広い交直変換装置の位相制御回路に関する。
ータ又は、サイクロコンバータの様に周波数の可変範囲
が広い交直変換装置の位相制御回路に関する。
（従来の技術）
第４図を参照して、従来の交直変換装置における位相制
御回路について説明する。
御回路について説明する。
同期電源が３相２相変換回路１に入力されｄ軸とｑ軸に
ｓｉｎθ、 ｃｏｓθとそれぞれ変換され、位相差検出
回路２にて、ｓｉｎθ、 ｃｏｓθを作る電圧変換回路
７．８の出力を帰還信号として位相差を検出する。位相
差検出回路２で検出された同期電圧とＰＬＬ帰還ループ
７．８で作られた電圧との位相差を誤差増幅器３により
増幅する。位相差を増幅された電圧信号が、電圧を周波
数に変換するＶ／Ｆコンバータ５に入力され位相差に応
じて周波数が変化するように構成されている位相差に応
じた発振周波数をカウンター回路６にてカウントし同期
電源と同期した分周パルス列を作るように構成されてい
る。ここでＶ／Ｆコンバータ５に入力されているバイア
ス信号４は、自走発振周波数と呼ばれ、固定のバイアス
値となっている。
ｓｉｎθ、 ｃｏｓθとそれぞれ変換され、位相差検出
回路２にて、ｓｉｎθ、 ｃｏｓθを作る電圧変換回路
７．８の出力を帰還信号として位相差を検出する。位相
差検出回路２で検出された同期電圧とＰＬＬ帰還ループ
７．８で作られた電圧との位相差を誤差増幅器３により
増幅する。位相差を増幅された電圧信号が、電圧を周波
数に変換するＶ／Ｆコンバータ５に入力され位相差に応
じて周波数が変化するように構成されている位相差に応
じた発振周波数をカウンター回路６にてカウントし同期
電源と同期した分周パルス列を作るように構成されてい
る。ここでＶ／Ｆコンバータ５に入力されているバイア
ス信号４は、自走発振周波数と呼ばれ、固定のバイアス
値となっている。
自走発振周波数の設定は一般的に同期電源とＰＬＬ帰還
ループとの位相差が零の時、つまりループフィルタ３の
出力が零の状態で同期がかかる発振周波数となる値に設
定される。
ループとの位相差が零の時、つまりループフィルタ３の
出力が零の状態で同期がかかる発振周波数となる値に設
定される。
又、位相制御回路９はＰＬＬループで電源に同期したパ
ルス列よりゲートパルスを出すためのりイミングを作る
回路である。
ルス列よりゲートパルスを出すためのりイミングを作る
回路である。
このように従来は、自走発振周波数を固定として同期電
源と位相制御回路の位相差はループフィルタで誤差増幅
された電圧信号にて補正されるように構成されていた。
源と位相制御回路の位相差はループフィルタで誤差増幅
された電圧信号にて補正されるように構成されていた。
（発明が解決しようとする課題）
上記従来の位相制御回路では周波数変動範囲が大きい場
合、固定の自走発振周波数と固定のループフィルタ定数
では、周波数が固定の場合であればループフィルタは位
相差のみ増幅すれば良いことになるが、ループフィルタ
にて大きな周波数変動分と位相差分を補正する必要があ
る。このためループフィルタの出力を広範囲に動くよう
にする必要があるが、このため各周波数に対するＧａ１
ｎが異なり同期の引き込み特性、応答性、追従性等全て
をカバーする事が困難であった。
合、固定の自走発振周波数と固定のループフィルタ定数
では、周波数が固定の場合であればループフィルタは位
相差のみ増幅すれば良いことになるが、ループフィルタ
にて大きな周波数変動分と位相差分を補正する必要があ
る。このためループフィルタの出力を広範囲に動くよう
にする必要があるが、このため各周波数に対するＧａ１
ｎが異なり同期の引き込み特性、応答性、追従性等全て
をカバーする事が困難であった。
従って本発明の目的は上述した様な回路に使用される位
相制御回路に於いて安定な運転が出来る位相制御回路を
提供することにある。
相制御回路に於いて安定な運転が出来る位相制御回路を
提供することにある。
（課題を解決するための手段）
本発明はＰＬＬ回路に設けられる自走発振周波数の設定
器のかわりに、同期電源より検出した周波数をパルスに
変換し、パルスをアナログ値に変換し自走発振周波数の
かわりに同期電源の周波数に追従させて制御するバイア
ス回路を有することを特徴とする位相制御回路を提供す
るものである。
器のかわりに、同期電源より検出した周波数をパルスに
変換し、パルスをアナログ値に変換し自走発振周波数の
かわりに同期電源の周波数に追従させて制御するバイア
ス回路を有することを特徴とする位相制御回路を提供す
るものである。
（作 用）
上記構成によれば、基本的な周波数変動分に対しては、
バイアス回路が高速に追従するため、追従する周波数範
囲において、ループフィルタの動きが位相差の補正とし
て動くだけでよくなり、広範囲の周波数帯に対しても全
て同条件となるため同期の追従性が向上し変換装置の安
定な運転が可能となる。
バイアス回路が高速に追従するため、追従する周波数範
囲において、ループフィルタの動きが位相差の補正とし
て動くだけでよくなり、広範囲の周波数帯に対しても全
て同条件となるため同期の追従性が向上し変換装置の安
定な運転が可能となる。
（実施例）
以下、実施例により説明する。
第１図は、本発明に係る位相制御回路の一実施例を示す
ブロック図である。尚第４図の従来例と同一要素は、同
一番号を付してその説明は省略する。
ブロック図である。尚第４図の従来例と同一要素は、同
一番号を付してその説明は省略する。
図示のようにこの実施例は、第４図の従来例の構成に加
えて三相の同期電圧信号をそれぞれレベル検出器１０に
て１８０’パルスに変換し１発振器１２のパルスで作る
発振周波数を１８０°パルスの間カウントし、ディジタ
ル値に変換する。各相ごとに検出された信号を中間値選
択回路１９、フィルタ回路２２をへて、Ｖ／Ｆコンバー
タ５ヘバイアス信号として加算するように構成されてい
る。第３図は第１図の自走発振周波数補正回路の詳細を
説明するタイムチャートである。第２、第３図を参照し
てこの実施例の自走発振周波数の補正回路の動作につい
て説明する。
えて三相の同期電圧信号をそれぞれレベル検出器１０に
て１８０’パルスに変換し１発振器１２のパルスで作る
発振周波数を１８０°パルスの間カウントし、ディジタ
ル値に変換する。各相ごとに検出された信号を中間値選
択回路１９、フィルタ回路２２をへて、Ｖ／Ｆコンバー
タ５ヘバイアス信号として加算するように構成されてい
る。第３図は第１図の自走発振周波数補正回路の詳細を
説明するタイムチャートである。第２、第３図を参照し
てこの実施例の自走発振周波数の補正回路の動作につい
て説明する。
第３図（イ）に示す波形がレベル検出回路ｌＯに入力さ
れ、出力が（ロ）に示す“１″ “０″の１８０＠パル
スに変換される同図（ハ）が発振器１２の出力でモノマ
ルチ回路１１が（ニ）に示すタイミングで、カウンター
回路１３のカウントを開始するための信号である。
れ、出力が（ロ）に示す“１″ “０″の１８０＠パル
スに変換される同図（ハ）が発振器１２の出力でモノマ
ルチ回路１１が（ニ）に示すタイミングで、カウンター
回路１３のカウントを開始するための信号である。
モノマルチ回路１７は入力に反転回路１６を設けている
ため（ホ）に示すタイミング、つまり（ロ）に示す１８
０°パルスの立下りにて、ワンショットのパルスが出力
されラッチ回路１４のラッチ信号として使用される。
ため（ホ）に示すタイミング、つまり（ロ）に示す１８
０°パルスの立下りにて、ワンショットのパルスが出力
されラッチ回路１４のラッチ信号として使用される。
つまり、（ニ）から（ホ）の期間内（１８０°間）に発
振器の発振するパルス数をカウントしカウンター回路１
３にてカウントしカウント値を次のサイクルまで保持す
る。カウンター回路の出力をアナログ的に表わすと（ト
）に示す点線のようになる。
振器の発振するパルス数をカウントしカウンター回路１
３にてカウントしカウント値を次のサイクルまで保持す
る。カウンター回路の出力をアナログ的に表わすと（ト
）に示す点線のようになる。
ラットがかかるとモノマルチ回路１８のタイマー後、カ
ウンター回路１３の出力はリセットされ（ト）の点線に
示すように零となる。ラッチ回路１４とＤ／Ａ変換回路
１５の出力はカウンター回路１４がリセットされる前に
保持されるため、（ト）に示す実線のようになる。従っ
て周波数の変化が１サイクルごとに検出される事となる
。
ウンター回路１３の出力はリセットされ（ト）の点線に
示すように零となる。ラッチ回路１４とＤ／Ａ変換回路
１５の出力はカウンター回路１４がリセットされる前に
保持されるため、（ト）に示す実線のようになる。従っ
て周波数の変化が１サイクルごとに検出される事となる
。
本発明においては同期電源を三相とも同じように検出し
、三相の中間値を検出することにより、交流系統の事故
時、−相地落事故が発生しても問題ないように構成され
ている。中間値選択回路１９の出力が、加算器２０にて
バイアス回路２１の値とを加算しＶ／Ｆコンバータの特
性より電圧が高くなると周波数が高くなる特性になるよ
うに変換されている。
、三相の中間値を検出することにより、交流系統の事故
時、−相地落事故が発生しても問題ないように構成され
ている。中間値選択回路１９の出力が、加算器２０にて
バイアス回路２１の値とを加算しＶ／Ｆコンバータの特
性より電圧が高くなると周波数が高くなる特性になるよ
うに変換されている。
又、アンプ回路２２はバイアス信号が１サイクルごとに
急変することを防止するためのフィルタ回路で自走発振
周波数の補正信号は（チ）に示すように動くことになる
。
急変することを防止するためのフィルタ回路で自走発振
周波数の補正信号は（チ）に示すように動くことになる
。
尚、本発明では自走発振周波数の補正を三相で行なう回
路構成を示して説明したが、−相だけの補正回路構成に
ついても本発明に含まれることは勿論である。
路構成を示して説明したが、−相だけの補正回路構成に
ついても本発明に含まれることは勿論である。
以上説明したように、本発明によれば周波数の変動が高
速に検出され自走発振周波数の補正がされるため、位相
差増幅回路のループフィルタ定数が広範囲に選択でき、
周波数の追従範囲が広い場合でも良好な同期特性を得る
ことができ、交直変換装置の安定した運転が確保できる
。
速に検出され自走発振周波数の補正がされるため、位相
差増幅回路のループフィルタ定数が広範囲に選択でき、
周波数の追従範囲が広い場合でも良好な同期特性を得る
ことができ、交直変換装置の安定した運転が確保できる
。
第１図は本発明に係る位相制御回路の一実施例のブロッ
ク構成図、第２図は第１図の実施例の詳細ブロック構成
図、第３図は第１図の動作を説明するためのタイムチャ
ート、第４図は従来の位相制御回路のブロック構成図で
ある。 １・・・三相・二相変換回路、 ２・・・位相差検出回路、３・・・ループフィルタ、４
・・・自走発振周波数、５・・・Ｖ／Ｆコンバータ、６
・・・カウンタ回路、 ７．８・・・電圧変換回路、
９・・・位相制御回路、 １０・・・レベル検出回路、
１１．１７．１８・・・モノマルチ回路。 １２・・・発振回路、１３・・・カウンター回路、１４
・・・ラッチ回路、 １５・・・Ｄ／Ａ変換回路。 １６・・・インバータＩＣ１１９・・・中間値選択回路
、２０．２３・・・加算回路、 ２１・・・バイアス設
定器、２２・・・フィルタ回路。 代理人 弁理士 則 近 憲 佑 （ハ） 第１図 第３図 箸４図 第２図
ク構成図、第２図は第１図の実施例の詳細ブロック構成
図、第３図は第１図の動作を説明するためのタイムチャ
ート、第４図は従来の位相制御回路のブロック構成図で
ある。 １・・・三相・二相変換回路、 ２・・・位相差検出回路、３・・・ループフィルタ、４
・・・自走発振周波数、５・・・Ｖ／Ｆコンバータ、６
・・・カウンタ回路、 ７．８・・・電圧変換回路、
９・・・位相制御回路、 １０・・・レベル検出回路、
１１．１７．１８・・・モノマルチ回路。 １２・・・発振回路、１３・・・カウンター回路、１４
・・・ラッチ回路、 １５・・・Ｄ／Ａ変換回路。 １６・・・インバータＩＣ１１９・・・中間値選択回路
、２０．２３・・・加算回路、 ２１・・・バイアス設
定器、２２・・・フィルタ回路。 代理人 弁理士 則 近 憲 佑 （ハ） 第１図 第３図 箸４図 第２図
Claims (1)
- ＰＬＬ回路を備えた位相制御回路において、自走発振周
波数に相当するバイアス値の代りに同期電源より周波数
を検出し、その値をバイアスとして位相制御回路に加え
ることを特徴とする位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151534A JPH0446567A (ja) | 1990-06-12 | 1990-06-12 | 位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2151534A JPH0446567A (ja) | 1990-06-12 | 1990-06-12 | 位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0446567A true JPH0446567A (ja) | 1992-02-17 |
Family
ID=15520618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2151534A Pending JPH0446567A (ja) | 1990-06-12 | 1990-06-12 | 位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0446567A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9274149B2 (en) | 2012-04-16 | 2016-03-01 | Hamilton Sundstrand Corporation | Frequency phase detection three phase system |
-
1990
- 1990-06-12 JP JP2151534A patent/JPH0446567A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9274149B2 (en) | 2012-04-16 | 2016-03-01 | Hamilton Sundstrand Corporation | Frequency phase detection three phase system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7126429B2 (en) | Digital phase locked loop with selectable normal or fast-locking capability | |
| WO1990007230A1 (en) | Dc content control for an inverter | |
| KR20130001023A (ko) | 듀티 사이클 보정장치 | |
| US7567642B2 (en) | Phase detector with extended linear operating range | |
| JPH0446567A (ja) | 位相制御回路 | |
| US4184122A (en) | Digital phase comparison apparatus | |
| US4309749A (en) | Circuit having improved firing angle symmetry for ignition pulses in the control of a multipulse rectifier | |
| EP0423882B1 (en) | Circuit arrangement in a picture display device, comprising a video signal processing circuit and a line synchronising circuit | |
| JPS5535545A (en) | Digital phase synchronous circuit | |
| US6298106B1 (en) | Frequency synthesiser | |
| JP3235651B2 (ja) | 周期性信号制御装置 | |
| RU1777216C (ru) | Многоканальное устройство дл управлени вентильным преобразователем | |
| JPS6339209A (ja) | 同期回路 | |
| JP3220206B2 (ja) | 位相制御回路 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JP2920676B2 (ja) | 同期検出回路 | |
| JPH01243622A (ja) | 位相同期ループ回路 | |
| JPH0336114Y2 (ja) | ||
| JPH03265468A (ja) | 位相制御回路 | |
| JPH0590956A (ja) | 位相同期発振器 | |
| JPS5824518Y2 (ja) | 波形整形器 | |
| JPH04189029A (ja) | Ｐｌｌ回路 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| JPH0451717A (ja) | 位相同期回路 | |
| JPH034619A (ja) | 位相同期回路 |