JP3226251B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3226251B2 JP3226251B2 JP14158195A JP14158195A JP3226251B2 JP 3226251 B2 JP3226251 B2 JP 3226251B2 JP 14158195 A JP14158195 A JP 14158195A JP 14158195 A JP14158195 A JP 14158195A JP 3226251 B2 JP3226251 B2 JP 3226251B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- insulating film
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特に有機系ソースガスを用いて形成し
た層間絶縁膜の膜質の安定化に関する。
に関するもので、特に有機系ソースガスを用いて形成し
た層間絶縁膜の膜質の安定化に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、微細デバ
イスの多層化は必然の傾向となっているが、それを進め
るには、多くの問題を解決しなければならない。その一
つが、層間絶縁膜の膜質改善であり、本件のPSG(Phosph
o-Silicate Glass) 膜又はBPSG( ボロンを添加したPSG)
膜に混入した有機物の除去にあたる。
イスの多層化は必然の傾向となっているが、それを進め
るには、多くの問題を解決しなければならない。その一
つが、層間絶縁膜の膜質改善であり、本件のPSG(Phosph
o-Silicate Glass) 膜又はBPSG( ボロンを添加したPSG)
膜に混入した有機物の除去にあたる。
【０００３】なぜなら、現段階で主流となっている成膜
方法、有機系ガスをソースガスに使用したCVD 法では、
有機系ガス中の有機物の一部が分解されずに電荷を帯び
た状態で、形成中の膜に混入していたからである。この
ため、最終的に形成された半導体装置に電圧をかけた
際、この有機物がキャリアとして働き、電気的特性を低
下させていた。そこで従来は、(1)N2 雰囲気、又は(2)O
2 雰囲気で熱処理を行い、膜中の有機物を除去してい
た。
方法、有機系ガスをソースガスに使用したCVD 法では、
有機系ガス中の有機物の一部が分解されずに電荷を帯び
た状態で、形成中の膜に混入していたからである。この
ため、最終的に形成された半導体装置に電圧をかけた
際、この有機物がキャリアとして働き、電気的特性を低
下させていた。そこで従来は、(1)N2 雰囲気、又は(2)O
2 雰囲気で熱処理を行い、膜中の有機物を除去してい
た。
【０００４】
【発明が解決しようとする課題】上述したように、BPSG
膜又はPSG 膜中の有機物を除去するにあたり、 (1) 従来の N2 雰囲気で熱処理を行う方法では、膜中の
有機物を除去するために、約900 ℃で30分程度の高温、
長時間の熱処理が必要であるが、不純物を導入した層を
有する半導体装置に適応した場合、不純物の拡散が進み
所望の電気的特性が得られなくなる問題を有していた。
特にShallow Junction 構造の半導体装置においては、
リーク電流を生じる深刻な問題となっていた。
膜又はPSG 膜中の有機物を除去するにあたり、 (1) 従来の N2 雰囲気で熱処理を行う方法では、膜中の
有機物を除去するために、約900 ℃で30分程度の高温、
長時間の熱処理が必要であるが、不純物を導入した層を
有する半導体装置に適応した場合、不純物の拡散が進み
所望の電気的特性が得られなくなる問題を有していた。
特にShallow Junction 構造の半導体装置においては、
リーク電流を生じる深刻な問題となっていた。
【０００５】(2)O2 雰囲気（或は酸化性雰囲気）で熱
処理を行う方法では、膜中の有機物を除去するために、
約800 ℃で20分程度の熱処理が必要であるが、膜下に配
線層を有する半導体装置に適用した場合、配線層が酸化
されることから配線が細り抵抗が高くなる問題を有して
いた。
処理を行う方法では、膜中の有機物を除去するために、
約800 ℃で20分程度の熱処理が必要であるが、膜下に配
線層を有する半導体装置に適用した場合、配線層が酸化
されることから配線が細り抵抗が高くなる問題を有して
いた。
【０００６】そこで、本発明は、上記問題を解決し、最
終的に形成される半導体装置の電気的特性に悪影響を与
えずに、BPSG膜又はPSG 膜中の有機物を除去する事を目
的とする。
終的に形成される半導体装置の電気的特性に悪影響を与
えずに、BPSG膜又はPSG 膜中の有機物を除去する事を目
的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法では、半導体基板上
に有機系ソースガスを用いて絶縁膜を堆積する工程と、
前記絶縁膜を堆積した後、酸素分圧200 乃至400Torr 下
で熱処理を行なう工程とを具備することを特徴とする。
に、本発明の半導体装置の製造方法では、半導体基板上
に有機系ソースガスを用いて絶縁膜を堆積する工程と、
前記絶縁膜を堆積した後、酸素分圧200 乃至400Torr 下
で熱処理を行なう工程とを具備することを特徴とする。
【０００８】尚、上記熱処理を400 ℃以上で行なうこと
を特徴とする。尚、上記熱処理時の雰囲気が、不活性ガ
スにより稀釈した酸化性雰囲気であることを特徴とす
る。
を特徴とする。尚、上記熱処理時の雰囲気が、不活性ガ
スにより稀釈した酸化性雰囲気であることを特徴とす
る。
【０００９】尚、上記有機系ソースガスは、テトラエト
キシシラン（TEOS；Si(C 2H 5 O) 4）、トリメチルボレ
ート（TMB ；B(CH3 ) 3 ）、トリメチルフォスフェート
(TMP；PO(CH 3 O)3 ) のいずれかであることを特徴とす
る。尚、上記絶縁膜の下に、前記絶縁膜と接して素子分
離領域又は配線が存在する事を特徴とする。
キシシラン（TEOS；Si(C 2H 5 O) 4）、トリメチルボレ
ート（TMB ；B(CH3 ) 3 ）、トリメチルフォスフェート
(TMP；PO(CH 3 O)3 ) のいずれかであることを特徴とす
る。尚、上記絶縁膜の下に、前記絶縁膜と接して素子分
離領域又は配線が存在する事を特徴とする。
【００１０】
【作用】有機ソースガスを用いて絶縁膜を形成した後、
760Torr 未満の酸素分圧で熱処理を行なう。この熱処理
をおこなうことにより、酸素分子が絶縁膜に侵入し、膜
中の有機物を二酸化炭素・水など揮発性物質に変化させ
て、絶縁膜中の有機物を除去すると考えられる。
760Torr 未満の酸素分圧で熱処理を行なう。この熱処理
をおこなうことにより、酸素分子が絶縁膜に侵入し、膜
中の有機物を二酸化炭素・水など揮発性物質に変化させ
て、絶縁膜中の有機物を除去すると考えられる。
【００１１】さらに、絶縁膜の晒されている雰囲気は、
酸素分子数が少なく、熱処理により絶縁膜に侵入する酸
素分子数は、有機物の除去に最低限必要な分子数とな
る。このため、絶縁膜中または絶縁膜が覆った他の層の
構成分子と結合することなく、効率良く絶縁膜中の有機
物を除去を行なえる。
酸素分子数が少なく、熱処理により絶縁膜に侵入する酸
素分子数は、有機物の除去に最低限必要な分子数とな
る。このため、絶縁膜中または絶縁膜が覆った他の層の
構成分子と結合することなく、効率良く絶縁膜中の有機
物を除去を行なえる。
【００１２】
【実施例】以下、DRAMを例に、図面を参照して本発明の
半導体装置の製造方法を説明する。 P 型のSi基板1 上
にLOCOS 工程より素子分離領域を形成した後、所定位置
に熱酸化法によりゲート酸化膜2 を形成し、キャパシタ
部分に不純物を注入しSi基板表面にN 型層3 を作る。
半導体装置の製造方法を説明する。 P 型のSi基板1 上
にLOCOS 工程より素子分離領域を形成した後、所定位置
に熱酸化法によりゲート酸化膜2 を形成し、キャパシタ
部分に不純物を注入しSi基板表面にN 型層3 を作る。
【００１３】次に、全面に第一の多結晶Si層4aを形成
し、POCl3 拡散によってP を導入しN型化させた後パタ
ーニングしゲート電極を形成する。ここで第一の多結晶
Si層4aが除去された部分のゲート酸化膜2 は第一の多結
晶Si層4aのエッチングの際に損傷を受けているため、こ
のゲート酸化膜2 を除去し、Si層表面を露出させる。
し、POCl3 拡散によってP を導入しN型化させた後パタ
ーニングしゲート電極を形成する。ここで第一の多結晶
Si層4aが除去された部分のゲート酸化膜2 は第一の多結
晶Si層4aのエッチングの際に損傷を受けているため、こ
のゲート酸化膜2 を除去し、Si層表面を露出させる。
【００１４】次に、Si層表面の露出した部分にセレクト
トランジスタ用のゲート酸化膜2 を成長させる。そし
て、これまでの工程を繰り返す（必要な部分にイオン注
入した後、第二の多結晶Si層4bを堆積させPOCl3 拡散し
た後、パターニングしゲート電極を形成する）。続い
て、層間絶縁膜としてBPSG膜5 をTEOS((C 2 H 5 O)4 S
i) 、ホスフィン(PH 3 ) 、TMB （B(CH3 ) 3 ）、及びO
2 を使用したLP-CVD法によって、400nm 程度形成す
る。この時、ドーパントの濃度は[P]=7wt%、[B]=4wt%と
する。
トランジスタ用のゲート酸化膜2 を成長させる。そし
て、これまでの工程を繰り返す（必要な部分にイオン注
入した後、第二の多結晶Si層4bを堆積させPOCl3 拡散し
た後、パターニングしゲート電極を形成する）。続い
て、層間絶縁膜としてBPSG膜5 をTEOS((C 2 H 5 O)4 S
i) 、ホスフィン(PH 3 ) 、TMB （B(CH3 ) 3 ）、及びO
2 を使用したLP-CVD法によって、400nm 程度形成す
る。この時、ドーパントの濃度は[P]=7wt%、[B]=4wt%と
する。
【００１５】次に、 O2 分圧300Torr 雰囲気中で、約80
0 ℃、20分間の熱処理を行なう( 図1 図示) 。図３に、
上述した半導体装置に酸化性雰囲気中で800 ℃、20分の
熱処理を行なった場合、その O2 分圧とBPSG膜5 中に残
留している炭素量、及び、BPSG膜5 下の多結晶Si層電極
上に形成された酸化膜厚との関係を示した。
0 ℃、20分間の熱処理を行なう( 図1 図示) 。図３に、
上述した半導体装置に酸化性雰囲気中で800 ℃、20分の
熱処理を行なった場合、その O2 分圧とBPSG膜5 中に残
留している炭素量、及び、BPSG膜5 下の多結晶Si層電極
上に形成された酸化膜厚との関係を示した。
【００１６】これまでの研究より、所望のデバイス特性
を得るためには絶縁膜中の電荷を帯びた有機物量は1021
atoms ／cm3 程度まで低減させる必要があることがわか
っている。この点から図３を見ると、 O2 分圧は200Tor
r 以上が好ましい。さらに、O2 分圧を200Torr 以上に
上げても絶縁膜中の炭素量は大きく変化しない、すなわ
ち炭素除去の効率は変化しないことがわかる。
を得るためには絶縁膜中の電荷を帯びた有機物量は1021
atoms ／cm3 程度まで低減させる必要があることがわか
っている。この点から図３を見ると、 O2 分圧は200Tor
r 以上が好ましい。さらに、O2 分圧を200Torr 以上に
上げても絶縁膜中の炭素量は大きく変化しない、すなわ
ち炭素除去の効率は変化しないことがわかる。
【００１７】次に、多結晶Si電極層における酸化量をみ
ると、 O2 分圧が高くなる程その酸化量が増加し、 O2
分圧200Torr 以下で多結晶Si電極層における酸化量の変
化が少なくなってきていることがわかる。
ると、 O2 分圧が高くなる程その酸化量が増加し、 O2
分圧200Torr 以下で多結晶Si電極層における酸化量の変
化が少なくなってきていることがわかる。
【００１８】この二点から、 O2 分圧の最適値は200 乃
至400Torr 、好ましくは400Torr であることがわかる。
従って、上述したような O2 分圧300Torr 雰囲気中の熱
処理により、BPSG膜5下の電極の酸化量を最少に留め、
且つ絶縁膜中の炭素を除去し、このDRAMにおけるデバイ
ス特性の信頼性を向上することができる。
至400Torr 、好ましくは400Torr であることがわかる。
従って、上述したような O2 分圧300Torr 雰囲気中の熱
処理により、BPSG膜5下の電極の酸化量を最少に留め、
且つ絶縁膜中の炭素を除去し、このDRAMにおけるデバイ
ス特性の信頼性を向上することができる。
【００１９】そして、ビットライン用のコンタクトホー
ル６を開口した後、順に第三の多結晶Si層4c、金属シリ
サイド層7 を形成し、熱処理を行なう。次いで、第三の
多結晶Si層4c、金属シリサイド層7 をパターニングして
ビット線の配線とする。さらに、全面に上述したのと同
様に層間絶縁膜としてBPSG膜5 を形成し、 O2 分圧300T
orr 雰囲気中で、約800 ℃、20分間の熱処理を行なう。
ル６を開口した後、順に第三の多結晶Si層4c、金属シリ
サイド層7 を形成し、熱処理を行なう。次いで、第三の
多結晶Si層4c、金属シリサイド層7 をパターニングして
ビット線の配線とする。さらに、全面に上述したのと同
様に層間絶縁膜としてBPSG膜5 を形成し、 O2 分圧300T
orr 雰囲気中で、約800 ℃、20分間の熱処理を行なう。
【００２０】これにより、上述したものと同様の効果が
得られ、デバイス特性の低下を防止することができる。
続いて、所定部分を開口しAl層8 を堆積した後パターニ
ングしAl配線を形成し、保護膜として例えばプラズマSi
N 膜9 を形成し、Pad を開口してDRAMが製造される( 図
２図示) 。
得られ、デバイス特性の低下を防止することができる。
続いて、所定部分を開口しAl層8 を堆積した後パターニ
ングしAl配線を形成し、保護膜として例えばプラズマSi
N 膜9 を形成し、Pad を開口してDRAMが製造される( 図
２図示) 。
【００２１】尚、図４は素子分離領域で隔たれた二つの
N 型拡散層を有する半導体基板上に有機系ソースガスを
用いた形成したBPSG膜と、本実施例の熱処理後における
BPSG膜とにおいて、フィールド酸化膜下に反転層が形成
される際の印加電圧の関係を示した図である。また比較
のためシラン、ジボラン、酸素、ホスフィンで成膜した
BPSG膜と印加電圧の関係も示した。
N 型拡散層を有する半導体基板上に有機系ソースガスを
用いた形成したBPSG膜と、本実施例の熱処理後における
BPSG膜とにおいて、フィールド酸化膜下に反転層が形成
される際の印加電圧の関係を示した図である。また比較
のためシラン、ジボラン、酸素、ホスフィンで成膜した
BPSG膜と印加電圧の関係も示した。
【００２２】これによれば、熱処理を行なうことによ
り、有機系ソースを用いず成膜した場合と同様の耐圧を
得られることがわかる。従って、このように製造したDR
AMは、層間絶縁膜中の電荷を帯びた有機物が減少してい
るため、素子分離領域と接して形成された層間絶縁膜に
電圧がかかった際、層間絶縁膜中をキャリア( 有機物が
電荷を帯びていることから生じた) が移動し、低い電圧
で分離されていた素子を導通する等のデバイス特性の低
下を防ぐことができる。特に、素子分離領域間が導通す
る電圧値が高い条件が望ましいフラッシュメモリーにお
いて、本発明の効果は大きい。
り、有機系ソースを用いず成膜した場合と同様の耐圧を
得られることがわかる。従って、このように製造したDR
AMは、層間絶縁膜中の電荷を帯びた有機物が減少してい
るため、素子分離領域と接して形成された層間絶縁膜に
電圧がかかった際、層間絶縁膜中をキャリア( 有機物が
電荷を帯びていることから生じた) が移動し、低い電圧
で分離されていた素子を導通する等のデバイス特性の低
下を防ぐことができる。特に、素子分離領域間が導通す
る電圧値が高い条件が望ましいフラッシュメモリーにお
いて、本発明の効果は大きい。
【００２３】また、BPSG膜5 は吸湿性であるが、熱処理
により吸湿性が低下しBPSG膜5 の膜質を成膜時と同様に
保つ事ができる。さらに、層間絶縁膜の平坦化の面で
も、効果が望める。
により吸湿性が低下しBPSG膜5 の膜質を成膜時と同様に
保つ事ができる。さらに、層間絶縁膜の平坦化の面で
も、効果が望める。
【００２４】また、層間絶縁膜を形成した後、同じ装置
内において熱処理を行なえば、外気に晒されないので、
その膜質を低下させず、且つ処理時間を短くすることが
できる。
内において熱処理を行なえば、外気に晒されないので、
その膜質を低下させず、且つ処理時間を短くすることが
できる。
【００２５】尚、本発明は、上記実施例に限定されず、
例えば以下に示す様に、変更しても良い。層間絶縁膜の
種類、その形成方法及び形成した膜厚は、上記実施例に
限定されない。
例えば以下に示す様に、変更しても良い。層間絶縁膜の
種類、その形成方法及び形成した膜厚は、上記実施例に
限定されない。
【００２６】また、層間絶縁膜の形成用の材料も上記実
施例に限定されず、トリメチルフォスフェート(PO(CH3
O)3 など有機系物質を含んでいれば良い。尚、絶縁膜
から有機物を除去するための熱処理時の雰囲気は、上記
実施例に限定されず、減圧下、不活性ガスにより稀釈し
た酸化性雰囲気、水蒸気雰囲気でも良い。但し、雰囲気
中に含まれる酸素の分圧が760Torr 未満、望ましくは20
0 乃至400Torr であれば良い。尚、DRAMを例に本発明を
説明したが、多層デバイス構造の半導体装置であれば本
発明を適用し、効果を上げることができる。
施例に限定されず、トリメチルフォスフェート(PO(CH3
O)3 など有機系物質を含んでいれば良い。尚、絶縁膜
から有機物を除去するための熱処理時の雰囲気は、上記
実施例に限定されず、減圧下、不活性ガスにより稀釈し
た酸化性雰囲気、水蒸気雰囲気でも良い。但し、雰囲気
中に含まれる酸素の分圧が760Torr 未満、望ましくは20
0 乃至400Torr であれば良い。尚、DRAMを例に本発明を
説明したが、多層デバイス構造の半導体装置であれば本
発明を適用し、効果を上げることができる。
【００２７】
【発明の効果】本発明は、上述のように構成されている
ので、多層デバイス構造の半導体装置のデバイス特性の
低下を防止できる。
ので、多層デバイス構造の半導体装置のデバイス特性の
低下を防止できる。
【図１】 本発明の実施例の半導体装置の製造方法によ
る工程を示す断面図。
る工程を示す断面図。
【図２】 本発明の実施例の半導体装置の製造方法によ
る工程を示す断面図。
る工程を示す断面図。
【図３】 本発明の実施例において多結晶Si層の配線上
にBPSG膜を堆積した後行なった熱処理結果において、 O
2 分圧を変えた場合の多結晶Si層の配線における酸化量
及びBPSG膜中に含まれる有機物量の関係を示した図。
にBPSG膜を堆積した後行なった熱処理結果において、 O
2 分圧を変えた場合の多結晶Si層の配線における酸化量
及びBPSG膜中に含まれる有機物量の関係を示した図。
【図４】 素子分離領域で隔たれた二つのN 型拡散層を
有する半導体基板上に成膜時の条件が異なるBPSG膜にお
いて、フィールド酸化膜下に反転層が形成される際の印
加電圧の関係を示した図である。
有する半導体基板上に成膜時の条件が異なるBPSG膜にお
いて、フィールド酸化膜下に反転層が形成される際の印
加電圧の関係を示した図である。
1 P 型Si基板 2 熱酸化膜 3 N 型拡散層 4a 第一の多結晶Si層 4b 第二の多結晶Si層 4c 第三の多結晶Si層 5 BPSG膜 6 コンタクトホール 7 タングステンシリサイド層 8 Al配線 9 プラズマSiN 層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 - 21/318 H01L 21/31
Claims (5)
- 【請求項１】 半導体基板上に有機系ソースガスを用い
て絶縁膜を堆積する工程と、前記絶縁膜を堆積した後、
酸素分圧200 乃至400Torr 下で熱処理を行なう工程とを
具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記熱処理を400 ℃以上で行なうことを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 上記熱処理時の雰囲気が、不活性ガスに
より稀釈した酸化性雰囲気であることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項４】 上記有機系ソースガスは、テトラエトキ
シシラン（TEOS；Si(C 2H 5 O) 4）、トリメチルボレー
ト（TMB ；B(CH3 ) 3 ）、トリメチルフォスフェート(T
MP；PO(CH 3 O)3 ) のいずれかであることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項５】 上記絶縁膜の下に、素子分離領域又は配
線が存在する事を特徴とする請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14158195A JP3226251B2 (ja) | 1995-06-08 | 1995-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14158195A JP3226251B2 (ja) | 1995-06-08 | 1995-06-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335577A JPH08335577A (ja) | 1996-12-17 |
| JP3226251B2 true JP3226251B2 (ja) | 2001-11-05 |
Family
ID=15295329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14158195A Expired - Fee Related JP3226251B2 (ja) | 1995-06-08 | 1995-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226251B2 (ja) |
-
1995
- 1995-06-08 JP JP14158195A patent/JP3226251B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335577A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930004241B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS622708B2 (ja) | ||
| JP2757782B2 (ja) | 半導体装置の製造方法 | |
| US4460417A (en) | Method of manufacturing insulating film and electric device utilizing the same | |
| JPH08139278A (ja) | 半導体装置の製造方法 | |
| US5614745A (en) | Contact structure between two conductive layers in semiconductor device and method of manufacturing the same | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| US5998843A (en) | Semiconductor device with stable threshold voltages | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| JP3226251B2 (ja) | 半導体装置の製造方法 | |
| JPH02218136A (ja) | Ｍｏｓ半導体デバイス製造方法 | |
| KR19980024337A (ko) | 실리콘 박막 전도 소자의 제조 방법 | |
| KR100360184B1 (ko) | 반도체집적회로장치의제조방법 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH10303207A (ja) | 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置 | |
| KR100353526B1 (ko) | 반도체 소자의 제조방법 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| JP3078109B2 (ja) | 半導体装置の製造方法 | |
| KR930003859B1 (ko) | 반도체장치의 제조방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR950011644B1 (ko) | 표면적이 증대된 전하저장전극 제조방법 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JP2880892B2 (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |