JP3232111B2 - ショットキーバリアダイオード及びショットキーバリアダイオードクランプ型トランジスタ - Google Patents

ショットキーバリアダイオード及びショットキーバリアダイオードクランプ型トランジスタ

Info

Publication number
JP3232111B2
JP3232111B2 JP20603191A JP20603191A JP3232111B2 JP 3232111 B2 JP3232111 B2 JP 3232111B2 JP 20603191 A JP20603191 A JP 20603191A JP 20603191 A JP20603191 A JP 20603191A JP 3232111 B2 JP3232111 B2 JP 3232111B2
Authority
JP
Japan
Prior art keywords
schottky barrier
region
barrier diode
contact
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20603191A
Other languages
English (en)
Other versions
JPH04359566A (ja
Inventor
デロング バンチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH04359566A publication Critical patent/JPH04359566A/ja
Application granted granted Critical
Publication of JP3232111B2 publication Critical patent/JP3232111B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121—BJTs having built-in components

Landscapes

  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法の技術分野に関するものであって、更に詳細には、
１実施形態においては、本発明は、単一ポリシリコン層
プロセスを使用して形成されたショットキーバリアダイ
オードを提供するものである。
【０００２】
【従来の技術】ショットキーバリアダイオード（ＳＢ
Ｄ）乃至は「ショットキーダイオード」は、その低電圧
降下及び迅速なスイッチング能力に関して特に知られて
いる。ショットキーバリアダイオードは、１９７４年２
月５日に発行された米国特許第３，７９０，８１７（Ｄ
ｏｂｋｉｎ）に大略記載される如く、しばしば、ショッ
トキークランプ型トランジスタを形成するためにバイポ
ーラトランジスタをクランプするために使用される。ポ
リシリコン／メタルシリサイドプロセスを使用してショ
ットキーダイオードを製造する方法は、過去において
は、１９９０年３月１３日に発行された米国特許第４，
９０８，６７９号（Ｖｏｒｅｔ ａｌ．）に記載される
如くポリシリコンをドーピングし且つメタルをＮ型にド
ープしたポリシリコンと直接的にコンタクトさせるか、
又はポリシリコン層内に窓を開口してメタル又はメタル
シリサイドがＮ−導電型エピタキシャル層と直接的にコ
ンタクトすることを可能とさせていた。この様な従来の
方法は、この様なダイオードを製造する場合に複数個の
処理ステップを設けることを必要としていた。例えば、
ポリシリコン層内に窓を開口するためには、マスクを形
成し且つエッチングステップを行なわねばならない。更
に、各窓は窓区域に加えてエッジ乃至はオーバーラップ
区域を必要とするので、ショットキーダイオードを製造
する従来の方法は、集積回路の比較的大きな表面積を占
有していた。
【０００３】ポリシリコンプロセスを使用して製造する
従来のショットキーダイオードにおいては、ショットキ
ーダイオード接合が、ある領域においては浅く又は劣化
している場合がしばしば見受けられ、局所的に向上した
拡散区域を発生させ、その結果接合スパイクを発生させ
ることが判明した。
【０００４】
【発明が解決しようとする課題】集積回路表面積の比較
的小さな部分を専用し、より少ない数の処理ステップを
必要とし、接合スパイクの影響を受ける可能性が少な
く、且つポリシリコンプロセスを使用して集積回路内に
形成する従来のショットキーダイオード装置と比較して
より製造が容易であるショットキーダイオード及びその
方法を提供することが望まれている。
【０００５】
【課題を解決するための手段】本発明によれば、改良さ
れたショットキーダイオード装置及び単一ポリシリコン
製造方法が提供される。本発明は、従来のショットキー
ダイオードの欠点の認識に基づくものであり、且つ比較
的一層小さな集積回路表面積の部分を使用して製造する
ことが可能であり、接合スパイクの影響を受けることが
少なく、且つ従来の単一ポリシリコンプロセスショット
キーバリアダイオードよりもより少ない処理ステップで
製造することが可能なショットキーダイオードを提供し
ている。本ショットキーダイオードは、例えば、高性能
エミッタ結合型論理（ＥＣＬ）、スタンダードなセル構
成、メモリセル、埋め込み型メモリを有するゲートアレ
イ構成などと共に使用することが可能なバイポーラ又は
ＢｉＣＭＯＳ集積回路の製造期間中に製造することが可
能である。本ショットキーダイオードは、バイポーラト
ランジスタのコレクタ及びベースと効果的に並列接続さ
せることが可能であり、ショットキークランプ型トラン
ジスタを形成することが可能である。
【０００６】１実施態様においては、本発明は、基板内
に活性領域を形成し、前記活性領域の上表面に隣接して
真性ポリシリコンの層を形成し、且つ前記真性ポリシリ
コンの上表面に隣接してメタルシリサイドの層を形成す
る各ステップを有している。該メタルシリサイドはショ
ットキーダイオードのアノードを形成する。
【０００７】本発明の１好適実施形態においては、ショ
ットキーダイオードが集積回路を形成するための全体的
プロセスの一部として形成される。該全体的なプロセス
において、基板内に活性領域を形成し、次いでエピタキ
シャルシリコン成長、酸化物分離及びポリシリコン付着
を行なう。該ポリシリコンをイオン注入し且つパターン
形成してバイポーラトランジスタ、且つオプションとし
て、ＭＯＳトランジスタ、ウエルタップ、基板タップ及
び局所的相互接続部を形成する。該エピタキシャル層の
活性領域に隣接する該ポリシリコンの少なくとも一部は
真性ポリシリコンとして維持される。酸化物スペーサが
形成され且つベースコンタクトから選択的に除去され、
その後に、耐火性乃至は貴金属コーティングを全構成体
の上部及び側壁上に付着形成させる。該メタルを下側に
存在するポリシリコン及びエピタキシャルシリコンと反
応させて、分離用フィールド酸化物及びスペーサ上を除
いて、全ての箇所に低抵抗シリサイド層を形成する。１
好適実施形態においては、ショットキーダイオードのア
ノードを形成するメタルシリサイドがポリシリコンベー
スコンタクトの上表面へ延在している。ショットキーダ
イオードのカソードを形成する活性層は、更に、バイポ
ーラトランジスタのコレクタとして作用し、従って該シ
ョットキーダイオードを、実効的に、該バイポーラトラ
ンジスタのベース及びコレクタと並列接続させている。
【０００８】金属シリサイドと活性層との間に位置され
た真性ポリシリコンは除去されないので、本発明に基づ
いて形成されたショットキーダイオードはより少ない数
の処理ステップを必要とし且つ従来のショットキーダイ
オードよりもより少ない表面積を占有する。真性ポリシ
リコンが存在することは、ショットキーダイオード接合
の劣化を防止し且つ接合スパイクの発生を減少するか又
は取除いている。
【０００９】
【実施例】Ｉ．概説 図１は本発明の一実施例に基づいて構成された集積回路
の一部を断面で示している。本装置は、ショットキーダ
イオード４及びショットキーバリアダイオード６と共に
形成されたバイポーラトランジスタ２（図１に示した実
施例においては、それはＮＰＮトランジスタである）を
有している。これらのデバイス（装置）は基板１０上に
製造され、該基板は、好適には、単結晶本体１０ａ及び
エピタキシャル層１１を有している。図１に示した実施
例においては、基板１０はＰ−基板であり、約１×１０
13乃至１×１０15原子数／ｃｃの間のドーパント濃度を
有している。
【００１０】ＮＰＮトランジスタ２は、高度にドープさ
れた埋め込み層１６とコレクタシンク１７とが設けられ
ており、それらは、共に、コレクタコンタクト２０とＰ
型ベース１８下側のコレクタ１６ａとの間に低抵抗接続
領域を与えている。好適実施例においては、埋め込み層
１６及びシンク１７は、約１×１０18乃至１×１０20の
間の濃度へドープされている。コレクタ１６ａは、より
軽度にドープしたＮ型であり、ベース領域１８と埋め込
み層１６との間に形成されている。エミッタ領域２７ａ
は、エミッタコンタクト２７から下側に存在するエピタ
キシャル層１１内に拡散されている。理解すべきことで
あるが、当業者は、エミッタコンタクト２７のことをエ
ミッタと称する場合がある。この様な用語上の差異によ
って何ら意味が異なることを意図しているものではな
い。
【００１１】ショットキーバリアダイオード６は、高度
にドープされた活性領域１４とＳＢＤシンク１５とが設
けられており、それらは、共に、ＳＢＤカソード２４と
ＳＢＤカソードコンタクト３６との間に低抵抗接続領域
を与えている。好適実施例においては、活性領域１４及
びカソードシンク１５は、ＮＰＮトランジスタ２の埋め
込み層及びコレクタシンク１６，１７と同様にドープさ
れている。カソード２４はＮ型の導電型領域であり、そ
れは埋め込み層１４及びシンク１５よりも一層軽度にド
ープされている。ガードリング２８ａ，２８ｂが設けら
れており、ショットキーダイオードのカソード部分のエ
ッジに沿って設けられた酸化物から発生する場合のある
デバイス（装置）の導通に関しトラップされた電荷の影
響を減少乃至は排除している。ガードリング２８ａ，２
８ｂは、ドープしたポリシリコン領域２９ａ，２９ｂか
ら下側に存在するエピタキシャル領域１１内に拡散され
ている。
【００１２】Ｐ＋チャンネルストップ１９が、ＮＰＮト
ランジスタと隣接するデバイスとの間に設けられてお
り、軽度にドープした基板の表面反転を防止している。
トランジスタシンク１７とベース１８との間、ＳＢＤシ
ンク１５とＳＢＤカソード２４との間、ＮＰＮトランジ
スタ２と隣接する構成体との間、及びショットキーダイ
オード６と隣接する構成体との間に、酸化物分離領域２
２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅ，２２ｆがデバ
イス分離のためにそれぞれ設けられている。構成体の上
から見た場合、これらの酸化物分離領域は互いに接続し
て活性デバイス区域の周りに環状バンドを形成してい
る。
【００１３】本装置の表面に沿って多結晶シリコン（ポ
リシリコン）領域が設けられており、Ｐ＋ベースコンタ
クト２６及び２６′、エミッタコンタクト２７、Ｎ＋コ
レクタコンタクト２０、ＳＢＤカソードコンタクト３
６、拡散ソース領域２９ａ，２９ｂ及び真性ポリシリコ
ン領域３０，３２を形成している。
【００１４】耐火性メタルシリサイドコンタクト４６，
４６′がＰ＋バイポーラトランジスタベースコンタクト
２６，２６′の上に形成されている。該シリサイドコン
タクトは、ベースコンタクトの上部部分、ベースコンタ
クトの側壁、及びベースコンタクトの側壁からエミッタ
コンタクト２７の側壁酸化物４４ａ，４４ｂへ至るベー
ス領域を被覆している。ベースコンタクト２６の一つに
対するシリサイドコンタクト４６は真性ポリシリコン３
０の上部表面に亘って延在している。別のシリサイドコ
ンタクト４８が、側壁スペーサ酸化物領域４４ａ，４４
ｂの間においてエミッタ２７の上部部分に沿って設けら
れている。ここに示された耐火性メタルコンタクトは、
ベースコンタクトの固有抵抗を減少させており、従って
本装置の速度を増加させている。真性ポリシリコン領域
３０に亘って延在するシリサイド４８の部分は、ショッ
トキーバリアダイオードのアノードとして作用する。
【００１５】ＳＢＤカソードコンタクト３６の上表面上
にシリサイドコンタクト５０が設けられている。シリサ
イド層５２が、ＳＢＤの真性ポリシリコン３２及び拡散
ソース領域２９ａ，２９ｂの上表面上に設けられてい
る。メタルシリサイド層５２は、ショットキーバリアダ
イオード６のアノードとして作用する。
【００１６】本構成体は、更に、相互接続のために使用
されるメタル層５８ａ，５８ｂ，５８ｃから下側に存在
する構成を絶縁するために厚い（０．７乃至１．５ミク
ロン）酸化物層５６を有している。図１に示していない
面において、好適には、トランジスタ２のベースコンタ
クト２６，２６′の少なくとも一方及びエミッタコンタ
クト２７に対してメタル相互接続が設けられている。Ｉ
Ｉ．ＢｉＣＭＯＳ装置の製造シーケンス図２乃至１２
は、図１に示した集積回路の製造方法の一実施例を示し
ている。特に、図２は、この製造における第一段階にお
ける概略断面図を示している。この段階に到達するため
には、単結晶本体１０ａを砒素、アンチモンなどで埋め
込み層１６，１４を同時的に形成するためにマスクさせ
る。領域１４及び１６を形成するために使用される注入
エネルギは、好適には、約５０乃至１００ｋｅＶの間で
あって、領域１４及び１６のドーパント濃度が約１×１
０18乃至１×１０20の間のものである。
【００１７】Ｎ＋領域１４及び１６を形成した後に、Ｐ
＋チャンネルストップ１９を形成するために本装置をマ
スクする。領域１９を形成するために使用される注入エ
ネルギは、好適には、約１００乃至１８０ｋｅＶの間で
あり、且つＰ＋埋め込み層のドーパント濃度は約１×１
０17乃至１×１０18の間である。好適には、Ｐ＋領域は
ボロンでドープする。
【００１８】次いで、該チャンネルストップマスクを除
去し且つ約１乃至１．２ミクロンの厚さで好適には約
１．１ミクロンの厚さを持った真性Ｎ型エピタキシャル
層１１を単結晶本体１０ａの表面に亘って成長させる。
次いで、酸化物領域２２ａ，２２ｂ，２２ｃ，２２ｄ，
２２ｅ，２２ｆを画定するために本装置上にホトレジス
トマスク（不図示）を形成する。該酸化物領域は、修正
型側壁マスク分離（ＳＷＡＭＩ）プロセスを使用して形
成する。このＳＷＡＭＩプロセスは、例えば、Ｃｈｉｎ
ｅｔ ａｌ．、ＩＥＥＥ・トランズアクションズ・オ
ン・エレクトロン・デバイシーズ、Ｖｏｌ．ＥＤ−２
９、Ｎｏ．４、１９８２年４月、ｐｐ．５３６−５４０
の文献に記載されている。幾つかの実施例においては、
このプロセスは本願出願人に譲渡されている米国特許出
願第５０２，９４３号（代理人ドケット番号８３３２−
２３７）に記載される如く修正される。
【００１９】その後に、約２５０Åの厚さを持った成長
型スクリーン酸化物層を本装置の表面上に形成し且つマ
スクを形成してシンク領域１５，１７のみを露出させ
る。約１００乃至１８０ｋｅＶの間の注入エネルギを使
用するシンク注入が好適であり、ドーパントとして燐を
使用する。その結果シンク領域１５，１７内に得られる
ドーパント濃度は約１×１０18乃至１×１０20の間であ
る。次いで、該シンク及びＮウエルをアニールし且つ窒
素中において従来の熱サイクルで加熱することによりド
ライブインさせる。
【００２０】図３は本処理ステップの次のシーケンスを
示している。約３５００Åの厚さを持った真性ポリシリ
コン層６４を本装置の表面に亘って付着形成し、且つポ
リシリコン層６４の熱酸化によりキャップ酸化物層６６
を形成する。次いで、ホトレジスト６５で本装置をマス
クし、少なくともバイポーラトランジスタのベース領域
を露出させる。次いで、ベース注入６７を行ない、その
後にアニーリングステップを実施する。好適実施例にお
いては、ベース注入６７は約３０乃至１００ｋｅＶの間
のエネルギを使用する。アニーリングの前に、ポリシリ
コンは約１×１０17乃至１×１０19の間の正味のドーパ
ント濃度を有しており、且つこのドーパントの一部がア
ニール期間中にベース領域１８内へ拡散する（図４参
照）。好適実施例においては、このアニールは、本構成
体を２０分乃至６０分の間９００乃至１０００℃へ加熱
することによって実施し、その結果、約１×１０17乃至
１×１０19の間のドーパント濃度であって好適には約１
×１０18のドーパント濃度を有し約１０００乃至４００
０Åの間の厚さを持ったＰ−ベース領域が得られる。
【００２１】その後に、マスク（不図示）を形成して、
究極的にベースコンタクト２６，２６′及びＳＢＤリン
グガード拡散ソース２９ａ，２９ｂとなる領域７０ａ，
７０ｂ，７０ｃ，７０ｄ（図４参照）を露出させる。こ
れらの領域７０ａ，７０ｂ，７０ｃ，７０ｄは、好適に
は、約１×１０17乃至１×１０20の間の濃度へＰ＋へド
ープすることが好適であるが、ボロンを使用して約１×
１０19のドーパント濃度とすることが好適である。Ｐ＋
マスクを除去し且つ別のマスク（不図示）を本装置の表
面上に形成し、究極的にはバイポーラコンタクト２７、
バイポーラコレクタコンタクト２０及びＳＢＤカソード
コンタクト３６として使用される領域６８ａ，６８ｂ，
６８ｃを露出させる。約１００ｋｅＶの注入エネルギを
使用して約１×１０18乃至１×１０20の間のドーパント
濃度で好適には砒素を使用して約１×１０19乃至１×１
０20の間のドーパント濃度へこれらの領域６８をＮ＋へ
ドープする。これらの手順の間、領域６９ａ及び６９ｂ
はマスクされたままであり、従ってその下側に存在する
ポリシリコン領域は真性のままであり真性ポリシリコン
領域３０，３２を形成する。
【００２２】図５において、約１０００乃至１５００Å
の間の厚さを持った窒化物層６９を付着形成し、後の注
入物がエミッタを介して移動することを防止する。次い
で、約１０乃至２０分の間８５０乃至９５０℃において
アニールを行なう。
【００２３】次いで、該窒化物の表面上にマスク（不図
示）を形成し、バイポーラトランジスタのベースコンタ
クト、エミッタコンタクト及びコレクタコンタクトを画
定すると共に、真性ポリシリコン領域、ガードリングソ
ース領域及びショットキーダイオードのカソードコンタ
クトを画定する。塩素又は臭素を使用してドライエッチ
を行なうと図６に示した構成が得られる。図７に示した
如く、例えばＢＦ2 又はＢ＋などのドーパントを使用し
てＰ型に軽度にドープした注入７１をバイポーラトラン
ジスタの表面に亘って実施し、その場合にバイポーラト
ランジスタの外因的ベース領域のみがマスクによって露
出されている。より高度にドープしたＰ領域７４をバイ
ポーラトランジスタの外因的ベース内に形成する。その
結果領域７４内において得られる正味のドーパント濃度
は約１×１０17乃至１×１０20であり、且つ約１×１０
19が好適である。注入エネルギは、好適には、約１０乃
至５０ｋｅＶの間である。１１Ｂ＋をドーパントとして
使用する場合、注入エネルギの下側の範囲が使用され
る。
【００２４】窒化物剥離期間中高度にドープしたシリコ
ン領域を保護するためにキャップ酸化を行なう。次い
で、本装置の表面から窒化物を剥離し、且つ低温酸化物
（ＬＴＯ）付着を実施する。次いで、該酸化物をエッチ
バックし、当業者に公知の手段を使用して、図８に示し
た如く、エミッタコンタクト２７、ベースコンタクト２
６，２６′、コレクタコンタクト２０、拡散ソース領域
２９ａ，２９ｂ及びＳＢＤカソードコンタクト３６の露
出された側部上にスペーサ酸化物７６ａ−７６ｋを残存
させる。次いで、少なくともバイポーラエミッタコンタ
クト２７上の側壁酸化物を保護するために、本装置上に
別のマスク７９（図９参照）を形成する。本装置を約８
０秒の間ＢＯＥでエッチングし、且つ図９に示した如
く、エミッタ側壁以外の側壁から該酸化物を除去する。
【００２５】図１０を参照すると、マスク（不図示）を
形成し、且つそこに示した領域において、即ちＰＭＯＳ
トランジスタのソース／ドレインの領域及びバイポーラ
トランジスタの外因的ベース領域において、高度のＰ＋
（ＢＦ2 ）注入８１を行なう。この注入の目的は、ベー
スシート抵抗及びコンタクト抵抗を低下させるためであ
る。この注入は、約２０乃至１００ｋｅＶの間のエネル
ギであって、好適には４０ｋｅＶのエネルギを使用す
る。次いで、約１０乃至２０秒の間約１０００乃至１１
００℃の温度で本装置をＲＴＡアニーリングを行なう。
【００２６】次いで、例えばチタン、モリブデン、タン
タル、タングステンなどのような耐火性金属の層を本装
置の表面に亘って付着形成する。当業者に公知の手段を
使用して、該層を加熱して、付着した金属がポリシリコ
ン及びシリコンと接触する領域においてメタルシリサイ
ド（金属珪化物）を形成する。次いで、残存する未反応
の金属を本装置からエッチング除去し、図１１に示した
構成とさせる。好適には、シリサイド反応は二つのステ
ップで行なわれる。初期的に付着したチタンを第一時間
期間の間隣接するポリシリコン及びシリコンと反応させ
る。これは、隣接する層へ接着する初期的な量のシリサ
イドを形成するのに必要なものである。この第一反応に
おいて、チタンはＳｉＯ2と反応することはない。未反
応のチタン、即ち主に何れかの酸化物と接触しているチ
タンを、例えばＨ2Ｏ2又はＮＨ3ＯＨを使用して除去す
る。本装置を再度加熱して第二シリサイド反応を起こさ
せ、チタンと隣接するポリシリコン及びエピタキシャル
シリコンとの間の反応を完了させる。この反応は、好適
には、所望により二つのステップで行なわれる。なぜな
らば、単一ステップ又はパルス状でのチタンの反応は、
側壁酸化物層とチタンとの不所望な反応を発生する場合
があるからである。
【００２７】図１１に示した如く、バイポーラポリシリ
コンベースコンタクト２６，２６′は、それらの水平な
上表面に亘って及びそれらの垂直な側壁に沿ってシリサ
イド４６，４６′で被覆されている。更に、シリサイド
コンタクト４７，４７′は、単結晶ベースの水平な上表
面に沿って垂直側壁からエミッタ２７の側壁酸化物４４
ａ，４４ｂに到達するまで延在している。シリサイド４
６，４８は、ベースコンタクト２６に隣接する真性ポリ
シリコン領域３０上を延在している。シリサイド層４８
はシリサイド層４６と実質的に連続的である。エミッタ
２７のシリサイドコンタクト４８は、一方の側壁酸化物
４４ａから反対側の側壁酸化物４４ｂへエミッタの水平
な上表面に亘って延在している。コレクタコンタクト２
０上のシリサイド８０は、コレクタコンタクトの両方の
垂直側壁に沿って上方に延在し且つ該コンタクトの水平
な上表面に亘って完全に延在し、フィールド酸化物領域
２２ａ及び２２ｄ上で終端している。シリサイド層５２
は、真性ポリシリコン領域３２の水平な上表面に亘って
延在し且つ拡散ソース領域２９ａ，２９ｂ上を延在して
いる。シリサイド５０は、ＳＢＤカソードコンタクト３
６の水平な上表面に亘って延在している。
【００２８】図１２は製造シーケンスにおける次のステ
ップを示しており、その場合、酸化物層５６が付着形成
され且つマスクされてその中にコンタクト孔５７を形成
している。本装置の表面上にメタル（金属）を付着形成
し、マスクし、且つ選択した領域からエッチングして、
図１に示した装置を与えている。ＩＩＩ．装置性能図１
３は本発明の一実施例に基づいて製造したショットキー
ダイオードのノルデス（Ｎｏｒｄｅｓ）プロットを示し
たグラフ図である。図１３に示した如く、最小電圧のＶ
＝０．３５２Ｖにおいて、バリア高さは０．６１５Ｖで
ある。図１４は本発明の一実施例に基づいて製造したシ
ョットキーダイオードに対する順方向電圧対順方向電流
の対数プロットを示したグラフ図である。この図は、特
に約０．１乃至約０．７Ｖの順方向電圧の範囲において
望ましい直線関係が得られることを示しており、且つシ
ョットキーダイオードのリーク電流が小さいものである
ことを示している。
【００２９】以下の表Ｉは本発明の一実施例に基づいて
構成したショットキーダイオードに対する測定パラメー
タを示している。１０Ｖにおけるリーク電流Ｉr は比較
的小さい。１０μＡの電流におけるブレークダウン電圧
Ｖr は約−２８Ｖである。１０μＡにおける順方向（ス
レッシュホールド）電圧は約０．５Ｖである。従来公知
の如く、例えば順方向電圧の値などのような種々のパラ
メータは、メタルシリサイドの代わりに例えばアルミニ
ウムを使用することにより異なった物質を使用して調節
することが可能である。
【００３０】 表Ｉ Ｉr （アンペア） Ｖr （ボルト） Ｖf （ボルト） ダイオード ＃１ 2.74×10-11 -2.86 ×101 5.06×10-1 ダイオード ＃２ -3.13×10-11 -2.83 ×101 4.98×10-1 ダイオード ＃３ -6.38×10-11 -2.85 ×101 4.98×10-1 図１３及び１４及び表Ｉは、上述した如くに製造した装
置はショットキーダイオードとして動作することを示し
ている。
【００３１】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能なものであることは勿論
である。例えば上述した実施例においては特定のドーパ
ント濃度に関して説明したが、本発明の技術的範囲を逸
脱することなしに広範な範囲のドーパント濃度を使用す
ることが可能であることは勿論である。更に、上述した
実施例においては主にバイポーラ装置に関して説明した
が、本発明の多くの側面はＢｉＣＭＯＳ装置、ＭＯＳＦ
ＥＴ、又はその他の分離されたデバイスの製造に適用可
能であることは勿論である。本発明のショットキーダイ
オードがＢｉＣＭＯＳ装置を製造する全体的なプロセス
の一部として形成される場合には、例えば、１９９０年
４月２日に出願された本願出願人に譲渡されている米国
特許出願第５０３，４９８号に記載されているような付
加的な処理ステップを使用する。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づいて構成した集積回
路の一部を示した概略断面図であってショットキーバリ
アダイオード（ＳＢＤ）及びショットキーバリアダイオ
ードクランプ型ＮＰＮバイポーラトランジスタを示した
断面図。
【図２】 図１に示したタイプの集積回路を製造する方
法の１段階における状態を示した概略断面図。
【図３】 図１に示したタイプの集積回路を製造する方
法の１段階における状態を示した概略断面図。
【図４】 図１に示したタイプの集積回路を製造する方
法の１段階における状態を示した概略断面図。
【図５】 図１に示したタイプの集積回路を製造する方
法の１段階における状態を示した概略断面図。
【図６】 図１に示したタイプの集積回路を製造する方
法の１段階における状態を示した概略断面図。
【図７】 図１に示したタイプの集積回路を製造する方
法の１段階における状態を示した概略断面図。
【図８】 図１に示したタイプの集積回路を製造する方
法の１段階における状態を示した概略断面図。
【図９】 図１に示したタイプの集積回路を製造する方
法の１段階における状態を示した概略断面図。
【図１０】 図１に示したタイプの集積回路を製造する
方法の１段階における状態を示した概略断面図。
【図１１】 図１に示したタイプの集積回路を製造する
方法の１段階における状態を示した概略断面図。
【図１２】 図１に示したタイプの集積回路を製造する
方法の１段階における状態を示した概略断面図。
【図１３】 本発明に基づいて製造したショットキーダ
イオードに対するＶfwd 対Ｆ（Ｖfwd ）のノルデス（Ｎ
ｏｒｄｅｓ）プロットを示したグラフ図。
【図１４】 本発明に基づいて形成したショットキーダ
イオードに対するＶfwd 対Ｉfwd の対数プロットを示し
たグラフ図。
【符号の説明】
２ バイポーラトランジスタ ４ ショットキーダイオード ６ ショットキーバリアダイオード １６ａ コレクタ ３０，３２ 真性ポリシリコン領域 ４６，４８ 金属シリサイド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−236650（ＪＰ，Ａ) 特開 昭64−81265（ＪＰ，Ａ) 特開 平２−203526（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/331 H01L 29/73

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 ショットキーバリアダイオードにおい
    て、 上表面を持っておりＮ型にドープされておりカソードと
    して機能するシリコン層、 前記シリコン層の前記上表面に隣接しており上表面を持
    った真性ポリシリコン領域、前記シリコン層の前記上表面に隣接すると共に前記真性
    ポリシリコン領域に隣接しており且つ前記シリコン層内
    に設けられているＰ型ドープ領域に隣接しているＰ型に
    ドープされているポリシリコン領域 、 前記真性ポリシリコン領域の前記上表面及び前記ドープ
    されているポリシリコン領域の上表面に隣接されており
    アノードとして機能するメタルシリサイド層、 前記シリコン層へ電気的に接続されている第一コンタク
    ト手段、 を有していることを特徴とするショットキーバリアダイ
    オード。
  2. 【請求項２】 請求項１において、前記第一コンタクト
    手段が集積回路内に形成されているＮ型活性層を介して
    前記シリコン層へ電気的に接続されていることを特徴と
    するショットキーバリアダイオード。
  3. 【請求項３】 請求項１において、更に、前記メタルシ
    リサイド層へ電気的接続を与えるための第二コンタクト
    手段を有していることを特徴とするショットキーバリア
    ダイオード。
  4. 【請求項４】 請求項３において、前記第二コンタクト
    手段が前記メタルシリサイド層の少なくとも一部に隣接
    するメタル層を有していることを特徴とするショットキ
    ーバリアダイオード。
  5. 【請求項５】 請求項２において、前記ショットキーバ
    リアダイオードが集積回路の一部として形成されてお
    り、前記集積回路がバイポーラトランジスタを有してお
    り、且つ前記第一コンタクト手段が前記バイポーラトラ
    ンジスタのコレクタへ電気的接続を与えていることを特
    徴とするショットキーバリアダイオード。
  6. 【請求項６】 請求項５において、前記メタルシリサイ
    ド層が前記バイポーラトランジスタのベースの少なくと
    も一部に隣接していることを特徴とするショットキーバ
    リアダイオード。
  7. 【請求項７】 ショットキーバリアダイオードクランプ
    型トランジスタにおいて、 バイポーラトランジスタのコレクタ領域とエミッタ領域
    とベース領域とを形成する活性領域を具備する基板、 コレクタコンタクトとエミッタコンタクトとベースコン
    タクトとを形成する前記基板に隣接するドープしたポリ
    シリコン領域、 前記コレクタ領域の一部及び前記ベースコンタクトに隣
    接した真性ポリシリコン領域、 少なくとも前記真性ポリシリコン領域及び前記ベースコ
    ンタクトの上側に存在するメタルシリサイド、 を有しており、前記メタルシリサイドの少なくとも一部
    がショットキーバリアダイオードのアノードを形成して
    いることを特徴とするショットキーバリアダイオードク
    ランプ型トランジスタ。
  8. 【請求項８】 請求項７において、前記ショットキーバ
    リアダイオードが前記トランジスタのコレクタ・ベース
    接合と並列接続されていることを特徴とするショットキ
    ーバリアダイオードクランプ型トランジスタ。
JP20603191A 1990-08-17 1991-08-16 ショットキーバリアダイオード及びショットキーバリアダイオードクランプ型トランジスタ Expired - Fee Related JP3232111B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US569789 1984-01-11
US07/569,789 US5109256A (en) 1990-08-17 1990-08-17 Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication

Publications (2)

Publication Number Publication Date
JPH04359566A JPH04359566A (ja) 1992-12-11
JP3232111B2 true JP3232111B2 (ja) 2001-11-26

Family

ID=24276857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20603191A Expired - Fee Related JP3232111B2 (ja) 1990-08-17 1991-08-16 ショットキーバリアダイオード及びショットキーバリアダイオードクランプ型トランジスタ

Country Status (3)

Country Link
US (1) US5109256A (ja)
JP (1) JP3232111B2 (ja)
KR (1) KR100200059B1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347161A (en) * 1992-09-02 1994-09-13 National Science Council Stacked-layer structure polysilicon emitter contacted p-n junction diode
US5821575A (en) * 1996-05-20 1998-10-13 Digital Equipment Corporation Compact self-aligned body contact silicon-on-insulator transistor
JP3677350B2 (ja) * 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
US5825079A (en) * 1997-01-23 1998-10-20 Luminous Intent, Inc. Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage
JP3618517B2 (ja) * 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
JP4213776B2 (ja) * 1997-11-28 2009-01-21 光照 木村 Ｍｏｓゲートショットキートンネルトランジスタおよびこれを用いた集積回路
US6303969B1 (en) 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US6433370B1 (en) 2000-02-10 2002-08-13 Vram Technologies, Llc Method and apparatus for cylindrical semiconductor diodes
CN1288726C (zh) 2000-03-03 2006-12-06 皇家菲利浦电子有限公司 制造肖特基变容二极管的方法
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
US6825073B1 (en) * 2003-09-17 2004-11-30 Chip Integration Tech Co., Ltd. Schottky diode with high field breakdown and low reverse leakage current
US7078780B2 (en) * 2004-04-19 2006-07-18 Shye-Lin Wu Schottky barrier diode and method of making the same
JP2006310555A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP5297584B2 (ja) * 2005-10-14 2013-09-25 株式会社半導体エネルギー研究所 半導体装置、半導体装置を用いた温度センサー及び半導体装置の作製方法
US8168466B2 (en) * 2007-06-01 2012-05-01 Semiconductor Components Industries, Llc Schottky diode and method therefor
US8338906B2 (en) * 2008-01-30 2012-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
US7742324B2 (en) 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US9190494B2 (en) 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US7915659B2 (en) 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US8546876B2 (en) 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US7808042B2 (en) 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US7969776B2 (en) 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
TWI376752B (en) * 2008-04-22 2012-11-11 Pfc Device Co Mos pn junction schottky diode and method for manufacturing the same
TWI381455B (zh) * 2008-04-22 2013-01-01 Pfc Device Co 金氧半ｐ－ｎ接面二極體結構及其製作方法
US8076229B2 (en) 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
US8148776B2 (en) 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
US8294511B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US8519478B2 (en) 2011-02-02 2013-08-27 International Business Machines Corporation Schottky barrier diode, a method of forming the diode and a design structure for the diode
US9177968B1 (en) * 2014-09-19 2015-11-03 Silanna Semiconductor U.S.A., Inc. Schottky clamped radio frequency switch
TWI630700B (zh) * 2017-05-10 2018-07-21 新唐科技股份有限公司 半導體元件
US11476279B2 (en) * 2020-08-06 2022-10-18 Globalfoundries U.S. Inc. Devices with staggered body contacts

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3790817A (en) * 1972-02-14 1974-02-05 Nat Semiconductor Corp Schottky clamped ttl circuit
US3955269A (en) * 1975-06-19 1976-05-11 International Business Machines Corporation Fabricating high performance integrated bipolar and complementary field effect transistors
DE2757762C2 (de) * 1977-12-23 1985-03-07 Siemens AG, 1000 Berlin und 8000 München Monolithische Kombination zweier komplementärer Bipolartransistoren
US4628339A (en) * 1981-02-11 1986-12-09 Fairchild Camera & Instr. Corp. Polycrystalline silicon Schottky diode array
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
US4507847A (en) * 1982-06-22 1985-04-02 Ncr Corporation Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor
JPS58225663A (ja) * 1982-06-23 1983-12-27 Toshiba Corp 半導体装置の製造方法
US4536945A (en) * 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
US4609568A (en) * 1984-07-27 1986-09-02 Fairchild Camera & Instrument Corporation Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes
US4764480A (en) * 1985-04-01 1988-08-16 National Semiconductor Corporation Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size
FR2579775B1 (fr) * 1985-04-02 1987-05-15 Thomson Csf Procede de realisation d'elements de commande non lineaire pour ecran plat de visualisation electro-optique et ecran plat realise selon ce procede
US4795722A (en) * 1987-02-05 1989-01-03 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
US4829025A (en) * 1987-10-02 1989-05-09 Advanced Micro Devices, Inc. Process for patterning films in manufacture of integrated circuit structures
US4897364A (en) * 1989-02-27 1990-01-30 Motorola, Inc. Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer

Also Published As

Publication number Publication date
JPH04359566A (ja) 1992-12-11
US5109256A (en) 1992-04-28
KR100200059B1 (ko) 1999-07-01
KR930005234A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
JP3232111B2 (ja) ショットキーバリアダイオード及びショットキーバリアダイオードクランプ型トランジスタ
US5424572A (en) Spacer formation in a semiconductor structure
US5169794A (en) Method of fabrication of pnp structure in a common substrate containing npn or MOS structures
JP3174593B2 (ja) 半導体装置及びその製造方法
US5455189A (en) Method of forming BICMOS structures
KR100223098B1 (ko) Bicmos 디바이스 및 그 제조방법
US5583348A (en) Method for making a schottky diode that is compatible with high performance transistor structures
US5225359A (en) Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors
US5107321A (en) Interconnect method for semiconductor devices
US5231042A (en) Formation of silicide contacts using a sidewall oxide process
US5389553A (en) Methods for fabrication of transistors
US4635345A (en) Method of making an intergrated vertical NPN and vertical oxide fuse programmable memory cell
US5374566A (en) Method of fabricating a BiCMOS structure
JPH0348457A (ja) 半導体装置およびその製造方法
JP2673943B2 (ja) Ｐ型領域に低抵抗オーム接点を形成する方法
US5443994A (en) Method of fabricating a semiconductor device having a borosilicate glass spacer
JP2587444B2 (ja) Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
US5422290A (en) Method of fabricating BiCMOS structures
US5298440A (en) Method of fabrication of transistor device with increased breakdown voltage
US5010034A (en) CMOS and bipolar fabrication process using selective epitaxial growth scalable to below 0.5 micron
US4701780A (en) Integrated verticle NPN and vertical oxide fuse programmable memory cell
US5355015A (en) High breakdown lateral PNP transistor
JP3190370B2 (ja) 密接して離隔したコンタクトを有するＢｉＣＭＯＳ装置及びその製造方法
US7164186B2 (en) Structure of semiconductor device with sinker contact region
JPH10289961A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees