JP3241945B2 - ガラスセラミック多層回路基板およびその製造方法 - Google Patents

ガラスセラミック多層回路基板およびその製造方法

Info

Publication number
JP3241945B2
JP3241945B2 JP23909994A JP23909994A JP3241945B2 JP 3241945 B2 JP3241945 B2 JP 3241945B2 JP 23909994 A JP23909994 A JP 23909994A JP 23909994 A JP23909994 A JP 23909994A JP 3241945 B2 JP3241945 B2 JP 3241945B2
Authority
JP
Japan
Prior art keywords
copper
multilayer circuit
circuit board
glass
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23909994A
Other languages
English (en)
Other versions
JPH08107277A (ja
Inventor
正英 岡本
昭一 岩永
昌作 石原
信之 牛房
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23909994A priority Critical patent/JP3241945B2/ja
Publication of JPH08107277A publication Critical patent/JPH08107277A/ja
Application granted granted Critical
Publication of JP3241945B2 publication Critical patent/JP3241945B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミック配線基板、
特に半導体部品を取り付けたり、電気信号の入出力のた
めのピンを取り付けて機能モジュールを構成するのに好
適なガラスセラミック多層回路基板およびその製造方法
に関するものである。
【0002】
【従来の技術】周知のように、ガラスセラミック多層回
路基板は、低電気抵抗特性を有する銅(あるいは銅を主
成分とする合金)導体部と、銅の融点以下で焼結可能な
ガラスを主成分とする絶縁体部とからなっている。ガラ
スセラミック多層回路基板は、ガラスセラミック多層回
路基板に取り付けるLSI素子とガラスセラミック多層
回路基板との接続の信頼性を高めるために、ガラスセラ
ミック多層回路基板の熱膨張係数を、LSI素子の材料
であるシリコン(Si)の熱膨張係数(3.5×10~6
℃)に近似させてあるが、ガラスセラミック多層回路基
板は絶縁体部と高熱膨張の銅導体部とからなる複合体で
あるため、絶縁体部の熱膨張係数はガラスセラミック多
層回路基板の熱膨張係数より低く、通常3.0×10~6
/℃程度となっている。しかし、銅の熱膨張係数は1
6.5×10~6/℃とガラスセラミックスの5倍以上も
大きいため、このような銅とガラスセラミックスとの大
きな熱膨張差により、同時焼成後の冷却過程で銅の方が
大きく熱収縮し、銅導体部と絶縁体部の界面で絶縁体部
に引張り応力が働き、その結果、絶縁体部にクラックが
発生してしまう。
【0003】このようなクラック発生の問題を解決する
ための技術として、銅導体部の導体金属の嵩密度に対す
る気孔率を15%以上40%以下とする技術が特開平5
−174613号公報に開示されている。また、銅導体
部と絶縁体部の少なくとも一部がポリマー材料浸透可能
であり、この浸透可能な部分にポリマー材料を含浸させ
ることにより、焼成後の溶剤浸透などによる特性劣化の
問題を解決する技術が特公平5−63106号公報に開
示されている。また、銅導体部を形成する材料に、絶縁
体部を構成する材料と同一材料を含有させて銅導体部と
絶縁体部を焼成することにより、クラック発生の問題を
解決する技術が特公平4−20280号公報に開示され
ている。
【0004】
【発明が解決しようとする課題】銅導体部を使用し、ガ
ラスセラミックスの絶縁体部との組合せで同時焼結した
基板を製造すると絶縁体部にクラックが発生するという
問題がある。問題を解決するための技術が開示されてい
るが、クラック発生を解決する本質的な解決策となって
おらず、また、銅本来の低電気抵抗という特性を充分に
生かした基板を製造することができていない。本発明
は、前記の従来技術の各欠点を改良し、熱膨張係数がシ
リコンの熱膨張係数に近似し、銅の融点以下の温度で焼
結可能なガラスを主成分とする絶縁体部と、銅を主成分
とする導体部とからなり、銅を主成分とする導体部近傍
の絶縁体部にクラックが発生せず、銅を主成分とする導
体部の固有抵抗が銅本来の固有抵抗に近いガラスセラミ
ック多層回路基板を提供することを目的とする。本発明
の他の目的は、前記の従来技術の各欠点を改良し、銅を
主成分とする導体部近傍の絶縁体部にクラックの発生が
なく、かつ、銅を主成分とする導体部の固有抵抗が銅本
来の固有抵抗に近いガラスセラミック多層回路基板の製
造方法、さらに、ガラスセラミック多層回路基板の銅を
主成分とする導体部を形成する銅ペースト組成物および
ガラスセラミック多層回路基板からなる半導体実装装置
を提供することにある。
【0005】
【課題を解決するための手段】前記目的を達成するため
に、本発明のガラスセラミック多層回路基板は、銅を主
成分とする導体部と、銅の融点以下の温度で焼結可能な
ガラスを主成分とし、シリコンの熱膨張係数に近似した
熱膨張係数を有する絶縁体部とからなり、前記銅を主成
分とする導体部が体積割合で10%以下であるガラスセ
ラミック多層回路基板において、前記銅を主成分とする
導体部は、銅に無機粉末を添加して焼結し、固有抵抗が
3.5μΩ・cm以下であり、前記銅を主成分とする導
体部近傍の前記絶縁体部にクラックが発生しないように
したものである。
【0006】また、本発明のガラスセラミック多層回路
基板は、銅を主成分とする導体部と、銅の融点以下の温
度で焼結可能なガラスを主成分とし、シリコンの熱膨張
係数に近似した熱膨張係数を有する絶縁体部とからな
り、前記銅を主成分とする導体部が体積割合で10%以
下であるガラスセラミック多層回路基板において、前記
銅を主成分とする導体部は、銅に無機粉末を添加して焼
結し、前記銅を主成分とする導体部と同一組成の材料を
同一焼成条件で焼結した圧粉焼結体の熱膨張係数α[×
10~6/℃]とヤング率E[MPa]の関係が の範囲であり、前記銅を主成分とする導体部近傍の前記
絶縁体部にクラックが発生しないようにしたものであ
る。
【0007】また、本発明のガラスセラミック多層回路
基板は、銅を主成分とする導体部と、銅の融点以下の温
度で焼結可能なガラスを主成分とし、シリコンの熱膨張
係数に近似した熱膨張係数を有する絶縁体部とからな
り、前記銅を主成分とする導体部が体積割合で10%以
下であるガラスセラミック多層回路基板において、前記
銅を主成分とする導体部は、銅に無機粉末を添加して焼
結し、前記銅を主成分とする導体部と同一組成の材料を
同一焼成条件で焼結した圧粉焼結体の熱膨張係数α[×
10~6/℃]とヤング率E[MPa]の関係が の範囲であり、前記銅を主成分とする導体部近傍の前記
絶縁体部にクラックが発生しないようにしたものであ
る。
【0008】さらに詳しくは、本発明のガラスセラミッ
ク多層回路基板は、絶縁体部の主成分が、ホウケイ酸ガ
ラスあるいはコージェライトあるいは2Al23・B2
3あるいはAl23・B23からなるものである。ま
た、本発明のガラスセラミック多層回路基板に使用する
銅ペーストは、無機粉末を配合した銅ペースト組成物に
おいて、前記無機粉末中の銅粉末の体積割合が92%以
上のものである。また、本発明の半導体実装装置は、本
発明のガラスセラミック多層回路基板の上面に、半導体
素子をはんだ付けにより装着したものである。また、本
発明の半導体実装装置は、本発明のガラスセラミック多
層回路基板の上面に、該ガラスセラミック多層回路基板
と同一材質のキャリア基板を介して半導体素子をはんだ
付けにより装着し、前記半導体素子と前記キャリア基板
との接続部分を樹脂等により封止したものである。
【0009】また、本発明の半導体実装装置は、本発明
のガラスセラミック多層回路基板の上面に、該ガラスセ
ラミック多層回路基板と同一材質のキャリア基板を介し
て半導体素子をはんだ付けにより装着し、前記半導体素
子にキャップを被せ、該キャップを前記キャリア基板上
面端部と前記半導体素子上面とではんだ付けし、前記半
導体素子を前記キャップ内に封止したものである。ま
た、本発明のガラスセラミック多層回路基板の製造方法
は、ガラスセラミック原料粉末とバインダと他の助剤か
らグリーンシートを製造し、該グリーンシートに所要の
穴あけ後、無機粉末を配合し前記無機粉末中の銅粉末の
体積割合が92%以上である本発明の銅ペースト組成物
を穴埋め印刷およびパターン印刷し、銅ペースト組成物
を印刷したグリーンシートを位置合わせして複数枚積層
圧着し、焼成するものである。
【0010】
【作用】本発明のガラスセラミック多層回路基板は、銅
を主成分とする導体部と、銅の融点以下の温度で焼結可
能なガラスを主成分とし、シリコンの熱膨張係数に近似
した熱膨張係数を有する絶縁体部とからなり、前記銅を
主成分とする導体部が体積割合で10%以下であるガラ
スセラミック多層回路基板であって、前記銅を主成分と
する導体部は、銅に無機粉末を添加して焼結し、固有抵
抗が3.5μΩ・cm以下であり、前記銅を主成分とす
る導体部近傍の前記絶縁体部にクラックが発生しない。
【0011】また、本発明のガラスセラミック多層回路
基板は、銅を主成分とする導体部と、銅の融点以下の温
度で焼結可能なガラスを主成分とし、シリコンの熱膨張
係数に近似した熱膨張係数を有する絶縁体部とからな
り、前記銅を主成分とする導体部が体積割合で10%以
下であるガラスセラミック多層回路基板であって、前記
銅を主成分とする導体部は、銅に無機粉末を添加して焼
結し、前記銅を主成分とする導体部と同一組成の材料を
同一焼成条件で焼結した圧粉焼結体の熱膨張係数α[×
10~6/℃]とヤング率E[MPa]の関係が の範囲であり、前記銅を主成分とする導体部近傍の前記
絶縁体部にクラックが発生しない。
【0012】また、本発明のガラスセラミック多層回路
基板は、銅を主成分とする導体部と、銅の融点以下の温
度で焼結可能なガラスを主成分とし、シリコンの熱膨張
係数に近似した熱膨張係数を有する絶縁体部とからな
り、前記銅を主成分とする導体部が体積割合で10%以
下であるガラスセラミック多層回路基板であって、前記
銅を主成分とする導体部は、銅に無機粉末を添加して焼
結し、前記銅を主成分とする導体部と同一組成の材料を
同一焼成条件で焼結した圧粉焼結体の熱膨張係数α[×
10~6/℃]とヤング率E[MPa]の関係が の範囲であり、前記銅を主成分とする導体部近傍の前記
絶縁体部にクラックが発生しない。
【0013】また、本発明の半導体実装装置は、本発明
のガラスセラミック多層回路基板の上面に、半導体素子
をはんだ付けにより装着する。また、本発明の半導体実
装装置は、本発明のガラスセラミック多層回路基板の上
面に、該ガラスセラミック多層回路基板と同一材質のキ
ャリア基板を介して半導体素子をはんだ付けにより装着
し、前記半導体素子と前記キャリア基板との接続部分を
樹脂等により封止する。また、本発明の半導体実装装置
は、本発明のガラスセラミック多層回路基板の上面に、
該ガラスセラミック多層回路基板と同一材質のキャリア
基板を介して半導体素子をはんだ付けにより装着し、前
記半導体素子にキャップを被せ、該キャップを前記キャ
リア基板上面端部と前記半導体素子上面とではんだ付け
し、前記半導体素子を前記キャップ内に封止する。ま
た、本発明のガラスセラミック多層回路基板の製造方法
は、ガラスセラミック原料粉末とバインダと他の助剤か
らグリーンシートを製造し、該グリーンシートに所要の
穴あけ後、無機粉末を配合し前記無機粉末中の銅粉末の
体積割合が92%以上である本発明の銅ペースト組成物
を穴埋め印刷およびパターン印刷し、銅ペースト組成物
を印刷したグリーンシートを位置合わせして複数枚積層
圧着し、焼成する。
【0014】
【実施例】実施例の説明に入るまえに、本発明にかかる
基本事項を説明する。ガラスセラミック多層回路基板に
おいて、銅導体部と絶縁体部の界面で、絶縁体部に働く
引張り応力の一例として、最も応力の集中するスルーホ
ール界面における応力を、組み合わせ円筒モデルから算
出する式は下記(1)式のように表わされる。 但し、P:スルーホール界面で絶縁体部に働く引張り応
力[MPa]、T:応力発生温度領域[℃]、b:スル
ーホールピッチ/2[μm]、c:スルーホール径/2
[μm]、α:熱膨張係数[×10~6/℃]、E:ヤン
グ率[MPa]、γ:ポアソン比[−]、添字 1:銅導
体部、添字 2:絶縁体部。
【0015】熱膨張係数がSiの熱膨張係数に近似して
おり、銅の融点以下の温度で焼結可能なガラスの代表例
としては、ホウケイ酸ガラス、コージェライト析出型結
晶化ガラス、2Al23・B23あるいはAl23・B
23析出型結晶化ガラスなどがある。前記ガラスを主成
分とした絶縁体部の物性値には何れも大きな差はなく、
熱膨張係数α2 =3.0×10~6/℃、ポアソン比γ2
=0.25、ヤング率E2 =1.2×105 MPaであ
る。また、銅導体部のポアソン比は、銅を主成分として
いる限り、大きな違いはなく、γ1 =0.30である。
また、ガラスセラミック多層回路基板は、ガラスセラミ
ック多層回路基板中に占める銅導体部の割合が大きいほ
ど、銅導体部近傍の絶縁体部にクラックが発生しやすい
が、一般にセラミック多層回路基板中の導体部の体積割
合は最大でも10%程度であり、この最大の場合をスル
ーホールの径とピッチにあてはめると、例えばスルーホ
ール径160μm、スルーホール・ピッチ450μmと
なる。
【0016】応力発生温度領域は、焼成後の冷却過程で
ガラスが固まる温度すなわち軟化温度がT=820℃で
あり、これも前記のガラスの種類によらずほぼ一定であ
る。スルーホール界面で絶縁体部に働く引張り応力P
が、前記のホウケイ酸ガラス、コージェライト析出型結
晶化ガラス、2Al23・B23あるいはAl23・B
23析出型結晶化ガラスなどを主成分とした絶縁体部材
料の一般的な強度200MPaを超えると、絶縁体部に
クラックが生じる。これらの数値を上記(1)式に代入
して、スルーホール界面で絶縁体部に働く引張り応力が
P<200MPaとなるための、銅導体部の熱膨張係数
α1 とヤング率E1の関係を求めると下記(2)式のよ
うになる。
【0017】前記(2)式を図示したものが、図2であ
る。ガラスセラミック多層回路基板の銅導体部の熱膨張
係数α1とヤング率E1は、前記銅導体部と同一組成の材
料を同一焼成条件で焼結した圧粉焼結体の熱膨張係数α
とヤング率Eとそれぞれ等しいと考えることができる。
したがって、熱膨張係数がSiの熱膨張係数に近似し、
銅の融点以下の温度で焼結可能なガラスを主成分とする
絶縁体部と銅を主成分とする導体部とからなり、前記銅
を主成分とする導体部が体積割合で10%以下のガラス
セラミック多層回路基板において、銅を主成分とする導
体部と同一組成の材料を同一焼成条件で焼結した圧粉焼
結体の熱膨張係数とヤング率の関係が図2の斜線の範囲
内にあるような銅を主成分とする導体部であると、銅を
主成分とする導体部近傍の絶縁体部に働く引張り応力の
値が絶縁体部材料の一般的な強度200MPaを超えな
いので、絶縁体部にクラックが発生しない。また、通
常、セラミック配線基板の配線導体部の固有抵抗は、配
線導体部の主成分である金属の固有抵抗の2倍の値以下
であり、逆にそれぐらいでないと、その金属本来の電気
抵抗の特性を充分に生かしているとはいえない。本発明
の銅を主成分とする導体部の場合も、純銅の固有抵抗が
1.7μΩ・cmであることから、銅を主成分とする導
体部の固有抵抗は少なくとも3.5μΩ・cm以下であ
る必要がある。
【0018】実際に、銅に絶縁体部材料と同等のガラス
を添加して、ガラスセラミック基板と同一条件で焼成し
た圧粉焼結体の熱膨張係数と固有抵抗の関係を調べたと
ころ、図3のようになった。図3から、銅を主成分とす
る導体部の固有抵抗が、目標である3.5μΩ・cm以
下となるためには、銅を主成分とする導体部の熱膨張係
数は15.5×10~6/℃以上でなければならないこと
がわかる。すなわち、銅を主成分とする導体部の熱膨張
係数が15.5×10~6/℃以上であれば、銅を主成分
とする導体部の固有抵抗は3.5μΩ・cm以下とな
る。
【0019】したがって、熱膨張係数がSiの熱膨張係
数に近似し、銅の融点以下の温度で焼結可能なガラスを
主成分とする絶縁体部と銅を主成分とする導体部とから
なり、銅を主成分とする導体部が体積割合で10%以下
のガラスセラミック多層回路基板において、銅を主成分
とする導体部と同一組成の材料を同一焼成条件で焼結し
た圧粉焼結体の熱膨張係数α1とヤング率E1の関係が下
記(3)式で示される範囲内、 すなわち、図1に示す斜線の範囲内にあるような銅を主
成分とする導体部であると、銅を主成分とする導体部近
傍の絶縁体部に働く引張り応力の値が、絶縁体部材料の
一般的な強度200MPaを超えないので、絶縁体部に
クラックが発生せず、かつ銅を主成分とする導体部の固
有抵抗が3.5μΩ・cm以下となる。
【0020】絶縁体部は、低熱膨張であるホウケイ酸ガ
ラス、コージェライト析出型結晶化ガラス、2Al23
・B23あるいはAl23・B23析出型結晶化ガラス
などを主成分とすることにより、LSI素子と基板の接
続の信頼性が高い。銅を主成分とする導体部の銅に添加
する無機粉末としては、絶縁体部材料と同等のガラスが
好ましいが、銅より熱膨張係数の小さい無機粉末ならば
何でも良い。銅を主成分とする導体部を形成する銅ペー
スト組成物の無機粉末中の銅粉末の体積割合を92%以
上とすることにより、焼成後の銅を主成分とする導体部
の熱膨張係数が15.5×10~6/℃以上となり、固有
抵抗が3.5μΩ・cm以下となる。
【0021】〔実施例 1〕以下、本発明を実施例によ
りさらに具体的に説明するが、本発明はこれら実施例に
限定されるものではない。ガラスセラミック多層回路基
板の製造方法は、まず、グリーンシートを製造するため
のスラリーを製造する。スラリーは、SiO2 を84重
量%、B23を9重量%、Al23を3重量%、アルカ
リ金属酸化物を4重量%の組成からなる平均粒径3μm
のホウケイ酸ガラス粉末63重量部と、平均粒径3μm
のムライト粉末37重量部と、メタクリル酸系のバイン
ダ20重量部と、トリクロルエチレン124重量部と、
テトラクロルエチレン32重量部と、n- ブチルアルコ
ール44重量部とを加え、ボールミルで24時間湿式混
合して製造する。
【0022】つぎに、真空脱気処理を行ない所要の粘度
に調整する。つぎに、このスラリーをドクターブレード
を使用してシリコーンコートしたポリエステルフィルム
上に0.5mmの厚さに塗布し、乾燥してグリーンシー
トを製造する。つぎに、このグリーンシートにポンチで
直径160μmの穴を450μmピッチで明け、種々の
量のガラスを添加した銅ペーストを印刷充填し、さらに
銅ペーストの印刷により、表面層、信号拡大層、シール
ド層、電源拡大層、電源層、X、Y配線層、変換層およ
び裏面層を形成した。
【0023】スルーホールに充填する導体ペーストは、
平均粒径3μmの還元銅粉末を50〜100体積%、前
述の平均粒径3μmのホウケイ酸ガラス粉末を50〜0
体積%で配合し、この混合粉末100重量部にエチルヒ
ドロキシエチルセルロース30重量部、ブチルカルビト
ールアセテート100重量部を加えたものを、5分らい
かい(擂潰)機にて混合後、三本ロールを数回通して混
練し、所要の粘度に調整して製造した。スルーホール充
填印刷以外に使用した銅ペーストは、無機成分の95%
以上が銅である一般の銅ペーストである。前記のように
して製造したグリーンシート60枚を位置合わせして積
層した後、熱間プレスにより圧着した。圧着条件は、温
度130℃、圧力は150kgf/cm2 である。
【0024】圧着後、脱脂のため100℃/hr以下の
昇温速度で昇温し、850℃で15時間保持した。雰囲
気は銅を酸化させず、グリーンシートのバインダを飛散
除去できるN2 +H2 +H2 O気流中である。その後、
雰囲気をN2 中に変え、さらに1000℃で2時間焼成
した。前記製造方法により製造したガラスセラミック多
層回路基板のスルーホール銅導体部近傍の絶縁体部のク
ラック発生状況を調べたところ、図4に示すように、図
2において銅を主成分とする導体部の熱膨張係数とヤン
グ率の関係が斜線の範囲内となる銅ペースト組成物を使
用したガラスセラミック多層回路基板ではクラックが発
生せず、斜線の範囲外となる銅ペースト組成物を使用し
たガラスセラミック多層回路基板ではクラックが発生し
た。
【0025】〔実施例 2〕銅ペーストの無機成分のう
ちガラス粉末を5体積%とし、残り95体積%を銅粉末
とした銅ペースト組成物をスルーホール充填印刷および
パターン印刷に使用し、他は全て実施例1と同様の製造
方法でガラスセラミック多層回路基板を製造した。この
ガラスセラミック多層回路基板のスルーホール銅導体部
近傍の絶縁体部にクラックは見られず、また銅を主成分
とする導体部の固有抵抗は2.6μΩ・cmであった。
【0026】〔実施例 3〕実施例2で製造したガラス
セラミック多層回路基板の上面に銅とポリイミドを使用
して薄膜多層回路を形成し、LSIチップをはんだ付け
により装着後、ピン付けを行ないモジュールを製造し
た。LSIチップを高精度に接続して製造したモジュー
ルの概略図を図5に示す。実施例2で製造したガラスセ
ラミック多層回路基板1には、ライン配線2およびスル
ーホール3が形成されている。このガラスセラミック多
層回路基板1の上面に銅とポリイミドを使用して薄膜多
層回路4を形成しており、LSIチップ5をはんだ6に
より装着し、ピン7をろう付けしている。ピン7は、銀
ろうによりろう付けされ、LSIチップ5は、Pb−S
nはんだ6により接着されている。ガラスセラミック多
層回路基板1に使用されている絶縁材料8の機械的強度
が大きいため、ピン7のろう付け、LSIチップ5のは
んだ付け等によるピン付け部周辺のクラックは認められ
なかった。またガラスセラミック多層回路基板1に反
り、変形等は認められなかった。
【0027】〔実施例 4〕実施例3で製造したモジュ
ールにおいて、ガラスセラミック多層回路基板の上面に
形成した薄膜多層回路とLSIチップとの間に、ガラス
セラミック多層回路基板と同じ材質のキャリア基板をは
さみ、LSIチップとキャリア基板をはんだ付けにより
装着し、LSIチップとキャリア基板を接続しているは
んだの周りを樹脂等で覆ったモジュールを製造した。L
SIチップとキャリア基板を接続しているはんだの周り
を樹脂等で覆うことにより、LSIチップとガラスセラ
ミック多層回路基板とを接続する部分の信頼性を向上し
たモジュールの概略図を図6に示す。
【0028】実施例3で製造したモジュールのガラスセ
ラミック多層回路基板1の上面の薄膜多層回路4とLS
Iチップ5との間にガラスセラミック多層回路基板1と
同じ材質のキャリア基板9をはさみ、LSIチップ5と
キャリア基板9を接続しているはんだ6の周りを樹脂等
10で覆っている。キャリア基板9はスルーホール3の
みで、ラインの印刷を有しないグリーンシートを多層積
層して焼成したものであり、その上面にはポリイミドを
絶縁材料として銅を配線材料とした薄膜多層配線(ガラ
スセラミック多層回路基板1上面の薄膜多層回路4と同
じ)が形成されている。また、配線導体が設けられ、L
SIチップ5とガラスセラミック多層回路基板1とにそ
れぞれはんだ6によって接続されている。
【0029】〔実施例 5〕実施例3で製造したモジュ
ールにおいて、ガラスセラミック多層回路基板の上面に
形成した薄膜多層回路とLSIチップとの間に、ガラス
セラミック多層回路基板と同じ材質のキャリア基板をは
さみ、LSIチップとキャリア基板をはんだ付けにより
装着し、さらに、LSIチップにLSIチップを覆うキ
ャップを被せ、キャップをキャリア基板の上面端部およ
びLSIチップ上面ではんだ付けして、LSIチップを
封止したモジュールを製造した。キャリア基板上面のL
SIチップにキャップを被せ、キャップをキャリア基板
の上面端部およびLSIチップ上面ではんだ付けして、
LSIチップを封止したモジュールの概略図を図7に示
す。
【0030】実施例3で製造したモジュールのガラスセ
ラミック多層回路基板1の上面の薄膜多層回路4とLS
Iチップ5との間にガラスセラミック多層回路基板1と
同じ材質のキャリア基板9をはさみ、LSIチップ5に
キャップ11を被せ、キャップ11をキャリア基板9の
上面端部およびLSIチップ5上面ではんだ6により接
合し、LSIチップ5を封止している。なお、キャリア
基板9の上面には実施例4同様薄膜多層配線4が形成さ
れている。また、LSIチップ5とガラスセラミック多
層回路基板1との接続は、実施例4同様それぞれはんだ
6によって接続されている。
【0031】
【発明の効果】本発明によれば、熱膨張係数がシリコン
の熱膨張係数に近似し、銅の融点以下の温度で焼結可能
なガラスを主成分とする絶縁体部と、銅を主成分とする
導体部とからなり、銅を主成分とする導体部近傍の絶縁
体部にクラックが発生せず、銅を主成分とする導体部の
固有抵抗が銅本来の固有抵抗に近いガラスセラミック多
層回路基板を提供することができる。また、銅を主成分
とする導体部近傍の絶縁体部にクラックの発生がなく、
かつ銅を主成分とする導体部の固有抵抗が銅本来の固有
抵抗に近いガラスセラミック多層回路基板の製造方法、
さらにガラスセラミック多層回路基板の銅を主成分とす
る導体部を形成する銅ペースト組成物およびガラスセラ
ミック多層回路基板からなる半導体実装装置を提供する
ことができる。熱膨張係数がシリコンの熱膨張係数に近
似し、銅の融点以下の温度で焼結可能なガラスを主成分
とする絶縁体部と銅を主成分とする導体部とからなり、
銅を主成分とする導体部が体積割合で10%以下のガラ
スセラミック多層回路基板において、銅を主成分とする
導体部近傍の絶縁体部にクラックを発生させないように
することができる。また、熱膨張係数がシリコンの熱膨
張係数に近似し、銅の融点以下の温度で焼結可能なガラ
スを主成分とする絶縁体部と銅を主成分とする導体部と
からなり、銅を主成分とする導体部が体積割合で10%
以下のガラスセラミック多層回路基板において、銅を主
成分とする導体部近傍の絶縁体部にクラックの発生がな
く、かつ銅を主成分とする導体部の固有抵抗を3.5μ
Ω・cm以下とすることができる。
【図面の簡単な説明】
【図1】本発明における銅を主成分とする導体部の熱膨
張係数とヤング率との関係領域を示すグラフ。
【図2】本発明における銅を主成分とする導体部の熱膨
張係数とヤング率との関係領域を示すグラフ。
【図3】本発明における銅を主成分とする導体部の熱膨
張係数と固有抵抗の関係を示すグラフ。
【図4】本発明の実施例における銅を主成分とする導体
部の熱膨張係数とヤング率の関係およびクラックの発生
状況を示すグラフ。
【図5】本発明のガラスセラミック多層回路基板の上面
にLSIチップを装着したモジュールの断面概要図。
【図6】本発明のガラスセラミック多層回路基板の上面
に装着したLSIチップとキャリア基板の間を樹脂で覆
ったモジュールの断面概要図。
【図7】本発明のガラスセラミック多層回路基板の上面
に装着したLSIチップをキャップで封止したモジュー
ルの断面概要図。
【符号の説明】
1 ガラスセラミック多層回路基板 2 ライン配線 3 スルーホール 4 薄膜多層回路 5 LSIチップ 6 はんだ 7 ピン 8 絶縁材料 9 キャリア基板 10 樹脂 11 キャップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牛房 信之 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 生産技術研究所内 (56)参考文献 特開 平5−144316(JP,A) 特開 平6−104575(JP,A) 特開 平6−104573(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 1/09

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】銅を主成分とする導体部と、 銅の融点以下の温度で焼結可能なガラスを主成分とし、
    シリコンの熱膨張係数に近似した熱膨張係数を有する絶
    縁体部とからなり、 前記銅を主成分とする導体部が体積割合で10%以下で
    あるガラスセラミック多層回路基板において、 前記銅を主成分とする導体部は、銅に無機粉末を添加し
    て焼結し、前記銅を主成分とする導体部と同一組成の材
    料を同一焼成条件で焼結した圧粉焼結体の熱膨張係数α
    [×10-6/℃]とヤング率E[MPa]の関係が次式 15.5<α<1.32×10 5 /(E)+8.58 の範囲であることを特徴とするガラスセラミック多層回
    路基板。
  2. 【請求項2】前記絶縁体部の主成分がホウケイ酸ガラス
    からなることを特徴とする請求項1記載のガラスセラミ
    ック多層回路基板。
  3. 【請求項3】前記絶縁体部の主成分がコージェライトか
    らなることを特徴とする請求項1記載のガラスセラミッ
    ク多層回路基板。
  4. 【請求項4】前記絶縁体部の主成分が2Al23・B2
    3 もしくはAl23・B23からなることを特徴とす
    請求項1記載のガラスセラミック多層回路基板。
  5. 【請求項5】前記導体部は、無機粉末を配合した銅ペー
    スト組成物を焼成したものであり、前記無機粉末中の銅
    粉末の体積割合が92%以上であることを特徴とする
    求項1記載のガラスセラミック多層回路基板。
  6. 【請求項6】請求項1乃至5に記載のいずれか一つの
    ラスセラミック多層回路基板の上面に、半導体素子をは
    んだ付けにより装着してなることを特徴とする半導体実
    装装置。
  7. 【請求項7】請求項1乃至5に記載のいずれか一つの
    ラスセラミック多層回路基板の上面に、前記ガラスセラ
    ミック多層回路基板と同一材質のキャリア基板を介して
    半導体素子をはんだ付けにより装着し、前記半導体素子
    と前記キャリア基板との接続部分を樹脂により封止して
    なることを特徴とする半導体実装装置。
  8. 【請求項8】請求項1乃至5に記載のいずれか一つの
    ラスセラミック多層回路基板の上面に、前記ガラスセラ
    ミック多層回路基板と同一材質のキャリア基板を介して
    半導体素子をはんだ付けにより装着し、前記半導体素子
    にキャップを被せ、前記キャップを前記キャリア基板上
    面端部と前記半導体素子上面とではんだ付けし、前記半
    導体素子を前記キャップ内に封止してなることを特徴と
    する半導体実装装置。
  9. 【請求項9】ガラスセラミック原料粉末とバインダと他
    の助剤からグリーンシートを製造し、前記グリーンシー
    トに所要の穴あけ後、請求項1に記載の銅を主成分とす
    る導体部を形成するために無機粉末中の銅粉末の体積割
    合が92%以上である無機粉末を配合した銅ペースト組
    成物を穴埋め印刷及びパターン印刷し、前記銅ペースト
    組成物を印刷したグリーンシートを位置合わせして複数
    枚積層圧着し、焼成することを特徴とするガラスセラミ
    ック多層回路基板の製造方法。
JP23909994A 1994-10-03 1994-10-03 ガラスセラミック多層回路基板およびその製造方法 Expired - Fee Related JP3241945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23909994A JP3241945B2 (ja) 1994-10-03 1994-10-03 ガラスセラミック多層回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23909994A JP3241945B2 (ja) 1994-10-03 1994-10-03 ガラスセラミック多層回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08107277A JPH08107277A (ja) 1996-04-23
JP3241945B2 true JP3241945B2 (ja) 2001-12-25

Family

ID=17039800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23909994A Expired - Fee Related JP3241945B2 (ja) 1994-10-03 1994-10-03 ガラスセラミック多層回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3241945B2 (ja)

Also Published As

Publication number Publication date
JPH08107277A (ja) 1996-04-23

Similar Documents

Publication Publication Date Title
EP0211619B1 (en) A multilayer ceramic circuit board
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
JPH10284836A (ja) セラミック一括積層配線基板及びその製造方法
JP3401102B2 (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP3652196B2 (ja) セラミック配線基板の製造方法
EP0591733A1 (en) Method for producing multilayered ceramic substrate
JP4454105B2 (ja) 多層配線基板の製造方法
JPH0727995B2 (ja) セラミック配線基板
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
JP4535576B2 (ja) 多層配線基板の製造方法
JP4029163B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2002193691A (ja) 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
JP3241945B2 (ja) ガラスセラミック多層回路基板およびその製造方法
JP2718152B2 (ja) セラミック回路基板の製造方法
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JP4493158B2 (ja) セラミック回路基板
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2516981B2 (ja) セラミックパッケ−ジとその製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JPH06120633A (ja) セラミック配線基板
JP3111865B2 (ja) セラミック基板の製造方法
JP3748283B2 (ja) 積層ガラスセラミック回路基板の製造方法
JPH0828558B2 (ja) セラミツク基板及びその製造方法
JPH0283995A (ja) セラミツク多層回路基板及びその用途
JPH11186727A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees