JP3252014B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JP3252014B2
JP3252014B2 JP11406793A JP11406793A JP3252014B2 JP 3252014 B2 JP3252014 B2 JP 3252014B2 JP 11406793 A JP11406793 A JP 11406793A JP 11406793 A JP11406793 A JP 11406793A JP 3252014 B2 JP3252014 B2 JP 3252014B2
Authority
JP
Japan
Prior art keywords
film
semiconductor integrated
integrated circuit
manufacturing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11406793A
Other languages
English (en)
Other versions
JPH06302563A (ja
Inventor
光一郎 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP11406793A priority Critical patent/JP3252014B2/ja
Publication of JPH06302563A publication Critical patent/JPH06302563A/ja
Application granted granted Critical
Publication of JP3252014B2 publication Critical patent/JP3252014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の製造
方法、特に任意の配線により形成された段差を軽減する
方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路が微細化、高集積
化するのに伴い、回路の配線層は多層構造化し、表面層
の段差はますます増大する傾向にある。この段差によ
り、次配線層の該段差下部にエッチング残りが生じ、半
導体集積回路の特性劣化や歩留まりの低下を引き起こす
という問題があった。この段差を緩和するために、被覆
率の良いＴＥＯＳ−Ｏ3 系ガスを層間絶縁膜の成膜に適
用する方法（月刊日経マイクロデバイス１９９３年２月
号、Ｐ．４９）がある。
【０００３】
【発明が解決しようとする課題】ＴＥＯＳ−Ｏ3 系ガス
による成膜では、成膜圧力を常圧にすると段差の被覆形
状がリフロー形状となるが、反応が常圧下で行われるた
め、成膜次に生成されるパーティクルを排気する気流制
御が難しく、パーティクル付着による歩留まりの低下を
起こす。一方、減圧下の成膜では、パーティクルの発生
は許容レベル以下にできるが、被覆形状がコンフォーマ
ルとなり、実質的な段差の軽減を達成できない。そのた
め、数μｍの隙間を埋め込むためには、該隙間寸法の１
／２の膜厚の絶縁膜を形成する必要があり、厚膜により
生じる絶縁膜のクラックによる回路の信頼性の低下や、
成膜時間の増大によるスループットの低下という問題点
がある。
【０００４】このような従来技術の問題点に鑑み、本発
明の主な目的は、信頼性の低下や、成膜時間の増大によ
るスループットの低下を生じることなく、エッチバック
前の段差角度を軽減できる半導体集積回路の製造方法を
提供することにある。
【０００５】
【課題を解決するための手段】このような目的は、本発
明によれば、配線パターン上に該配線膜厚以上の厚さを
持つ絶縁層を材料ガスにＴＥＯＳとＯ 3 との混合ガスを
用いかつ成膜圧力を６０Ｔｏｒｒ以上７６０Ｔｏｒｒ以
下にして成膜し、続いて該絶縁膜の表面をＡｒガス等を
用いて絶縁膜の膜厚の１／４から１／３の厚さ分だけリ
アクティブイオンエッチングでエッチバックすることに
より達成される。
【０００６】
【作用】このようにすれば、エッチバック前に配線上の
絶縁膜で形成された表面をＡｒガスを用いてエッチバッ
クする際に、スパッタリング確率の高いテーパ部分のエ
ッチングが他の部分より多く進行するため、エッチバッ
ク前の段差角度を軽減できると共に、成膜が高圧下で行
われるため、成膜時に生成されるパーティクルを排気す
る気流制御が行いやすく、パーティクル付着による歩留
まりの低下の心配もない。
【０００７】
【実施例】以下、本発明の好適実施例を添付の図面を用
いて説明する。
【０００８】図１に本発明の実施例による製造方法を示
す。図１（ａ）に示されるように、ウェーハ４上に形成
された０．６μｍの膜厚のＡｌ配線パターン上に、０．
３μｍのプラズマ酸化膜２を成膜する。
【０００９】次に、図１（ｂ）に示されるように、プラ
ズマ酸化膜２上にＴＥＯＳ−Ｏ３膜３を、ＴＥＯＳ／Ｏ
３流量比１／２０で圧力６０Ｔｏｒｒ、温度４００℃の
雰囲気で気相化学成長により０．６μｍの膜厚だけ形成
する。この反応は高圧下で行われるため、成膜時に生成
されるパーティクルを排気する気流制御が行いやすく、
パーティクル付着による歩留まりの低下の心配もない。
成膜圧力は６０Ｔｏｒｒ以上７６０Ｔｏｒｒ以下であれ
ば良い。
【００１０】次に、図１（ｃ）に示されるように、ＴＥ
ＯＳ−Ｏ3 膜３の表面を０．１５μｍだけ、Ａｒガス１
００％、圧力１Ｔｏｒｒ、高周波パワー密度０．５Ｗ／
cm2のプラズマを用いて、リアクティブイオンエッチン
グ反応５によりエッチバックする。本実施例では、ＴＥ
ＯＳ−Ｏ3 膜３のエッチバック量を、成膜された膜厚の
１／４としたが、１／４から１／３の厚さ分であれば良
い。また、Ａｒガスを１００％としたが、リアクティブ
イオンエッチングプラズマ中に５０％以上のＡｒガスが
含まれていれば良い。
【００１１】リアクティブイオンエッチング反応ではス
パッタリング確率の高いテーパ部分のエッチングが他の
部分より多く進行するため、図１（ｄ）に示すようにＴ
ＥＯＳ−Ｏ3 膜３の角部が落ち、なだらかになる。
【００１２】
【発明の効果】このように本発明によれば、エッチバッ
ク前に配線上の絶縁膜で形成された表面をＡｒガスを用
いてエッチバックする際に、スパッタリング確率の高い
テーパ部分のエッチングが他の部分より多く進行するた
め、厚膜により生じる絶縁膜のクラックによる回路の信
頼性の低下や、成膜時間の増大によるスループットが低
下することなく、エッチバック前の段差角度を軽減でき
ると共に、成膜が高圧下で行われるため、成膜時に生成
されるパーティクルを排気する気流制御が行いやすく、
パーティクル付着による歩留まりの低下の心配もない。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、Ａｌ配線パターン上に成膜
したプラズマ酸化膜の平坦化に本発明を適用した場合の
各工程に於けるウェーハ断面図を示す。
【符号の説明】
１ Ａｌ配線パターン ２ プラズマ酸化膜 ３ ＴＥＯＳ−Ｏ3 膜 ４ ウェーハ ５ リアクティブイオンエッチング反応
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/316

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体集積回路の製造方法に於
    て、 ウェーハ上に形成された配線パターン上に絶縁膜を成膜
    する過程と、前記絶縁膜の表面を前記絶縁膜の膜厚の１
    ／４から１／３の厚さ分だけエッチバックする過程とを
    有し、 前記絶縁膜を成膜する際に材料ガスにＴＥＯＳとＯ 3 と
    の混合ガスを用いかつ成膜圧力を６０Ｔｏｒｒ以上７６
    ０Ｔｏｒｒ以下にすると共に、前記エッチバックをリア
    クティブイオンエッチングで行う ことを特徴とする半導
    体集積回路の製造方法。
  2. 【請求項２】 前記リアクティブイオンエッチングの
    プラズマ中のガスがＡｒ１００％であることを特徴とす
    る請求項１に記載の半導体集積回路の製造方法。
JP11406793A 1993-04-16 1993-04-16 半導体集積回路の製造方法 Expired - Lifetime JP3252014B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11406793A JP3252014B2 (ja) 1993-04-16 1993-04-16 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11406793A JP3252014B2 (ja) 1993-04-16 1993-04-16 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH06302563A JPH06302563A (ja) 1994-10-28
JP3252014B2 true JP3252014B2 (ja) 2002-01-28

Family

ID=14628208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11406793A Expired - Lifetime JP3252014B2 (ja) 1993-04-16 1993-04-16 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP3252014B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461466B1 (ko) * 2001-11-13 2004-12-13 엘지.필립스 엘시디 주식회사 금속배선용 절연막 및 그것을 포함하는 평판표시장치
JP7556362B2 (ja) * 2020-01-08 2024-09-26 ソニーグループ株式会社 発光素子

Also Published As

Publication number Publication date
JPH06302563A (ja) 1994-10-28

Similar Documents

Publication Publication Date Title
JPH0897279A (ja) 半導体装置の製造方法
US5985750A (en) Manufacturing method of semiconductor device
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
JP3270196B2 (ja) 薄膜形成方法
KR100434188B1 (ko) 장벽 금속층 적층 방법
JP3239460B2 (ja) 接続孔の形成方法
JPH06302563A (ja) 半導体集積回路の製造方法
JP3729731B2 (ja) 半導体素子の製造方法
JPH1140669A (ja) 多層配線構造とその製造方法
JP3317279B2 (ja) 半導体装置の製造方法
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
JPH05347270A (ja) 金属プラグの形成方法及びこれに用いるウェハ処理装置
JP3208608B2 (ja) 配線形成方法
JP3301466B2 (ja) 半導体装置の製造方法
JPH0265256A (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
JP2000223441A (ja) 電子装置およびその製造方法
JP2000156367A (ja) ドライエッチング方法
JPH0344931A (ja) 半導体集積回路装置の製造方法
JP2795029B2 (ja) 多層配線の形成方法
JPH11297699A (ja) 拡散バリア層およびその製造方法
JPH0883844A (ja) 半導体装置およびその製造方法
JPH0467622A (ja) 半導体装置の製造方法
JPH0722415A (ja) 半導体装置の製造方法
JPH07273115A (ja) 配線形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 12

EXPY Cancellation because of completion of term