JPH0883844A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0883844A
JPH0883844A JP21933494A JP21933494A JPH0883844A JP H0883844 A JPH0883844 A JP H0883844A JP 21933494 A JP21933494 A JP 21933494A JP 21933494 A JP21933494 A JP 21933494A JP H0883844 A JPH0883844 A JP H0883844A
Authority
JP
Japan
Prior art keywords
insulating film
metal particles
wiring
semiconductor device
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21933494A
Other languages
English (en)
Inventor
Kazuo Matsuzaki
一夫 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP21933494A priority Critical patent/JPH0883844A/ja
Publication of JPH0883844A publication Critical patent/JPH0883844A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】使用面積が小さく、形成方法が容易で、しかも
信頼性の高いコンタクトを形成する。 【構成】半導体基板の表面上の絶縁膜に形成された接続
孔に、粒径が1〜500nmの金属粒子を充填すること
によって、絶縁膜上の配線と半導体基板との接続、また
は絶縁膜上下の二層の配線の接続を行う。絶縁膜にフォ
トエッチング技術により接続孔を形成し、レジストを残
したまま不活性ガスが導入された減圧容器中で金属粒子
を加熱蒸着、或いはスパッタ蒸着により充填した後、レ
ジストを除去し、上層配線を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI(大規模集積回
路)に代表される低電圧、低消費電力の半導体装置、特
にその配線用金属膜の接続構造に関する。
【0002】
【従来の技術】LSIの分野では、高密度化、高集積化
の進展が著しい。その中に集積される素子のサイズは、
スケーリング則にのっとり、限り無く縮小化の方向にあ
り、配線や電極の面積も縮小を迫られている。配線や電
極の面積をなるべく小さくするために、配線幅の縮小化
は勿論のこと、配線と半導体基板との接続孔(コンタク
トホール)も小さくする努力がなされてきている。
【0003】図6(a)および(b)は、従来の半導体
装置の接続部を示す断面図である。図6(a)は従来の
比較的低密度、低集積の段階の接続部の断面図であり、
半導体基板11の表面上の絶縁膜13にテーパー状の接
続孔16が設けられ、その上に金属膜17が被着されて
半導体基板11との接続部19を形成していて、段差被
覆性が良い。図6(b)は、最近の高密度、高集積化に
対応した接続孔部の断面図である。半導体基板21の表
面上の絶縁膜23にほぼ垂直な接続孔26が設けられ、
その上に金属膜27が被着されて半導体基板21との接
続部29を形成している。図6(b)では、直径を小さ
くするとともに、接続孔26の加工も従来の湿式エッチ
ングから、乾式エッチングに変更することによって、接
続孔26が基板21に対して直角になるようにして、接
続部29の面積の縮小を図っているものである。
【0004】図6に示すように、高密度、高集積化に対
応して接続孔の直径を小さくすると同時に、接続孔の加
工も従来の湿式エッチングから、乾式エッチングに変更
することによって、接続孔が基板に対して垂直になるよ
うにして、接続孔の部分の面積の縮小を図っている。し
かるに、この方法では、配線材料の烝着が接続孔の側壁
で不十分になるという欠点がある。すなわち、接続孔が
垂直に形成されるため、蒸着膜の段差被覆性が悪く、接
続孔側壁での烝着膜厚が極端に薄くなり、接続孔段差部
で断線を引き起こすという不具合が発生することがあ
る。
【0005】最近になって、接続孔のみに選択的に金属
を烝着するプラグ技術によって、上記の課題を解決する
手法が開発されつつある〔IEDMテクニカルダイジェ
スト1981年号79ページ、1987年号213ペー
ジ、217ページ〕。図7(a)および(b)に、その
プラグ型接続部の形成方法を説明する断面図を示す。し
かしながら、選択性の確保、低接触抵抗を保証する前処
理方法の開発など、まだいくつかの課題が残っていて量
産適用までには時間がかかると見られている。また、選
択性の確保の点を考慮すると、この方法の適用範囲は自
ずと限定されるという不具合がある。
【0006】配線を二次元的に張り巡らすだけでは、高
密度、高集積化に限界があるため、最近では、三次元的
に形成する多層配線技術も用いられている。しかるに、
多層配線技術は、層間絶縁膜の形成や、平坦化の工程な
どが新たに付加されるため、工数増によるプロセスコス
トの上昇が避けられない。可能な限り二次元の配線です
ませる方がコスト的に有利であることは明らかである。
【0007】
【発明が解決しようとする課題】高密度、高集積化に対
応した接続部の図6(b)の方法では、配線用金属の蒸
着が接続孔の側壁部分で不十分になるという欠点があ
る。すなわち、接続孔が垂直に形成されているため、蒸
着膜の段差被覆性が悪く、接続孔の側壁での蒸着膜厚が
極端に薄くなり、接続孔の段差部で断線を引き起こすと
いう不具合が発生する。
【0008】以上の問題に鑑みて、本発明の目的は、使
用面積の小さい、信頼性の高い、しかもプロセスの容易
なコンタクトおよびその形成方法を提供することにあ
る。
【0009】
【課題を解決するための手段】上記の課題を解決するた
め、本発明は、半導体基板の主表面上の絶縁膜に形成さ
れた接続孔を介して、半導体基板と絶縁膜上の配線との
電気的接続または絶縁膜の上下の配線の電気的接続が行
われる半導体装置において、その接続孔に充填された金
属粒子によって、半導体基板と絶縁膜上の配線との電気
的接続または絶縁膜上下の配線の電気的接続を行うもの
とする。
【0010】特に、接続孔に充填された金属粒子の粒径
が1nm〜500nmであるものとする。また、本発明
の半導体装置の製造方法として、絶縁膜上にフオトレジ
ストのパターンを形成し、そのレジストをマスクとし
て、その絶縁膜に接続孔を形成し、金属粒子を被着させ
て接続孔に金属粒子を充填し、レジストを除去すること
によってレジスト上に被着した金属粒子を除去した後、
上層の配線の烝着を行うものとする。
【0011】金属粒子の被着方法としては、被着される
半導体基板の主表面の近傍で烝発した金属原子が冷却さ
れるような構造を有する減圧容器内で烝着することによ
って行うものとする。配線金属の蒸着方法としては、減
圧容器内での加熱烝着もしくはスパッタ烝着とし、烝発
した金属原子の冷却方法としては、金属粒子の被着がH
eやArなどの不活性ガスを導入するものとする。
【0012】
【作用】上記の手段を講じ、絶縁膜に形成された接続孔
に、流動性のある金属粒子を充填することによって、半
導体基板と絶縁膜上の配線との電気的接続または絶縁膜
上下の配線の電気的接続が、小さな接続孔で確実に接続
できる。特に、接続孔に充填された金属粒子の粒径が1
nm〜500nmであれば、接続孔に多数の金属粒子が
入り、稠密な充填ができる。直径1nm以上の金属粒子
は下記の蒸着方法で容易に得られる、一方直径500n
m以上の金属粒子は、直径1μm程度の接続孔には大き
すぎて適さない。
【0013】今、図5(a)、(b)に接続孔の大きさ
により、金属粒子が充填される状況の説明図を示す。接
続孔の寸法が直径D、深さtであり、烝着金属粒子の平
均粒径をdとすると、理想的(粒径dが全て等しく、立
方最密充填的に烝着されるとする)には、 D1 =dならば、図5(a)に示したように
【0014】
【数1】 なるn個の金属粒子を充填した時、接続孔が、丁度烝着
金属粒子で一杯に埋まることになるが、粒子がたてに一
列に並んだような状態では、粒子間の接触抵抗が問題に
なる。 D2 ≫dならば、図5(b)に示したように、
【0015】
【数2】 なるn層の金属粒子を充填した時、接続孔が、丁度烝着
金属粒子で一杯に埋まることになる。
【0016】接続孔が烝着金属粒で丁度一杯に埋まれ
ば、その上に烝着された配線材料は、ほぼdの半分の凹
凸程度の平坦さで接続される。従って、上層の配線材料
の厚さはd以上であれば、段差被覆性は十分確保される
と考えられる。接続孔が、烝着金属粒子で丁度一杯に埋
まるように制御することは、烝着金属粒子の粒度分布や
烝着速度の制御などの点でほぼ不可能に近く、±dのば
らつきは覚悟しなければならないが、上層の配線材料の
厚さをd+dすなわち、2d以上とすれば段差被覆性は
保たれるものと考えられる。従って、上層配線材料とな
るべき金属を2d以上の厚さだけ烝着し、加工すること
によって上層配線を形成すればよい。
【0017】また、本発明の半導体装置の製造方法とし
て、シリコン基板上、または下層配線上の絶縁層上の所
望の部分ににフオトレジストのパターンを形成し、その
レジストをマスクとして、絶縁層に接続孔を形成し、続
いて金属粒子を被着させる。その際、接続孔の加工のた
めに用いたフォトレジストはそのまま除去せずに残して
おく、烝着した金属粒子は、加工された接続孔内に充填
されると同時にフォトレジスト上にも付着する。フォト
レジストのリフトオフを行うことによって、レジスト上
に被着した金属粒子を除去すれば、接続孔内にのみ烝着
金属粒子が残ることになる。この後、上層の配線の烝着
を行えば、確実な接続ができる。
【0018】金属粒子の被着方法として、HeやArな
どの付活性ガスが導入された減圧容器内で、配線金属の
加熱烝着もしくはスパッタによる烝着するなどの、被着
される半導体基板主表面の近傍で烝発した金属原子が冷
却されるような構造を有する減圧容器内での烝着であれ
ば、冷却凝集により、比較的大粒で、粒径制御された烝
着金属粒子を充填できる。
【0019】
【実施例】以下に、図を参照しながら本発明の実施例の
半導体装置およびその製造方法を詳細に説明する。図1
は、本発明の実施例の半導体装置の部分断面図である。
シリコン基板41上に表面保護膜として、厚さ0.2μ
m の熱酸化膜42が形成され、その上に厚さ0.5μm
のAl−Si膜からなる第一層の配線47、その上にC
VD法により堆積した厚さ0.5μm 酸化シリコン膜4
3、更にその上に厚さ0.5μm のAl−Si膜からな
る第二層の配線48が形成されている。酸化シリコン膜
43には接続孔46が形成され、その接続孔46には、
平均粒径50nmのAl粒子50が充填されて、第一層
の配線47と第二層の配線48とを接続している。この
ように、接続孔46内に金属粒子50を充填して、上下
の配線間の接続をすることができる。接続孔46内に通
常の様な多結晶金属膜でなく、流動性のある金属粒子を
充填すれば、空洞の無い密な充填が可能になる。
【0020】図3(a)ないし(d)および図4は、図
1の半導体装置の製造方法を説明するための各工程にお
ける断面図を工程順に示したものである。シリコン基板
41上に表面保護膜として、熱酸化膜42を厚さ0.2
μm 形成し、所望の部分に窓開けして、Al−Si配線
を厚さ0.5μm 堆積し、必要によりフォトエッチング
技術を用いて、第一層配線47を形成する〔図3
(a)〕。次に、層間絶縁膜として、厚さ0.5μm の
酸化シリコン膜43をプラズマCVD法(SiH4 /N
2 O=50sccm/1500sccm,360℃)で
形成し、第一層配線47との接続を行う接続孔形成のた
めのレジストパターン(膜厚1.2μm 、接続孔径0.
5μm )45を形成し、このレジストパターン45をマ
スクとしてマグネトロン反応性イオンエッチング(印加
磁場:125ガウス、RF電力:660W、ガス流量:
Ar/CHF3 /CF 4=75/25/5sccm)に
より、酸化シリコン膜43に接続孔46を設けた〔同図
(b)〕。ここまでは、従来一般に行われている半導体
プロセスと何ら変わるところはない。次に、不活性ガス
雰囲気下での烝着、もしくは烝着直前の冷却凝集によ
り、比較的大粒で、粒径制御された烝着金属粒をシリコ
ン基板全面に烝着する。その際、接続孔の加工のために
用いたフォトレジストはそのまま除去せずに残してお
く。
【0021】図2は、本方法に用いた烝着装置51の模
式図である。A室52とB室53とに仕切られた二室か
らなり、A室52とB室53とはノズル54を介して繋
がっている。A室には、ヒーター57があつて、その部
分に置かれたAlソース56が、加熱烝発されるように
なっている。また、A室52には、排気のための排気口
59と、それに対向する位置にArガス入口58があ
り、Arガスの導入量を調節することによってA室52
の真空度は、13.3から26.6Paまで変えられる
ようになっている。B室53には、ウェハホルダ55が
あって、シリコン基板41が装着できるようになってい
る。また、A室52と独立した排気のための排気口59
があり、B室53の真空度は、0.133から13.3
Paの範囲で変えられるようになっている。A室52で
加熱烝発され微粒子となったAlは、A室52とB室5
3との差圧でB室53に運ばれ、シリコンウェハ51に
付着する。A室52とB室53の真空度を適当に調節す
ることによって、粒径の調節ができる。
【0022】図2の蒸着装置51を用いて、図3(b)
の半導体基板にほぼ50nmの平均粒径のAl粒子がシ
リコン基板41に烝着される〔図3(c)〕。その時、
烝着金属粒子50は、加工された接続孔46内に充填さ
れると同時にレジストパターン45上にも付着する。図
では、基板41の蒸着面が下向きになっているが、被着
された金属粒子はファンデァワールス力によって凝集
し、落ちることはない。その後、アセトン中で超音波を
与えることによって、フォトレジストを除去する。その
結果、レジスト上に付着したAl粒子は取り除かれ、接
続孔46にのみ烝着金属粒子を残す〔同図(d)〕。そ
の後、通常のスパッタ装置でAl−Siを0.5μm の
厚さで形成し、フォトリソグラフィによって配線加工を
行い第二層配線48を形成する〔図4〕。因みに、45
0℃、30分間のアニール後の接触抵抗は、約、20オ
ームであった。接続抵抗増大の懸念がある場合には、図
4の工程後にシンタリングを行う。ここでは、二層配線
の接続についてのみ述べたが、一層配線でのシリコン基
板との接続でも同様に行えることは明白である。
【0023】
【発明の効果】本発明によれば、高アスペクト比の接続
孔であっても、金属粒子の粒径を制御することによっ
て、接続孔に充填できるため、配線の接続が容易である
ばかりでなく、その信頼性も確保される。さらに、一層
配線レベルでの高密度の配線が可能となるほか、接続部
も比較的平坦となり、多層配線も容易で一層の高密度配
線が実現できる。また本方法は、プロセスコストを低減
させる効果が大である。
【図面の簡単な説明】
【図1】本発明の実施例の半導体装置の部分断面図
【図2】図1の半導体装置を形成するための製造装置の
図
【図3】(a)ないし(d)は図1の半導体装置の製造
工程を説明するために工程順に示した各工程における部
分断面図
【図4】図3(a)ないし(d)に続く図1の半導体装
置の工程における部分断面図
【図5】(a)および(b)は接続孔に金属粒子が充填
される状況の説明図
【図6】(a)および(b)は従来の半導体装置の部分
断面図
【図7】(a)および(b)は従来の別の半導体装置の
部分断面図
【符号の説明】
11、21、31、41 半導体基板またはシリコン基
板 13、23、33、43 酸化シリコン膜または絶縁膜 16、26、36、46 接続孔 17、27、 金属膜 19、29、49 接続部 37 プラグ 42 熱酸化膜 44 感光性樹脂 45 感光性樹脂パターン 47 第一層配線 48 第二層配線 50 Al粒子 51 金属粒子蒸着装置 52 A室 53 B室 54 ノズル 55 ウェハ−ホルダ 56 Alソース 57 ヒーター 58 ガス入口 59 排気口

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の主表面上の絶縁膜に形成され
    た接続孔を介して、半導体基板と絶縁膜上の配線との電
    気的接続が行われるものにおいて、その接続孔に充填さ
    れた金属粒子によって半導体基板と絶縁膜上の配線との
    電気的接続が行われることを特徴とする半導体装置。
  2. 【請求項2】半導体基板の主表面上に、絶縁膜を挟む二
    層の配線を有し、絶縁膜に形成された接続孔を介して、
    その絶縁膜の上下の配線の電気的接続が行われるものに
    おいて、その接続孔に充填された金属粒子によって絶縁
    膜上下の配線の電気的接続が行われることを特徴とする
    半導体装置。
  3. 【請求項3】接続孔に充填された金属粒子の粒径が1n
    m〜500nmであることを特徴とする請求項1または
    2に記載の半導体装置。
  4. 【請求項4】絶縁膜上にフオトレジストのパターンを形
    成し、そのレジストをマスクとして、その絶縁膜に接続
    孔を形成し、金属粒子を被着させて接続孔に金属粒子を
    充填し、レジストを除去することによってレジスト上に
    被着した金属粒子を除去した後、上層の配線の烝着を行
    うことを特徴とする請求項3に記載の半導体装置の製造
    方法。
  5. 【請求項5】金属粒子の被着が、被着される半導体基板
    主表面の近傍で烝発した金属原子が冷却されるような構
    造を有する減圧容器内で烝着することによって行われる
    ことを特徴とする請求項4に記載の半導体装置の製造方
    法。
  6. 【請求項6】金属粒子の被着が、不活性ガスが導入され
    た減圧容器内で配線金属の加熱烝着することによって行
    われることを特徴とする請求項5に記載の半導体装置の
    製造方法。
  7. 【請求項7】金属粒子の被着が、不活性ガスが導入され
    た減圧容器内で配線金属のスパッタ烝着することによっ
    て行われることを特徴とする請求項5に記載の半導体装
    置の製造方法。
JP21933494A 1994-09-14 1994-09-14 半導体装置およびその製造方法 Pending JPH0883844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21933494A JPH0883844A (ja) 1994-09-14 1994-09-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21933494A JPH0883844A (ja) 1994-09-14 1994-09-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0883844A true JPH0883844A (ja) 1996-03-26

Family

ID=16733841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21933494A Pending JPH0883844A (ja) 1994-09-14 1994-09-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0883844A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049131A (ja) * 2007-08-17 2009-03-05 Ulvac Japan Ltd はんだバンプの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049131A (ja) * 2007-08-17 2009-03-05 Ulvac Japan Ltd はんだバンプの形成方法

Similar Documents

Publication Publication Date Title
JP3221025B2 (ja) プラズマプロセス装置
JP3228183B2 (ja) 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
JPH1174224A (ja) 銅用の改善されたタンタル含有バリア層
JP3216104B2 (ja) メタルプラグ形成方法及び配線形成方法
JP4169950B2 (ja) 半導体装置の製造方法
US5985754A (en) Method of forming a void-free contact plug
KR100439475B1 (ko) 금속층 적층방법 및 장치
JP2000332106A (ja) 半導体装置およびその製造方法
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
JP3816091B1 (ja) 半導体装置及びその製造方法
JP3252014B2 (ja) 半導体集積回路の製造方法
JP2003133255A (ja) 障壁金属層の積層方法
JP2913672B2 (ja) 絶縁膜形成方法
JPH0590203A (ja) 半導体装置の製造方法
JPH10233444A (ja) 半導体装置の製造方法
JP3717073B2 (ja) 半導体装置の製造方法
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JP2000223441A (ja) 電子装置およびその製造方法
JPH02165655A (ja) 半導体装置の製造方法
JP2899895B2 (ja) 半導体集積回路装置の製造方法
JPH0552057B2 (ja)
JPH05243219A (ja) 半導体装置の製造方法
JPH06112326A (ja) 半導体装置の製造方法
JPH09223731A (ja) 配線形成方法
JPH0334430A (ja) 半導体装置の製造方法