JP3308100B2 - Ｔｆｔ型液晶表示装置 - Google Patents
Ｔｆｔ型液晶表示装置Info
- Publication number
- JP3308100B2 JP3308100B2 JP9258494A JP9258494A JP3308100B2 JP 3308100 B2 JP3308100 B2 JP 3308100B2 JP 9258494 A JP9258494 A JP 9258494A JP 9258494 A JP9258494 A JP 9258494A JP 3308100 B2 JP3308100 B2 JP 3308100B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- wiring
- tft
- crystal display
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011521 glass Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 56
- 239000004065 semiconductor Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、開口率を向上させた薄
膜トランジスタ型液晶表示装置に関する。
膜トランジスタ型液晶表示装置に関する。
【０００２】
【従来の技術】ＴＦＴ型液晶表示装置は、その高い画質
と共に半導体の製造に広く用いられているプレーナ技術
を利用した量産化が可能なことにより、昨今、大きな注
目を集めている。この種のＴＦＴ型液晶表示装置は、一
般に、ガラス基板間に保持した液晶分子の配列方向の制
御を行うためにマトリックス状に設けた複数の画素電極
と、これらの画素電極を選択的に制御するために各画素
電極に対応して設けられた薄膜型トタンジスタ（ＴＦ
Ｔ）と、により構成されている。
と共に半導体の製造に広く用いられているプレーナ技術
を利用した量産化が可能なことにより、昨今、大きな注
目を集めている。この種のＴＦＴ型液晶表示装置は、一
般に、ガラス基板間に保持した液晶分子の配列方向の制
御を行うためにマトリックス状に設けた複数の画素電極
と、これらの画素電極を選択的に制御するために各画素
電極に対応して設けられた薄膜型トタンジスタ（ＴＦ
Ｔ）と、により構成されている。
【０００３】図５（ａ）は従来のＴＦＴ型液晶表示装置
の主要部を示す。同図に示すように、従来のＴＦＴ型液
晶表示装置は、表示領域としての画素電極８と、これら
の画素電極８に対応して設けられたＴＦＴ１０から成っ
ている。ＴＦＴ１０はソース配線３に電気的に接続され
たソース電極１６と、画素電極８に電気的に接続された
ドレーン電極１７と、並びにゲート配線２に電気的に接
続されたゲート電極１９と、を有している。
の主要部を示す。同図に示すように、従来のＴＦＴ型液
晶表示装置は、表示領域としての画素電極８と、これら
の画素電極８に対応して設けられたＴＦＴ１０から成っ
ている。ＴＦＴ１０はソース配線３に電気的に接続され
たソース電極１６と、画素電極８に電気的に接続された
ドレーン電極１７と、並びにゲート配線２に電気的に接
続されたゲート電極１９と、を有している。
【０００４】図５（ｂ）は、図５（ａ）中、線Ｘ−Ｘに
沿う断面を示す。同図に示すように、ＴＦＴ１０はガラ
ス基板１上に形成されたゲート電極１９上に絶縁膜４及
び５を介して、相互に対向状に形成されたｎ＋領域１
４、１５を有し且つアモルファスシリコン（ａ−Ｓｉ）
から成る半導体層１３を有しており、これらのｎ＋領域
１４、１５上にＡｌ等の導電性金属を被着してソース電
極１６及びドレーン電極１７が形成されている。ここ
で、ドレーン電極１７は、絶縁膜５上に形成された画素
電極８に電気的に接続されていると共に、ソース電極１
６及びゲート電極１９はゲート配線２及びソース配線３
にそれぞれ電気的に接続されている。このような構成に
より、ゲート配線２及びソース配線３に所要の電圧信号
を印加することにより、各ＴＦＴ１０は選択的に作動せ
しめられ、ＴＦＴ１０のドレーン電極１１７に接続され
た画素電極８上の電位を制御することによりガラス基板
間に保持された液晶を駆動せしめている。
沿う断面を示す。同図に示すように、ＴＦＴ１０はガラ
ス基板１上に形成されたゲート電極１９上に絶縁膜４及
び５を介して、相互に対向状に形成されたｎ＋領域１
４、１５を有し且つアモルファスシリコン（ａ−Ｓｉ）
から成る半導体層１３を有しており、これらのｎ＋領域
１４、１５上にＡｌ等の導電性金属を被着してソース電
極１６及びドレーン電極１７が形成されている。ここ
で、ドレーン電極１７は、絶縁膜５上に形成された画素
電極８に電気的に接続されていると共に、ソース電極１
６及びゲート電極１９はゲート配線２及びソース配線３
にそれぞれ電気的に接続されている。このような構成に
より、ゲート配線２及びソース配線３に所要の電圧信号
を印加することにより、各ＴＦＴ１０は選択的に作動せ
しめられ、ＴＦＴ１０のドレーン電極１１７に接続され
た画素電極８上の電位を制御することによりガラス基板
間に保持された液晶を駆動せしめている。
【０００５】ここで、上述の従来の液晶表示装置では、
実質的に画素電極８が形成された領域は表示領域として
液晶表示に利用されているのだが、これ以外の領域、即
ちＴＦＴ１０が形成された領域並びにゲート配線２及び
ソース配線３が形成された画素電極８間の領域、は非表
示領域とされている。ＴＦＴ１０及び画素電極８と対向
する他方のガラス基板の内面上の非表示領域は、ここで
は図示は省略するが、Ｃｒ等から成る遮光膜が形成され
て遮光領域とされている。
実質的に画素電極８が形成された領域は表示領域として
液晶表示に利用されているのだが、これ以外の領域、即
ちＴＦＴ１０が形成された領域並びにゲート配線２及び
ソース配線３が形成された画素電極８間の領域、は非表
示領域とされている。ＴＦＴ１０及び画素電極８と対向
する他方のガラス基板の内面上の非表示領域は、ここで
は図示は省略するが、Ｃｒ等から成る遮光膜が形成され
て遮光領域とされている。
【０００６】
【発明が解決しようとする課題】従来のＴＦＴ型液晶表
示装置は、上述のように、マトリックス状に配置された
画素電極８の間にゲート配線２及びソース配線３が形成
され、ＴＦＴ１０が形成された領域のみならず、これら
のゲート配線２及びソース配線３が形成された画素電極
８間の領域も非表示領域とされていたため、ＴＦＴ型液
晶表示装置の全表示画面に対する表示領域の割合、即ち
開口率、は高々４０％程度までしか採ることができず、
そのため表示画面全体としては十分に明るい表示を得る
ことができなかった。特に、ＴＦＴ型液晶表示装置で
は、上述のように、マトリックス状に配置された多数の
画素電極８間に格子状に形成されたゲート配線２及びソ
ース配線３を介して各ＴＦＴ１０を線順次走査方式によ
り選択的に電圧駆動しているので、これらのゲート配線
２及び／またはソース配線３を細線化することにより開
口率を向上させようとしても、これらの配線を一定以上
に細線化した場合、ゲート配線２やソース配線３の配線
抵抗の過度な増大に起因して制御用信号に遅延が生じて
しまい、画面表示の性能を低下させてしまう。
示装置は、上述のように、マトリックス状に配置された
画素電極８の間にゲート配線２及びソース配線３が形成
され、ＴＦＴ１０が形成された領域のみならず、これら
のゲート配線２及びソース配線３が形成された画素電極
８間の領域も非表示領域とされていたため、ＴＦＴ型液
晶表示装置の全表示画面に対する表示領域の割合、即ち
開口率、は高々４０％程度までしか採ることができず、
そのため表示画面全体としては十分に明るい表示を得る
ことができなかった。特に、ＴＦＴ型液晶表示装置で
は、上述のように、マトリックス状に配置された多数の
画素電極８間に格子状に形成されたゲート配線２及びソ
ース配線３を介して各ＴＦＴ１０を線順次走査方式によ
り選択的に電圧駆動しているので、これらのゲート配線
２及び／またはソース配線３を細線化することにより開
口率を向上させようとしても、これらの配線を一定以上
に細線化した場合、ゲート配線２やソース配線３の配線
抵抗の過度な増大に起因して制御用信号に遅延が生じて
しまい、画面表示の性能を低下させてしまう。
【０００７】また、上述の装置では、液晶の駆動に際し
てゲート配線２及びソース配線３に信号電圧が印加され
るとき、ゲート配線２やソース配線３に通電される電流
によりこれらの配線の周囲に電界が発生し、この電界が
液晶に不要に作用することにより、液晶による画面表示
にちらつきを引き起こす問題がある。更に、従来のＴＦ
Ｔ型液晶表示装置では、ＴＦＴ１０の半導体層１３は絶
縁層５上に電気的に浮遊状態で設けられているので、そ
の半導体層１３が例えばｎ型の導電型である場合、半導
体層１３のソース領域１５からドレーン領域１４に向け
て電子が半導体層１３内を通過するに際して半導体層１
３のＳｉ原子を徐々に正に帯電させてしまうことがあ
る。これは半導体層中のＳｉ原子の電子が通過電子によ
りはじき飛ばされることによると考えられるが、このよ
うに蓄積した正電荷は接地等による逃げ場が設けられて
いないため、ドレーン領域近傍の半導体層１３内に蓄積
され、このように蓄積された正電荷は、ＴＦＴ１０の閾
値電圧Ｖｔｈ等の電気的特性を変動させ、画面の良好な
表示を妨げる問題があった。
てゲート配線２及びソース配線３に信号電圧が印加され
るとき、ゲート配線２やソース配線３に通電される電流
によりこれらの配線の周囲に電界が発生し、この電界が
液晶に不要に作用することにより、液晶による画面表示
にちらつきを引き起こす問題がある。更に、従来のＴＦ
Ｔ型液晶表示装置では、ＴＦＴ１０の半導体層１３は絶
縁層５上に電気的に浮遊状態で設けられているので、そ
の半導体層１３が例えばｎ型の導電型である場合、半導
体層１３のソース領域１５からドレーン領域１４に向け
て電子が半導体層１３内を通過するに際して半導体層１
３のＳｉ原子を徐々に正に帯電させてしまうことがあ
る。これは半導体層中のＳｉ原子の電子が通過電子によ
りはじき飛ばされることによると考えられるが、このよ
うに蓄積した正電荷は接地等による逃げ場が設けられて
いないため、ドレーン領域近傍の半導体層１３内に蓄積
され、このように蓄積された正電荷は、ＴＦＴ１０の閾
値電圧Ｖｔｈ等の電気的特性を変動させ、画面の良好な
表示を妨げる問題があった。
【０００８】本発明は、上述の問題に鑑みてなされたも
のであり、開口率を向上させ、以て表示の明度を向上さ
せたＴＦＴ型液晶表示装置を提供することを目的とす
る。
のであり、開口率を向上させ、以て表示の明度を向上さ
せたＴＦＴ型液晶表示装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明のＴＦＴ型液晶表示装置は、相互に対向して
設けられたガラス基板と、前記ガラス基板間に収納され
た液晶と、前記液晶を駆動するためのＴＦＴとを有し、
前記ガラス基板の一方の内表面上に透明金属により平行
状に形成された複数の第１配線と、前記第１配線上に形
成された第１絶縁膜と、前記第１絶縁膜上に前記第１配
線上にこれに直交するように透明金属により平行状に形
成された複数の第２配線と、前記第２配線上に形成され
た第２絶縁膜と、前記第２絶縁膜上に透明金属により形
成され一定の電位に保持可能に形成されたシールド膜
と、前記シールド膜上に形成された第３絶縁膜と、前記
第３絶縁膜上に前記第１及び第２配線の各交差領域であ
って前記シールド膜上の領域に透明金属により形成され
た画素電極と、から成ることを特徴とする。
め、本発明のＴＦＴ型液晶表示装置は、相互に対向して
設けられたガラス基板と、前記ガラス基板間に収納され
た液晶と、前記液晶を駆動するためのＴＦＴとを有し、
前記ガラス基板の一方の内表面上に透明金属により平行
状に形成された複数の第１配線と、前記第１配線上に形
成された第１絶縁膜と、前記第１絶縁膜上に前記第１配
線上にこれに直交するように透明金属により平行状に形
成された複数の第２配線と、前記第２配線上に形成され
た第２絶縁膜と、前記第２絶縁膜上に透明金属により形
成され一定の電位に保持可能に形成されたシールド膜
と、前記シールド膜上に形成された第３絶縁膜と、前記
第３絶縁膜上に前記第１及び第２配線の各交差領域であ
って前記シールド膜上の領域に透明金属により形成され
た画素電極と、から成ることを特徴とする。
【００１０】上記シールド膜には第１及び第２配線とＴ
ＦＴとをそれぞれ電気に接続可能にするための開口が形
成される。上記透明金属はＩＴＯからなり、第１乃至第
３絶縁膜は、酸化珪素及び窒化珪素の少なくとも一方か
形成される。
ＦＴとをそれぞれ電気に接続可能にするための開口が形
成される。上記透明金属はＩＴＯからなり、第１乃至第
３絶縁膜は、酸化珪素及び窒化珪素の少なくとも一方か
形成される。
【００１１】
【作用および効果】ガラス基板の一方の内表面上に透明
金属により平行状に形成された複数の第１配線と、第１
配線上にこれに直交するように透明金属により平行状に
形成された複数の第２配線と、第２配線上に透明金属に
より形成され一定の電位に保持可能に形成されたシール
ド膜と、第１及び第２配線の各交差領域であってシール
ド膜上の領域に透明金属により形成された画素電極と、
から構成したので、第１配線と第２配線の各交差領域を
そのまま表示領域として使用可能になる。従って、ＴＦ
Ｔの領域を除いて、従来のように配線の領域を遮光膜で
覆う必要はなく、隣接する配線間の領域のみを遮光膜で
覆うだけでよいので、従来高々４０％程度であった開口
率を８０％以上に向上させることが可能である。
金属により平行状に形成された複数の第１配線と、第１
配線上にこれに直交するように透明金属により平行状に
形成された複数の第２配線と、第２配線上に透明金属に
より形成され一定の電位に保持可能に形成されたシール
ド膜と、第１及び第２配線の各交差領域であってシール
ド膜上の領域に透明金属により形成された画素電極と、
から構成したので、第１配線と第２配線の各交差領域を
そのまま表示領域として使用可能になる。従って、ＴＦ
Ｔの領域を除いて、従来のように配線の領域を遮光膜で
覆う必要はなく、隣接する配線間の領域のみを遮光膜で
覆うだけでよいので、従来高々４０％程度であった開口
率を８０％以上に向上させることが可能である。
【００１２】また、第１及び第２配線と液晶との間に実
質上全面に一定電位に保持可能なシールド膜を設けたの
で、第１及び第２配線に通電される電流により発生する
電界による液晶への影響を有効に防止できると共に、Ｔ
ＦＴの半導体層中に不要な電荷が生じる場合でも、生じ
た電荷は例えばグランド配線を介して直ちに逃されるの
で、半導体層中に不要な電荷が蓄積されることはない。
質上全面に一定電位に保持可能なシールド膜を設けたの
で、第１及び第２配線に通電される電流により発生する
電界による液晶への影響を有効に防止できると共に、Ｔ
ＦＴの半導体層中に不要な電荷が生じる場合でも、生じ
た電荷は例えばグランド配線を介して直ちに逃されるの
で、半導体層中に不要な電荷が蓄積されることはない。
【００１３】
【実施例】次に、本発明によるＴＦＴ型液晶表示装置を
実施例に従い図１乃至図４を参照しながら詳細に説明す
る。本実施例によるＴＦＴ型液晶表示装置は、ここでは
図示は省略するが、液晶を介して相互に対向配置したガ
ラス基板の一方の内表面上に、液晶を駆動するためにマ
トリックス状に配置された複数の画素電極と、これらの
画素電極の電圧を制御するために各画素電極毎に対応し
て設けられたＴＦＴを有している。他方のガラス基板上
には、カラーフィルターが画素電極に対応する領域、即
ち表示領域、に形成され、及びＣｒ等から成る遮光膜Ｔ
ＦＴ及び画素電極同士間に対応する領域、即ち遮光領
域、に形成されている。
実施例に従い図１乃至図４を参照しながら詳細に説明す
る。本実施例によるＴＦＴ型液晶表示装置は、ここでは
図示は省略するが、液晶を介して相互に対向配置したガ
ラス基板の一方の内表面上に、液晶を駆動するためにマ
トリックス状に配置された複数の画素電極と、これらの
画素電極の電圧を制御するために各画素電極毎に対応し
て設けられたＴＦＴを有している。他方のガラス基板上
には、カラーフィルターが画素電極に対応する領域、即
ち表示領域、に形成され、及びＣｒ等から成る遮光膜Ｔ
ＦＴ及び画素電極同士間に対応する領域、即ち遮光領
域、に形成されている。
【００１４】図１は、本実施例のＴＦＴ型液晶表示装置
の主要部を示し、具体的には、一方のガラス基板１上に
形成された単位画素におけるソース配線、ゲート配線、
及び画素電極等の平面視における位置関係を示す。図２
は、図１中線Ａ−Ａに沿った断面を示す。一方のガラス
基板１上には、図１中にて最良に示されるように、一方
向に透明金属としてのＩＴＯ（インジウム−錫酸化物）
から成り単位画素の表示領域のほぼ全面に拡がる幅広の
帯状のゲート配線２が複数平行に形成されており、これ
らのゲート配線２に直行する方向にやはりＩＴＯから成
り幅広の帯状のソース配線３が、ＳｉＯ2から成る第１
絶縁膜４を介して複数平行に積層形成されている。
の主要部を示し、具体的には、一方のガラス基板１上に
形成された単位画素におけるソース配線、ゲート配線、
及び画素電極等の平面視における位置関係を示す。図２
は、図１中線Ａ−Ａに沿った断面を示す。一方のガラス
基板１上には、図１中にて最良に示されるように、一方
向に透明金属としてのＩＴＯ（インジウム−錫酸化物）
から成り単位画素の表示領域のほぼ全面に拡がる幅広の
帯状のゲート配線２が複数平行に形成されており、これ
らのゲート配線２に直行する方向にやはりＩＴＯから成
り幅広の帯状のソース配線３が、ＳｉＯ2から成る第１
絶縁膜４を介して複数平行に積層形成されている。
【００１５】ソース配線３上には、シールド膜６がＳｉ
Ｏ2から成る第２絶縁膜５を介してやはりＩＴＯにより
形成されている。このシールド膜６は、図３にその平面
視を示すように、ソースコンタクト開口１１及びゲート
コンタクト開口１２の部分を除き、ガラス基板１上のほ
ぼ全面にわたり形成されている。このシールド膜６は、
グランド電位（０Ｖ）等の一定な電位に保持されるよう
に設けられている。このため、ゲート配線２及び／また
はソース配線３に信号電流を通電したとき、これらの電
流の作用により電界が発生するのだが、本実施例では、
一定の電位に保持されたシールド膜６が、ゲート配線２
及びソース配線３と図示しない液晶との間に設けられて
いるので、電流により発生した電界はシールド膜６によ
り遮断されて液晶に影響を及ぼすことを有効に防止して
いる。
Ｏ2から成る第２絶縁膜５を介してやはりＩＴＯにより
形成されている。このシールド膜６は、図３にその平面
視を示すように、ソースコンタクト開口１１及びゲート
コンタクト開口１２の部分を除き、ガラス基板１上のほ
ぼ全面にわたり形成されている。このシールド膜６は、
グランド電位（０Ｖ）等の一定な電位に保持されるよう
に設けられている。このため、ゲート配線２及び／また
はソース配線３に信号電流を通電したとき、これらの電
流の作用により電界が発生するのだが、本実施例では、
一定の電位に保持されたシールド膜６が、ゲート配線２
及びソース配線３と図示しない液晶との間に設けられて
いるので、電流により発生した電界はシールド膜６によ
り遮断されて液晶に影響を及ぼすことを有効に防止して
いる。
【００１６】ゲート配線２は、図１に最良に示されるよ
うに、表示領域Ｐの全面に拡がるような幅広、例えば約
１００μの配線幅で隣接するゲート配線と１０μ離間さ
れた状態、即ち約１１０μの配線ピッチで平行状に形成
され、他方、ソース配線３も同様に幅広で、例えば約３
２０μの配線幅で隣接するソース配線とやはり１０μ隔
てた状態、即ち約３２０μの配線ピッチ、で平行状に形
成されている。各ソース配線３はその一縁部にて、デー
タ配線２の一縁部と交差する部分近傍に平面視凹状に形
成された凹部９が形成されている。これらの凹部９に
は、それぞれの画素電極８に対応するＴＦＴ１０が形成
されている。
うに、表示領域Ｐの全面に拡がるような幅広、例えば約
１００μの配線幅で隣接するゲート配線と１０μ離間さ
れた状態、即ち約１１０μの配線ピッチで平行状に形成
され、他方、ソース配線３も同様に幅広で、例えば約３
２０μの配線幅で隣接するソース配線とやはり１０μ隔
てた状態、即ち約３２０μの配線ピッチ、で平行状に形
成されている。各ソース配線３はその一縁部にて、デー
タ配線２の一縁部と交差する部分近傍に平面視凹状に形
成された凹部９が形成されている。これらの凹部９に
は、それぞれの画素電極８に対応するＴＦＴ１０が形成
されている。
【００１７】図４は、図１中に示されたＴＦＴ１０を線
Ｂ−Ｂに沿って詳細に示した拡大断面を示す図である。
同図に最良に示されるように、本実施例のＴＦＴ１０
は、シールド膜６上にアモルファスシリコン（ａ−Ｓ
ｉ）により形成されｎ＋型のソース領域１４及びドレー
ン領域１５を有する半導体層１３と、ソース配線３から
シールド膜６のソースコンタクト開口１１を介して半導
体層１３のソース領域１４に延長されたソース電極１６
と、画素電極８と半導体層１３のドレーン領域１５とを
電気的に接続するドレーン電極１７と、ゲート配線２か
らシールド膜６のゲートコンタクト開口（図３参照）を
介して半導体層１３上のＳｉＯから成る第４絶縁膜１８
上に延長されたゲート電極１８と、から構成される。
尚、半導体層１３の下方のガラス基板１上、即ち遮光領
域、にはＣｒから成る遮光膜が形成されている。
Ｂ−Ｂに沿って詳細に示した拡大断面を示す図である。
同図に最良に示されるように、本実施例のＴＦＴ１０
は、シールド膜６上にアモルファスシリコン（ａ−Ｓ
ｉ）により形成されｎ＋型のソース領域１４及びドレー
ン領域１５を有する半導体層１３と、ソース配線３から
シールド膜６のソースコンタクト開口１１を介して半導
体層１３のソース領域１４に延長されたソース電極１６
と、画素電極８と半導体層１３のドレーン領域１５とを
電気的に接続するドレーン電極１７と、ゲート配線２か
らシールド膜６のゲートコンタクト開口（図３参照）を
介して半導体層１３上のＳｉＯから成る第４絶縁膜１８
上に延長されたゲート電極１８と、から構成される。
尚、半導体層１３の下方のガラス基板１上、即ち遮光領
域、にはＣｒから成る遮光膜が形成されている。
【００１８】次に、本実施例のＴＦＴ型液晶表示装置の
製造方法について説明する。本実施例のＴＦＴ型液晶表
示装置に使用するガラス基板の一方の基板１の上面にＩ
ＴＯ膜をスパッタにより約３０００オングストローム膜
厚に形成し、エッチングによりパターニングを行うこと
により１００μの配線幅の帯状のゲート配線２を約１０
μの配線間隔にて形成する。尚、ＴＦＴが形成される領
域には、Ｃｒにより遮光膜１９をスパッタ及びエッチン
グにより形成しておく。次いで、ゲート配線２上にＳｉ
Ｏ2をプラズマＣＶＤ法を用いて３００℃の温度条件で
第１絶縁膜４を５０００オングストロームの膜厚に形成
後所要のパターンにエッチングし、第１絶縁膜４上面に
更にＩＴＯ膜をスパッタにより約３０００オングストロ
ーム膜厚に形成し、これをエッチングによりパターニン
グしてゲート配線３と直行し且つ３２０μの配線幅で約
１０μの配線間隔の帯状のソース配線３を形成する。こ
の場合ソース配線３の一縁部のＴＦＴ形成領域には、上
述のように、凹部９を形成しておく。ソース配線３を形
成したら、これらのソース配線３上に再びＳｉＯ2をプ
ラズマＣＶＤ法により３００℃の温度条件で第２絶縁膜
５を５０００オングストロームの膜厚に形成後、第２絶
縁膜５上面に更にＩＴＯ膜をスパッタにより約３０００
オングストローム膜厚に形成後エッチングを行うことに
よりソースコンタクト開口１１及びゲートコンタクト開
口１２が設けられたシールド膜６を形成する。次いで、
シールド膜６上にＳｉＯ2から成る第３絶縁膜７を５０
００オングストロームの層厚に形成後所要のパターンに
エッチングしたら、シールド膜６上のＴＦＴ形成領域に
プラズマＣＶＤ法により３００℃の温度条件でａ−Ｓｉ
から成る半導体層１３を形成する。この半導体層１３の
上面にはｎ＋の導電型から成るｎ＋層を形成し、このｎ
＋層の中央部をエッチング除去することにより、ｎ＋層
から成るソース領域１４及びドレーン領域１５が形成さ
れる。次いで、ゲート配線２とソース配線３とが交差す
るシールド膜６上の領域にＩＴＯ膜をスパッタにより約
３０００オングストローム膜厚に形成後エッチングを行
うことにより画素電極８を形成する。画素電極８の形成
後、Ａｌ等の導電性金属から成るソース電極１６を、半
導体層１３のソース領域１４とソース配線３との間がシ
ールド膜６のソースコンタクト開口１１を介して電気的
に接続されるように形成し、同様にドレーン電極１７
を、半導体層１３のドレーン領域１５と画素電極８との
間が電気的に接続されるように形成する。次いで、第４
絶縁膜１８を３００℃の温度条件でプラズマＣＶＤによ
り５０００オングストロームの膜厚に形成して所要のエ
ッチングを行った後、Ａｌ等の導電性金属から成るゲー
ト電極１９を、ゲート配線２からシールド膜６のゲート
コンタクト開口１２を介して第４絶縁膜１８上に延長さ
れるように形成する。
製造方法について説明する。本実施例のＴＦＴ型液晶表
示装置に使用するガラス基板の一方の基板１の上面にＩ
ＴＯ膜をスパッタにより約３０００オングストローム膜
厚に形成し、エッチングによりパターニングを行うこと
により１００μの配線幅の帯状のゲート配線２を約１０
μの配線間隔にて形成する。尚、ＴＦＴが形成される領
域には、Ｃｒにより遮光膜１９をスパッタ及びエッチン
グにより形成しておく。次いで、ゲート配線２上にＳｉ
Ｏ2をプラズマＣＶＤ法を用いて３００℃の温度条件で
第１絶縁膜４を５０００オングストロームの膜厚に形成
後所要のパターンにエッチングし、第１絶縁膜４上面に
更にＩＴＯ膜をスパッタにより約３０００オングストロ
ーム膜厚に形成し、これをエッチングによりパターニン
グしてゲート配線３と直行し且つ３２０μの配線幅で約
１０μの配線間隔の帯状のソース配線３を形成する。こ
の場合ソース配線３の一縁部のＴＦＴ形成領域には、上
述のように、凹部９を形成しておく。ソース配線３を形
成したら、これらのソース配線３上に再びＳｉＯ2をプ
ラズマＣＶＤ法により３００℃の温度条件で第２絶縁膜
５を５０００オングストロームの膜厚に形成後、第２絶
縁膜５上面に更にＩＴＯ膜をスパッタにより約３０００
オングストローム膜厚に形成後エッチングを行うことに
よりソースコンタクト開口１１及びゲートコンタクト開
口１２が設けられたシールド膜６を形成する。次いで、
シールド膜６上にＳｉＯ2から成る第３絶縁膜７を５０
００オングストロームの層厚に形成後所要のパターンに
エッチングしたら、シールド膜６上のＴＦＴ形成領域に
プラズマＣＶＤ法により３００℃の温度条件でａ−Ｓｉ
から成る半導体層１３を形成する。この半導体層１３の
上面にはｎ＋の導電型から成るｎ＋層を形成し、このｎ
＋層の中央部をエッチング除去することにより、ｎ＋層
から成るソース領域１４及びドレーン領域１５が形成さ
れる。次いで、ゲート配線２とソース配線３とが交差す
るシールド膜６上の領域にＩＴＯ膜をスパッタにより約
３０００オングストローム膜厚に形成後エッチングを行
うことにより画素電極８を形成する。画素電極８の形成
後、Ａｌ等の導電性金属から成るソース電極１６を、半
導体層１３のソース領域１４とソース配線３との間がシ
ールド膜６のソースコンタクト開口１１を介して電気的
に接続されるように形成し、同様にドレーン電極１７
を、半導体層１３のドレーン領域１５と画素電極８との
間が電気的に接続されるように形成する。次いで、第４
絶縁膜１８を３００℃の温度条件でプラズマＣＶＤによ
り５０００オングストロームの膜厚に形成して所要のエ
ッチングを行った後、Ａｌ等の導電性金属から成るゲー
ト電極１９を、ゲート配線２からシールド膜６のゲート
コンタクト開口１２を介して第４絶縁膜１８上に延長さ
れるように形成する。
【００１９】他方、ここでは図示を省略するが、ＴＦＴ
１０及び画素電極８が形成されたガラス基板に対向する
ガラス基板上の遮光領域、即ちＴＦＴ１０並びに隣接す
るデータ配線２間及びゲート配線３間の領域には、Ｃｒ
から成る膜をスパッタにより成膜後エッチングすること
により所要のパターンの遮光膜を形成し、次いで、これ
以外の画素電極に対向する表示領域には、所要の染料に
よりカラーフィルタを形成する。
１０及び画素電極８が形成されたガラス基板に対向する
ガラス基板上の遮光領域、即ちＴＦＴ１０並びに隣接す
るデータ配線２間及びゲート配線３間の領域には、Ｃｒ
から成る膜をスパッタにより成膜後エッチングすること
により所要のパターンの遮光膜を形成し、次いで、これ
以外の画素電極に対向する表示領域には、所要の染料に
よりカラーフィルタを形成する。
【００２０】このようにして得た２枚のガラス基板を用
いて従来と同様の方法によ液晶表示装置を構成すること
により本発明のＴＦＴ型液晶表示装置を得ることができ
る。上述の実施例では、第１乃至第４絶縁膜にプラズマ
ＣＶＤによるＳｉＯ2を用いたが、本発明はこれに限ら
れることなく、ＳｉＯ2に代えて窒化珪素（ＳｉＮｘ）
を使用してもよい。また、ソース電極及びドレーン電極
に用いる導電性金属としてはＡｌ、Ｔａ、Ｃｒ等を適宜
使用可能である。
いて従来と同様の方法によ液晶表示装置を構成すること
により本発明のＴＦＴ型液晶表示装置を得ることができ
る。上述の実施例では、第１乃至第４絶縁膜にプラズマ
ＣＶＤによるＳｉＯ2を用いたが、本発明はこれに限ら
れることなく、ＳｉＯ2に代えて窒化珪素（ＳｉＮｘ）
を使用してもよい。また、ソース電極及びドレーン電極
に用いる導電性金属としてはＡｌ、Ｔａ、Ｃｒ等を適宜
使用可能である。
【図１】本発明の実施例によるガラス基板内面側視部分
拡大平面図である。
拡大平面図である。
【図２】図１のガラス基板の線Ａ−Ａに沿う画素電極部
の断面図である。
の断面図である。
【図３】図１のガラス基板のシールド膜の平面図であ
る。
る。
【図４】図１のガラス基板の線Ｂ−Ｂに沿うＴＦＴの断
面図である。
面図である。
【図５】（ａ）は従来のＴＦＴ型液晶表示装置のガラス
基板内面側視部分拡大平面図であり、（ｂ）は同図中線
Ｘ−Ｘに沿う断面図である。
基板内面側視部分拡大平面図であり、（ｂ）は同図中線
Ｘ−Ｘに沿う断面図である。
１ ガラス基板 ２ ゲート配線 ３ ソース配線 ６ シールド膜 ８ 画素電極 ９ 凹部 １０ ＴＦＴ １１ ソースコンタクト開口 １２ ゲートコンタクト開口 １３ 半導体層 １４ ソース領域 １５ ドレーン領域 １６ ソース電極 １７ ドレーン電極 １９ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−255830（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G09F 9/30 338 H01L 29/786
Claims (3)
- 【請求項１】相互に対向して設けられたガラス基板と、
前記ガラス基板間に収納された液晶と、前記液晶を駆動
するためのＴＦＴとを有し、前記ガラス基板の一方の内
表面上に透明金属により平行状に形成された複数の第１
配線と、前記第１配線上に形成された第１絶縁膜と、前
記第１絶縁膜上に前記第１配線上にこれに直交するよう
に透明金属により平行状に形成された複数の第２配線
と、前記第２配線上に形成された第２絶縁膜と、前記第
２絶縁膜上に透明金属により形成され一定の電位に保持
可能に形成されたシールド膜と、前記シールド膜上に形
成された第３絶縁膜と、前記第３絶縁膜上に前記第１及
び第２配線の各交差領域であって前記シールド膜上の領
域に透明金属により形成された画素電極と、から成るこ
とを特徴とするＴＦＴ型液晶表示装置。 - 【請求項２】前記シールド膜には前記第１及び第２配線
と前記ＴＦＴとをそれぞれ電気に接続可能にするための
開口が形成された請求項１に記載のＴＦＴ型液晶表示装
置。 - 【請求項３】前記透明金属はＩＴＯからなり、前記第１
乃至第３絶縁膜は、酸化珪素及び窒化珪素の少なくとも
一方から形成された請求項１に記載のＴＦＴ型液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258494A JP3308100B2 (ja) | 1994-04-28 | 1994-04-28 | Ｔｆｔ型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258494A JP3308100B2 (ja) | 1994-04-28 | 1994-04-28 | Ｔｆｔ型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07294960A JPH07294960A (ja) | 1995-11-10 |
| JP3308100B2 true JP3308100B2 (ja) | 2002-07-29 |
Family
ID=14058493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9258494A Expired - Fee Related JP3308100B2 (ja) | 1994-04-28 | 1994-04-28 | Ｔｆｔ型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308100B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3791517B2 (ja) | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
1994
- 1994-04-28 JP JP9258494A patent/JP3308100B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07294960A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100736114B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| KR100493869B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| US6246453B1 (en) | Electro-optical device | |
| US5920083A (en) | Thin-film transistor display devices having coplanar gate and drain lines | |
| KR100620322B1 (ko) | 횡전계 방식의 액정 표시장치 및 그 제조방법 | |
| KR100380142B1 (ko) | 반사투과형 액정표시장치용 어레이기판 | |
| US6344377B2 (en) | Liquid crystal display and method of manufacturing the same | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| KR19990087971A (ko) | 액정표시장치및그제조방법 | |
| US6717631B2 (en) | Array substrate for use in LCD device | |
| KR20010038386A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH1152419A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| KR20010038385A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100621534B1 (ko) | 액정 표시장치 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| US6906760B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| KR20010066244A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP3308100B2 (ja) | Ｔｆｔ型液晶表示装置 | |
| JPH0869009A (ja) | Ｔｆｔ型液晶表示装置 | |
| JPH04264527A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |