JPH04264527A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH04264527A JPH04264527A JP3026534A JP2653491A JPH04264527A JP H04264527 A JPH04264527 A JP H04264527A JP 3026534 A JP3026534 A JP 3026534A JP 2653491 A JP2653491 A JP 2653491A JP H04264527 A JPH04264527 A JP H04264527A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- contact hole
- active matrix
- picture element
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子とし
てＴＦＴ（薄膜トランジスタ）を備えたアクティブマト
リクス基板に関し、特に高精細液晶表装置に適したアク
ティブマトリクス基板に関する。
てＴＦＴ（薄膜トランジスタ）を備えたアクティブマト
リクス基板に関し、特に高精細液晶表装置に適したアク
ティブマトリクス基板に関する。
【０００２】
【従来の技術】従来より、液晶表示装置、ＥＬ表示装置
、プラズマ表示装置等においては、マトリクス状に配列
された絵素電極を選択駆動することにより、画面上に表
示パターンが形成される。より具体的には、選択された
絵素電極とこれに対向する対向電極との間に電圧が印加
され、これらの電極の間に介在する液晶等の表示媒体の
光学的変調が行われ、この光学的変調が表示パターンと
して視認される。絵素電極の駆動方式として、個々の独
立した絵素電極を配列し、この絵素電極のそれぞれにス
イッチング素子としてのＴＦＴを接続して駆動するアク
ティブマトリクス駆動方式が知られている。このような
、アクティブマトリクス駆動方式の液晶表示装置は、高
コントラストの表示が可能である、表示容量に制約がな
い、といった利点を生かし、液晶テレビジョン、ワード
プロセッサ、コンピュータの端末表示装置等に実用化さ
れている。
、プラズマ表示装置等においては、マトリクス状に配列
された絵素電極を選択駆動することにより、画面上に表
示パターンが形成される。より具体的には、選択された
絵素電極とこれに対向する対向電極との間に電圧が印加
され、これらの電極の間に介在する液晶等の表示媒体の
光学的変調が行われ、この光学的変調が表示パターンと
して視認される。絵素電極の駆動方式として、個々の独
立した絵素電極を配列し、この絵素電極のそれぞれにス
イッチング素子としてのＴＦＴを接続して駆動するアク
ティブマトリクス駆動方式が知られている。このような
、アクティブマトリクス駆動方式の液晶表示装置は、高
コントラストの表示が可能である、表示容量に制約がな
い、といった利点を生かし、液晶テレビジョン、ワード
プロセッサ、コンピュータの端末表示装置等に実用化さ
れている。
【０００３】図４はこのようなアクティブマトリクス基
板の一従来例を示しており、ガラス基板（透明絶縁性基
板）１００上には、ゲートバスラインおよびソースバス
ライン（いずれも図示せず）が縦横に配線され、該ゲー
トバスラインにはこれから分岐したゲート電極１１０が
形成される。ゲート電極１１０の上部にはゲート絶縁膜
１５０を挟んでソース電極１３１およびドレイン電極１
３２を備えたＴＦＴ１３０が形成される。
板の一従来例を示しており、ガラス基板（透明絶縁性基
板）１００上には、ゲートバスラインおよびソースバス
ライン（いずれも図示せず）が縦横に配線され、該ゲー
トバスラインにはこれから分岐したゲート電極１１０が
形成される。ゲート電極１１０の上部にはゲート絶縁膜
１５０を挟んでソース電極１３１およびドレイン電極１
３２を備えたＴＦＴ１３０が形成される。
【０００４】このような構造のアクティブマトリクス基
板は以下のようにして作成される。まず、ガラス基板１
００上にＴａ、Ｃｒ等の金属からなるゲート電極１１０
を形成し、次いで、該ゲート電極１１０を覆うようにし
てＳｉＮｘ、ＳｉＯｘ等からなるゲート絶縁膜１５０、
非晶質シリコン（以下ａ−Ｓｉと称する）、多結晶シリ
コン、ＣｄＳｅ等からなる半導体層１６０をこの順に積
層する。次いで、Ｔｉ、Ｍｏ、Ａｌ等からなるソース電
極１３１およびドレイン電極１３２をパターニングによ
り形成してＴＦＴ１３０を得る。なお、オーミックコン
タクトをとるために、通常、半導体層１５０とソース電
極１３１およびドレイン電極１３２との間にはリン（Ｐ
）をドーピングしたｎ＋ａ−Ｓｉ層１７０が形成される
。
板は以下のようにして作成される。まず、ガラス基板１
００上にＴａ、Ｃｒ等の金属からなるゲート電極１１０
を形成し、次いで、該ゲート電極１１０を覆うようにし
てＳｉＮｘ、ＳｉＯｘ等からなるゲート絶縁膜１５０、
非晶質シリコン（以下ａ−Ｓｉと称する）、多結晶シリ
コン、ＣｄＳｅ等からなる半導体層１６０をこの順に積
層する。次いで、Ｔｉ、Ｍｏ、Ａｌ等からなるソース電
極１３１およびドレイン電極１３２をパターニングによ
り形成してＴＦＴ１３０を得る。なお、オーミックコン
タクトをとるために、通常、半導体層１５０とソース電
極１３１およびドレイン電極１３２との間にはリン（Ｐ
）をドーピングしたｎ＋ａ−Ｓｉ層１７０が形成される
。
【０００５】そして、以上のようにしてＴＦＴ１３０が
作成された基板１００上にポリイミドやアクリル樹脂等
の層間絶縁膜（保護膜）１５４を塗布し、その表面にＩ
ＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透
明導電膜を成膜し、これをパターニングして絵素電極１
４０を形成する。絵素電極１４０の一部は層間絶縁膜１
５４に形成されたコンタクトホール１５１を通してドレ
イン電極１３２に電気的に接続される。
作成された基板１００上にポリイミドやアクリル樹脂等
の層間絶縁膜（保護膜）１５４を塗布し、その表面にＩ
ＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透
明導電膜を成膜し、これをパターニングして絵素電極１
４０を形成する。絵素電極１４０の一部は層間絶縁膜１
５４に形成されたコンタクトホール１５１を通してドレ
イン電極１３２に電気的に接続される。
【０００６】
【発明が解決しようとする課題】ところで、上記従来例
では、ソースバスラインと絵素電極１４０との間に寄生
容量を生じるという問題がある。このような寄生容量を
生じたアクティブマトリクス基板を液晶表示装置に使用
すると、クロストークという表示不良を発生するという
欠点がある。
では、ソースバスラインと絵素電極１４０との間に寄生
容量を生じるという問題がある。このような寄生容量を
生じたアクティブマトリクス基板を液晶表示装置に使用
すると、クロストークという表示不良を発生するという
欠点がある。
【０００７】寄生容量を低減するには層間絶縁膜１５４
を厚くすればよい。しかしながら、層間絶縁膜１５４を
厚くすると、コンタクトホール１５１の深さがその分深
くなるので、該コンタクトホール１５１を通してドレイ
ン電極１３２に接続される絵素電極１４０の段差部が大
きくなる。このため、絵素電極１４０の当該部分が折損
し易く、断線を頻発するという欠点がある。このような
絵素電極１４０の断線は表示不良の原因となるので、ア
クティブマトリクス基板の歩留まりが低下し、コストア
ップを招くことになる。
を厚くすればよい。しかしながら、層間絶縁膜１５４を
厚くすると、コンタクトホール１５１の深さがその分深
くなるので、該コンタクトホール１５１を通してドレイ
ン電極１３２に接続される絵素電極１４０の段差部が大
きくなる。このため、絵素電極１４０の当該部分が折損
し易く、断線を頻発するという欠点がある。このような
絵素電極１４０の断線は表示不良の原因となるので、ア
クティブマトリクス基板の歩留まりが低下し、コストア
ップを招くことになる。
【０００８】本発明はこのような従来技術の欠点を解決
するものであり、コンタクトホールにおける絵素電極の
断線を確実に防止でき、歩留まりの向上が図れるアクテ
ィブマトリクス基板を提供することを目的とする。
するものであり、コンタクトホールにおける絵素電極の
断線を確実に防止でき、歩留まりの向上が図れるアクテ
ィブマトリクス基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、透明絶縁性基板上に薄膜トランジスタを
マトリクス状に配設してなる薄膜トランジスタアレイと
、該薄膜トランジスタのドレイン電極に対応した部分に
コンタクトホールが開口され、該薄膜トランジスタアレ
イを覆うようにして形成された透明絶縁膜と、該コンタ
クトホールに埋設され、該ドレイン電極に接続された金
属層と、該透明絶縁膜上に形成され、該金属層を通して
該ドレイン電極に電気的に接続された絵素電極とを備え
てなり、そのことにより上記目的が達成される。
リクス基板は、透明絶縁性基板上に薄膜トランジスタを
マトリクス状に配設してなる薄膜トランジスタアレイと
、該薄膜トランジスタのドレイン電極に対応した部分に
コンタクトホールが開口され、該薄膜トランジスタアレ
イを覆うようにして形成された透明絶縁膜と、該コンタ
クトホールに埋設され、該ドレイン電極に接続された金
属層と、該透明絶縁膜上に形成され、該金属層を通して
該ドレイン電極に電気的に接続された絵素電極とを備え
てなり、そのことにより上記目的が達成される。
【００１０】
【作用】上記のように、コンタクトホールに金属層を埋
設し、該金属層を介して絵素電極とドレイン電極を電気
的に接続する構造によれば、コンタクト層を埋設した分
、コンタクトホールの深さ、すなわち段差を低減できる
。従って、コンタクトホールの段差に起因する絵素電極
の断線を生じることがない。
設し、該金属層を介して絵素電極とドレイン電極を電気
的に接続する構造によれば、コンタクト層を埋設した分
、コンタクトホールの深さ、すなわち段差を低減できる
。従って、コンタクトホールの段差に起因する絵素電極
の断線を生じることがない。
【００１１】
【実施例】本発明の実施例について以下に説明する。
【００１２】図１および図２は本発明の一実施例にかか
るアクティブマトリクス基板を示しており、このアクテ
ィブマトリクス基板は、透明のガラス基板１上にゲート
バスライン１０およびソースバスライン２０を縦横に配
線し、両バスライン１０、２０で囲まれた矩形状の領域
に絵素電極４０をマトリクス状に配設してなる。
るアクティブマトリクス基板を示しており、このアクテ
ィブマトリクス基板は、透明のガラス基板１上にゲート
バスライン１０およびソースバスライン２０を縦横に配
線し、両バスライン１０、２０で囲まれた矩形状の領域
に絵素電極４０をマトリクス状に配設してなる。
【００１３】ゲートバスライン１０にはゲート電極１１
が分岐され、ソースバスライン２０にはソース電極３１
が分岐される。ゲート電極１１の位置にはスイッチング
素子として機能するＴＦＴ３０が形成される。このＴＦ
Ｔ３０は前記ソース電極３１とドレイン電極３２を備え
、図１に示す構造になっている。
が分岐され、ソースバスライン２０にはソース電極３１
が分岐される。ゲート電極１１の位置にはスイッチング
素子として機能するＴＦＴ３０が形成される。このＴＦ
Ｔ３０は前記ソース電極３１とドレイン電極３２を備え
、図１に示す構造になっている。
【００１４】以下、図１に従いアクティブマトリクス基
板の構造およびその製造手順について説明する。図１（
ａ）に示すように、まずスパッタリング法によりガラス
基板１上に膜厚３００ｎｍのＴａ膜を成膜し、次いで、
該Ｔａ膜をフォトリソグラフィによりパターニングして
ゲート電極１１を形成する（この時図２に示すゲートバ
スライン１０が同時に形成される。）。次に、プラズマ
ＣＶＤ法により、ガラス基板１上にゲート電極１１を覆
うようにして膜厚４００ｎｍのＳｉＮｘ膜からなるゲー
ト絶縁膜５０、膜厚１００ｎｍのａ−Ｓｉからなる半導
体層５２およびリン（Ｐ）をドーピングした膜厚４０ｎ
ｍのｎ＋ａ−Ｓｉ層５３を連続して積層し、これを図示
する断面形状にパターニングする。
板の構造およびその製造手順について説明する。図１（
ａ）に示すように、まずスパッタリング法によりガラス
基板１上に膜厚３００ｎｍのＴａ膜を成膜し、次いで、
該Ｔａ膜をフォトリソグラフィによりパターニングして
ゲート電極１１を形成する（この時図２に示すゲートバ
スライン１０が同時に形成される。）。次に、プラズマ
ＣＶＤ法により、ガラス基板１上にゲート電極１１を覆
うようにして膜厚４００ｎｍのＳｉＮｘ膜からなるゲー
ト絶縁膜５０、膜厚１００ｎｍのａ−Ｓｉからなる半導
体層５２およびリン（Ｐ）をドーピングした膜厚４０ｎ
ｍのｎ＋ａ−Ｓｉ層５３を連続して積層し、これを図示
する断面形状にパターニングする。
【００１５】次いで、これらを覆うようにしてガラス基
板１上にスパッタリング法により膜厚２００ｎｍのＭｏ
膜を成膜し、これをパターニングしてソース電極３１（
この時図２に示されるソースバスライン２０が同時に形
成される。）およびドレイン電極３２を得、これにより
ＴＦＴ３０がマトリクス状に配置されたＴＦＴアレイが
作成される。
板１上にスパッタリング法により膜厚２００ｎｍのＭｏ
膜を成膜し、これをパターニングしてソース電極３１（
この時図２に示されるソースバスライン２０が同時に形
成される。）およびドレイン電極３２を得、これにより
ＴＦＴ３０がマトリクス状に配置されたＴＦＴアレイが
作成される。
【００１６】次に、図１（ｂ）に示すように、プラズマ
ＣＶＤ法によりガラス基板１上に膜厚１μｍのＳｉＮｘ
からなる層間絶縁膜５４を形成する。次いで、図１（ｃ
）に示すように、スパッタリング法により、層間絶縁膜
５４上に厚さ１μｍのＴａ膜５５を全面に積層し、その
上にレジスト５６を塗布する。
ＣＶＤ法によりガラス基板１上に膜厚１μｍのＳｉＮｘ
からなる層間絶縁膜５４を形成する。次いで、図１（ｃ
）に示すように、スパッタリング法により、層間絶縁膜
５４上に厚さ１μｍのＴａ膜５５を全面に積層し、その
上にレジスト５６を塗布する。
【００１７】次いで、図３（ｄ）に示すように、Ｔａ膜
５５とレジスト５６を等しいエッチンググレード条件で
ドライエッチングする。このドライエッチングにより、
層間絶縁膜５４の前記ドレイン電極３２に対応した部分
にコンタクトホール５１が開口される。そして、該コン
タクトホール５１の底部にＴａ膜からなる金属層６０を
埋設する。これにより、コンタクトホール５１の深さが
低減される。
５５とレジスト５６を等しいエッチンググレード条件で
ドライエッチングする。このドライエッチングにより、
層間絶縁膜５４の前記ドレイン電極３２に対応した部分
にコンタクトホール５１が開口される。そして、該コン
タクトホール５１の底部にＴａ膜からなる金属層６０を
埋設する。これにより、コンタクトホール５１の深さが
低減される。
【００１８】次いで、スパッタリング法により膜厚１０
０ｎｍのＩＴＯ膜を層間絶縁膜５４上に積層し、その後
、これをパターニングして図１（ｅ）に示される絵素電
極４０を得る。パターニングされた絵素電極４０の一部
はコンタクトホール５１に埋設された金属層６０に接続
される。これにより、金属層６０を介して絵素電極４０
とドレイン電極３２が電気的に接続され、アクティブマ
トリクス基板が作成される。
０ｎｍのＩＴＯ膜を層間絶縁膜５４上に積層し、その後
、これをパターニングして図１（ｅ）に示される絵素電
極４０を得る。パターニングされた絵素電極４０の一部
はコンタクトホール５１に埋設された金属層６０に接続
される。これにより、金属層６０を介して絵素電極４０
とドレイン電極３２が電気的に接続され、アクティブマ
トリクス基板が作成される。
【００１９】このような接続構造によれば、金属層６０
の存在により、コンタクトホール５１の周縁部を乗り超
えて該金属層６０に電気的に接続される絵素電極４０の
当該部分における段差を低減できるので、該段差に起因
して絵素電極４０が折損することがない。従って、絵素
電極４０に断線を生じることがない。また、段差を低減
できるので、液晶表示装置に組み込む場合は、その表示
特性を向上できる利点がある。すなわち、段差部分にお
ける液晶分子の配向の乱れを低減できるからである。
の存在により、コンタクトホール５１の周縁部を乗り超
えて該金属層６０に電気的に接続される絵素電極４０の
当該部分における段差を低減できるので、該段差に起因
して絵素電極４０が折損することがない。従って、絵素
電極４０に断線を生じることがない。また、段差を低減
できるので、液晶表示装置に組み込む場合は、その表示
特性を向上できる利点がある。すなわち、段差部分にお
ける液晶分子の配向の乱れを低減できるからである。
【００２０】図３は本発明の他の実施例を示しており、
この実施例では、コンタクトホール５１に埋設される金
属層６０としてＡｌを用い、層間絶縁膜５４としてアク
リル樹脂を使用する構成をとる。層間絶縁膜５４として
アクリル樹脂を使用する場合は、該層間絶縁膜５４の表
面を平坦化できるので、コンタクトホール５１形成部に
おける絵素電極４０の段差が更に一層低減されることに
なる。従って、絵素電極４０の断線を防止する上で、お
よび液晶表示装置の表示特性を向上する上で、より一層
好ましいものになる。
この実施例では、コンタクトホール５１に埋設される金
属層６０としてＡｌを用い、層間絶縁膜５４としてアク
リル樹脂を使用する構成をとる。層間絶縁膜５４として
アクリル樹脂を使用する場合は、該層間絶縁膜５４の表
面を平坦化できるので、コンタクトホール５１形成部に
おける絵素電極４０の段差が更に一層低減されることに
なる。従って、絵素電極４０の断線を防止する上で、お
よび液晶表示装置の表示特性を向上する上で、より一層
好ましいものになる。
【００２１】なお、この実施例にかかるアクティブマト
リクス基板も上記実施例同様の製造工程を経て作成され
る。
リクス基板も上記実施例同様の製造工程を経て作成され
る。
【００２２】
【発明の効果】以上の本発明によれば、コンタクトホー
ルに埋設した金属層を介して絵素電極とドレイン電極を
電気的に接続する構成をとるので、コンタクトホール形
成部における絵素電極の段差を低減できる。従って、絵
素電極が当該部分において折損することがなく、絵素電
極の断線を確実に防止できる。
ルに埋設した金属層を介して絵素電極とドレイン電極を
電気的に接続する構成をとるので、コンタクトホール形
成部における絵素電極の段差を低減できる。従って、絵
素電極が当該部分において折損することがなく、絵素電
極の断線を確実に防止できる。
【００２３】加えて、絵素電極の段差を低減できること
により、本発明のアクティブマトリクス基板を液晶表示
装置に使用した場合には、該段差部分における液晶分子
の配向の乱れを低減できる。従って、液晶表示装置の表
示特性を向上できる利点がある。
により、本発明のアクティブマトリクス基板を液晶表示
装置に使用した場合には、該段差部分における液晶分子
の配向の乱れを低減できる。従って、液晶表示装置の表
示特性を向上できる利点がある。
【図１】本発明のアクティブマトリクス基板の製造工程
を示す図２のＡ−Ａ線に相当する断面図。
を示す図２のＡ−Ａ線に相当する断面図。
【図２】図１の工程で作成されるアクティブマトリクス
基板の平面図。
基板の平面図。
【図３】本発明の他の実施例を示す断面図。
【図４】アクティブマトリクス基板の従来例を示す断面
図。
図。
１ ガラス基板
１０ ゲートバスライン
１１ ゲート電極
２０ ソースバスライン
３０ ＴＦＴ
３１ ソース電極
３２ ドレイン電極
４０ 絵素電極
５０ ゲート絶縁膜
５１ コンタクトホール
５４ 層間絶縁膜
６０ 金属層
Claims (1)
- 【請求項１】透明絶縁性基板上に薄膜トランジスタをマ
トリクス状に配設してなる薄膜トランジスタアレイと、
該薄膜トランジスタのドレイン電極に対応した部分にコ
ンタクトホールが開口され、該薄膜トランジスタアレイ
を覆うようにして形成された透明絶縁膜と、該コンタク
トホールに埋設され、該ドレイン電極に接続された金属
層と、該透明絶縁膜上に形成され、該金属層を通して該
ドレイン電極に電気的に接続された絵素電極とを備えた
アクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3026534A JPH04264527A (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3026534A JPH04264527A (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264527A true JPH04264527A (ja) | 1992-09-21 |
Family
ID=12196159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3026534A Withdrawn JPH04264527A (ja) | 1991-02-20 | 1991-02-20 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264527A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999046635A1 (en) * | 1998-03-10 | 1999-09-16 | Matsushita Electric Industrial Co., Ltd. | Active matrix liquid crystal display |
| JP2004111356A (ja) * | 1997-02-17 | 2004-04-08 | Seiko Epson Corp | 発光装置及びその製造方法 |
| US7221339B2 (en) | 1997-02-17 | 2007-05-22 | Seiko Epson Corporation | Display apparatus |
| US8188647B2 (en) | 1997-02-17 | 2012-05-29 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
-
1991
- 1991-02-20 JP JP3026534A patent/JPH04264527A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004111356A (ja) * | 1997-02-17 | 2004-04-08 | Seiko Epson Corp | 発光装置及びその製造方法 |
| US7221339B2 (en) | 1997-02-17 | 2007-05-22 | Seiko Epson Corporation | Display apparatus |
| US7253793B2 (en) | 1997-02-17 | 2007-08-07 | Seiko Epson Corporation | Electro-luminiscent apparatus |
| US7710364B2 (en) | 1997-02-17 | 2010-05-04 | Seiko Epson Corporation | Display apparatus |
| US7880696B2 (en) | 1997-02-17 | 2011-02-01 | Seiko Epson Corporation | Display apparatus |
| US8154199B2 (en) | 1997-02-17 | 2012-04-10 | Seiko Epson Corporation | Display apparatus |
| US8188647B2 (en) | 1997-02-17 | 2012-05-29 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| US8247967B2 (en) | 1997-02-17 | 2012-08-21 | Seiko Epson Corporation | Display apparatus |
| US8354978B2 (en) | 1997-02-17 | 2013-01-15 | Seiko Epson Corporation | Display apparatus |
| US8362489B2 (en) | 1997-02-17 | 2013-01-29 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
| WO1999046635A1 (en) * | 1998-03-10 | 1999-09-16 | Matsushita Electric Industrial Co., Ltd. | Active matrix liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| US6791630B2 (en) | Liquid crystal display devices having pixel and transparent conductive electrodes contacting drain electrodes and methods of fabricating related liquid crystal display devices | |
| KR100598737B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| CN100501540C (zh) | 具有双金属层源极和漏极的液晶显示器及其制造方法 | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| KR20010021016A (ko) | 액티브 매트릭스형 액정표시장치 | |
| KR20080080313A (ko) | 박막 트랜지스터 및 그것을 구비한 액티브 매트릭스 기판과표시 장치 | |
| KR100838185B1 (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 | |
| US8134155B2 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
| KR100499376B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| KR100621534B1 (ko) | 액정 표시장치 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| KR20010066244A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100525442B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100635945B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2869238B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20020092722A (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| KR100265567B1 (ko) | 액정표시소자및그의제조방법 | |
| JP3308100B2 (ja) | Ｔｆｔ型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |