JP3308155B2 - 電源音声多重化回路 - Google Patents

電源音声多重化回路

Info

Publication number
JP3308155B2
JP3308155B2 JP06447896A JP6447896A JP3308155B2 JP 3308155 B2 JP3308155 B2 JP 3308155B2 JP 06447896 A JP06447896 A JP 06447896A JP 6447896 A JP6447896 A JP 6447896A JP 3308155 B2 JP3308155 B2 JP 3308155B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
power supply
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06447896A
Other languages
English (en)
Other versions
JPH09261353A (ja
Inventor
和美 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aiphone Co Ltd
Original Assignee
Aiphone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiphone Co Ltd filed Critical Aiphone Co Ltd
Priority to JP06447896A priority Critical patent/JP3308155B2/ja
Publication of JPH09261353A publication Critical patent/JPH09261353A/ja
Application granted granted Critical
Publication of JP3308155B2 publication Critical patent/JP3308155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電源音声多重化回路に関
し、特に、電源と音声信号を多重して伝送するインター
ホン交換機や親子式インターホン装置等の電源音声多重
化回路に係わる。
【０００２】
【従来の技術】従来から、図３に示すように主装置M2と
子機S2を備え、電源と音声信号を多重して伝送するイン
ターホン装置の電源音声多重化回路が提案されている。
主装置M2と子機S2は、２本のケーブルLN1、LN2を介して
以下のように接続される。
【０００３】即ち、主装置M2の出力端子PM21はケーブル
LN1を介して子機S2の入力端子PS21に接続される。主装
置M2の出力端子PM22はケーブルLN2を介して子機S2の入
力端子PS22に接続される。主装置M2は、送信側ライント
ランスTM21、電流電圧変換素子M23、コンパレータ回路M
22、電圧制御回路M21、２個のＰＮＰトランジスタQ
M21、QM23、２個のＮＰＮトランジスタQM22、QM24より
構成される。
【０００４】送信側ライントランスTM21の２個の１次側
の端子PTM21、PTM22は、それぞれ以下のように接続され
る。即ち、端子PTM21は音声信号入力SG21の入力端子PM
23に接続される。端子PTM22は基準電位VM2-に接続され
る。送信側ライントランスTM21の４個の２次側の端子PT
M23、PTM24、PTM25、PTM26は、それぞれ以下のように接
続される。
【０００５】即ち、端子PTM23は出力端子PM21に接続さ
れる。端子PTM24は２個のＰＮＰトランジスタQM21、QM
23のコレクタに接続される。端子PTM25は電流電圧変換
素子M23の一端とコンパレータ回路M22の＋側入力部に接
続される。端子PTM26は出力端子PM22に接続される。電
流電圧変換素子M23の他端は基準電位VM2-へ接地され
る。コンパレータ回路M 22の−側入力部は予め設定され
た閾値電位V22-へ接続される。コンパレータ回路M22の
出力信号SG24を出力する出力部は電圧制御回路M21の入
力部へ接続される。電圧制御回路M21の２個の出力信号S
G22、SG23を出力する出力部は、それぞれ２個のＮＰＮ
トランジスタQM22、QM24のベースへ接続される。２個の
ＮＰＮトランジスタQM22、QM24のエミッタは基準電位VM
2-に接地される。２個のＮＰＮトランジスタQM22、QM24
のコレクタはそれぞれ２個のＰＮＰトランジスタQM21、
QM23のベースへそれぞれ接続される。ＰＮＰトランジス
タQM21のエミッタは、電源VM2Hに接続される。ＰＮＰト
ランジスタQM23のエミッタは、電源VM2Lに接続される。
【０００６】子機S2は、受信側ライントランスTS21、ダ
イオードブリッジS21、直流電圧安定化回路S22、負荷回
路S23より構成される。受信側ライントランスTS21の２
個の１次側の端子PTS21、端子PTS22は、それぞれ以下の
ように接続される。即ち、端子PTS21は音声信号SG21が
出力される出力端子PS23に接続される。端子PTS22はダ
イオードブリッジS21の接地端子VS2-と直流電圧安定化
回路S22の端子I22-に接続される。
【０００７】受信側ライントランスTS21の４個の２次側
の端子PTS23、PTS24、PTS25、PTS26は、それぞれ以下の
ように接続される。即ち、端子PTS23は入力端子PS21に
接続される。端子PTS24はダイオードブリッジS21の入力
端子VS21に接続される。端子PTS25はダイオードブリッ
ジS21の入力端子VS22に接続される。端子PTS26は入力端
子PS22に接続される。
【０００８】ダイオードブリッジS21の出力端子VS
2+は、直流電圧安定化回路S22の端子I22+と接続され
る。直流電圧安定化回路S22の出力端子O22+は負荷回路S
23の＋側と接続される。直流電圧安定化回路S22の接地
端子O22-は負荷回路S23の−側と接続される。このよう
に構成された従来の電源音声多重化回路において、主装
置M2より子機S2に電源VM2HまたはVM2Lおよび音声信号SG
21を送信ライントランスTM21を介して出力する。子機S2
は受信ライントランスTS21を介して電源VM2HまたはVM2L
および音声信号SG21を取り出す。音声信号SG21は、出力
端子PS23より出力する。電源VM 2HまたはVM2Lは、ダイオ
ードブリッジS21において極性を調整し、直流電圧安定
化回路S22において負荷回路S23で必要な直流電圧に変換
し出力する。
【０００９】〈通常時〉 電圧制御回路M21の２つの出力信号SG22、SG23につ
いて、出力信号SG22はＨレベル、出力信号SG23はＬレベ
ルにそれぞれ制御され、トランジスタQM22はON、トラン
ジスタQM21はON、トランジスタQM24はOFF、トランジス
タQM23はOFFとなり、出力端子PM21、PM22には、ハイレ
ベルの電圧VM2Hを出力する。
【００１０】 送信ライントランスTM21の２次側には
規定以上の電流は流れないので、電圧信号SG25として出
力される電流電圧変換素子M23間の電位V22+とコンパレ
ータ回路M22の−側入力部に入力される予め設定された
閾値電位V22-とは次のようになる。 V22+ < V22- コンパレータ回路M22の出力信号SG24はＬレベルと
なるので、電圧制御回路M21は記載のようなＨレベル
の出力信号SG22、Ｌレベルの出力信号SG23を出力する。
【００１１】〈出力端子PM21、PM22間絶縁劣化時〉 電圧制御回路M21の２個の出力信号SG22、SG23につ
いて、出力信号SG22はＨレベル、出力信号SG23はＬレベ
ルにそれぞれ制御され、トランジスタQM22はON、トラン
ジスタQM21はON、トランジスタQM24はOFF、トランジス
タQM23はOFFとなり、出力端子PM21、PM22には、ハイレ
ベルの電圧VM2Hを出力する。
【００１２】 送信ライントランスTM21の２次側には
規定以上の電流が流れるので、電位V22+と閾値電位V22-
とは次のようになる。 V22+ > V22- コンパレータ回路M22の出力信号SG24はＨレベルと
なる。 出力信号SG24はＨレベルとなるので、電圧制御回路
M21の２個の出力信号SG22、SG23を以下のように変更す
る。
【００１３】出力信号SG22はＬレベル、出力信号SG23は
Ｈレベルにそれぞれ制御され、トランジスタQM22はOF
F、トランジスタQM21はOFF、トランジスタQM24はON、ト
ランジスタQM23はONとなり、出力端子PM21、PM22には、
ローレベルの電圧VM2Lを出力する。 送信ライントランスTM21の２次側には規定以上の電
流は流れないので、電位V22+と閾値電位V22-とは次のよ
うになる。
【００１４】V22+ < V22- コンパレータ回路M22の出力信号SG24はＬレベルと
なる。 〈出力端子PM21、PM22間短絡時〉 電圧制御回路M21の２個の出力信号SG22、SG23につ
いて、出力信号SG22はＨレベル、出力信号SG23はＬレベ
ルにそれぞれ制御され、トランジスタQM22はON、トラン
ジスタQM21はON、トランジスタQM24はOFF、トランジス
タQM23はOFFとなり、出力端子PM21、PM22には、ハイレ
ベルの電圧VM2Hを出力する。
【００１５】 送信ライントランスTM2の２次側には
規定以上の電流が流れるので、電位V 22+と閾値電位V22-
とは次のようになる。 V22+ > V22- コンパレータ回路M22の出力信号SG24はＨレベルと
なる。 電圧制御回路M21の２個の出力信号SG22、SG23を以
下のように変更する。
【００１６】出力信号SG22はＬレベル、出力信号SG23は
Ｈレベルにそれぞれ制御され、トランジスタQM22はOF
F、トランジスタQM21はOFF、トランジスタQM24はON、ト
ランジスタQM23はONとなり、出力端子PM21、PM22には、
ローレベルの電圧VM2Lを出力する。 送信ライントランスTM21の２次側には規定以上の電
流が流れるので、電位V22+と閾値電位V22-とは次のよう
になる。
【００１７】V22+ > V22- コンパレータ回路M22の出力信号SG24はＨレベルと
なる。 電圧制御回路M21の２個の出力信号SG22、SG23を以
下のように変更する。出力信号SG22はＬレベル、出力信
号SG23はＬレベルにそれぞれ制御され、トランジスタQM
22はOFF、トランジスタQM21はOFF、トランジスタQM24は
OFF、トランジスタQM23はOFFとなり、出力端子PM21、PM
22には、電圧を出力しない。
【００１８】
【発明が解決しようとする課題】このように、従来の電
源と音声信号を多重して伝送するインターホン装置の電
源音声多重化回路では、主装置の出力ラインの短絡や絶
縁劣化を検出するのに２種類の電源が必要となり、回路
が複雑となる。また、主装置の接地電位アースと子機の
接地電位が直流的に接続されるため、アイソレーション
できない。
【００１９】本発明は、このような難点を解消するため
になされたもので、電源と音声信号を多重して伝送する
インターホン装置等の電源音声多重化回路の欠点を除去
し、主装置は１つの電源のみを使用し、かつ主装置と子
機の接地電位アースの直流アイソレーションをとる電源
音声多重化回路を提供することを目的としている。
【００２０】
【課題を解決するための手段】この目的を達成するた
め、本発明による電源音声多重化回路は、主装置と子機
とを２本のケーブルで接続し、電源と音声信号を多重し
て伝送するものである。主装置は、入力された音声信号
からクロック信号によりＰＷＭ変調信号を生成するＰＷ
Ｍ変調回路、ＰＷＭ変調信号からクロック信号により４
相の駆動信号を生成出力するＦＥＴ駆動回路、駆動信号
により制御される４個の主装置ＦＥＴ素子、主装置ＦＥ
Ｔ素子により駆動され２本のケーブルに電源を重畳した
ＰＷＭ変調音声信号を出力する送信側ライントランス、
主装置ＦＥＴ素子のうち２個の主装置ＦＥＴ素子のソー
ス側に接続され一端が基準電位に接地された電流電圧変
換素子、電流電圧変換素子の両端の電圧を閾値電位と比
較して２本のケーブル間の絶縁劣化または短絡を検出
し、駆動信号を絶縁劣化のときは間引き、短絡のときは
停止させるようにＦＥＴ駆動回路をフィードバック制御
するコンパレータ回路を有する。
【００２１】子機は、ケーブルに接続された受信側ライ
ントランス、受信側ラントランスより電源を重畳したＰ
ＷＭ変調音声信号の極性に応じてスイッチングされる２
個の子機ＦＥＴ素子、子機ＦＥＴ素子に接続された直流
電圧安定化回路、直流電圧安定化回路により直流が供給
される負荷回路を有する。子機は、ＰＷＭ変調信号を直
流カットして出力するコンデンサを有する。
【００２２】この電源音声多重化回路において、２本の
ケーブルで接続された主装置と子機で電源と音声信号が
多重して伝送される。主装置において、ＰＷＭ変調回路
は入力された音声信号からクロック信号によりＰＷＭ変
調信号を生成する。ＦＥＴ駆動回路はＰＷＭ変調信号か
らクロック信号により４相の駆動信号を生成出力する。
４個の主装置ＦＥＴ素子は駆動信号により制御され、送
信側ライントランスは主装置ＦＥＴ素子により駆動され
２本のケーブルに電源を重畳したＰＷＭ変調音声信号を
出力する。コンパレータ回路は主装置ＦＥＴ素子のうち
２個の主装置ＦＥＴ素子のソース側に接続され一端が基
準電位に接地された電流電圧変換素子の両端の電圧を閾
値電位と比較して２本のケーブル間の絶縁劣化または短
絡を検出し、駆動信号を絶縁劣化のときは間引き、短絡
のときは停止させるようにＦＥＴ駆動回路をフィードバ
ック制御する。
【００２３】子機において、２個の子機ＦＥＴ素子はケ
ーブルに接続された受信側ライントランスより電源を重
畳したＰＷＭ変調音声信号の極性に応じてスイッチング
される。負荷回路は子機ＦＥＴ素子に接続された直流電
圧安定化回路により直流が供給される。また、子機にお
いて、コンデンサはＰＷＭ変調信号を直流カットして出
力する。
【００２４】
【発明の実施の形態】以下、本発明の電源音声多重化回
路をインターホン装置に適用した好ましい実施の形態例
について図面を参照して詳述する。図１に示すように、
インターホン装置に適用した本発明の電源音声多重化回
路は、主装置M1と子機S1を備え、電源VM1+と音声信号SG
11を多重して伝送するものである。
【００２５】主装置M1と子機S1は、２本のケーブルL
N1、LN2を介して以下のように接続される。即ち、主装
置M1の出力端子PM11はケーブルLN1を介して子機S1の入
力端子PS11に接続される。主装置M1の出力端子PM12はケ
ーブルLN2を介して子機S1の入力端子PS12に接続され
る。
【００２６】主装置M1は、クロック信号発生回路M13、
ＰＷＭ変調回路M11、送信側ライントランスTM1、電流電
圧変換素子M15、コンパレータ回路M14、ＦＥＴ駆動回路
M12、４個のＦＥＴ素子QM11、QM12、QM13、QM14より構
成される。送信側ライントランスTM1の２個の１次側の
端子PTM11、PTM12は、それぞれ以下のように接続され
る。
【００２７】即ち、端子PTM11はＦＥＴ素子QM13のソー
スおよびＦＥＴ素子QM14のドレインにそれぞれ接続され
る。端子PTM12はＦＥＴ素子QM11のソースおよびＦＥＴ
素子QM12のドレインに接続される。送信側ライントラン
スTM1の２個の２次側の端子PTM13、PTM14は、それぞれ
以下のように接続される。即ち、端子PTM13は出力端子P
M11に接続される。端子PTM14は出力端子PM12に接続され
る。
【００２８】４個のＦＥＴ素子QM11、QM12、QM13、QM14
はそれぞれ以下のように接続される。即ち、ＦＥＴ駆動
回路M12の駆動出力SG14を出力する出力部はＦＥＴ素子Q
M11のゲートに接続される。ＦＥＴ駆動回路M12の駆動出
力SG15を出力する出力部はＦＥＴ素子QM13のゲートに接
続される。ＦＥＴ駆動回路M12の駆動出力SG16を出力す
る出力部はＦＥＴ素子QM12のゲートに接続される。ＦＥ
Ｔ駆動回路M12の駆動出力SG17を出力する出力部はＦＥ
Ｔ素子QM14のゲートに接続される。
【００２９】２個のＦＥＴ素子QM11、QM13のドレインは
電源VM1+に接続される。２個のＦＥＴ素子QM12、QM14の
ソースは、電流電圧変換素子M15の一端およびコンパレ
ータ回路M14の＋側入力部へ接続される。電流電圧変換
素子M15の他端は、基準電位VM 1-へ接地される。コンパ
レータ回路M14の−側入力部は予め設定された閾値電位V
11-へ接続される。コンパレータ回路M14の出力SG18を出
力する出力部はＦＥＴ駆動回路M12の入力部へ接続され
る。ＰＷＭ変調回路M11の入力部は、音声信号SG11の入
力端子PM13へ接続される。ＰＷＭ変調回路M11の出力信
号SG12を出力する出力部は、ＦＥＴ駆動回路M12の入力
部へ接続される。クロック発生回路M13の出力信号SG13
を出力する出力部は、ＰＷＭ変調回路M11およびＦＥＴ
駆動回路M12の入力部へ接続される。
【００３０】子機S1は、受信側ライントランスTS1、２
個のＦＥＴ素子QS11、QS12、直流電圧安定化回路S11、
負荷回路S12、直流カットコンデンサCS11より構成され
る。受信側ライントランスTS1の２個の１次側の端子PTS
11、PTS12は、それぞれ以下のように接続される。即
ち、端子PTS11は入力端子PS11に接続される。端子PTS12
は入力端子PS12に接続される。
【００３１】受信側ライントランスTS1の３個の２次側
の端子PTS13、PTS14、PTS15は、それぞれ以下のように
接続される。即ち、端子PTS13はＦＥＴ素子QS11のドレ
インおよびＦＥＴ素子QS12のゲートに接続される。端子
PTS14は直流電圧安定化回路S11の接地端子I11-に接続さ
れる。端子PTS15はＦＥＴ素子QS12のドレインおよびＦ
ＥＴ素子QS11のゲートに接続される。
【００３２】２個のＦＥＴ素子QS11、QS12のソースは、
直流電圧安定化回路S11の端子I11+および直流カットコ
ンデンサCS11の一端と接続される。直流カットコンデン
サCS 11の他端はＰＷＭ変調信号出力端子PS13と接続され
る。直流電圧安定化回路S11の出力端子O11+は負荷回路S
12の＋側と接続される。直流電圧安定化回路S11の接地
端子O11-は負荷回路S12の−側と接続される。
【００３３】このように構成された電源音声多重化回路
において、図１に示すように、主装置M1より子機S1にＰ
ＷＭ変調信号SG3を送信ライントランスTM1を介して出力
する。子機S1は受信ライントランスTS1を介してＰＷＭ
変調信号SG3を入力する。ＰＷＭ変調信号SG3は、ＦＥＴ
素子 QS11、QS12によって極性を調整し、直流電圧安定
化回路S11において負荷回路S12で必要な直流電圧に変換
し出力される。音声信号SG11は、直流カットコンデンサ
CS11を介して端子PS13より出力される。
【００３４】図２に示すように、主装置M1において入力
端子PM13に入力された音声信号SG11は、ＰＷＭ変調回路
M11により、クロック発生回路M13からのクロック信号SG
13の立ち上がりでサンプリングされ（BS1〜BS8）、無信
号時のデューティが５０％のＰＷＭ変調信号SG12に変調
される。次に、ＦＥＴ駆動回路M12によって、各ＦＥＴ
素子QM11、QM12、QM13、QM14を駆動する４相の駆動信号
SG14、SG16、SG15、SG17を生成出力する。
【００３５】ＦＥＴ素子QM11、QM13を駆動する駆動信号
SG14、SG15は、ＰＷＭ変調信号SG12をクロック発生回路
M13からのクロック信号SG13の周期で交互に出力する。
また、ＦＥＴ素子QM12、QM14を駆動する駆動信号SG16、
SG17はＦＥＴ素子QM13、QM11を駆動する信号SG14、SG15
のそれぞれ極性反転信号である。駆動信号のＴ1の周期
の動作を説明すると、駆動信号SG14、SG17がＨレベルの
とき、駆動信号 SG15、SG16はＬレベルとなるので、Ｆ
ＥＴ素子QM11、QM14はオン、ＦＥＴ素子QM12、QM13はオ
フ状態となる。この状態では以下の経路で電流が流れ
る。
【００３６】電源VM1+→ＦＥＴ素子QM11のドレイン→ソ
ース→送信側ライントランスTM1の１次側の端子PTM12→
１次側の端子PTM11→ＦＥＴ素子QM14のドレイン→ソー
ス→電流電圧変換素子M15→基準電位VM1- これにより、送信側ライントランスTM1の２次側の端子P
TM14→２次側の端子PTM13の経路で電流が流れる。
【００３７】子機S1側では、受信側ライントランスTS1
を介して以下の経路で電流が流れる。受信側ライントラ
ンスTS1の１次側の端子PTS11→１次側の端子PTS12 これにより、受信側ライントランスTS1の２次側の端子P
TS13→２次側の端子PTS14→２次側の端子PTS15の経路で
電流が流れる。
【００３８】この電流によりＦＥＴ素子QS11のゲート電
位はドレイン電位より低くなりＦＥＴ素子QS11がオン状
態となり、以下の向きに電流が流れる。受信側ライント
ランスTS1の２次側の端子PTS13→ＦＥＴ素子QS11のドレ
イン→ソース→直流電圧安定化回路S11の入力端子I11+ 駆動信号のＴ2の周期の動作を説明すると、駆動信号SG
15、SG16がＨレベルのとき、駆動信号 SG14、SG17はＬ
レベルとなるので、ＦＥＴ素子QM13、QM12はオン、ＦＥ
Ｔ素子QM11、QM14はオフ状態となる。この状態では以下
の経路で電流が流れる。
【００３９】電源VM1+→ＦＥＴ素子QM13のドレイン→ソ
ース→送信側ライントランスTM1の１次側の端子PTM11→
１次側の端子PTM12→ＦＥＴ素子QM12ドレイン→ソース
→電流電圧変換素子M15→基準電位VM1- これにより、送信側ライントランスTM1の２次側端子PTM
13→２次側の端子PTM1 4の経路で電流が流れる。
【００４０】子機S1側では、受信側ライントランスTS1
を介して以下の経路で電流が流れる。受信側ライントラ
ンスTS1の１次側の端子PTS12→１次側の端子PTS11 これにより、受信側ライントランスTS1の２次側の端子P
TS15→２次側の端子PTS14→２次側の端子PTS13の経路で
電流が流れる。
【００４１】この電流によりＦＥＴ素子QS12のゲート電
位はドレイン電位より低くなりＦＥＴ素子QS12がオン状
態となり、以下の向きに電流が流れる。受信側ライント
ランスTS1の２次側の端子PTS15 →ＦＥＴ素子QS12のド
レイン→ソース→直流電圧安定化回路S11の入力端子I
11+ 〈通常時〉 ＦＥＴ駆動回路M12の４個の出力信号SG14、SG15、S
G16、SG17について、出力信号SG14、SG15は、クロック
発生回路M13の出力信号SG13の周期で交互にＰＷＭ変調
信号SG12をそれぞれ出力する。出力信号SG16、SG17はそ
れぞれ出力信号SG15、SG14の極性反転信号を出力する。
【００４２】 送信ライントランスTM1の１次側には
規定以上の電流は流れないので、電圧信号SG19として出
力される電流電圧変換素子M15間の電位V11+とコンパレ
ータ回路M14の−側入力部に入力される予め設定された
閾値電位V11-とは次のようになる。 V11+ < V11- コンパレータ回路M14の出力信号SG18はＬレベルと
なる。
【００４３】〈出力端子PM11、PM12間絶縁劣化時〉 ＦＥＴ駆動回路M12の４個の出力信号SG14、SG15、S
G16、SG17について、出力信号SG14、SG15は、クロック
発生回路M13の出力信号SG13の周期で交互にＰＷＭ変調
信号SG12をそれぞれ出力する。出力信号SG16、SG17はそ
れぞれ出力信号SG15、SG14の極性反転信号を出力する。
【００４４】 送信ライントランスTM1の１次側には
規定以上の電流が流れるので、電位V 11+と閾値電位V11-
とは次のようになる。 V11+ > V11- コンパレータ回路M14の出力信号SG18はＨレベルと
なる。 コンパレータ回路M14の出力信号SG18がＨレベルに
なると、ＦＥＴ駆動回路M12の４個の出力信号SG14、SG
15、SG16、SG17について、出力信号SG14、SG15は、駆動
信号FS9、FS10（図２）が間引かれた信号をそれぞれ出
力する。出力信号SG16、SG17は、駆動信号FS11、FS
12（図２）が間引かれた信号をそれぞれ出力する。
【００４５】 送信ライントランスTM1の１次側には
規定以上の電流は流れないので、電位V11+と閾値電位V
11-とは次のようになる。 V11+ < V11- コンパレータ回路M14の出力信号SG18はＬレベルと
なる。 〈出力端子PM11、PM12間短絡時〉 ＦＥＴ駆動回路M
12の４個の出力信号SG14、SG15、SG16、SG17について、
出力信号SG14、SG15は、クロック発生回路M13の出力信
号SG13の周期で交互にＰＷＭ変調信号SG12をそれぞれ出
力する。出力信号SG16、SG17はそれぞれ出力信号SG15、
SG14の極性反転信号を出力する。
【００４６】 送信ライントランスTM1の１次側には
規定以上の電流が流れるので、電位V 11+と閾値電位V11-
とは次のようになる。 V11+ > V11- コンパレータ回路M14の出力信号SG18はＨレベルと
なる。 コンパレータ回路M14の出力信号SG18がＨレベルに
なると、ＦＥＴ駆動回路M12の４個の出力信号SG14、SG
15、SG16、SG17について、出力信号SG14、SG15は、駆動
信号FS9、FS10（図２）が間引かれてクロック発生回路M
13の出力信号SG 13をそれぞれ出力する。出力信号SG16、
SG17はそれぞれ出力信号SG15、SG14の極性反転信号を出
力する。
【００４７】 送信ライントランスTM1の１次側には
規定以上の電流が流れるので、電位V 11+と閾値電位V11-
とは次のようになる。 V11+ > V11- コンパレータ回路M14の出力信号SG18はＨレベルと
なる。 ＦＥＴ駆動回路の４個の出力信号SG14、SG15、S
G16、SG17をすべてＬレベルに変更する。
【００４８】以上の実施の形態例において、子機は１台
として説明したが、子機は２台以上、複数台を並列接続
することができる。また、主装置において、ＦＥＴ素子
はＮチャンネルの代わりにＰチェンネルを使用しても同
様に適用できる。ただし、この場合、図１の出力信号SG
14、SG15、SG16、SG17は逆極性となる。子機において
も、ＦＥＴ素子はＰチェンネルの代わりにＮチェンネル
を使用しても同様に適用できる。ただし、この場合、図
１のＦＥＴ素子QS11、QS12のソースとドレインの接続は
逆になる。
【００４９】以上のように本発明の電源音声多重化回路
によれば、駆動信号を絶縁劣化のときは間引き、短絡の
ときは停止させることによって電源の絶縁劣化または短
絡の保護を行うことができる。
【００５０】
【発明の効果】以上の説明から明らかなように本発明の
電源音声多重化回路によれば、主装置は１つの電源のみ
を使用するので、電源の保護回路が簡単になる。また、
ＰＷＭ信号の間引き方を細かくすれば、１種類の電源で
複数個以上の電源を用いたのと同様の効果がある。ま
た、主装置と子機の接地電位アースを直流的にアイソレ
ーションできる。
【図面の簡単な説明】
【図１】本発明による電源音声多重化回路の一実施形態
例を示す回路図。
【図２】本発明による電源音声多重化回路において使用
される信号の動作説明図。
【図３】従来の電源音声多重化回路の回路図。
【符号の説明】
M1・・・・・・主装置 LN1、LN2・・・・・・２本のケーブル VM1+・・・・・・電源 SG11・・・・・・音声信号 SG13・・・・・・クロック信号 SG12・・・・・・ＰＷＭ変調信号 M11・・・・・・ＰＷＭ変調回路 SG14、SG16、SG15、SG17・・・・・・４相の駆動信号 M12・・・・・・ＦＥＴ駆動回路 QM11、QM12、QM13、AM14・・・・・・４個の主装置ＦＥＴ素子 SG3・・・・・・ＰＷＭ変調音声信号 TM1・・・・・・送信側ライントランス QM12、QM14・・・・・・２個の主装置ＦＥＴ素子 VM1-・・・・・・基準電位 M15・・・・・・電流電圧変換素子 V11+・・・・・・電流電圧変換素子の両端の電圧 V11-・・・・・・閾値電位 M14・・・・・・コンパレータ回路 S1・・・・・・子機 TS1・・・・・・受信側ライントランス QS11、QS12・・・・・・２個の子機ＦＥＴ素子 S11・・・・・・直流電圧安定化回路 S12・・・・・・負荷回路 CS11・・・・・・コンデンサ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04M 9/00 - 9/10 G01R 31/02 H04B 3/50 H04M 3/24

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】主装置(M1)と子機(S1)とを２本のケーブル
    (LN1、LN2)で接続し、電源(VM1+)と音声信号(SG11)を多
    重して伝送する電源音声多重化回路において、 前記主装置は、入力された前記音声信号からクロック信
    号(SG13)によりＰＷＭ変調信号(SG12)を生成するＰＷＭ
    変調回路(M11)、前記ＰＷＭ変調信号から前記クロック
    信号により４相の駆動信号(SG14、SG16、SG15、SG17)を
    生成出力するＦＥＴ駆動回路(M12)、前記駆動信号によ
    り制御される４個の主装置ＦＥＴ素子(QM 11、QM12、QM
    13、QM14)、前記主装置ＦＥＴ素子により駆動され前記
    ２本のケーブルに前記電源を重畳したＰＷＭ変調音声信
    号(SG3)を出力する送信側ライントランス(TM1)、前記主
    装置ＦＥＴ素子のうち２個の主装置ＦＥＴ素子(QM12、Q
    M14)のソース側に接続され一端が基準電位(VM1-)に接地
    された電流電圧変換素子(M1 5)、前記電流電圧変換素子
    の両端の電圧(V11+)を閾値電位(V11-)と比較して前記２
    本のケーブル間の絶縁劣化または短絡を検出し、前記駆
    動信号を前記絶縁劣化のときは間引き、前記短絡のとき
    は停止させるように前記ＦＥＴ駆動回路をフィードバッ
    ク制御するコンパレータ回路(M14)を有し、 前記子機は、前記ケーブルに接続された受信側ライント
    ランス(TS1)、前記受信側ラントランスより前記電源を
    重畳したＰＷＭ変調音声信号の極性に応じてスイッチン
    グされる２個の子機ＦＥＴ素子(QS11、QS12)、前記子機
    ＦＥＴ素子に接続された直流電圧安定化回路(S11)、前
    記直流電圧安定化回路により直流が供給される負荷回路
    (S12)を有することを特徴とする電源音声多重化回路。
  2. 【請求項２】前記子機は、前記ＰＷＭ変調信号を直流カ
    ットして出力するコンデンサ(CS11)を有することを特徴
    とする請求項１記載の電源音声多重化回路。
JP06447896A 1996-03-21 1996-03-21 電源音声多重化回路 Expired - Fee Related JP3308155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06447896A JP3308155B2 (ja) 1996-03-21 1996-03-21 電源音声多重化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06447896A JP3308155B2 (ja) 1996-03-21 1996-03-21 電源音声多重化回路

Publications (2)

Publication Number Publication Date
JPH09261353A JPH09261353A (ja) 1997-10-03
JP3308155B2 true JP3308155B2 (ja) 2002-07-29

Family

ID=13259379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06447896A Expired - Fee Related JP3308155B2 (ja) 1996-03-21 1996-03-21 電源音声多重化回路

Country Status (1)

Country Link
JP (1) JP3308155B2 (ja)

Also Published As

Publication number Publication date
JPH09261353A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
US4941078A (en) Synchronized switch-mode power supply
JP2984898B2 (ja) 光パワー変換回路
US6016075A (en) Class-D amplifier input structure
CN203301372U (zh) 升压转换器
CN1175821A (zh) 静噪起动d类放大器
US5986498A (en) Audio direct from power supply
JPH09131075A (ja) インバータ装置
JPH0748942B2 (ja) 同期スイッチングシステムを備えた高効率パワーコンバータ
US6137697A (en) Universal switched power converter with demagnetising
US4648019A (en) High efficiency ringing generator
JPWO2000074199A1 (ja) 送電装置及び送電方法
JP3419082B2 (ja) 直交変換装置
US5285371A (en) Power conversion apparatus
EP0880087A3 (en) Power supply circuit and CCD camera using same
CN103715900A (zh) 反激式变换器电路
JPH09261353A (ja) 電源音声多重化回路
US4398159A (en) Switch mode - class B power amplifier
GB2343573A (en) An efficient PWM switched amplifier with variable carrier frequency
US6856193B2 (en) Electronic circuit for converting a signal and amplifier incorporating same
JP3180472B2 (ja) リモートコントロール信号送信装置
US10230300B2 (en) Power converter predriver system with multiple power modes
CN219145107U (zh) 一种基于直流母线的无线供电电路
CN223985412U (zh) 热泵控制设备和热泵系统
JP4012646B2 (ja) スイッチング回路
CN218733910U (zh) 一种大功率dc/dc变换器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020409

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees