JPH0748942B2 - 同期スイッチングシステムを備えた高効率パワーコンバータ - Google Patents

同期スイッチングシステムを備えた高効率パワーコンバータ

Info

Publication number
JPH0748942B2
JPH0748942B2 JP3022767A JP2276791A JPH0748942B2 JP H0748942 B2 JPH0748942 B2 JP H0748942B2 JP 3022767 A JP3022767 A JP 3022767A JP 2276791 A JP2276791 A JP 2276791A JP H0748942 B2 JPH0748942 B2 JP H0748942B2
Authority
JP
Japan
Prior art keywords
switching device
output
inductor
coupled
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3022767A
Other languages
English (en)
Other versions
JPH04364359A (ja
Inventor
ジョン・イー・エング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPH04364359A publication Critical patent/JPH04364359A/ja
Publication of JPH0748942B2 publication Critical patent/JPH0748942B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電源技術、特にパワー
コンバータに関する。
【０００２】
【従来の技術】半導体パワーコンバータは、例えば典型
的に人工衛星に使用されている。半導体電力増幅器と接
続して機能するこの型のパワーコンバータは高効率であ
る必要がある。これらの増幅器およびコンバータに対す
る入力の典型的な電源は、太陽電池パネルおよび太陽電
池パネルが付勢されたとき充電される蓄電池からの高電
圧バスである。この電源は限定されるので、低損失を有
する高効率パワーコンバータが必要である。人工衛星適
用では、従来技術に対する３％の改善は大きな利点であ
る。
【０００３】
【発明が解決しようとする課題】通常のパワーコンバー
タにおいて、入ってくる電圧は出力における予め定めら
れた一定電圧レベルを生成するためにパルス幅変調され
る。パルス幅変調制御装置は入力電圧レベルおよび所望
の出力電圧レベルによってスイッチング装置を交互にオ
ンオフに切換える。デューティサイクル（Ｔｏｎ対Ｔｏ
ｆｆ）を調節することによって、必要の出力電圧レベル
は達成される。スイッチング装置がオンにされるとき、
インダクタを通って出力に流れる電流はインダクタに対
する電磁力を発生させる。スイッチング装置がオフにな
るとき、電磁界はカットオフ（連通）ダイオードを通っ
て出力へ流れるフライバック電流を誘導して減衰する。
このシステムの効率は、一定電圧降下（例えばショッツ
キダイオードでは０．４Ｖ）を有する高減衰カットオフ
ダイオードより効率的な機構を設けることによって増加
されることができる。同期整流器はカットオフダイオー
ドの代りとして提案されたことがあるが、スイッチング
装置間の導電重複を防ぐ特定の同期システムには利用さ
れていない。
【０００４】したがって、本発明の目的は、非常に実効
的でスイッチングフライバックまたはカットオフ電流を
効率的に処理する電源を提供することである。本発明の
別の目的はパワーコンバータの効率を増加させることに
よって半導体電力増幅器に対する端末相互間の効率仕様
と合致することである。さらに別の本発明の目的は、ス
イッチングフライバックまたはカットオフ電流を制御す
るときスイッチング装置の導電重複を防ぐことである。
【０００５】
【課題を解決するための手段】本発明にしたがって、通
常のパワーコンバータにおいてインダクタからのカット
オフまたはフライバック電流を導電する損失を有するダ
イオードである第１のカットオフ装置は、主スイッチン
グ装置の導電しない期間中に導電するために同期する効
率のよい第２のスイッチング装置と並列に接続される。
本発明は通常パルス幅変調制御装置集積回路中に存在す
る同期パルスを使用する。本発明は第２のスイッチング
装置を同期させるインダクタの感知巻線を追加する。デ
ジタル論理回路はパルス幅変調制御装置モジュールおよ
びインダクタの感知巻線からの信号に基づいて第２のス
イッチング装置の導通時間を制御するために設けられ
る。
【０００６】動作的に、一度主スイッチング装置が必要
な時間中に導電すると、パルス幅変調制御装置はオフに
なる。ほぼ同じ瞬間に、インダクタを横切る電圧はカッ
トオフする。パルス幅変調制御装置と接続して動作する
デジタル論理回路は、インダクタの電圧レベルを感知
し、第２のスイッチング装置にオンに切換える。そのと
き主スイッチング装置はオフにされるか或いは非導電状
態にされた直後にそれを導電させる。デジタル論理回路
は、第２のスイッチング装置が主スイッチング装置と同
時に導電するのを防ぐためにパルス幅変調制御装置およ
びインダクタの感知巻線に接続される。
【０００７】同期および同期＊信号（図２等では、ＳＹ
ＮＣおよびＳＹＮＣ ＊ で示す）は主スイッチング装置を
オンにする前に第２のスイッチング装置をオフにするた
めに使用される。同期パルスは次のスイッチング期間の
開始の直前に常に時発生するので、高いレベルに転換す
る時間が第２のスイッチング装置をオフにするために使
用される。多くのパルス幅変調制御装置集積回路によっ
て、同期パルス幅は調節される。第２のスイッチング装
置がオフになる時間と等しく同期パルス幅を調節するこ
とにより、第２のスイッチング装置は主スイッチング装
置がオンになる直前にオフさせることができる。第２の
スイッチング装置が導電時間が最大になるので、最大シ
ステム導電時間が得られる。
【０００８】本発明は、半導体電力増幅器と共に使用さ
れるように９５％の効率の電源を提供する。すなわち本
発明は、スイッチング装置の同時導電を防ぎながらフラ
イバックまたはカットオフ電流を効率的に処理すること
によって、半導体電力増幅器用の高効率電源を提供する
ことを可能にする。
【０００９】
【実施例】図１を参照にすると、同期スイッチングシス
テムを備えた高効率パワーコンバータ10の例示的な実施
例が示されている。入力電源（図示せず）は接地に接続
されたその帰路を有する高電圧バス12に接続される。バ
ス12は２つの入力15,16 および単一出力18を有する主ス
イッチング装置14に結合される。第１の入力15はバス12
に結合され、第２の入力16は主スイッチング装置14のデ
ューティサイクルを制御するために使用される。主スイ
ッチング装置14は例えば金属酸化物半導体電界効果トラ
ンジスタ（ＭＯＳＦＥＴ）で構成されている。第２の入
力16は駆動装置20を介してパルス幅変調制御装置22に結
合される。駆動装置20は市販されている集積回路（Ｉ
Ｃ）チップである。
【００１０】パルス幅変調（ＰＷＭ）制御装置22は、出
力同期パルス56を供給するために構成されているのこぎ
り波状発振器24を含む市販されている集積回路（ＩＣ）
チップである。多くのＰＷＭ制御装置ＩＣによって、同
期パルス56の幅は調節されることができる。同期パルス
56に加えて、ＰＷＭ制御装置22は２つの駆動信号、すな
わちＡ駆動信号58およびＢ駆動信号60を供給するように
構成されている。Ａ駆動信号58およびＢ駆動信号60はプ
ッシュプル出力を生じるために交互に現れるように構成
されている。すなわち、１つの駆動装置がオンであると
き、別の駆動装置はオフである。制御装置22のＡ駆動信
号58は駆動装置20の入力59を通って主スイッチング装置
14に結合され、且つデジタル論理回路54に結合される。
Ａ駆動信号58は主スイッチング装置14の導電時間をデジ
タル論理回路54に示し、主スイッチング装置14の同電時
間を制御するように構成されている。Ｂ駆動信号60はデ
ジタル論理回路54に接続される。
【００１１】第２のスイッチング装置26は第１および第
２の入力27,28 および単一出力29を有し、例えばＭＯＳ
ＦＥＴで構成される。第１の入力27は主スイッチング装
置14の出力18に接続される。装置26の制御に使用される
別の入力28は第２の駆動装置32に結合される。第２の駆
動装置32は前述の駆動装置20と同一である。第２のスイ
ッチ装置26は接地に結合された出力29を有する。
【００１２】フライバックまたはカットオフダイオード
３５はスイッチング装置１４の出力１８に結合されたカ
ソード３４および接地されたアノード３６を有し、例え
ばショッツキダイオードを含む。ダイオード３５は異極
性のパワーコンバータ１０に反転して接続される。例え
ば１００μＨ程度であるインダクタ３８はスイッチング
装置１４の出力１８に結合された端子１９を有する。イ
ンダクタ３８の他方の端子４０は帰路が接地された負荷
４８に接続される。負荷４８は例えば半導体電力増幅器
（ＳＳＡＰ）である。
【００１３】インダクタ38は第２のスイッチング装置26
を同期するために使用される感知巻線41を有する。感知
巻線41の１つの端子42は接地され、他方の端子43は同期
デジタル論理回路54に結合される。同期デジタル論理回
路54の別の実施例が以下記載される。例えば500 μＦ程
度のキャパシタ45はインダクタ38の出力端子40に結合さ
れた１端部46および接地された別の端部47を有する。電
圧フィードバック接続49はインダクタ38の出力端子40か
らＰＷＭ制御装置22の入力に接続される。ＰＷＭ制御装
置22の入力50は主スイッチング装置14の導電時間を決定
するために使用される。ＰＷＭ制御装置22からの同期パ
ルス56は発振器24からデジタル論理回路54に供給され
る。デジタル論理回路54は第２の駆動装置32を通って第
２のスイッチング装置26の第２または制御入力28に結合
された出力62を有する。
【００１４】図２の（ａ）を参照にすると、同期デジタ
ル論理回路54の１実施例の概略図が示されている。３入
力アンドゲート66は第１、第２、および第３の論理イン
バータ72a,72b,72c にそれぞれ結合された入力67,68,69
を有し、上述のようにデジタル論理回路54の出力62を第
２の駆動装置32を通って第２のスイッチング装置26に供
給する。アンドゲート66の第１の入力67は第３の論理イ
ンバータ72c を通ってインダクタ38の感知巻線41の感知
端子43に接続される。アンドゲート66の第２の入力68は
第２の論理インバータ72b を通ってＰＷＭ制御装置22の
Ａ駆動信号58に結合される。ＰＷＭ制御装置22の同期パ
ルス56に結合する第１の入力およびＲＳフリップフロッ
プ74に結合する第２の入力81を有する２入力アンドゲー
ト79は、第１の論理インバータ72a を通って３入力アン
ドゲート66の入力69に結合する同期＊出力82を有する。
ＲＳフリップフロップ74はＰＷＭ制御装置22のＡ駆動信
号58およびＢ駆動信号60を受信するために接続された２
つの入力および２入力アンドゲート79の第２の入力81に
結合する単一出力77を有する。
【００１５】図２の（ｂ）を参照にすると、図１および
図２の（ａ）のパワーコンバータ10の２重出力ＰＷＭ制
御装置22を使用するときの第２のスイッチング装置26の
同期を制御する信号のタイミング図が示されている。図
２の（ｂ）では、時間は横座標に従い、論理レベルは縦
座標に従う。高いレベルは論理レベル１を示し、低いレ
ベルは論理レベル０を示す。図２の（ｂ）における第１
または最上の波形はＰＷＭ制御装置22からのＡ駆動信号
58であり、第２の波形はＢ駆動信号60であり、第３の波
形はＰＷＭ制御装置22内の発振器24からの同期パルス56
であり、次の波形は２入力アンドゲート79からの同期＊
出力82であり、次の波形Ｌはインダクタ38の感知巻線41
からの感度信号43であり、最後の波形は第２のスイッチ
ング装置26に送られるデジタル論理回路54からの出力62
である。
【００１６】図１および図２の（ａ）に示されたパワー
コンバータ１０の実施例は図２の（ｂ）の波形によって
示されたように動作する。ＰＷＭ制御装置２２は、スイ
ッチング期間の開始のときにＰＷＭ制御装置２２のＡ駆
動信号５８を高いレベルに転換させることにより主スイ
ッチング装置１４をオンにし、駆動装置２０の出力２１
を高くさせ、そして主スイッチング装置１４をオンにす
る。スイッチング装置１４がオンになるとき、電流は電
圧バス１２からスイッチング装置１４およびインダクタ
３８を通って負荷４８へ流れる。インダクタ３８を通る
電流はインダクタ３８の感知巻線４１の電圧を高くしイ
ンダクタ３８に電磁界を生じさせる。
【００１７】ＰＷＭ制御装置２２は電圧フィードバック
接続４９によって負荷４８を感知し、スイッチング装置
１４の時間Ｔｏｎが正しい長さであることを感知すると
き、ＰＷＭ制御装置２２のＡ駆動信号５８を低いレベル
に転換させ、駆動装置２０によってスイッチング装置１
４をオフにする。スイッチング装置１４がオフになると
き、電磁界はカットオフダイオード３５を通過するフラ
イバック電流を誘導し減衰する。そしてインダクタ３８
の電圧レベルは極性を反転するか或いは低くなる。
【００１８】この時に、任意の適用できる同期パルス56
または同期＊出力82は高くないとき、同期デジタル論理
回路54は第２の駆動装置32によって第２のスイッチング
装置26をオンにする。スイッチング装置26がオンになる
とき、フライバック電流は、例えばショッツキダイオー
ドでは約0.4 ボルトの固定電圧降下を有する連通ダイオ
ード35を通過しないで、スイッチング装置26を含む低い
損失の通路を通る。主スイッチング装置14は第２のスイ
ッチング装置26がオンになる前に常にオフにされなけれ
ばならない。同期パルス56および同期＊出力82は主スイ
ッチング装置14がオンになる前に第２のスイッチング装
置26をオフにするために使用される。同期パルス56は次
のスイッチング期間の開始直前に常時発生するので、同
期パルス56が高くなるとき、第２のスイッチング装置26
をオフにするために使用される。大抵のＰＷＭ制御装置
22のＩＣチップによって、同期パルス56の幅は調節可能
である。第２のスイッチング装置26をオフにするのに必
要な時間と等しく同期パルス56の幅を設定することによ
り、第２のスイッチング装置26は主スイッチング装置14
がオンになる直前にオフにされる。故に、第２のスイッ
チング装置26がオンの状態であり、主スイッチング装置
14および第２のスイッチング装置26が同時にオンになら
ない時間を最大にすることによって、パワーコンバータ
10の効率は最大になる。
【００１９】図２の（ｃ）を参照にすると、Ａ駆動信号
58の出力論理回路レベル、感知巻線41の出力、および２
入力アンドゲート79からの同期＊出力82がどのようにデ
ジタル論理回路54の出力62における論理レベルに関連す
るかを示すデジタル論理回路54の上述の実施例に対する
真値表が示されている。真値表に与えられた論理を構成
する多くの等価の論理回路が構成可能である。例えばＲ
Ｓフリップフロップは２つの交差結合した２入力ノアゲ
ートによって構成されることができる。その場合、２つ
のゲートのそれぞれの１入力は他方のゲートの出力に結
合され、残りの２つの入力は２つのゲートのそれぞれに
結合されるＲおよびＳ入力である。別の実施例は入力の
それぞれに対するインバータを備えたアンドゲートに等
価であるノアゲートである。
【００２０】図３の（ａ）および（ｂ）を参照にする
と、同期デジタル論理回路54の２つの異なる実施例の概
略図が示されている。図３の（ａ）はＰＷＭ制御装置22
を使用するときに同期デジタル論理回路54中で使用され
ることができる３入力ノアゲート75を示す。この実施例
はＢ駆動信号60を与えていないが、Ａ駆動信号58および
同期パルス56を有する。Ａ駆動信号58、同期パルス56お
よび感知巻線出力41の出力は任意のシーケンスにおいて
ノアゲート75に接続される。図３の（ｂ）はデジタル論
理回路54の別の形状を示す。入力にそれぞれ接続された
論理インバータ72a,72b,72c を備えた３入力アンドゲー
ト66は、制御装置22を使用するときにＡ駆動信号58およ
び同期パルス56のみを使用する。Ａ駆動信号58、同期パ
ルス56および感知巻線出力43は任意のシーケンスでイン
バータ72a,72b,72c を通ってアンドゲート66に接続され
る。
【００２１】図３の（ｃ）を参照にすると、単一出力Ｐ
ＷＭ制御装置22を使用するときの第２のスイッチング装
置26の同期を制御する信号のタイミング図が示されてい
る。図３の（ｃ）では、時間は横座標に従い、論理レベ
ルは縦軸に従う。高いレベルは論理レベル１を示し、低
いレベルは論理レベル０を示す。図３の（ｃ）の第１ま
たは最上の波形はＰＷＭ制御装置22からのＡ駆動信号58
であり、第２の波形はＰＷＭ制御装置22内の発振器24か
らの同期パルス56であり、第３の波形Ｌはインダクタ38
における感知巻線41からの感度信号であり、第４の波形
は第２のスイッチング装置26に送られるデジタル論理回
路54の出力62であり、最後の２つの波形は２つのスイッ
チ14,26 のタイミング関係を示す。下から２番目の波形
は第２のスイッチング装置26のオンオフ時間を示し、最
後の波形は主スイッチング装置14のオンオフ時間を示
す。
【００２２】図３の（ｄ）を参照にすると、図３の
（ａ）および（ｂ）に示されたデジタル論理回路54の実
施例に対する真値表は、Ａ駆動信号58の出力論理レベル
と、感知巻線41の出力と、同期パルス56がデジタル論理
回路54の出力62においてどの様に論理レベルに関係する
かを示す。
【００２３】以上、同期スイッチングシステムを用いる
新しく改良されたパワーコンバータが説明された。高効
率パワーコンバータの同期スイッチングシステムは、フ
ライバックまたはカットオフ電流を効率的に処理し、ス
イッチング装置の導電重複を防ぐ。これは９６％の効率
で３０ワットのパワーコンバータを可能にし、ＳＳＰＡ
Ｓに対する９５％の効率の低圧（６乃至８Ｖ）電源を提
供する。上述の実施例は、本発明の原理の適用を示す特
定の実施例を単に例示しただけにすぎないことを理解す
べきである。明らかに、多くの他の装置は本発明の技術
的範囲から逸脱することなく当業者により容易に構成さ
れることができる。
【図面の簡単な説明】
【図１】本発明の原理による同期スイッチングシステム
を使用する高効率パワーコンバータの１実施例の略図。
【図２】図１の同期スイッチングシステムに使用される
ことができる同期論理回路の略図および論理回路の波形
のタイミング図および論理回路の真値図表。
【図３】図１の同期スイッチングシステムに用いること
ができる同期論理回路の２つの異なる実施例の略図およ
び種々の波形を示すこの同期論理回路のタイミング図お
よび論理回路の真値図表。
【符号の説明】
１０…高効率パワーコンバータ、１２…高圧バス、１
４，２６…スイッチング装置、１５，１６…入力、１８
…出力、２０…駆動装置、２２…パルス幅変調制御装
置、２４…発振器、３５…カットオフダイオード、３８
…インダクタ、４１…感知巻線、４５…キャパシタ、４
９…電圧フィードバック接続、５４…デジタル論理回
路、５８，６０…駆動信号。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】電源に結合されるように構成された第１の
    入力と、パルス幅変調制御信号を受信するように構成さ
    れた第２の入力と、予め定められた平均電圧レベルを出
    力する出力とを有する主スイッチング装置と、 主スイッチング装置の出力に結合され、感知巻線を有す
    るインダクタと、 インダクタの出力から接地へ接続されたキャパシタと、 インダクタからの最初のカットオフまたはフライバック
    電流を導電するために主スイッチング装置の出力から接
    地へ結合されたダイオードと、 パルス幅変調制御信号を供給してその導通を制御するた
    めに主スイッチング装置に結合した出力とデジタル論理
    回路網に結合する出力と１つの入力とを有するパルス幅
    変調制御装置と、 パルス幅変調制御装置がスイッチングシステムの出力レ
    ベルを感知するのに必要な電圧を供給するためのインダ
    クタの出力から制御装置の入力への電圧フィードバック
    接続と、 ２つの入力および接地に結合された１つの出力を有し、
    前記ダイオードと並列に接続された第２のスイッチング
    装置と、 インダクタの感知巻線と、パルス幅変調制御装置と、第
    ２のスイッチング装置の入力とに結合され、第２のスイ
    ッチング装置の導電を制御するデジタル論理回路とを具
    備し、 第２のスイッチング装置は、インダクタからのカットオ
    フまたはフライバック電流に対する低損失通路を備え、
    スイッチングシステムが第２のスイッチング装置のオン
    タイムを最大にすることができるように主スイッチング
    装置が導電している時間と重ならずに主スイッチング装
    置が導電しないほぼ全時間中に電流を導電することを特
    徴とする同期スイッチングシステムを備えた高効率パワ
    ーコンバータ。
  2. 【請求項２】主スイッチング装置と、インダクタと、キ
    ャパシタと、カットオフダイオードと、パルス幅変調制
    御装置と、電圧フィードバック接続とを含む同期スイッ
    チングシステムを備えた高効率パワーコンバータにおい
    て、 インダクタの感知巻線と、カットオフ ダイオードと並列に接続され、デジタル論理
    回路網からの出力信号を受信するために１つの入力を含
    む２つの入力と接地に接続された出力とを有する第２の
    スイッチング装置と、 インダクタの感知巻線とパルス幅変調制御装置と第２の
    スイッチング装置の入力に結合され、インダクタからの
    カットオフまたはフライバック電流を導電する低損失通
    路を設けるように第２のスイッチング装置を制御し、第
    １および第２のスイッチング装置を同時に導通状態にす
    ることなく主スイッチング装置が導電されないほとんど
    の時間中導電するように第２のスイッチング装置を制御
    するデジタル論理回路とを具備している同期スイッチン
    グシステムを備えた高効率パワーコンバータ。
  3. 【請求項３】電源に結合される入力と、パルス幅変調制
    御信号を受信する入力と、予め定められた平均電圧レベ
    ルを出力する単一出力とを有する主スイッチング装置
    と、 主スイッチング装置の出力に結合され感知巻線を有する
    インダクタと、 インダクタの出力から接地へ結合されたキャパシタと、 インダクタからのカットオフまたはフライバック電流を
    導電するために主スイッチング装置の出力から接地に結
    合されたダイオードと、 同期信号出力をデジタル論理回路網に供給するのこぎり
    波発振器を含み、複数の出力および入力を有し、出力に
    １つはパルス幅変調制御信号を供給し導電を制御する主
    スイッチング装置に結合しているパルス幅変調制御装置
    と、 パルス幅変調制御装置がスイッチングシステムの出力レ
    ベルを感知するのに必要な電圧を生成するインダクタの
    出力から制御装置の入力への電圧フィードバック接続
    と、 ダイオードと並列に接続され、デジタル論理回路からの
    出力信号を受信する入力を含む２つの入力と接地に接続
    された出力を有する第２のスイッチング装置と、 インダクタの感知巻線とパルス幅変調制御装置と第２の
    スイッチング装置の入力に結合され、スイッチング装置
    の同期動作なしに最大導電時間に対する低損失通路を与
    えるために第２のスイッチング装置を制御するデジタル
    論理回路と、 １対の駆動回路とを具備し、駆動回路の１つは制御装置
    と主スイッチング装置の制御入力の間で直列に接続さ
    れ、他方の駆動回路はデジタル論理回路と第２のスイッ
    チング装置の制御入力の間で直列に結合され、 インダクタの出力と接地の間に結合された負荷を具備し
    ている同期スイッチングシステムを備えた高効率パワー
    コンバータ。
  4. 【請求項４】電源は人工衛星に配置されている高電圧バ
    スである請求項３記載の高効率パワーコンバータ。
  5. 【請求項５】主スイッチング装置とインダクタとキャパ
    シタとカットオフダイオードとパルス幅変調制御装置と
    電圧フィードバック接続とを含む同期スイッチングシス
    テムを備えた高効率パワーコンバータにおいて、カットオフ またはフライバック電流の効率的な処理に与
    えるためにダイオードと並列に接続された第２のスイッ
    チング装置と、 第２のスイッチング装置がオフになるとき消費する時間
    と等しくするために調節されたパルス幅を有する同期パ
    ルスを生成するパルス幅変調制御装置と、 デジタル論理回路網に結合されたインダクタの感知巻線
    と、 パルス幅変調制御装置の同期パルスを受信するために、
    インダクタの感知巻線および第２のスイッチング装置の
    入力に結合され、インダクタからのカットオフまたはフ
    ライバック電流に対する低損失通路を設け、第１および
    第２のスイッチング装置の同時に動作することなしに主
    スイッチング装置が導電しないほとんどの時間中導電し
    て第２のスイッチング装置を制御するデジタル論理回路
    とを具備している同期スイッチングシステムを備えた高
    効率パワーコンバータ。
JP3022767A 1990-01-23 1991-01-23 同期スイッチングシステムを備えた高効率パワーコンバータ Expired - Lifetime JPH0748942B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US468514 1983-02-22
US07/468,514 US5072171A (en) 1990-01-23 1990-01-23 High efficiency power converter employing a synchronized switching system

Publications (2)

Publication Number Publication Date
JPH04364359A JPH04364359A (ja) 1992-12-16
JPH0748942B2 true JPH0748942B2 (ja) 1995-05-24

Family

ID=23860106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3022767A Expired - Lifetime JPH0748942B2 (ja) 1990-01-23 1991-01-23 同期スイッチングシステムを備えた高効率パワーコンバータ

Country Status (5)

Country Link
US (1) US5072171A (ja)
EP (1) EP0439151B1 (ja)
JP (1) JPH0748942B2 (ja)
CA (1) CA2032942C (ja)
DE (1) DE69103918T2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2654876B1 (fr) * 1989-11-23 1993-11-12 Commissariat A Energie Atomique Dispositif de charge de moyens d'accumulation d'energie electrique, muni de moyens permettant de maitriser cette charge.
US5355077A (en) * 1992-04-27 1994-10-11 Dell U.S.A., L.P. High efficiency regulator with shoot-through current limiting
JPH0688194U (ja) * 1993-05-21 1994-12-22 東光株式会社 同期整流回路
US5537305A (en) * 1994-10-11 1996-07-16 Telephonics Corporation Synchronously tuned power converter method and apparatus
US5479089A (en) * 1994-12-21 1995-12-26 Hughes Aircraft Company Power converter apparatus having instantaneous commutation switching system
JPH09215319A (ja) * 1996-02-01 1997-08-15 Toyota Autom Loom Works Ltd Ｄｃ／ｄｃコンバータ
US5912552A (en) * 1997-02-12 1999-06-15 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho DC to DC converter with high efficiency for light loads
JPH10313572A (ja) * 1997-05-09 1998-11-24 Toyota Autom Loom Works Ltd スイッチングレギュレータ制御方式
JP3418672B2 (ja) * 1998-02-10 2003-06-23 シャープ株式会社 同期整流回路
FI104034B1 (fi) * 1998-03-30 1999-10-29 Teknoware Oy Menetelmä ja laite tehon syöttämiseksi valodiodeille
US5940287A (en) * 1998-07-14 1999-08-17 Lucent Technologies Inc. Controller for a synchronous rectifier and power converter employing the same
US6754086B2 (en) 1999-07-15 2004-06-22 Incep Technologies, Inc. Integrated magnetic buck converter with magnetically coupled synchronously rectified mosfet gate drive
TW519792B (en) * 2000-08-30 2003-02-01 Cirrus Logic Inc Circuits and methods for reducing interference from switched mode circuits
US6844704B2 (en) 2001-10-04 2005-01-18 Ise Corp. Voltage threshold device and energy storage cell failure detection system for power supply
US7689852B2 (en) * 2003-09-12 2010-03-30 Broadcom Corporation Method and system for providing power management for an integrated gigabit ethernet controller
JP4561746B2 (ja) * 2005-05-11 2010-10-13 株式会社村田製作所 Ｄｃ−ｄｃコンバータおよび電源装置
EP1748538A1 (en) * 2005-07-29 2007-01-31 STMicroelectronics S.r.l. Switching power supply with voltage limiting device and control method thereof
US7408414B2 (en) * 2006-03-21 2008-08-05 Leadis Technology, Inc. Distributed class G type amplifier switching method
US7498880B2 (en) * 2006-03-21 2009-03-03 Leadis Technology, Inc. Class L amplifier
US20070236295A1 (en) * 2006-03-21 2007-10-11 Leadis Technology, Inc. FM Power Amplifier With Antenna Power Control
US20070285176A1 (en) * 2006-03-21 2007-12-13 Leadis Technology, Inc. Phase-Slipping Phase-Locked Loop
US8081777B2 (en) 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation Volume-based adaptive biasing
US8081785B2 (en) * 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation High efficiency converter providing switching amplifier bias
US7522433B2 (en) * 2006-03-21 2009-04-21 Fairchild Semiconductor Corporation Efficient voltage rail generation
US8179372B1 (en) 2007-10-01 2012-05-15 Integrated Device Technology, Inc. Electronic display with array context-sensitive search (ACS) technology
US7733178B1 (en) 2007-10-24 2010-06-08 Fairchild Semiconductor Corporation High efficiency audio amplifier
US7750732B1 (en) 2007-12-04 2010-07-06 Fairchild Semiconductor Corporation Adaptive rail amplifier (ARA) technology
US8278897B2 (en) * 2009-12-17 2012-10-02 Semiconductor Components Industries, Llc Power supply converter and method
KR101843560B1 (ko) * 2010-09-30 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전원 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621372A (en) * 1970-07-31 1971-11-16 Nasa Load current sensor for a series pulse-width modulated power supply
SU860034A1 (ru) * 1980-01-03 1981-08-30 Томский Институт Автоматизированных Систем Управления И Радиоэлектроники Импульсный стабилизатор напр жени с защитой от перегрузки
EP0184963A3 (en) * 1984-12-13 1987-08-19 Unitrode Corporation Synchronous power rectifier and applications thereof
US4727308A (en) * 1986-08-28 1988-02-23 International Business Machines Corporation FET power converter with reduced switching loss

Also Published As

Publication number Publication date
EP0439151B1 (en) 1994-09-14
CA2032942A1 (en) 1991-07-24
US5072171A (en) 1991-12-10
EP0439151A1 (en) 1991-07-31
DE69103918T2 (de) 1995-01-05
JPH04364359A (ja) 1992-12-16
CA2032942C (en) 1996-01-09
DE69103918D1 (de) 1994-10-20

Similar Documents

Publication Publication Date Title
US5072171A (en) High efficiency power converter employing a synchronized switching system
US6373727B1 (en) Synchronous rectification in a flyback converter
USRE37510E1 (en) Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter
US6061255A (en) Drive circuit for synchronous rectifiers in isolated forward converter
US6831847B2 (en) Synchronous rectifier drive circuit and power supply including same
US5303138A (en) Low loss synchronous rectifier for application to clamped-mode power converters
US6570268B1 (en) Synchronous rectifier drive circuit and power supply including same
US5479089A (en) Power converter apparatus having instantaneous commutation switching system
KR100691929B1 (ko) 플로팅 게이트를 가진 동기 정류기에 대한 일반적인 자기 구동 동기 정류 방식
US6937483B2 (en) Device and method of commutation control for an isolated boost converter
US5541827A (en) Reducing switching losses in a phase-modulated switch-mode amplifier
US4947311A (en) Electrical power conversion circuit
US6577517B2 (en) Pulse with modulation control circuit for a high frequency series resonant AC/DC converter
JP2009539337A (ja) インバータ回路
US7663898B2 (en) Switching power supply with direct conversion off AC power source
US6744647B2 (en) Parallel connected converters apparatus and methods using switching cycle with energy holding state
JP2022135911A (ja) バイポーラパルス電圧ゲートドライバ
JPS61142964A (ja) 電力同期整流器
US6657872B2 (en) Voltage converter
JPH06141536A (ja) Ｄｃ／ｄｃコンバータを含む低損失電源供給装置
US6650558B1 (en) Asymmetrical drive circuit for full-wave bridge
JPH1118426A (ja) スイッチング電源回路
JP3379556B2 (ja) スイッチング素子を有する回路装置
JP4409076B2 (ja) 多出力同期整流式スイッチング電源装置
JP3141925B2 (ja) ブリッジ型インバ−タ装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 16