JP3328309B2 - 半導体基板加工方法 - Google Patents
半導体基板加工方法Info
- Publication number
- JP3328309B2 JP3328309B2 JP01840392A JP1840392A JP3328309B2 JP 3328309 B2 JP3328309 B2 JP 3328309B2 JP 01840392 A JP01840392 A JP 01840392A JP 1840392 A JP1840392 A JP 1840392A JP 3328309 B2 JP3328309 B2 JP 3328309B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- silicide layer
- semiconductor substrate
- metal silicide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/30—Diffusion for doping of conductive or resistive layers
- H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Element Separation (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスに関
し、詳しく言えば、少なくとも２枚の半導体ウェーハを
加工することにより半加工半導体基板を製造する方法に
関する。
し、詳しく言えば、少なくとも２枚の半導体ウェーハを
加工することにより半加工半導体基板を製造する方法に
関する。
【０００２】
【従来の技術】１個の基板もしくはチップ上に相補型半
導体デバイスを備えることが半導体販売業者にとって有
利である多くの状況が生じる。相補型半導体デバイスの
実例として、共通カソードダイオード群と同一の基板上
の複数個の共通アノードダイオード、または、立型ＰＮ
Ｐトランジスタと隣合う立型ＮＰＮトランジスタとが存
在する。上記ダイオードの場合には、２個のチップが１
個のチップに置換される。これに対して、上記トランジ
スタの場合には、低性能横型ＰＮＰトランジスタが立型
ＮＰＮトランジスタの横側に設けられた立型ＰＮＰトラ
ンジスタによって置換されうる。
導体デバイスを備えることが半導体販売業者にとって有
利である多くの状況が生じる。相補型半導体デバイスの
実例として、共通カソードダイオード群と同一の基板上
の複数個の共通アノードダイオード、または、立型ＰＮ
Ｐトランジスタと隣合う立型ＮＰＮトランジスタとが存
在する。上記ダイオードの場合には、２個のチップが１
個のチップに置換される。これに対して、上記トランジ
スタの場合には、低性能横型ＰＮＰトランジスタが立型
ＮＰＮトランジスタの横側に設けられた立型ＰＮＰトラ
ンジスタによって置換されうる。
【０００３】相補型半導体基板を供給することには、多
くの利点があるけれども、その製造方法には多くの困難
があり、また、特殊な用途の場合を除いて上述したよう
な半導体デバイスの広範に普及した製造方法および使用
を不可能として来た特殊な組立て技術が含まれる。
くの利点があるけれども、その製造方法には多くの困難
があり、また、特殊な用途の場合を除いて上述したよう
な半導体デバイスの広範に普及した製造方法および使用
を不可能として来た特殊な組立て技術が含まれる。
【０００４】理想相補型半導体基板が従来技術にかかる
図１に示されており、立型絶縁領域１４によって隔離さ
れた複数の領域１０、１２を含む。各絶縁隔離領域は、
軽ドープＮ型領域１６または軽ドープＰ型領域１８を含
む。これらの軽ドープ領域に加えて、理想相補型半導体
基板は、軽ドープ領域の下側に存在する重ドープ水平埋
込層２０、２２と埋込層との接触が達成される立型重ド
ープシンカ拡散部２４、２６とをも含む。
図１に示されており、立型絶縁領域１４によって隔離さ
れた複数の領域１０、１２を含む。各絶縁隔離領域は、
軽ドープＮ型領域１６または軽ドープＰ型領域１８を含
む。これらの軽ドープ領域に加えて、理想相補型半導体
基板は、軽ドープ領域の下側に存在する重ドープ水平埋
込層２０、２２と埋込層との接触が達成される立型重ド
ープシンカ拡散部２４、２６とをも含む。
【０００５】相補型半導体基板のほとんどの用途は、全
ての半導体デバイスが整合されることを必要とするの
で、矢印２８および３０によってそれぞれ表わされた厚
さＸおよびＹは、可能な限り等しくなければならない。
ての半導体デバイスが整合されることを必要とするの
で、矢印２８および３０によってそれぞれ表わされた厚
さＸおよびＹは、可能な限り等しくなければならない。
【０００６】図１に示された理想相補型半導体基板の組
立過程は、図２Ａ〜図２Ｃに示されており、酸化物層４
４（基板４６上に配置された）上の約２μｍ〜２０μｍ
厚のシリコン層４２を含むシリコンオンインシュレータ
（ＳＯＩ）ウェーハ４０から出発する。次いで、シリコ
ン層４２は、必要に応じてＮ＋またはＰ＋として重ドー
プされることにより、最終基板の埋込層４８および５０
を生じる。
立過程は、図２Ａ〜図２Ｃに示されており、酸化物層４
４（基板４６上に配置された）上の約２μｍ〜２０μｍ
厚のシリコン層４２を含むシリコンオンインシュレータ
（ＳＯＩ）ウェーハ４０から出発する。次いで、シリコ
ン層４２は、必要に応じてＮ＋またはＰ＋として重ドー
プされることにより、最終基板の埋込層４８および５０
を生じる。
【０００７】次いで、図２Ｂ中のエピタキシャル層５２
がシリコン層４２上に育成される。次いで、エピタキシ
ャル層５２は、それぞれ、選択性拡散によりＮ−型領域
５４およびＰ−型領域５６として軽ドープされる。Ｎ−
型領域およびＰ−型領域の拡散には、その拡散過程が軽
ドープ層内での不完全なドーピング勾配の間の差によっ
て進められるので、高温下で長時間が必要となる。長い
高温拡散時間の結果として、重ドープ埋込層４２も軽ド
ープ層５２内へ上昇拡散し、これによって、典型的に
は、軽ドープ層５２を薄くする。上記上昇拡散は、通
常、より厚いエピタキシャル層５２から出発することに
よって補償されうるけれども、Ｐ＋型埋込層５０は、一
般的に、埋込層の形成に使用されるドーパントの種類に
よってＮ＋型埋込層４８よりも速く上昇拡散する。
がシリコン層４２上に育成される。次いで、エピタキシ
ャル層５２は、それぞれ、選択性拡散によりＮ−型領域
５４およびＰ−型領域５６として軽ドープされる。Ｎ−
型領域およびＰ−型領域の拡散には、その拡散過程が軽
ドープ層内での不完全なドーピング勾配の間の差によっ
て進められるので、高温下で長時間が必要となる。長い
高温拡散時間の結果として、重ドープ埋込層４２も軽ド
ープ層５２内へ上昇拡散し、これによって、典型的に
は、軽ドープ層５２を薄くする。上記上昇拡散は、通
常、より厚いエピタキシャル層５２から出発することに
よって補償されうるけれども、Ｐ＋型埋込層５０は、一
般的に、埋込層の形成に使用されるドーパントの種類に
よってＮ＋型埋込層４８よりも速く上昇拡散する。
【０００８】図２ＣのＮ＋型シンカ拡散５８およびＰ＋
型シンカ拡散６０の完了後、構造は完全となる。しか
し、Ｐ＋埋込層の上昇拡散の方が速いので、矢印６２で
表わされた軽ドープ層厚Ｘは、矢印６４で表わされた軽
ドープ層厚Ｙよりもかなり厚い。このため、生じた半導
体デバイスは、図１に示された理想整合半導体デバイス
ではなく、逆に、中間デバイス性能を有する中間物構造
体となる。また、この固有の課題は、軽ドープＮ−型お
よびＰ−型拡散が重ドープ埋込層拡散の後で遂行される
ことを必要とする旧式製造技術の結果である。
型シンカ拡散６０の完了後、構造は完全となる。しか
し、Ｐ＋埋込層の上昇拡散の方が速いので、矢印６２で
表わされた軽ドープ層厚Ｘは、矢印６４で表わされた軽
ドープ層厚Ｙよりもかなり厚い。このため、生じた半導
体デバイスは、図１に示された理想整合半導体デバイス
ではなく、逆に、中間デバイス性能を有する中間物構造
体となる。また、この固有の課題は、軽ドープＮ−型お
よびＰ−型拡散が重ドープ埋込層拡散の後で遂行される
ことを必要とする旧式製造技術の結果である。
【０００９】上述された基板内でのドープ層厚の変動と
いう固有の課題を克服する一の方法は、ウェーハ接合技
術を利用することである。発明の名称「低温中性合金を
使用するウェーハ接合」の関連米国特許出願第２０２，
１２２号および発明の名称「逆エピタキシャル方法」関
連米国特許出願第２９５，０４５号（いずれも、言及に
より本明細書に編入される）中で詳述された特徴を有す
るシリコン基板を生じるために、２枚のシリコンウェー
ハを一体に接合してもよい。
いう固有の課題を克服する一の方法は、ウェーハ接合技
術を利用することである。発明の名称「低温中性合金を
使用するウェーハ接合」の関連米国特許出願第２０２，
１２２号および発明の名称「逆エピタキシャル方法」関
連米国特許出願第２９５，０４５号（いずれも、言及に
より本明細書に編入される）中で詳述された特徴を有す
るシリコン基板を生じるために、２枚のシリコンウェー
ハを一体に接合してもよい。
【００１０】上述した通り、この技術は、図２Ａ〜図２
Ｃに関連して詳述されたエピタキシャル層と抵抗率が似
た図３Ａ中の軽ドープシリコンウェーハ７０から出発す
る。次いで、Ｎ−型拡散部７２およびＰ−型拡散部７４
が、それぞれ、適切な深さまで軽ドープシリコンウェー
ハ７０上に形成される。次いで、図３Ｂ中のＮ＋型シン
カ拡散部７６およびＰ＋型シンカ拡散部７８がＮ−型お
よびＰ−型拡散部７２および７４内に形成される。
Ｃに関連して詳述されたエピタキシャル層と抵抗率が似
た図３Ａ中の軽ドープシリコンウェーハ７０から出発す
る。次いで、Ｎ−型拡散部７２およびＰ−型拡散部７４
が、それぞれ、適切な深さまで軽ドープシリコンウェー
ハ７０上に形成される。次いで、図３Ｂ中のＮ＋型シン
カ拡散部７６およびＰ＋型シンカ拡散部７８がＮ−型お
よびＰ−型拡散部７２および７４内に形成される。
【００１１】高温拡散部７２，７４，７６，７８が行わ
れた後、次いで、図３Ｃ中のＮ＋型埋込層８０およびＰ
＋型埋込層８２が最後に形成される。この方法を使用す
ることにより、Ｎ＋型拡散部８０およびＰ＋型拡散部８
２は、いずれも浅く、かつ、等しい深さとすることがで
き、Ｎ−型領域７２およびＰ−型領域７４が相補型基板
の必要に応じて等しい深さであることが確保される。
れた後、次いで、図３Ｃ中のＮ＋型埋込層８０およびＰ
＋型埋込層８２が最後に形成される。この方法を使用す
ることにより、Ｎ＋型拡散部８０およびＰ＋型拡散部８
２は、いずれも浅く、かつ、等しい深さとすることがで
き、Ｎ−型領域７２およびＰ−型領域７４が相補型基板
の必要に応じて等しい深さであることが確保される。
【００１２】埋込層拡散を行った後、図３Ｄ中の軽ドー
プシリコンウェーハ７０は、表面８４に沿って、酸化層
９０を有する基板８８から成るハンドリング用ウェーハ
８６に接合される。次いで、図３Ｅ中の絶縁分離領域９
２，９４，９６が形成される。この技術を使用すること
により、Ｎ−型領域７２およびＰ−型領域７４の最終厚
さを同一とすることができる。
プシリコンウェーハ７０は、表面８４に沿って、酸化層
９０を有する基板８８から成るハンドリング用ウェーハ
８６に接合される。次いで、図３Ｅ中の絶縁分離領域９
２，９４，９６が形成される。この技術を使用すること
により、Ｎ−型領域７２およびＰ−型領域７４の最終厚
さを同一とすることができる。
【００１３】
【発明が解決しようとする課題】この技術の一の欠点
は、図３Ａ中の軽ドープシリコンウェーハ７０が図３Ａ
に示された第１ドーピング・拡散工程７２，７４終了直
後にカスタム化されることである。したがって、従来技
術は、より洗練された半導体加工技術を使用することに
より「汎用」すなわち半加工された半導体基板を供給す
るため、半加工基板が従来の半導体平面加工技術を使用
することにより、その後に追加加工され仕上げられるの
を許容し、これにより、基板が等厚の整合半導体素子ま
たは半導体デバイスの資源となるのを確保しつつ、１枚
以上の半導体ウェーハを加工する方法を欠いていること
である。
は、図３Ａ中の軽ドープシリコンウェーハ７０が図３Ａ
に示された第１ドーピング・拡散工程７２，７４終了直
後にカスタム化されることである。したがって、従来技
術は、より洗練された半導体加工技術を使用することに
より「汎用」すなわち半加工された半導体基板を供給す
るため、半加工基板が従来の半導体平面加工技術を使用
することにより、その後に追加加工され仕上げられるの
を許容し、これにより、基板が等厚の整合半導体素子ま
たは半導体デバイスの資源となるのを確保しつつ、１枚
以上の半導体ウェーハを加工する方法を欠いていること
である。
【００１４】
【課題を解決するための手段】本発明は、複数個の整合
半導体素子が形成されうる相補型半導体構造を従来の平
面半導体加工技術を使用して達成することにより、その
後に追加加工されうる半加工半導体基板を製造するため
に、少なくとも２枚の半導体ウェーハを加工する方法で
あることを特徴とする。
半導体素子が形成されうる相補型半導体構造を従来の平
面半導体加工技術を使用して達成することにより、その
後に追加加工されうる半加工半導体基板を製造するため
に、少なくとも２枚の半導体ウェーハを加工する方法で
あることを特徴とする。
【００１５】この方法は、第１半導体ウェーハの少なく
とも一方の全体的に平らな表面の少なくとも一部に金属
ケイ化物層を形成する工程を含む。その後、金属ケイ化
物層は、第２半導体ウェーハに接合され、１個以上の立
型半導体素子を形成するために追加加工されうる半加工
接合半導体基板を形成する。上記接合半導体基板の内部
に配置された金属ケイ化物層は、従来の半導体平面組立
技術により浅く均一な厚さを有する、第１半導体ウェー
ハ内の埋込層を形成することを可能とする。
とも一方の全体的に平らな表面の少なくとも一部に金属
ケイ化物層を形成する工程を含む。その後、金属ケイ化
物層は、第２半導体ウェーハに接合され、１個以上の立
型半導体素子を形成するために追加加工されうる半加工
接合半導体基板を形成する。上記接合半導体基板の内部
に配置された金属ケイ化物層は、従来の半導体平面組立
技術により浅く均一な厚さを有する、第１半導体ウェー
ハ内の埋込層を形成することを可能とする。
【００１６】上記接合半導体基板の追加加工は、少なく
とも、第１半導体ウェーハに不純物を導入する工程と、
接合半導体基板内の埋込金属ケイ化物層内に第１半導体
ウェーハを立方向に貫通して不純物を拡散する工程とを
含む。次いで、不純物は、埋込金属ケイ化物層の少なく
とも一部内に横方向に拡散され、その後、金属ケイ化物
層から埋込金属ケイ化物層の、不純物が水平方向に拡散
された部分と隣合う、第１半導体ウェーハの領域内に立
方向に上昇拡散される。
とも、第１半導体ウェーハに不純物を導入する工程と、
接合半導体基板内の埋込金属ケイ化物層内に第１半導体
ウェーハを立方向に貫通して不純物を拡散する工程とを
含む。次いで、不純物は、埋込金属ケイ化物層の少なく
とも一部内に横方向に拡散され、その後、金属ケイ化物
層から埋込金属ケイ化物層の、不純物が水平方向に拡散
された部分と隣合う、第１半導体ウェーハの領域内に立
方向に上昇拡散される。
【００１７】追加加工には、複数個の電気的に絶縁され
た半導体素子領域を形成するため、第１半導体ウェーハ
および埋込金属ケイ化物層を貫通する電気絶縁領域を形
成することも含まれてもよい。他の不純物も、上記半導
体素子領域を形成するため、第１半導体ウェーハ上に配
置された半導体素子領域内に拡散しうる。
た半導体素子領域を形成するため、第１半導体ウェーハ
および埋込金属ケイ化物層を貫通する電気絶縁領域を形
成することも含まれてもよい。他の不純物も、上記半導
体素子領域を形成するため、第１半導体ウェーハ上に配
置された半導体素子領域内に拡散しうる。
【００１８】
【実施例】本発明の方法は、従来の平面加工技術を使用
することにより立型整合半導体素子のための相補型半導
体基板の追加加工を容易とするために、埋込ケイ化物層
を含む半加工「汎用」相補型半導体基板を供給する。
することにより立型整合半導体素子のための相補型半導
体基板の追加加工を容易とするために、埋込ケイ化物層
を含む半加工「汎用」相補型半導体基板を供給する。
【００１９】本発明の方法は、図４Ａに示された、軽ド
ープウェーハ部１００、基板把持部１０２、および酸化
層１０６と隣合う埋込ケイ化物層１０４を含む相補型接
合半導体基板を製造する。一実施例によれば、埋込ケイ
化物層１０４は、化学気相成長法によって軽ドープ半導
体ウェーハ１００の一方の平面上に形成された、典型的
には厚さ０．３μｍのケイ化タングステンである。例え
ば、モリブデン、タンタルおよびチタンのケイ化物のよ
うな他のケイ化物も使用してもよい。本実施例によれ
ば、半導体基板把持部１０２は、酸化層１０６を含み、
介在層なしにケイ化物層１０４と酸化層１０６との間の
領域１０８全範囲に接合部が形成される。他の実施例に
よれば、接合過程を強化または改善するため、二酸化ケ
イ素または窒化ケイ素のような薄いシリコン層１１０を
ケイ化物層１０４と酸化層１０６との間に設けてもよ
い。
ープウェーハ部１００、基板把持部１０２、および酸化
層１０６と隣合う埋込ケイ化物層１０４を含む相補型接
合半導体基板を製造する。一実施例によれば、埋込ケイ
化物層１０４は、化学気相成長法によって軽ドープ半導
体ウェーハ１００の一方の平面上に形成された、典型的
には厚さ０．３μｍのケイ化タングステンである。例え
ば、モリブデン、タンタルおよびチタンのケイ化物のよ
うな他のケイ化物も使用してもよい。本実施例によれ
ば、半導体基板把持部１０２は、酸化層１０６を含み、
介在層なしにケイ化物層１０４と酸化層１０６との間の
領域１０８全範囲に接合部が形成される。他の実施例に
よれば、接合過程を強化または改善するため、二酸化ケ
イ素または窒化ケイ素のような薄いシリコン層１１０を
ケイ化物層１０４と酸化層１０６との間に設けてもよ
い。
【００２０】更に他の諸実施例によれば、ケイ化物層１
０４を、領域１１４内に生じた接合部によって半導体基
板把持部１０２上に形成された酸化層１０６上に直接形
成してもよい。同様に、領域１１４全体内に生じた接合
部によってケイ化物層１０４上に直接形成されるととも
にケイ化物層１０４が軽ドープ半導体層１００上に形成
される更に他の実施例が考えられる。したがって、図４
Ａの相補型接合半導体基板は、ウェーハ接合半導体基板
は、ウェーハ接合およびケイ化物層形成のようなそれ程
旧式でない、より複雑な組立技術を使用することによ
り、真の「汎用」半加工半導体基板となる。次いで、半
導体基板は、各製造者ニーズによって追加加工されう
る。
０４を、領域１１４内に生じた接合部によって半導体基
板把持部１０２上に形成された酸化層１０６上に直接形
成してもよい。同様に、領域１１４全体内に生じた接合
部によってケイ化物層１０４上に直接形成されるととも
にケイ化物層１０４が軽ドープ半導体層１００上に形成
される更に他の実施例が考えられる。したがって、図４
Ａの相補型接合半導体基板は、ウェーハ接合半導体基板
は、ウェーハ接合およびケイ化物層形成のようなそれ程
旧式でない、より複雑な組立技術を使用することによ
り、真の「汎用」半加工半導体基板となる。次いで、半
導体基板は、各製造者ニーズによって追加加工されう
る。
【００２１】好適な実施例によれば、このような追加加
工には、従来のウェーハ薄板化技術を使用することによ
り、所望の厚さまで図４Ｂの軽ドープ半導体ウェーハ１
００を薄板化する工程が含まれる。次いで、半加工薄板
化半導体ウェーハは、旧式平面半導体組立技術を使用す
ることにより半導体組立過程を完成する「一般の（conv
entional）」半導体製造者に販売されうる。他の実施例
によれば、エピタキシャルシリコン層は、薄板化後の半
導体ウェーハ上に育成されうる。半導体ウェーハ１００
の薄板化後、絶縁分離領域１１６，１１８，１２０が形
成される。これらの絶縁分離領域１１６，１１８，１２
０は、薄い単結晶半導体ウェーハ１００およびケイ化物
層１０４を貫通する。絶縁分離領域１１６，１１８，１
２０は、半導体ウェーハ１００を軽ドープシリコンアイ
ランドもしくは領域１２２，１２４に分離し、各半導体
シリコンアイランドは、その最下部に沿って水平方向に
育成されたケイ化物層１０４を含む。
工には、従来のウェーハ薄板化技術を使用することによ
り、所望の厚さまで図４Ｂの軽ドープ半導体ウェーハ１
００を薄板化する工程が含まれる。次いで、半加工薄板
化半導体ウェーハは、旧式平面半導体組立技術を使用す
ることにより半導体組立過程を完成する「一般の（conv
entional）」半導体製造者に販売されうる。他の実施例
によれば、エピタキシャルシリコン層は、薄板化後の半
導体ウェーハ上に育成されうる。半導体ウェーハ１００
の薄板化後、絶縁分離領域１１６，１１８，１２０が形
成される。これらの絶縁分離領域１１６，１１８，１２
０は、薄い単結晶半導体ウェーハ１００およびケイ化物
層１０４を貫通する。絶縁分離領域１１６，１１８，１
２０は、半導体ウェーハ１００を軽ドープシリコンアイ
ランドもしくは領域１２２，１２４に分離し、各半導体
シリコンアイランドは、その最下部に沿って水平方向に
育成されたケイ化物層１０４を含む。
【００２２】上記絶縁分離領域１１６，１１８，１２０
が形成された後、図４ＣのＮ−型領域１２６またはＰ−
型領域１２８が形成される。これは、半導体基板のいず
れの部分とも干渉することなく、従来の高温下長時間拡
散を使用することにより完成される。ケイ化物層１０４
は、不活性なので、ケイ化物層１０４の上方に位置する
ドープ単結晶領域１２６，１２８をドープしない、また
は、いずれの方法によってもこれらの領域と反応しな
い。また、ケイ化物層１０４は、常に、低い電気抵抗を
維持する。本実施例によれば、絶縁分離領域１１６，１
１８，１２０は、Ｎ−型およびＰ−型拡散領域１２６，
１２８が横方向に拡散領域を含みＮ−型およびＰ−型拡
散領域１２６，１２８と絶縁分離領域１１６，１１８，
１２０との最良の位置合わせを達成する前に、形成され
るけれども、絶縁分離領域１１６，１１８，１２０は、
Ｎ−型およびＰ−型拡散１２６，１２８後または半導体
基板加工中の後工程において形成されてもよい。
が形成された後、図４ＣのＮ−型領域１２６またはＰ−
型領域１２８が形成される。これは、半導体基板のいず
れの部分とも干渉することなく、従来の高温下長時間拡
散を使用することにより完成される。ケイ化物層１０４
は、不活性なので、ケイ化物層１０４の上方に位置する
ドープ単結晶領域１２６，１２８をドープしない、また
は、いずれの方法によってもこれらの領域と反応しな
い。また、ケイ化物層１０４は、常に、低い電気抵抗を
維持する。本実施例によれば、絶縁分離領域１１６，１
１８，１２０は、Ｎ−型およびＰ−型拡散領域１２６，
１２８が横方向に拡散領域を含みＮ−型およびＰ−型拡
散領域１２６，１２８と絶縁分離領域１１６，１１８，
１２０との最良の位置合わせを達成する前に、形成され
るけれども、絶縁分離領域１１６，１１８，１２０は、
Ｎ−型およびＰ−型拡散１２６，１２８後または半導体
基板加工中の後工程において形成されてもよい。
【００２３】本発明の一の特徴は、形成されつつある、
半導体素子の全ての埋込層が最後に形成されることであ
る。埋込層拡散工程は、本明細書に記載されているよう
に、ドーパントを水平方向すなわち横方向に運搬するた
めにケイ化物層の高い拡散距離率を利用する。
半導体素子の全ての埋込層が最後に形成されることであ
る。埋込層拡散工程は、本明細書に記載されているよう
に、ドーパントを水平方向すなわち横方向に運搬するた
めにケイ化物層の高い拡散距離率を利用する。
【００２４】このようにして、半導体製造過程の最終工
程は、図４Ｄの重ドープＮ＋型もしくはＰ＋型シンカ拡
散部１３０，１３２により埋込層を形成することであ
る。拡散過程中、上記シンカ拡散は、ケイ化物層１０４
に達し、絶縁分離領域１１６，１１８から離れる矢印１
３４の方向にケイ化物層１０４に沿って水平方向に迅速
に進行する。ケイ化物層１０４は、ドーパントによって
飽和される。一般的に、リンおよびホウ素のようなドー
パントは、単結晶シリコン層を通して拡散するよりもケ
イ化物層を通してかなり速く拡散する。例えば、Ｎ−型
拡散源としてＰＯＣ１３を使用することにより、これま
で、２００：１より大きいケイ化物および単結晶シリコ
ン間拡散距離率が１０００℃で達成されている。また、
Ｐ−型拡散源としてホウ素について同じような結果が達
成されている。
程は、図４Ｄの重ドープＮ＋型もしくはＰ＋型シンカ拡
散部１３０，１３２により埋込層を形成することであ
る。拡散過程中、上記シンカ拡散は、ケイ化物層１０４
に達し、絶縁分離領域１１６，１１８から離れる矢印１
３４の方向にケイ化物層１０４に沿って水平方向に迅速
に進行する。ケイ化物層１０４は、ドーパントによって
飽和される。一般的に、リンおよびホウ素のようなドー
パントは、単結晶シリコン層を通して拡散するよりもケ
イ化物層を通してかなり速く拡散する。例えば、Ｎ−型
拡散源としてＰＯＣ１３を使用することにより、これま
で、２００：１より大きいケイ化物および単結晶シリコ
ン間拡散距離率が１０００℃で達成されている。また、
Ｐ−型拡散源としてホウ素について同じような結果が達
成されている。
【００２５】ケイ化物層１０４を飽和した後、次いで、
ドーパントは、領域１２６，１２８内へ上昇拡散し、埋
込層領域１３４，１３６を形成し始める。このように、
埋込層１３４，１３６は、最後に形成されるので、上昇
拡散を制御することができ、埋込層１３４，１３６は、
浅いままでありうる。ケイ化物層１０４が、上昇拡散領
域１３４，１３６をシンカ拡散部１３０，１３２に短絡
させるので、埋込層１３４，１３６の上昇拡散部の抵抗
率は、重要でない。上昇拡散埋込層１３４，１３６がケ
イ化物層１０４と単結晶シリコン１２６，１２８との間
の低接触抵抗を与えることが重要なだけである。また、
上昇拡散埋込領域１３４，１３６は、欠乏領域を含むた
めに、上昇拡散埋込層１３４，１３６内へ下方に延びう
る単結晶シリコン領域１２６，１２８から十分なドーピ
ングを与えさえすればよい。
ドーパントは、領域１２６，１２８内へ上昇拡散し、埋
込層領域１３４，１３６を形成し始める。このように、
埋込層１３４，１３６は、最後に形成されるので、上昇
拡散を制御することができ、埋込層１３４，１３６は、
浅いままでありうる。ケイ化物層１０４が、上昇拡散領
域１３４，１３６をシンカ拡散部１３０，１３２に短絡
させるので、埋込層１３４，１３６の上昇拡散部の抵抗
率は、重要でない。上昇拡散埋込層１３４，１３６がケ
イ化物層１０４と単結晶シリコン１２６，１２８との間
の低接触抵抗を与えることが重要なだけである。また、
上昇拡散埋込領域１３４，１３６は、欠乏領域を含むた
めに、上昇拡散埋込層１３４，１３６内へ下方に延びう
る単結晶シリコン領域１２６，１２８から十分なドーピ
ングを与えさえすればよい。
【００２６】典型的な場合、上昇拡散埋込層１３４，１
３６は、その形状が全体に亘って均一であり、ドープ領
域１２６，１２８に対して全体的に浅い。上昇拡散埋込
層１３４，１３６は、シンカ拡散部１３０，１３２の近
くで他の部分より厚くなっているとしても、Ｎ型および
Ｐ型埋込層１３４，１３６のいずれも同一の上昇拡散を
生じ、そのため、矢印ＸおよびＹ１３８，１４０によっ
て示されたＮ−型およびＰ−型層１３４，１３６の厚さ
が全体的に同一となるのは、留意すべき重要なことであ
る。埋込層１３４，１３６が従来の方法で加工された埋
込層よりも浅いことも、留意すべき重要なことである。
例えば、従来技術による埋込層は、全体が厚さ１０μｍ
である一方、本発明の上昇拡散された埋込層は、典型的
な場合、厚さ２μｍである。したがって、より薄いシリ
コン層１００を設けてもよい。このシリコン層１００に
より、絶縁分離部形成過程の生産量は、絶縁分離が達成
しなければならない深さの関数であるから、垂直絶縁分
離領域１１６，１１８，１２０の形成を容易にする。一
層均一な埋込上昇拡散領域を達成するためには、本発明
の更に他の実施例によるＮ＋型およびＰ＋型シンカ拡散
の最終シーケンスは、低温サイクルと高温サイクルとか
ら成る一連のものを含んでいてもよい。例えば、上記最
終シーケンスは、約１００分間の約１２００℃の高温サ
イクルから出発しうる。上記シンカ拡散がケイ化物層１
０４に達すると、温度は、単結晶ドーピングが最小であ
り全ての拡散がケイ化物層１０４で起きるように、約９
００℃まで降下してもよい。これにより、ケイ化物層１
０４を水平方向に飽和する。ケイ化物層飽和過程は、典
型的な場合、約３０分間を必要とする。ケイ化物層１０
４がドーパントにより飽和された後、次いで、温度は、
上昇せしめられドーパントを単結晶シリコン層１２６，
１２８に上昇拡散させてもよい。この高・低温サイクル
は、ドーパント源としてのケイ化物の欠乏を防ぐため
に、複数回繰返しうる。また、温度サイクル技術は、埋
込層拡散の深さを平坦化もする。本発明の方法が図５の
Ｐ＋型埋込層および埋込層接触領域１５０をＮ−型井戸
１５２内に拡散する（または、その逆）ためと同様に全
てのＮ−型井戸またはＰ−型井戸のような単極性である
半導体素子を形成するためにも使用されうることは、留
意すべき重要なことである。このような構造は、ＩＧＢ
ＴまたはＳＣＲ（シリコン制御整流素子）のような４層
半導体素子の形成において有用である。
３６は、その形状が全体に亘って均一であり、ドープ領
域１２６，１２８に対して全体的に浅い。上昇拡散埋込
層１３４，１３６は、シンカ拡散部１３０，１３２の近
くで他の部分より厚くなっているとしても、Ｎ型および
Ｐ型埋込層１３４，１３６のいずれも同一の上昇拡散を
生じ、そのため、矢印ＸおよびＹ１３８，１４０によっ
て示されたＮ−型およびＰ−型層１３４，１３６の厚さ
が全体的に同一となるのは、留意すべき重要なことであ
る。埋込層１３４，１３６が従来の方法で加工された埋
込層よりも浅いことも、留意すべき重要なことである。
例えば、従来技術による埋込層は、全体が厚さ１０μｍ
である一方、本発明の上昇拡散された埋込層は、典型的
な場合、厚さ２μｍである。したがって、より薄いシリ
コン層１００を設けてもよい。このシリコン層１００に
より、絶縁分離部形成過程の生産量は、絶縁分離が達成
しなければならない深さの関数であるから、垂直絶縁分
離領域１１６，１１８，１２０の形成を容易にする。一
層均一な埋込上昇拡散領域を達成するためには、本発明
の更に他の実施例によるＮ＋型およびＰ＋型シンカ拡散
の最終シーケンスは、低温サイクルと高温サイクルとか
ら成る一連のものを含んでいてもよい。例えば、上記最
終シーケンスは、約１００分間の約１２００℃の高温サ
イクルから出発しうる。上記シンカ拡散がケイ化物層１
０４に達すると、温度は、単結晶ドーピングが最小であ
り全ての拡散がケイ化物層１０４で起きるように、約９
００℃まで降下してもよい。これにより、ケイ化物層１
０４を水平方向に飽和する。ケイ化物層飽和過程は、典
型的な場合、約３０分間を必要とする。ケイ化物層１０
４がドーパントにより飽和された後、次いで、温度は、
上昇せしめられドーパントを単結晶シリコン層１２６，
１２８に上昇拡散させてもよい。この高・低温サイクル
は、ドーパント源としてのケイ化物の欠乏を防ぐため
に、複数回繰返しうる。また、温度サイクル技術は、埋
込層拡散の深さを平坦化もする。本発明の方法が図５の
Ｐ＋型埋込層および埋込層接触領域１５０をＮ−型井戸
１５２内に拡散する（または、その逆）ためと同様に全
てのＮ−型井戸またはＰ−型井戸のような単極性である
半導体素子を形成するためにも使用されうることは、留
意すべき重要なことである。このような構造は、ＩＧＢ
ＴまたはＳＣＲ（シリコン制御整流素子）のような４層
半導体素子の形成において有用である。
【００２７】本発明の更に他の実施例によれば、特定の
金属ケイ化物を接合する（この場合、図６に示された構
造は、まず、シリコン層１５６にポケットまたは凹部１
５４を形成することにより供給されうる）ことは望まし
くないし、また、可能でもない。次いで、ケイ化物１５
８が凹部１５４内に育成される。ケイ化物層１５８の上
面は、凹んでいてもよいし、または、シリコンウェーハ
１５６の表面１６０と面一であってもよい。ケイ化物層
１５８の上面とシリコンウェーハ１５６の平らな表面１
６０との間のいずれのギャップも多結晶シリコンのよう
な材料で充填されてもよい。ケイ化物層１５８とシリコ
ンウェーハ１５６の平らな表面との間のギャップが充填
されることにより、熱抵抗が小さくなる。次いで、シリ
コンウェーハ１５６は、酸化基板１６２に接合され、上
述された方法によって加工されてもよい。しかし、この
場合、シンカ拡散１６４は、ケイ化物層１５８を貫いて
外へ進行し、１６６で示されているように、ケイ化物層
１５８を包囲する。また、点線１７０で囲まれた第２シ
ンカ拡散領域１６８が形成されうる。
金属ケイ化物を接合する（この場合、図６に示された構
造は、まず、シリコン層１５６にポケットまたは凹部１
５４を形成することにより供給されうる）ことは望まし
くないし、また、可能でもない。次いで、ケイ化物１５
８が凹部１５４内に育成される。ケイ化物層１５８の上
面は、凹んでいてもよいし、または、シリコンウェーハ
１５６の表面１６０と面一であってもよい。ケイ化物層
１５８の上面とシリコンウェーハ１５６の平らな表面１
６０との間のいずれのギャップも多結晶シリコンのよう
な材料で充填されてもよい。ケイ化物層１５８とシリコ
ンウェーハ１５６の平らな表面との間のギャップが充填
されることにより、熱抵抗が小さくなる。次いで、シリ
コンウェーハ１５６は、酸化基板１６２に接合され、上
述された方法によって加工されてもよい。しかし、この
場合、シンカ拡散１６４は、ケイ化物層１５８を貫いて
外へ進行し、１６６で示されているように、ケイ化物層
１５８を包囲する。また、点線１７０で囲まれた第２シ
ンカ拡散領域１６８が形成されうる。
【００２８】当業者による変形および置換は、請求項に
よる以外限定されない本発明の範囲内にあると判断され
る。
よる以外限定されない本発明の範囲内にあると判断され
る。
【図１】従来技術として公知の理想相補型半導体基板の
垂直横断面図である。
垂直横断面図である。
【図２Ａ】従来技術の平面加工法による、理想相補型半
導体基板の組立に内在する諸問題を図解する半導体基板
の垂直横断面図である。
導体基板の組立に内在する諸問題を図解する半導体基板
の垂直横断面図である。
【図２Ｂ】従来技術の平面加工法による、理想相補型半
導体基板の組立に内在する諸問題を図解する半導体基板
の垂直横断面図である。
導体基板の組立に内在する諸問題を図解する半導体基板
の垂直横断面図である。
【図２Ｃ】従来技術の平面加工法による、理想相補型半
導体基板の組立に内在する諸問題を図解する半導体基板
の垂直横断面図である。
導体基板の組立に内在する諸問題を図解する半導体基板
の垂直横断面図である。
【図３Ａ】従来技術の方法によって遂行されうる、仕上
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
【図３Ｂ】従来技術の方法によって遂行されうる、仕上
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
【図３Ｃ】従来技術の方法によって遂行されうる、仕上
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
【図３Ｄ】従来技術の方法によって遂行されうる、仕上
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
【図３Ｅ】従来技術の方法によって遂行されうる、仕上
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
げられた相補型接合半導体基板の垂直横断面図であっ
て、空げき、または、ポケットに形成された埋込金属ケ
イ化物層を示す。
【図４Ａ】本発明の方法によって組立てられた相補型接
合半導体基板の垂直横断面図である。
合半導体基板の垂直横断面図である。
【図４Ｂ】本発明の方法によって組立てられた相補型接
合半導体基板の垂直横断面図である。
合半導体基板の垂直横断面図である。
【図４Ｃ】本発明の方法によって組立てられた相補型接
合半導体基板の垂直横断面図である。
合半導体基板の垂直横断面図である。
【図４Ｄ】本発明の方法によって組立てられた相補型接
合半導体基板の垂直横断面図である。
合半導体基板の垂直横断面図である。
【図５】本発明による相補型接合半導体基板の内部に形
成された他の実施例にかかる半導体素子の垂直横断面図
である。
成された他の実施例にかかる半導体素子の垂直横断面図
である。
【図６】本発明の相補型接合半導体基板の他の実施例の
垂直横断面図であって、空げき、または、ポケット内に
形成された埋込金属ケイ化物層を示す。
垂直横断面図であって、空げき、または、ポケット内に
形成された埋込金属ケイ化物層を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/732 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/33 - 21/331 H01L 21/70 - 21/74 H01L 21/76 - 21/765 H01L 21/78 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 - 27/06 101 H01L 27/08 - 27/08 101 H01L 27/082 H01L 29/68 - 29/737
Claims (10)
- 【請求項１】 追加加工されることにより１個以上の立
型半導体素子を画成するのに適した半導体基板を供給す
るために、少なくとも２枚の半導体ウェーハを加工する
方法であって、 第１半導体ウェーハの、全体的に平坦な少なくとも一方
の表面の少なくとも一部上に金属ケイ化物層を形成する
工程と、 接合半導体基板を形成するため、上記金属ケイ化物層お
よび上記第１半導体ウェーハを第２半導体ウェーハの酸
化表面に接合する工程と、 上記接合工程後、上記半導体基板を追加加工することに
より上記接合半導体基板の上記第１半導体ウェーハ部の
内部に複数個の立型半導体素子を画成する工程とを含
み、 上記接合半導体基板追加加工工程は、少なくとも、 上記第１半導体ウェーハの内部に不純物を導入する工程
と、 上記第１半導体ウェーハを立方向に貫通して、上記金属
ケイ化物層内に上記不純物を拡散させる工程と、 上記金属ケイ化物層の少なくとも一部内に上記不純物を
水平拡散させる工程と、 上記不純物が水平拡散された、金属ケイ化物層から成る
上記部分に隣合う、上記第１半導体ウェーハの領域内へ
上記金属ケイ化物層から上記不純物を立方向に上昇拡散
させる工程とから成る方法。 - 【請求項２】 上記第１半導体ウェーハは、単結晶シリ
コンウェーハ含む請求項１記載の方法。 - 【請求項３】 上記単結晶シリコンウェーハは、不純物
で軽ドープされた請求項２記載の方法。 - 【請求項４】 上記半導体基板追加加工工程は、上記接
合半導体基板の第１半導体ウェーハ部を所望の厚さに薄
板化する工程を含む請求項１記載の方法。 - 【請求項５】 上記金属ケイ化物層を第２半導体ウェー
ハの酸化表面に接合する工程は、上記金属ケイ化物層と
上記酸化表面との間に介在層を設ける工程を含む請求項
１記載の方法。 - 【請求項６】 上記介在層は、シリコンを含む請求項５
記載の方法。 - 【請求項７】 上記シリコンは、二酸化シリコンおよび
窒化シリコンの一方の化合物である請求項１記載の方
法。 - 【請求項８】 上記接合工程の後であって、追加加工工
程の前に、電気的に絶縁された複数個の半導体素子領域
を形成するため、上記第１半導体ウェーハおよび上記金
属ケイ化物層を貫通して複数個の電気絶縁領域を形成す
る工程を含む請求項１記載の方法。 - 【請求項９】 上記電気絶縁領域形成工程の後に、 上記複数個の半導体素子領域の少なくとも１個の内部に
不純物を導入する工程と、 上記少なくとも１個の半導体素子領域内に上記不純物を
拡散させる工程とを含む請求項８記載の方法。 - 【請求項１０】 上記金属ケイ化物層は、ケイ化タング
ステン、ケイ化モリブデン、ケイ化タンタルおよびケイ
化チタンのうちの１つを含む請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/638,833 | 1991-01-08 | ||
| US07/638,833 US5098861A (en) | 1991-01-08 | 1991-01-08 | Method of processing a semiconductor substrate including silicide bonding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175420A JPH05175420A (ja) | 1993-07-13 |
| JP3328309B2 true JP3328309B2 (ja) | 2002-09-24 |
Family
ID=24561640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01840392A Expired - Lifetime JP3328309B2 (ja) | 1991-01-08 | 1992-01-08 | 半導体基板加工方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5098861A (ja) |
| EP (1) | EP0494598B1 (ja) |
| JP (1) | JP3328309B2 (ja) |
| DE (1) | DE69225248T2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| US5849627A (en) * | 1990-02-07 | 1998-12-15 | Harris Corporation | Bonded wafer processing with oxidative bonding |
| EP0605634A1 (en) * | 1991-09-27 | 1994-07-13 | Harris Corporation | Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same |
| JP3191972B2 (ja) * | 1992-01-31 | 2001-07-23 | キヤノン株式会社 | 半導体基板の作製方法及び半導体基板 |
| US6909146B1 (en) | 1992-02-12 | 2005-06-21 | Intersil Corporation | Bonded wafer with metal silicidation |
| US5369304A (en) * | 1992-08-14 | 1994-11-29 | Motorola, Inc. | Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor |
| US5395789A (en) * | 1993-08-06 | 1995-03-07 | At&T Corp. | Integrated circuit with self-aligned isolation |
| US5413955A (en) * | 1993-12-21 | 1995-05-09 | Delco Electronics Corporation | Method of bonding silicon wafers at temperatures below 500 degrees centigrade for sensor applications |
| JP3542376B2 (ja) * | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
| US5643821A (en) * | 1994-11-09 | 1997-07-01 | Harris Corporation | Method for making ohmic contact to lightly doped islands from a silicide buried layer and applications |
| GB9612941D0 (en) * | 1996-06-20 | 1996-08-21 | British Tech Group | Method of manufacturing a semi-conductor device |
| US6931003B2 (en) * | 2000-02-09 | 2005-08-16 | Bookline Flolmstead Llc | Packet prioritization protocol for a large-scale, high speed computer network |
| JP2001313390A (ja) * | 2000-02-29 | 2001-11-09 | Agere Systems Inc | 半導体材料における選択的レーザ・アニール |
| DE10124038A1 (de) * | 2001-05-16 | 2002-11-21 | Atmel Germany Gmbh | Verfahren zur Herstellung vergrabener Bereiche |
| US7043106B2 (en) * | 2002-07-22 | 2006-05-09 | Applied Materials, Inc. | Optical ready wafers |
| US7110629B2 (en) | 2002-07-22 | 2006-09-19 | Applied Materials, Inc. | Optical ready substrates |
| US20050072979A1 (en) * | 2002-07-22 | 2005-04-07 | Applied Materials, Inc. | Optical-ready wafers |
| US7072534B2 (en) * | 2002-07-22 | 2006-07-04 | Applied Materials, Inc. | Optical ready substrates |
| US20050016446A1 (en) | 2003-07-23 | 2005-01-27 | Abbott John S. | CaF2 lenses with reduced birefringence |
| GB0317466D0 (en) | 2003-07-25 | 2003-08-27 | Univ Sheffield | Use |
| DE102004050740A1 (de) * | 2004-10-19 | 2006-04-20 | Atmel Germany Gmbh | Halbleitergegenstand und Verfahren zur Herstellung |
| JP4857590B2 (ja) * | 2005-04-19 | 2012-01-18 | サンケン電気株式会社 | 半導体素子 |
| WO2007027615A1 (en) * | 2005-09-01 | 2007-03-08 | Applied Materials, Inc. | Ridge technique for fabricating an optical detector and an optical waveguide |
| US7751663B2 (en) * | 2006-09-21 | 2010-07-06 | Uni-Pixel Displays, Inc. | Backside reflection optical display |
| TWI398974B (zh) * | 2009-01-07 | 2013-06-11 | Macronix Int Co Ltd | 具有單晶矽在矽化物上之積體電路元件及其製造方法 |
| US8089137B2 (en) | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
| US8093661B2 (en) | 2009-01-07 | 2012-01-10 | Macronix International Co., Ltd. | Integrated circuit device with single crystal silicon on silicide and manufacturing method |
| US8841777B2 (en) | 2010-01-12 | 2014-09-23 | International Business Machines Corporation | Bonded structure employing metal semiconductor alloy bonding |
| US9608119B2 (en) * | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
| US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
| US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
| US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
| US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
| US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
| US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
| US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
| CN103137546B (zh) * | 2011-11-28 | 2015-06-24 | 中国科学院上海微系统与信息技术研究所 | 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法 |
| US8716067B2 (en) * | 2012-02-20 | 2014-05-06 | Ixys Corporation | Power device manufacture on the recessed side of a thinned wafer |
| MX2015014872A (es) * | 2013-04-22 | 2016-08-12 | Hardoor Top Desing & Tech Ltd | Sistema y dispositivo para cierre lento. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3333324A (en) * | 1964-09-28 | 1967-08-01 | Rca Corp | Method of manufacturing semiconductor devices |
| JP2559700B2 (ja) * | 1986-03-18 | 1996-12-04 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH0638424B2 (ja) * | 1986-07-31 | 1994-05-18 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4839309A (en) * | 1988-03-30 | 1989-06-13 | American Telephone And Telegraph Company, At&T Technologies, Inc. | Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion |
-
1991
- 1991-01-08 US US07/638,833 patent/US5098861A/en not_active Expired - Lifetime
-
1992
- 1992-01-02 EP EP92100028A patent/EP0494598B1/en not_active Expired - Lifetime
- 1992-01-02 DE DE69225248T patent/DE69225248T2/de not_active Expired - Fee Related
- 1992-01-08 JP JP01840392A patent/JP3328309B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69225248T2 (de) | 1998-08-13 |
| US5098861A (en) | 1992-03-24 |
| EP0494598B1 (en) | 1998-04-29 |
| DE69225248D1 (de) | 1998-06-04 |
| EP0494598A1 (en) | 1992-07-15 |
| JPH05175420A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0494598B1 (en) | Method of processing a semiconductor substrate | |
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JP2002185019A (ja) | 半導体装置及びその製造方法 | |
| US5476809A (en) | Semiconductor device and method of manufacturing the same | |
| JPH03178133A (ja) | バイポーラ・トランジスタとその製作方法 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| US4199860A (en) | Method of integrating semiconductor components | |
| JP2528592B2 (ja) | バイポ―ラ・トランジスタの製造方法 | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS6324672A (ja) | 半導体装置の製造方法 | |
| JP3116609B2 (ja) | 半導体装置の製造方法 | |
| US4282538A (en) | Method of integrating semiconductor components | |
| JPH04152670A (ja) | 受光素子の製造方法 | |
| JP2523489B2 (ja) | 半導体装置 | |
| JP2971408B2 (ja) | 誘電体分離基板の製造方法 | |
| JP2002083877A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR0121178B1 (ko) | 트랜지스터 제조방법 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH08250510A (ja) | 半導体装置の製造方法 | |
| JPH0831468B2 (ja) | 半導体装置の製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JP2001230392A (ja) | Ｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |