JPH03135030A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ エミッタ領域に多結晶シリコン（Ｓｌ）を用いたバイポ
ーラトランジスタを含む半導体装置およびその製造方法
に関し。

多結晶シリコン領域を利用したエミッタ領域を有し、か
つ電流利得を大きくすることのできるバイポーラトラン
ジスタを含む半導体装置を折供することを目的とし、 第１導電型のシリコンで形成されたコレクタ領域と、嬉
１導電型の反対である第２導電型のシリコンで形成され
、該コレクタ領域に隣接して配置、されたベース領域と
、多量に弗素を添加された第ｌ導電型の多結晶シリコン
で形成された領域を含み、該ベース領域に隣接して配置
されたエミッタ領域とを有するように構成する。

［産業上の利用分野］ 本発明は半導体装置およびその製造方法に関し、特に、
エミッタ領域に多結晶シリコン（Ｓｉ）を用いたバイポ
ーラトランジスタを含む半導体装置およびその製造方法
に関する。

半導体装置において、多結晶シリコンを導電体ないし不
純物拡散源として利用する技術の開発が進んでいる。

多結晶シリコンは、基板のシリコンと同じ材料であるた
め、熱膨張係数等物性的なじみか非常に良く、シリコン
結晶に対するプロセスの多くかそのまま利用できる等の
利点を有する。

しかし、多結晶であるためシリコン結晶と異なる点もあ
る。

なお、本明細書で「多結晶シリコン」とは、いわゆるア
モルファスシリコン、マイクロクリスタルシリコン等を
含むものとする。

［従来の技術］ 集積回路装置の集積度の向上と共に、集積回路装置内の
トランジスタには小型化、高速化が要求されている。

小さなエミッタ領域とベース領域を作る１つの方法とし
て、多結晶シリコンの引出し領域を利用する方法がある
。

第４図に従来の技術による多結晶シリコンを利用したバ
イポーラトランジスタの構造を概略的に示す、ｐ型基板
にｎｐｎバイポーラトランジスタが形成される場合であ
る。

ｐ型基板５１の表面に高不純物濃度のｎ型埋込み領域５
２が形成され、その上に低不純′＃Ｊ濃度のｎ型エピタ
キシャル層５３が形成される。ｎ型エピタキシャル層５
３の表面には酸化シリコン膜５４か形成され、ベース領
域を形成すべき部分に開口が設けられる。

この開口をからｎ型エピタキシャル層５３中にイオン注
入を行い、ρ型ベース領域５６が作成される。このｐ型
ベース領域５６は小さな寸法のものとし、この上にｎ型
不純物を多量にドープした多結晶シリコン層５７が形成
され、単結晶ｐ型ベース領域５６と電気的にコンタクト
される。

このベース引出し領域となる多結晶シリコン層５７の上
に酸化膜６１が形成される。多結晶シリコン層５７と酸
化［６１にエミッタ領域に対応する開口を形成し、その
側壁を酸化膜で覆う４残った開口部がエミッタ領域とな
る領域である。

この開口部を覆ってｎ型不純物を多量にドープした多結
晶シリコン層６２を形成し、パターニングする。

基板を約１０００℃で１０数秒熱処理をすると、ｎ型多
結晶シリ３２層６２内の不純物がｐ型ベース領域５６の
表面部分へ少し拡散してｎ型頭域６３を形成する。この
単結晶ｎ型頭域６３と多結晶ｎ型領域６２とがバイポー
ラトランジスタのエミッタ領域を形成する。このように
して、小さなベース領域５６を有するバイポーラトラン
ジスタ構造が形成される。

［発明か解決しようとする課題］ 単結晶領域の上に多結晶＠域を形成すると、その多結晶
領域中および単結晶と多結晶との界面には多くの結晶粒
界が生じる。結晶粒界には未結合手（ダンクリングボン
ド）が存在する。これらの未結合手は電気的には再結合
中心として働く。

第４図に示すように、単結晶エミッタ領域６３と多結晶
エミッタ領域６２とを合わせてｎ型エミッタ領域として
用いると、ｐ型ベース領域５６がら注入されな正孔が単
結晶領域６３と多結晶領域の界面および多結晶領域６２
内で再結合する確率が高くなる。すなわち、エミッタ・
ベース間に再結合電流Ｉ　ｒｅｃが流れてしまう６ エミツタ注入効率αは再結合電流１　ｒｅｃに反比例す
る（αｃｘ：１／Ｉｒｅｃ）ので、再結合電流が高くな
るとエミッタ注入効率は低くなる。このため電流増福率
β（＝α／［１−αコ）の値が大きくならない。

たとえば、高速動作するバイポーラトランジスタを作成
するため、ベース領域を高濃度にすると、電流利得は高
くしにくくなる。さらに、エミッタ領域を上述のように
多結晶シリコンを用いて作成すると、電流利得として５
０〜１００の数値が望ましいのに、３０位しか得られな
いという状況が生じる。

本発明の目的は、多結晶シリコン領域を利用したエミッ
タ領域を有し、かつ電流利得を大きくすることのできる
バイポーラトランジスタを含む半導体装置を提供するこ
とである。

本発明の他の目的は、この半導体装置を製造する方法を
提供することである。

［課題を解決するための手段］ 本発明によれば、多結晶シリコン領域を利用したエミッ
タ領域を採用しつつ、再結合電流を低減させることによ
って、電流利得を大きくすることを可能にする。

第１図は本発明の原理説明図である。エミッタ領域１は
弗素を添加した多結晶シリコン領域１ａと単結晶のシリ
コン領域１ｂを有する。このエミッタ領域１に隣接して
単結晶のベース領域２が配置され、その間にエミッタ・
ベース間ｐｎ接合３を形成する。また、ベース領域２の
他の側にはコレクタ領域４が配置される。

なお、エミッタ領域はその全体が弗素を添加した多結晶
シリコン領域１ａで形成されてもよい。

このような半導体装置を製造するには、多結晶シリコン
のエミッタ領域１ａを作成する工程において、弗素を添
加し、その後添加した弗素が半導体外に逃散しないよう
にする。

［作用］ 多結晶シリコン領域内および多結晶シリコンとｍ結晶シ
リコンとの界面においては、多くの未結合手が存在する
が、弗素は結合手が１であり、未結合手が存在するとそ
れと結合する。すなわち、弗素は多結晶シリコンの未結
合手をターミネイトして未結合手の数を低減する。従っ
て、多結晶シリコン領域中あるいは多結晶シリコン領域
と単結晶シリコン領域との界面に存在する未結合手の数
は弗素の添加によって減少し、再結合電流が減少する。

このため、電流利得を向上することができる。

［実施例コ 以下、図面を参照して本発明の詳細な説明する。第２図
（Ａ）〜（Ｅ）は本発明の実施例による半導体装置およ
びその半導体装置の製造方法を示す、第２図（Ａ）〜（
Ｂ）は半導体装置を製造する幾つかの工程を示す半導体
チップの部分断面図であり、第２図（Ｅ）は半導体装置
の断面図でもある。

まず、通常のバイポーラトランジスタ集積回路装置の製
造の場合と同様に、ρ型シリコン基板の上にｎ型埋込み
領域を形成し、その上にｎ型エピタキシャル層を成長す
る。各トランジスタを形成すべき領域を分離し、ｎ型埋
込み領域に到達するコレクタ取出し領域を作成する。

第２図（Ａ）はこのように準備されたシリコン基板内の
トランジスタ領域にＰ型ベース領域をイオン注入によっ
て作成する工程を示す、エピタキシャル層であるｎ型シ
リコン領域１１の表面には酸化膜１２が形成され、ベー
ス領域を形成すべき部分にベース開口１３が形成されて
いる。この表面からシリコン領域１１内へＰ型不純物を
イオン注入する。このようにしてｐ型不純物が注入され
たｐ型ベース領域１４が形成される。

次に、第２図（Ｂ）に示すように、表面上にＰ型不純物
を多量にドープした厚さ約０．２〜０゜３μｍの多結晶
シリコン層１５を作成し、さらにその上に厚さ約０．３
μｍの酸化膜１６を形成する。エミッタ領域を作成すべ
き部分をバターニングして開口を形成した後、開口の側
部に酸化膜を形成して多結晶シリコン層１５の表面を覆
う、側Ｕ＃化物に囲まれたｐ型ベース領域１４の１部が
露出され、エミッタ領域を画定する。

ｐ型多結晶シリコン層１５はｐ型ベース領域１４とオー
ミックにコンタクトし、ベース引出し電極を構成する。

次に、第２図（Ｃ）に示すように、表面にｎ型不純物と
弗素を多量にドープした多結晶シリコン層２１を形成す
る。たとえば、ソースガスとしてＳｉＨ４を約５ｃｃ／
ｌｉｎ、弗素添加用ガスとして５８２Ｆ２を約５ＣＣ／
ｍｉｎ　、　ｎ型ドーパントとしてＡＳＨｓを約０　、
０５　ｃｃｚＱｉｎ　、キャリアガスとしてＮ２を約５
ｕ／ｌｉｎ混合したものを用いる。この混合ガスを用い
、基板を約７００℃に加熱し、ソースガスを熱分解して
堆積を生じさせるＣＶＤにより多結晶シリコン層を約２
００ｎｎ堆積する。

この条件の場合、堆積した多結晶シリコン層内には、ｎ
型不純物のＡｓと共に、弗素が約１０２０ＣＩ−３程度
取り込まれる。未結合手はこれ程数多くは存在しないと
考えられるか、添加した弗素が全て未結合手のターミネ
イトに有効なわけではないので、少なくとも１０１９Ｃ
１−３以上の弗素を添加することが望ましく、好ましく
は約ｉ　ｏ　２０ｃｎ＋−３程度の弗素を添加する。

第２図（Ｄ）に示すように、Ｎ２雰囲気中で基板を約１
０００℃で約３０秒間加熱し、熱処理を行って、多結晶
シリコン中のｎ型不純物である＾Ｓを基板側に少しだけ
拡散して単結晶エミッタ領域２２を形成する。たとえば
、単結晶エミッタ領域２２は約５００Å以下の深さと、
約０．５μｍ程度の幅を有する。なお、単結晶ベース領
域１４は、たとえば２０００人位の深さを有する。

次に、第２図（Ｅ）に示すように、酸化膜１６に開口を
設け、多結晶エミッタ領域２１ａ、多結晶ベース引出し
領域１５、ｎ型コレクタ取出し領域２８の上に、たとえ
ば厚さ約０．５〜０，７μｍのアルミニウムのエミッタ
電Ｆｉｘ　２３　、ベース電極２４、コレクタ電極２５
をそれぞれ形成する。

このようにして、ベースとエミッタに多結晶シリコン領
域からなる電極取出し領域を備えたバイポーラトランジ
スタが形成される。

なお、弗素を添加した多結晶シリコン層を形成する際、
弗素添加用ガスとしてＳｉＨ２Ｆ２を用いたが、たとえ
ばＦ２のような他の弗素を含むカスを用いてもよい、ま
た、弗素を添加したｎ型多結晶シリコン層を形成した後
の熱処理は、多結晶層内の弗素を所定量以上歿すように
その温度および時間を選択する。未結合の弗素原子が多
結晶シリコン層中に残留してもよい。

ベース領域１４からエミッタ領域２２．２１ａへ注入す
る正孔の拡散長はミクロンオーダあるので、単結晶エミ
ッタ領域２２のみでなく、多結晶エミッタ領域２１ａの
性質も反映して再結合が生じる。多量に添加した弗素に
よって多結晶シリコンエピタキシャル層２１ａ内の未結
合手がターミネイトされているので、再結合確率は減少
し、高いエミッタ注入効率を得ることが可能となる。た
とえば、従来α＝０．９７程度であったのか、弗素を添
加することによってα＝Ｏ１９９程度に改良することが
できる。

第３図は本発明の曲の実施例によるバイポーラトランジ
スタを有する半導体装置を示す断面図である。ｐ型シリ
コン基板２６の表面に高濃度のｎ型埋込み領域２７か形
成され、その上に低不純物濃度のｎ型エピタキシャル層
１１か形成されている。また、表面からｎ型埋込み領域
２７に到達するｎ型コレクタ取出し領域２８か形成され
ている。

コレクタ領域となるｎ型エピタキシャル領域１１内に、
ｐ型ベース領域１４が形成される。このｐ型ベース領域
の１部か露出され、その上に弗素を添加したｎ型多結晶
シリコン領域２１ａか形成され、このｎ型多結晶領域か
らの拡散によって単結晶のｎ型エミッタ領域２２が形成
される。弗素を添加したｎ型多結晶シリコン領域２１ａ
、ｐ型ベース領域１４、ｎ型コレクタ取出し領域２８の
表面が露出され、その上にアルミニウムのエミッタ電極
２３、ベース電極２４、コレクタ電極２５か形成される
。

ここで、アルミニウムのベース電極２４は単結晶のｐ型
ベース領域１４に直接オーミツクにコンタクトしている
。従って、ベース電極２４から（主入される正孔は、単
結晶ｐ型ベース領域ＩＸ１を通って単結晶ｎ型エミッタ
領域２２に入る多結晶シリコンエミッタ領域２１ａ内に
は弗素が添加されているので、未結合手かターミネイト
されており、単結晶エミッタ領域２２から入ってくる正
孔をトラップすることが少なく、前述と同様にエミッタ
効率を高くすることができる。

以上実施例に沿って説明したが、本発明はこれら実施例
に制限されるものではない、たとえば、種々の置換、変
更、改良、組み合わせが可能なことは当業者に自明であ
ろう。

たとえば、不純物の種類を変更すると、導電型を反転し
てｐｎρバイポーラトランジスタを構成すること等が可
能である。

［発明の効果］ 以上説明したように、本発明によれば、多結晶シリコン
領域内の未結合手が弗素によってターミネイトされるの
で、多結晶シリコン領域内の再結合電流が減少し、エミ
ッタ注入効率を高めた半導体装置を提供することかでき
る。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図（Ａ）〜（Ｅ）は本発明の実施例による半導体装
置の製造方法を示す断面図、 第３図は本発明の他の実施例による半導体装置を示す断
面図、 第４図は従来の技術による半導体装置を示す断面図であ
る。 図において、 ａ ｂ １ １２．１６ ３ ４ ５ １ エミッタ領域 弗素添加多結晶シリコン領域 単結晶シリコン領域 ベース領域 ｐｎ接合 コレクタ領域 ｎ型シリコン領域 酸化膜 ベース開口 ｐ型ベース領域 Ｐ型多結晶シリコン層 弗素添加ｎ型多結晶シリコン層 ２ ６ ７ ８ 単結晶エミッタ領域 ｐ型シリコン基板 ｎ型埋込み領域 ｎ型コレクタ取出し領域 本発明の原理説明図 第１図 （Ａ）イオン注入によるベース形成 （Ｂ）ベース引出し用ｐ型ポリ８１層形成（Ｃ）エミッ
タ形成用Ｆ添加ｎ型ポリＳ１層形成第２図（その１） （Ｄ）エミッタ領域拡散 （Ｅ）金属電極形成 第２図（その２）

Claims (2)

【特許請求の範囲】
1. （１）、第１導電型のシリコンで形成されたコレクタ領
   域（４）と、 第１導電型の反対である第２導電型のシリコンで形成さ
   れ、該コレクタ領域（４）に隣接して配置されたベース
   領域（２）と、 多量に弗素を添加された第１導電型の多結晶シリコンで
   形成された領域（１ａ）を含み、該ベース領域（２）に
   隣接して配置されたエミッタ領域（１）と を有する半導体装置。
2. （２）、半導体基板内にコレクタ領域（４）、ベース領
   域（２）を形成する工程と、 該ベース領域（２）上に多量に弗素を添加した第１導電
   型の多結晶シリコン領域（１ａ）を形成する工程と、 該多結晶シリコン領域（１ａ）中の第１導電型の不純物
   が該ベース領域（２）内に拡散して第１導電型領域を作
   成し、かつ弗素が多量に該多結晶シリコン領域（１ａ）
   に残る温度と時間の熱処理を行う工程と を有する半導体装置の製造方法。