JP3346452B2 - スイッチング装置及びスイッチング装置の製造方法 - Google Patents
スイッチング装置及びスイッチング装置の製造方法Info
- Publication number
- JP3346452B2 JP3346452B2 JP17013096A JP17013096A JP3346452B2 JP 3346452 B2 JP3346452 B2 JP 3346452B2 JP 17013096 A JP17013096 A JP 17013096A JP 17013096 A JP17013096 A JP 17013096A JP 3346452 B2 JP3346452 B2 JP 3346452B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor switch
- switch
- protection circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング装置及
びスイッチング装置の製造方法に関し、例えば自動車に
おいてバッテリからの電源を選択的に各負荷に供給する
スイッチング装置に適用し得る。
びスイッチング装置の製造方法に関し、例えば自動車に
おいてバッテリからの電源を選択的に各負荷に供給する
スイッチング装置に適用し得る。
【０００２】
【従来の技術】従来自動車においては、イグニッション
キー、ライトスイッチ、オーディオスイッチ等の操作ス
イッチの操作に応じてバッテリからの電源を選択的に各
電気部品（以下、この電気部品を負荷と呼ぶ）に供給す
るために、多数のスイッチング回路が搭載されている。
キー、ライトスイッチ、オーディオスイッチ等の操作ス
イッチの操作に応じてバッテリからの電源を選択的に各
電気部品（以下、この電気部品を負荷と呼ぶ）に供給す
るために、多数のスイッチング回路が搭載されている。
【０００３】図５はその概略を示すもので、バッテリ１
がジャンクションブロック（Ｊ／Ｂ）２に接続されてい
ると共に、当該ジャンクションブロック２には操作パネ
ル３上に配設された操作スイッチＳＷ１、ＳＷ２、……
が接続されている。ジャンクションブロック２には操作
スイッチＳＷ１、ＳＷ２、……の数に応じたスイッチン
グ回路が設けられており、各スイッチング回路は操作ス
イッチＳＷ１、ＳＷ２、……の操作に応じてバッテリ１
からの電源ラインと各負荷に繋がる電線との間の接続を
オン状態又はオフ状態とする。
がジャンクションブロック（Ｊ／Ｂ）２に接続されてい
ると共に、当該ジャンクションブロック２には操作パネ
ル３上に配設された操作スイッチＳＷ１、ＳＷ２、……
が接続されている。ジャンクションブロック２には操作
スイッチＳＷ１、ＳＷ２、……の数に応じたスイッチン
グ回路が設けられており、各スイッチング回路は操作ス
イッチＳＷ１、ＳＷ２、……の操作に応じてバッテリ１
からの電源ラインと各負荷に繋がる電線との間の接続を
オン状態又はオフ状態とする。
【０００４】これによりバッテリ電源はジャンクション
ブロック２を介して操作スイッチＳＷ１、ＳＷ２、……
の操作に応じて各負荷に選択的に供給される。例えばヘ
ッドライトスイッチがオン操作された場合には、ジャン
クションブロック２でバッテリ１からの電源ラインとヘ
ッドライト４Ａ、４Ｂへの電線とがオン状態とされるこ
とによりヘッドライト４Ａ、４Ｂに電源が供給されヘッ
ドライト４Ａ、４Ｂが点灯する。
ブロック２を介して操作スイッチＳＷ１、ＳＷ２、……
の操作に応じて各負荷に選択的に供給される。例えばヘ
ッドライトスイッチがオン操作された場合には、ジャン
クションブロック２でバッテリ１からの電源ラインとヘ
ッドライト４Ａ、４Ｂへの電線とがオン状態とされるこ
とによりヘッドライト４Ａ、４Ｂに電源が供給されヘッ
ドライト４Ａ、４Ｂが点灯する。
【０００５】なおヘッドライト４Ａ、４Ｂのようにジャ
ンクションブロック２を介して直接負荷に電源が供給さ
れるものとは別に、例えばパワーウィンドを駆動するモ
ータ５Ａ、５Ｂのようにジャンクションブロック２から
出力される電源をスイッチング回路６Ａ、６Ｂを介して
供給するものもある。このスイッチング回路５Ａ、５Ｂ
は操作スイッチ７Ａ、７Ｂによってスイッチング制御さ
れる。
ンクションブロック２を介して直接負荷に電源が供給さ
れるものとは別に、例えばパワーウィンドを駆動するモ
ータ５Ａ、５Ｂのようにジャンクションブロック２から
出力される電源をスイッチング回路６Ａ、６Ｂを介して
供給するものもある。このスイッチング回路５Ａ、５Ｂ
は操作スイッチ７Ａ、７Ｂによってスイッチング制御さ
れる。
【０００６】実際上ジャンクションブロック２は、図６
に示すように構成されている。ジャンクションブロック
２には複数のリレーＬ１、Ｌ２、Ｌ３、……が設けられ
ており、これらのリレーＬ１、Ｌ２、Ｌ３、……は例え
ば上述したヘッドライト４Ａ、４Ｂに対応するリレーＬ
１、Ｌ２のように直接操作スイッチＳＷ１、ＳＷ２によ
ってオンオフが制御されて直接負荷に電流を与えるリレ
ーと、イグニッションスイッチ８の状態に応じてオンオ
フが制御されるリレーＬ３とがある。
に示すように構成されている。ジャンクションブロック
２には複数のリレーＬ１、Ｌ２、Ｌ３、……が設けられ
ており、これらのリレーＬ１、Ｌ２、Ｌ３、……は例え
ば上述したヘッドライト４Ａ、４Ｂに対応するリレーＬ
１、Ｌ２のように直接操作スイッチＳＷ１、ＳＷ２によ
ってオンオフが制御されて直接負荷に電流を与えるリレ
ーと、イグニッションスイッチ８の状態に応じてオンオ
フが制御されるリレーＬ３とがある。
【０００７】このうちリレーＬ１、Ｌ２にはバッテリか
らヒュージブルリンク（ＦＬ）９及びヒューズＦ１、Ｆ
２を介してバッテリ電源が供給される。これによりバッ
テリ１とジャンクションブロック２を接続する電源ライ
ンに許容値以上の大電流が流れた場合にはヒュージブル
リンク９が溶断し、ジャンクションブロック２と各負荷
を接続する電線（ハーネス）に許容値以上の過電流が流
れた場合にはヒューズＦ１、Ｆ２が溶断することによ
り、電源ライン全体の発煙や発火、及び負荷に過電流が
流れるのを防止し得るようになされている。同様にリレ
ーＬ３にはバッテリ１からヒュージブルリンク９を介し
てバッテリ電源が供給されていると共に、当該リレーＬ
３の出力端はヒューズＦ３、Ｆ４及びリレーＬ４、Ｌ５
を介して各負荷５Ａ、５Ｂに接続されている。
らヒュージブルリンク（ＦＬ）９及びヒューズＦ１、Ｆ
２を介してバッテリ電源が供給される。これによりバッ
テリ１とジャンクションブロック２を接続する電源ライ
ンに許容値以上の大電流が流れた場合にはヒュージブル
リンク９が溶断し、ジャンクションブロック２と各負荷
を接続する電線（ハーネス）に許容値以上の過電流が流
れた場合にはヒューズＦ１、Ｆ２が溶断することによ
り、電源ライン全体の発煙や発火、及び負荷に過電流が
流れるのを防止し得るようになされている。同様にリレ
ーＬ３にはバッテリ１からヒュージブルリンク９を介し
てバッテリ電源が供給されていると共に、当該リレーＬ
３の出力端はヒューズＦ３、Ｆ４及びリレーＬ４、Ｌ５
を介して各負荷５Ａ、５Ｂに接続されている。
【０００８】ところで、近年における半導体製造技術の
進歩に伴って、性能が良くかつ安価な半導体スイッチが
容易に手に入るようになったことにより、上述した機械
接点によって動作するリレーＬ１、Ｌ２、……に代えて
半導体スイッチを用いたスイッチング回路が提案されて
いる。
進歩に伴って、性能が良くかつ安価な半導体スイッチが
容易に手に入るようになったことにより、上述した機械
接点によって動作するリレーＬ１、Ｌ２、……に代えて
半導体スイッチを用いたスイッチング回路が提案されて
いる。
【０００９】この種のスイッチング回路は、一般に半導
体スイッチを過電流や過熱から保護する保護機能を持っ
ており、半導体スイッチに定格電流以上の電流が流れる
ような場合または半導体スイッチが規定以上の温度まで
上昇した場合に、半導体スイッチングを強制的にオフ制
御することにより半導体スイッチを保護するようになさ
れている。
体スイッチを過電流や過熱から保護する保護機能を持っ
ており、半導体スイッチに定格電流以上の電流が流れる
ような場合または半導体スイッチが規定以上の温度まで
上昇した場合に、半導体スイッチングを強制的にオフ制
御することにより半導体スイッチを保護するようになさ
れている。
【００１０】図７に、この半導体スイッチを用いたスイ
ッチング回路の一例としてインテリジェントパワースイ
ッチと呼ばれるスイッチング回路３０を示す。スイッチ
ング回路３０は上述した各リレーＬ１、Ｌ２、……に代
えて当該各リレーＬ１、Ｌ２、……の位置に接続され
る。例えばスイッチング回路３０がリレーＬ１に代えて
接続された場合について説明すると、電源入力端子１２
にはヒューズＦ１（図６）が接続され、出力端子１３に
は負荷４Ａが接続される。また制御信号入力端子１４に
は操作スイッチＳＷ１が接続される。なおスイッチング
回路３０の場合には、実際上操作スイッチＳＷ１がオン
操作されると制御信号入力端子１４には操作スイッチＳ
Ｗ１からオン制御信号として例えば５〔Ｖ〕の制御電圧
ＶINを供給し、操作スイッチＳＷ１がオフ操作されると
制御電圧ＶINを供給しないような制御電圧発生部（図示
せず）が操作スイッチＳＷ１と制御信号入力端子１４の
間に配設される。
ッチング回路の一例としてインテリジェントパワースイ
ッチと呼ばれるスイッチング回路３０を示す。スイッチ
ング回路３０は上述した各リレーＬ１、Ｌ２、……に代
えて当該各リレーＬ１、Ｌ２、……の位置に接続され
る。例えばスイッチング回路３０がリレーＬ１に代えて
接続された場合について説明すると、電源入力端子１２
にはヒューズＦ１（図６）が接続され、出力端子１３に
は負荷４Ａが接続される。また制御信号入力端子１４に
は操作スイッチＳＷ１が接続される。なおスイッチング
回路３０の場合には、実際上操作スイッチＳＷ１がオン
操作されると制御信号入力端子１４には操作スイッチＳ
Ｗ１からオン制御信号として例えば５〔Ｖ〕の制御電圧
ＶINを供給し、操作スイッチＳＷ１がオフ操作されると
制御電圧ＶINを供給しないような制御電圧発生部（図示
せず）が操作スイッチＳＷ１と制御信号入力端子１４の
間に配設される。
【００１１】このスイッチング回路３０は、半導体スイ
ッチからの出力電圧値ＶOUTに基づいてスイッチング回
路３０の異常を外部に知らせるための異常信号出力部４
１を有する。異常信号出力部４１は、図５に示すよう
に、ＣＰＵ（中央処理ユニット）４２を介して異常表示
部４３に接続されており、スイッチング回路３０の半導
体スイッチ３２に過電圧の電源電圧が印加されたり、過
電流が流れたり、または過熱した場合に、スイッチング
回路３０の保護機能が働いて半導体スイッチ３２が強制
的にオフ制御されると、これを検出して異常信号をＣＰ
Ｕ４２に送出する。そしてＣＰＵ４２はこの異常信号に
基づいてどのスイッチング回路３０にどのような異常が
発生したかを判断し、その結果を異常表示部４３に表示
させる。
ッチからの出力電圧値ＶOUTに基づいてスイッチング回
路３０の異常を外部に知らせるための異常信号出力部４
１を有する。異常信号出力部４１は、図５に示すよう
に、ＣＰＵ（中央処理ユニット）４２を介して異常表示
部４３に接続されており、スイッチング回路３０の半導
体スイッチ３２に過電圧の電源電圧が印加されたり、過
電流が流れたり、または過熱した場合に、スイッチング
回路３０の保護機能が働いて半導体スイッチ３２が強制
的にオフ制御されると、これを検出して異常信号をＣＰ
Ｕ４２に送出する。そしてＣＰＵ４２はこの異常信号に
基づいてどのスイッチング回路３０にどのような異常が
発生したかを判断し、その結果を異常表示部４３に表示
させる。
【００１２】以下、このインテリジェントパワースイッ
チ構成でなるスイッチング回路３０の構成を説明する。
スイッチング回路３０はヒューズＦ１（図６）に接続さ
れた入力端子１２を介して電源電圧ＶBをπＭＯＳ−Ｆ
ＥＴ３２に与えると共に、このπＭＯＳ−ＦＥＴ３２の
オンオフ制御をドライバ３３によって行う。
チ構成でなるスイッチング回路３０の構成を説明する。
スイッチング回路３０はヒューズＦ１（図６）に接続さ
れた入力端子１２を介して電源電圧ＶBをπＭＯＳ−Ｆ
ＥＴ３２に与えると共に、このπＭＯＳ−ＦＥＴ３２の
オンオフ制御をドライバ３３によって行う。
【００１３】またスイッチング回路３０には、電源電圧
ＶBが過電圧である場合にこれを検出する過電圧検出回
路３４と、πＭＯＳ−ＦＥＴ３２のドレイン−ソース間
に流れる電流値に基づく電圧値を基準電圧発生回路３３
Ａからの基準電圧Ｖref と比較することにより過電流を
検出する電流検出回路３５と、πＭＯＳ−ＦＥＴ３２の
近傍に設けられた温度センサ（図示せず）により得れる
温度電圧値ＶTを基準電圧Ｖref と比較することにより
πＭＯＳ−ＦＥＴ３２の過熱を検出する温度検出回路３
６とが設けられ、これら各検出回路３４、３５、３６の
検出結果が論理和否定回路３７に入力される。また論理
和否定回路３７には制御電圧ＶINがインバータ３８を介
して入力される。
ＶBが過電圧である場合にこれを検出する過電圧検出回
路３４と、πＭＯＳ−ＦＥＴ３２のドレイン−ソース間
に流れる電流値に基づく電圧値を基準電圧発生回路３３
Ａからの基準電圧Ｖref と比較することにより過電流を
検出する電流検出回路３５と、πＭＯＳ−ＦＥＴ３２の
近傍に設けられた温度センサ（図示せず）により得れる
温度電圧値ＶTを基準電圧Ｖref と比較することにより
πＭＯＳ−ＦＥＴ３２の過熱を検出する温度検出回路３
６とが設けられ、これら各検出回路３４、３５、３６の
検出結果が論理和否定回路３７に入力される。また論理
和否定回路３７には制御電圧ＶINがインバータ３８を介
して入力される。
【００１４】論理和否定回路３７の出力はドライバ３３
及びチャージポンプ３９に与えられる。チャージポンプ
３９は論理和否定回路３７の出力が正論理のときだけ動
作し、レギュレータ４０によって安定化された電源電圧
ＶDDの電圧を上昇させることによりπＭＯＳ−ＦＥＴ３
２をオン動作させるのに必要な駆動電圧を生成し、これ
をドライバ３３に供給する。ドライバ３３は論理和否定
回路３７の出力が正論理である場合にはチャージポンプ
３９により形成された駆動電圧をπＭＯＳ−ＦＥＴ３２
のゲートに印加することによりπＭＯＳ−ＦＥＴ３２を
オン動作させ、一方論理和否定回路３７の出力が負論理
である場合にはπＭＯＳ−ＦＥＴ３２のゲートには上記
駆動電圧を印加せずにπＭＯＳ−ＦＥＴ３２をオフ動作
させる。
及びチャージポンプ３９に与えられる。チャージポンプ
３９は論理和否定回路３７の出力が正論理のときだけ動
作し、レギュレータ４０によって安定化された電源電圧
ＶDDの電圧を上昇させることによりπＭＯＳ−ＦＥＴ３
２をオン動作させるのに必要な駆動電圧を生成し、これ
をドライバ３３に供給する。ドライバ３３は論理和否定
回路３７の出力が正論理である場合にはチャージポンプ
３９により形成された駆動電圧をπＭＯＳ−ＦＥＴ３２
のゲートに印加することによりπＭＯＳ−ＦＥＴ３２を
オン動作させ、一方論理和否定回路３７の出力が負論理
である場合にはπＭＯＳ−ＦＥＴ３２のゲートには上記
駆動電圧を印加せずにπＭＯＳ−ＦＥＴ３２をオフ動作
させる。
【００１５】またスイッチング回路３０では、出力電圧
ＶOUTをインバータ４４を介して異常信号出力部４１に
供給する。異常信号出力部４１はｎチャンネルＭＯＳ−
ＦＥＴ４１Ａを有し、πＭＯＳ−ＦＥＴ３２がオン制御
され出力電圧ＶOUTが高電圧となっている場合にはＭＯ
Ｓ−ＦＥＴ４１Ａはオフ動作する。これに対してπＭＯ
Ｓ−ＦＥＴ３２がオフ制御され出力電圧ＶOUTが低電圧
となっている場合にはＭＯＳ−ＦＥＴ４１Ａはオン動作
する。またＭＯＳ−ＦＥＴ４１Ａのドレイン端子４１Ｂ
はプルアップされている。
ＶOUTをインバータ４４を介して異常信号出力部４１に
供給する。異常信号出力部４１はｎチャンネルＭＯＳ−
ＦＥＴ４１Ａを有し、πＭＯＳ−ＦＥＴ３２がオン制御
され出力電圧ＶOUTが高電圧となっている場合にはＭＯ
Ｓ−ＦＥＴ４１Ａはオフ動作する。これに対してπＭＯ
Ｓ−ＦＥＴ３２がオフ制御され出力電圧ＶOUTが低電圧
となっている場合にはＭＯＳ−ＦＥＴ４１Ａはオン動作
する。またＭＯＳ−ＦＥＴ４１Ａのドレイン端子４１Ｂ
はプルアップされている。
【００１６】従ってＣＰＵ４２（図５）では、ＭＯＳ−
ＦＥＴ４１Ａのドレイン端子４１Ｂ及びソース端子４１
Ｃ間に電位差がない場合にはスイッチング回路３０には
保護機能が働いていない（すなわち異常無し）と判断で
き、これに対してドレイン端子４１Ｂ及びソース端子４
１Ｃ間に電位差がある場合にはスイッチング回路３０に
は保護機能が働いている（すなわち異常有り）と判断で
きる。
ＦＥＴ４１Ａのドレイン端子４１Ｂ及びソース端子４１
Ｃ間に電位差がない場合にはスイッチング回路３０には
保護機能が働いていない（すなわち異常無し）と判断で
き、これに対してドレイン端子４１Ｂ及びソース端子４
１Ｃ間に電位差がある場合にはスイッチング回路３０に
は保護機能が働いている（すなわち異常有り）と判断で
きる。
【００１７】なおスイッチング回路３０は、１チップ構
成となっている。
成となっている。
【００１８】
【発明が解決しようとする課題】ところで、上述したよ
うなスイッチング回路３０のように半導体スイッチを用
いたスイッチング回路では、半導体スイッチ（πＭＯＳ
−ＦＥＴ）３２に５〜５０〔Ａ〕程度の電源電流が流れ
るため当該半導体スイッチ３２の温度が上昇し、その熱
が半導体スイッチ３２以外の回路部分にまで伝導するこ
とになる。
うなスイッチング回路３０のように半導体スイッチを用
いたスイッチング回路では、半導体スイッチ（πＭＯＳ
−ＦＥＴ）３２に５〜５０〔Ａ〕程度の電源電流が流れ
るため当該半導体スイッチ３２の温度が上昇し、その熱
が半導体スイッチ３２以外の回路部分にまで伝導するこ
とになる。
【００１９】その結果、実質的に半導体スイッチ３２の
オンオフを制御する機能を果たす回路部分（図７におけ
るドライバ３３、過電流検出回路３４、電流検出回路３
５等（以下この回路部分を半導体スイッチを過電流や過
熱から保護する機能を有するので保護回路と呼ぶ。））
の温度が上昇することにより、当該保護回路の動作が劣
化したり、さらには誤動作したりする可能性が生じる。
オンオフを制御する機能を果たす回路部分（図７におけ
るドライバ３３、過電流検出回路３４、電流検出回路３
５等（以下この回路部分を半導体スイッチを過電流や過
熱から保護する機能を有するので保護回路と呼ぶ。））
の温度が上昇することにより、当該保護回路の動作が劣
化したり、さらには誤動作したりする可能性が生じる。
【００２０】このように保護回路の性能が劣化するとい
うことは、そのスイッチング回路から電源の供給を受け
る負荷の誤動作に直接つながるため、そのスイッチング
回路を用いた装置全体の信頼性を低下させる問題があっ
た。
うことは、そのスイッチング回路から電源の供給を受け
る負荷の誤動作に直接つながるため、そのスイッチング
回路を用いた装置全体の信頼性を低下させる問題があっ
た。
【００２１】ここでこのような半導体スイッチによる熱
の影響を比較的受けにくいインテリジェントパワースイ
ッチとして、図８に示すようなインテリジェントパワー
スイッチ４５が提案されている。インテリジェントパワ
ースイッチ４５は、半導体スイッチが形成された半導体
チップ４６と、保護回路が形成された半導体チップ４７
とが別チップ化されていることにより、半導体スイッチ
から発生した熱が保護回路に伝導しにくい構成となって
いる。
の影響を比較的受けにくいインテリジェントパワースイ
ッチとして、図８に示すようなインテリジェントパワー
スイッチ４５が提案されている。インテリジェントパワ
ースイッチ４５は、半導体スイッチが形成された半導体
チップ４６と、保護回路が形成された半導体チップ４７
とが別チップ化されていることにより、半導体スイッチ
から発生した熱が保護回路に伝導しにくい構成となって
いる。
【００２２】またインテリジェントパワースイッチ４５
においては、半導体スイッチが形成された半導体チップ
４６が保護回路が形成された半導体チップ４７と共に放
熱フィン４９に取り付けられているため、半導体スイッ
チから発生する熱を有効に放熱できるようになってい
る。
においては、半導体スイッチが形成された半導体チップ
４６が保護回路が形成された半導体チップ４７と共に放
熱フィン４９に取り付けられているため、半導体スイッ
チから発生する熱を有効に放熱できるようになってい
る。
【００２３】しかしながら、図８に示すようなインテリ
ジェントパワースイッチ４５を用いたとしても、半導体
スイッチから発生する熱による保護回路への悪影響を十
分に防止できるとは言い得なかった。
ジェントパワースイッチ４５を用いたとしても、半導体
スイッチから発生する熱による保護回路への悪影響を十
分に防止できるとは言い得なかった。
【００２４】さらに自動車等においては、非常に多数の
インテリジェントパワースイッチを用いることになるた
め、例えば図８のような構成のインテリジェントパワー
スイッチ４５を用いた場合には、決められた位置に図８
に示すようなユニットを一つ一つ取り付けていかなけれ
ばならず、非常に煩雑な手間がかかる問題があった。ま
たユニット数も非常に膨大になる問題もある。
インテリジェントパワースイッチを用いることになるた
め、例えば図８のような構成のインテリジェントパワー
スイッチ４５を用いた場合には、決められた位置に図８
に示すようなユニットを一つ一つ取り付けていかなけれ
ばならず、非常に煩雑な手間がかかる問題があった。ま
たユニット数も非常に膨大になる問題もある。
【００２５】本発明は以上の点を考慮してなされたもの
で、半導体スイッチの発熱による悪影響を一段と低減す
ることによりスイッチングの信頼性を向上させ、さらに
はユニット数を低減させることによりユニットの取り扱
い及び取り付けを容易化し得るスイッチング装置及びス
イッチング装置の製造方法を提案しようとするものであ
る。
で、半導体スイッチの発熱による悪影響を一段と低減す
ることによりスイッチングの信頼性を向上させ、さらに
はユニット数を低減させることによりユニットの取り扱
い及び取り付けを容易化し得るスイッチング装置及びス
イッチング装置の製造方法を提案しようとするものであ
る。
【００２６】
【課題を解決するための手段】上記課題を解決するため
本発明により成された請求項１記載のスイッチング装置
は、制御入力端子に入力されるオン制御することを示す
制御信号によってオンされて電源を出力端子に接続され
た負荷に供給する半導体スイッチと、当該半導体スイッ
チに過電流が流れた場合及び又は当該半導体スイッチが
過熱した場合に制御入力端子に信号を出力して当該半導
体スイッチをオフ制御することにより、当該半導体スイ
ッチを保護する保護回路とを有するスイッチング装置に
おいて、半導体スイッチは、制御入力端子に制御信号が
入力されている場合でも、当該半導体スイッチが過熱し
た場合には、制御入力端子への駆動電圧の供給が停止さ
れて、強制的にオフ制御され、半導体スイッチと、保護
回路とが別の半導体チップ上に形成されており、半導体
スイッチが形成された半導体チップには、半導体スイッ
チの温度を検出し当該検出結果を保護回路に与える温度
検出手段が、半導体スイッチと対になって形成されてお
り、半導体スイッチが形成された半導体チップと、保護
回路が形成された半導体チップは、それぞれ別のパッケ
ージ内に収納されているようにする。
本発明により成された請求項１記載のスイッチング装置
は、制御入力端子に入力されるオン制御することを示す
制御信号によってオンされて電源を出力端子に接続され
た負荷に供給する半導体スイッチと、当該半導体スイッ
チに過電流が流れた場合及び又は当該半導体スイッチが
過熱した場合に制御入力端子に信号を出力して当該半導
体スイッチをオフ制御することにより、当該半導体スイ
ッチを保護する保護回路とを有するスイッチング装置に
おいて、半導体スイッチは、制御入力端子に制御信号が
入力されている場合でも、当該半導体スイッチが過熱し
た場合には、制御入力端子への駆動電圧の供給が停止さ
れて、強制的にオフ制御され、半導体スイッチと、保護
回路とが別の半導体チップ上に形成されており、半導体
スイッチが形成された半導体チップには、半導体スイッ
チの温度を検出し当該検出結果を保護回路に与える温度
検出手段が、半導体スイッチと対になって形成されてお
り、半導体スイッチが形成された半導体チップと、保護
回路が形成された半導体チップは、それぞれ別のパッケ
ージ内に収納されているようにする。
【００２７】以上の構成において、半導体スイッチと保
護回路がパッケージによって分離されているため、半導
体スイッチで発生した熱が保護回路に伝導し難くなる。
また、温度検出手段は半導体スイッチと同一の半導体チ
ップ上で半導体スイッチの温度を検出することになるた
め半導体スイッチの温度を正確に検出できるようにな
る。この結果保護回路による過熱保護動作が半導体スイ
ッチの温度が正確に反映された良好なものとなる。
護回路がパッケージによって分離されているため、半導
体スイッチで発生した熱が保護回路に伝導し難くなる。
また、温度検出手段は半導体スイッチと同一の半導体チ
ップ上で半導体スイッチの温度を検出することになるた
め半導体スイッチの温度を正確に検出できるようにな
る。この結果保護回路による過熱保護動作が半導体スイ
ッチの温度が正確に反映された良好なものとなる。
【００２８】また上記課題を解決するため本発明により
成された請求項２記載のスイッチング装置は、半導体ス
イッチは、一旦、当該半導体スイッチが過熱してオフ制
御されると、オン制御することを示す次の制御信号が到
来するまでは、オフされ続けるようにする。
成された請求項２記載のスイッチング装置は、半導体ス
イッチは、一旦、当該半導体スイッチが過熱してオフ制
御されると、オン制御することを示す次の制御信号が到
来するまでは、オフされ続けるようにする。
【００２９】以上の構成において、過熱防止回路をラッ
チ構成としたことにより、負荷に対して安定的に電源が
供給されるようになる。
チ構成としたことにより、負荷に対して安定的に電源が
供給されるようになる。
【００３０】また上記課題を解決するため本発明により
成された請求項３記載のスイッチング装置は、半導体ス
イッチが形成された半導体チップを収納するパッケージ
内には、半導体スイッチが形成された半導体チップが複
数収納されていると共に、保護回路が形成された半導体
チップを収納するパッケージ内には、保護回路が形成さ
れた半導体チップが複数収納されているようにする。
成された請求項３記載のスイッチング装置は、半導体ス
イッチが形成された半導体チップを収納するパッケージ
内には、半導体スイッチが形成された半導体チップが複
数収納されていると共に、保護回路が形成された半導体
チップを収納するパッケージ内には、保護回路が形成さ
れた半導体チップが複数収納されているようにする。
【００３１】以上の構成において、半導体スイッチとこ
れに対応する保護回路を一つずつ集めてユニット化（パ
ッケージ化）する場合に比して、格段にユニット（パッ
ケージ）の数を低減させることができる。例えば１０個
の負荷を駆動させるための半導体スイッチ及び保護回路
を図８に示すような従来の構成によって実現しようとし
た場合には、ユニット数は合計１０個となってしまう。
これに対して本請求項によれば、合計２個のユニット
（パッケージ）で１０個さらにはそれ以上の負荷を駆動
させることができるようになる。この結果ユニットの取
り扱い及び取り付けが容易になる。
れに対応する保護回路を一つずつ集めてユニット化（パ
ッケージ化）する場合に比して、格段にユニット（パッ
ケージ）の数を低減させることができる。例えば１０個
の負荷を駆動させるための半導体スイッチ及び保護回路
を図８に示すような従来の構成によって実現しようとし
た場合には、ユニット数は合計１０個となってしまう。
これに対して本請求項によれば、合計２個のユニット
（パッケージ）で１０個さらにはそれ以上の負荷を駆動
させることができるようになる。この結果ユニットの取
り扱い及び取り付けが容易になる。
【００３２】また上記課題を解決するため本発明により
成された請求項４記載のスイッチング装置は、半導体ス
イッチが形成された半導体チップには、同一チップ内に
複数の半導体スイッチが形成されているようにする。
成された請求項４記載のスイッチング装置は、半導体ス
イッチが形成された半導体チップには、同一チップ内に
複数の半導体スイッチが形成されているようにする。
【００３３】以上の構成において、一つのパッケージ内
に一つの半導体チップをパッケージングするだけで、一
つのパッケージ内に複数の半導体スイッチをパッケージ
ングしたことになり、複数の半導体スイッチを一つのパ
ッケージ内に収納する際の作業性を向上し得る。
に一つの半導体チップをパッケージングするだけで、一
つのパッケージ内に複数の半導体スイッチをパッケージ
ングしたことになり、複数の半導体スイッチを一つのパ
ッケージ内に収納する際の作業性を向上し得る。
【００３４】また上記課題を解決するため本発明により
成された請求項５記載のスイッチング装置は、保護回路
が形成された半導体チップには、同一チップ内に複数の
保護回路が形成されているようにする。
成された請求項５記載のスイッチング装置は、保護回路
が形成された半導体チップには、同一チップ内に複数の
保護回路が形成されているようにする。
【００３５】以上の構成において、一つのパッケージ内
に一つの半導体チップをパッケージングするだけで、一
つのパッケージ内に複数の保護回路をパッケージングし
たことになり、複数の保護回路を一つのパッケージ内に
収納する際の作業性を向上し得る。
に一つの半導体チップをパッケージングするだけで、一
つのパッケージ内に複数の保護回路をパッケージングし
たことになり、複数の保護回路を一つのパッケージ内に
収納する際の作業性を向上し得る。
【００３６】また上記課題を解決するため本発明により
成された請求項６記載のスイッチング装置は、半導体ス
イッチが形成された半導体チップには、同一チップ内に
複数の半導体スイッチが形成されていると共に、保護回
路が形成された半導体チップには、同一チップ内に複数
の保護回路が形成されているようにする。
成された請求項６記載のスイッチング装置は、半導体ス
イッチが形成された半導体チップには、同一チップ内に
複数の半導体スイッチが形成されていると共に、保護回
路が形成された半導体チップには、同一チップ内に複数
の保護回路が形成されているようにする。
【００３７】以上の構成において、複数の半導体スイッ
チを一つのパッケージ内に収納する際の作業性を向上し
得ると共に、複数の保護回路を一つのパッケージ内に収
納する際の作業性を向上し得る。
チを一つのパッケージ内に収納する際の作業性を向上し
得ると共に、複数の保護回路を一つのパッケージ内に収
納する際の作業性を向上し得る。
【００３８】また上記課題を解決するため本発明により
成された請求項７記載のスイッチング装置は、制御入力
端子に入力されるオン制御することを示す制御信号によ
ってオンされて電源を出力端子に接続された負荷に供給
する半導体スイッチを複数設けると共に、当該各半導体
スイッチに過電流が流れた場合及び又は当該半導体スイ
ッチが過熱した場合に制御入力端子に信号を出力して半
導体スイッチをオフ制御することにより、半導体スイッ
チをそれぞれ保護する保護回路を複数設けてなるスイッ
チング装置において、半導体スイッチは、制御入力端子
に制御信号が入力されている場合でも、当該半導体スイ
ッチが過熱した場合には、制御入力端子への駆動電圧の
供給が停止されて、強制的にオフ制御され、複数の半導
体スイッチと、複数の保護回路とが別の半導体チップ上
に形成されていると共に、半導体スイッチが形成された
半導体チップには、半導体スイッチの温度を検出し当該
検出結果を保護回路に与える温度検出手段が、半導体ス
イッチと対になって形成されており、複数の半導体スイ
ッチが形成された単数又は複数の半導体チップは一つの
放熱フィンに取り付けられているようにする。
成された請求項７記載のスイッチング装置は、制御入力
端子に入力されるオン制御することを示す制御信号によ
ってオンされて電源を出力端子に接続された負荷に供給
する半導体スイッチを複数設けると共に、当該各半導体
スイッチに過電流が流れた場合及び又は当該半導体スイ
ッチが過熱した場合に制御入力端子に信号を出力して半
導体スイッチをオフ制御することにより、半導体スイッ
チをそれぞれ保護する保護回路を複数設けてなるスイッ
チング装置において、半導体スイッチは、制御入力端子
に制御信号が入力されている場合でも、当該半導体スイ
ッチが過熱した場合には、制御入力端子への駆動電圧の
供給が停止されて、強制的にオフ制御され、複数の半導
体スイッチと、複数の保護回路とが別の半導体チップ上
に形成されていると共に、半導体スイッチが形成された
半導体チップには、半導体スイッチの温度を検出し当該
検出結果を保護回路に与える温度検出手段が、半導体ス
イッチと対になって形成されており、複数の半導体スイ
ッチが形成された単数又は複数の半導体チップは一つの
放熱フィンに取り付けられているようにする。
【００３９】以上の構成において、複数の半導体スイッ
チがまとめて一つの放熱フィンに取り付けられているた
め、半導体スイッチから発生する熱をまとめて一箇所で
処理できるようになり、放熱処理がし易くなると共に、
保護回路等への熱の伝導を抑制できる。また全ての半導
体スイッチが同時にオン制御される場合は希なので、実
際に発熱している半導体スイッチに対する放熱フィンの
割合を大きくすることができ、この分放熱効率を上げる
ことができる。また、温度検出手段は半導体スイッチと
同一の半導体チップ上で半導体スイッチの温度を検出す
ることになるため半導体スイッチの温度を正確に検出で
きるようになる。この結果保護回路による過熱保護動作
が半導体スイッチの温度が正確に反映された良好なもの
となる。
チがまとめて一つの放熱フィンに取り付けられているた
め、半導体スイッチから発生する熱をまとめて一箇所で
処理できるようになり、放熱処理がし易くなると共に、
保護回路等への熱の伝導を抑制できる。また全ての半導
体スイッチが同時にオン制御される場合は希なので、実
際に発熱している半導体スイッチに対する放熱フィンの
割合を大きくすることができ、この分放熱効率を上げる
ことができる。また、温度検出手段は半導体スイッチと
同一の半導体チップ上で半導体スイッチの温度を検出す
ることになるため半導体スイッチの温度を正確に検出で
きるようになる。この結果保護回路による過熱保護動作
が半導体スイッチの温度が正確に反映された良好なもの
となる。
【００４０】また上記課題を解決するため本発明により
成された請求項８記載のスイッチング装置は、負荷は、
複数の半導体スイッチにそれぞれ接続された複数の車載
機器であるようにする。
成された請求項８記載のスイッチング装置は、負荷は、
複数の半導体スイッチにそれぞれ接続された複数の車載
機器であるようにする。
【００４１】以上の構成において、それぞれ保護回路が
形成された多数の半導体チップを１ユニット（１パッケ
ージ）として取り扱うことができるようになり、自動車
等のように多数の保護回路が必要となる場合における当
該保護回路の取り扱いを簡単化できると共に回路基盤へ
の取り付け作業を簡単化できる。
形成された多数の半導体チップを１ユニット（１パッケ
ージ）として取り扱うことができるようになり、自動車
等のように多数の保護回路が必要となる場合における当
該保護回路の取り扱いを簡単化できると共に回路基盤へ
の取り付け作業を簡単化できる。
【００４２】また上記課題を解決するため本発明により
成された請求項９記載のスイッチング装置の製造方法
は、制御入力端子に入力されるオン制御することを示す
制御信号によってオンされて電源を出力端子に接続され
た負荷に供給する半導体スイッチと、当該半導体スイッ
チに過電流が流れた場合及び又は当該半導体スイッチが
過熱した場合には、制御入力端子に制御信号が入力され
ている場合でも、制御入力端子への駆動電圧の供給を停
止させて、当該半導体スイッチを強制的にオフ制御する
ことにより、当該半導体スイッチを保護する保護回路と
を有するスイッチング装置の製造方法において、第１の
半導体ウェハ上で複数の半導体スイッチを形成した後、
それらを切断することにより複数の半導体チップを形成
する工程と、第２の半導体ウェハ上で、全て同一の構成
でなる複数の保護回路を形成した後、それらを切断する
ことにより複数の半導体チップを形成する工程と、半導
体スイッチが形成された複数の半導体チップを一つの放
熱フィンに取り付ける工程と、複数の半導体スイッチ
と、複数の保護回路とを電気的に接続する工程と、複数
の保護回路が形成された半導体チップにおいて、複数の
保護回路に対してそれぞれ過電流の検出のためのボリュ
ーム調整を行う工程とを具えるようにする。
成された請求項９記載のスイッチング装置の製造方法
は、制御入力端子に入力されるオン制御することを示す
制御信号によってオンされて電源を出力端子に接続され
た負荷に供給する半導体スイッチと、当該半導体スイッ
チに過電流が流れた場合及び又は当該半導体スイッチが
過熱した場合には、制御入力端子に制御信号が入力され
ている場合でも、制御入力端子への駆動電圧の供給を停
止させて、当該半導体スイッチを強制的にオフ制御する
ことにより、当該半導体スイッチを保護する保護回路と
を有するスイッチング装置の製造方法において、第１の
半導体ウェハ上で複数の半導体スイッチを形成した後、
それらを切断することにより複数の半導体チップを形成
する工程と、第２の半導体ウェハ上で、全て同一の構成
でなる複数の保護回路を形成した後、それらを切断する
ことにより複数の半導体チップを形成する工程と、半導
体スイッチが形成された複数の半導体チップを一つの放
熱フィンに取り付ける工程と、複数の半導体スイッチ
と、複数の保護回路とを電気的に接続する工程と、複数
の保護回路が形成された半導体チップにおいて、複数の
保護回路に対してそれぞれ過電流の検出のためのボリュ
ーム調整を行う工程とを具えるようにする。
【００４３】この結果、構成及びチップ面積の同じ半導
体スイッチを同一の半導体ウェハ上で形成すると共に、
構成及びチップ面積の同じ保護回路を同一の半導体ウェ
ハ上で形成することになるため、半導体ウェハの面積を
有効に利用できるようになり、製造上の歩留まりが向上
する。また、同一の半導体ウェハ上で全て同一の構成で
かつチップ面積が同じ多数の保護回路を形成した後、半
導体スイッチの容量に応じて過電流の検出のためのボリ
ューム調整ができるようになるため、保護回路を製造す
る際の歩留まりを低下させずに各半導体スイッチに適合
した保護回路を製造することができる。
体スイッチを同一の半導体ウェハ上で形成すると共に、
構成及びチップ面積の同じ保護回路を同一の半導体ウェ
ハ上で形成することになるため、半導体ウェハの面積を
有効に利用できるようになり、製造上の歩留まりが向上
する。また、同一の半導体ウェハ上で全て同一の構成で
かつチップ面積が同じ多数の保護回路を形成した後、半
導体スイッチの容量に応じて過電流の検出のためのボリ
ューム調整ができるようになるため、保護回路を製造す
る際の歩留まりを低下させずに各半導体スイッチに適合
した保護回路を製造することができる。
【００４４】また上記課題を解決するため本発明により
成された請求項１０記載のスイッチング装置の製造方法
は、半導体スイッチが形成された半導体チップ及び保護
回路が形成された半導体チップをそれぞれ別のパッケー
ジに収納する工程と、半導体スイッチのパッケージの端
子と保護回路のパッケージの端子とを電気的に接続する
工程とを具えるようにする。
成された請求項１０記載のスイッチング装置の製造方法
は、半導体スイッチが形成された半導体チップ及び保護
回路が形成された半導体チップをそれぞれ別のパッケー
ジに収納する工程と、半導体スイッチのパッケージの端
子と保護回路のパッケージの端子とを電気的に接続する
工程とを具えるようにする。
【００４５】この結果、半導体スイッチと保護回路とは
それぞれパッケージによって覆われることになるため、
半導体スイッチに電流を流したときに半導体スイッチか
ら発生する熱の保護回路への伝導が一段と抑制されるス
イッチング装置を実現できる。
それぞれパッケージによって覆われることになるため、
半導体スイッチに電流を流したときに半導体スイッチか
ら発生する熱の保護回路への伝導が一段と抑制されるス
イッチング装置を実現できる。
【００４６】
【発明の実施の形態】以下、本発明の実施の形態の具体
例を図面を参照して説明する。 （１）基本構成 図１に、本発明によるスイッチング装置５０の基本構成
を示す。図１の例では、本発明のスイッチング装置５０
を自動車のジャンクションブロック（Ｊ／Ｂ）５１内に
設けた場合について説明する。
例を図面を参照して説明する。 （１）基本構成 図１に、本発明によるスイッチング装置５０の基本構成
を示す。図１の例では、本発明のスイッチング装置５０
を自動車のジャンクションブロック（Ｊ／Ｂ）５１内に
設けた場合について説明する。
【００４７】スイッチング装置５０は、電源５２と各負
荷５３Ａ〜５３Ｘとの間にそれぞれ接続されオンオフ動
作に応じて各負荷５３Ａ〜５３Ｘに電源を選択的に供給
する半導体スイッチを有する半導体スイッチ部５４Ａ〜
５４Ｘと、当該各半導体スイッチ部５４Ａ〜５４Ｘ内に
設けられた半導体スイッチを過電流や過熱から保護する
ように各半導体スイッチをオンオフ制御する保護回路５
５Ａ〜５５Ｘとがそれぞれ別のチップ上に形成されてい
る。これによりスイッチング装置５０においては、半導
体スイッチから発生する熱の保護回路５５Ａ〜５５Ｘへ
の伝導を抑制することができ、この結果保護回路５５Ａ
〜５５Ｘの熱による劣化や誤動作を防止することができ
る。
荷５３Ａ〜５３Ｘとの間にそれぞれ接続されオンオフ動
作に応じて各負荷５３Ａ〜５３Ｘに電源を選択的に供給
する半導体スイッチを有する半導体スイッチ部５４Ａ〜
５４Ｘと、当該各半導体スイッチ部５４Ａ〜５４Ｘ内に
設けられた半導体スイッチを過電流や過熱から保護する
ように各半導体スイッチをオンオフ制御する保護回路５
５Ａ〜５５Ｘとがそれぞれ別のチップ上に形成されてい
る。これによりスイッチング装置５０においては、半導
体スイッチから発生する熱の保護回路５５Ａ〜５５Ｘへ
の伝導を抑制することができ、この結果保護回路５５Ａ
〜５５Ｘの熱による劣化や誤動作を防止することができ
る。
【００４８】ここでそれぞれが１チップで構成された複
数の保護回路５５Ａ〜５５Ｘは、一つのパッケージ５６
内にまとめてパッケージングされている。またそれぞれ
が１チップで構成された各半導体スイッチ部５４Ａ〜５
４Ｘはそれぞれがパッケージングされており、当該パッ
ケージングされた複数の半導体スイッチ部５４Ａ〜５４
Ｘが一つの放熱フィン５７上にまとめて取り付けられて
いる。
数の保護回路５５Ａ〜５５Ｘは、一つのパッケージ５６
内にまとめてパッケージングされている。またそれぞれ
が１チップで構成された各半導体スイッチ部５４Ａ〜５
４Ｘはそれぞれがパッケージングされており、当該パッ
ケージングされた複数の半導体スイッチ部５４Ａ〜５４
Ｘが一つの放熱フィン５７上にまとめて取り付けられて
いる。
【００４９】これによりスイッチング装置５０において
は、半導体スイッチ部５４Ａ〜５４Ｘの半導体スイッチ
から発生する熱の保護回路５５Ａ〜 ５５Ｘへの伝導を
一段と抑制し得ると共に、半導体スイッチ部５４Ａ〜５
４Ｘから発生する熱を放熱フィン５７を介して外部に放
熱することができるので半導体スイッチの過熱自体を抑
制することができる。
は、半導体スイッチ部５４Ａ〜５４Ｘの半導体スイッチ
から発生する熱の保護回路５５Ａ〜 ５５Ｘへの伝導を
一段と抑制し得ると共に、半導体スイッチ部５４Ａ〜５
４Ｘから発生する熱を放熱フィン５７を介して外部に放
熱することができるので半導体スイッチの過熱自体を抑
制することができる。
【００５０】次にスイッチング装置５０の全体構成につ
いて説明する。インターフェース（Ｉ／Ｆ）５９には、
各負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３Ｘに対応し
た操作スイッチ（図示せず）からのスイッチング制御信
号Ｓ１が入力され、これがマイコン６０に供給される。
いて説明する。インターフェース（Ｉ／Ｆ）５９には、
各負荷５３Ａ、５３Ｂ、５３Ｃ、……、５３Ｘに対応し
た操作スイッチ（図示せず）からのスイッチング制御信
号Ｓ１が入力され、これがマイコン６０に供給される。
【００５１】マイコン６０は各負荷５３Ａ、５３Ｂ、５
３Ｃ、……、５３Ｘに対応した操作スイッチからのスイ
ッチング制御信号Ｓ１（以下、これを単に制御信号Ｓ１
と呼ぶ）を、対応する保護回路５５Ａ、５５Ｂ、５５
Ｃ、……、５５Ｘに送出する。ここで例えば保護回路５
５Ａ、半導体スイッチ部５４Ａ及びシャント抵抗５８Ａ
は負荷５３Ａに対応しており、保護回路５５Ｘ、半導体
スイッチ部５４Ｘ及びシャント抵抗５８Ｘは負荷５３Ｘ
に対応している。
３Ｃ、……、５３Ｘに対応した操作スイッチからのスイ
ッチング制御信号Ｓ１（以下、これを単に制御信号Ｓ１
と呼ぶ）を、対応する保護回路５５Ａ、５５Ｂ、５５
Ｃ、……、５５Ｘに送出する。ここで例えば保護回路５
５Ａ、半導体スイッチ部５４Ａ及びシャント抵抗５８Ａ
は負荷５３Ａに対応しており、保護回路５５Ｘ、半導体
スイッチ部５４Ｘ及びシャント抵抗５８Ｘは負荷５３Ｘ
に対応している。
【００５２】ここでマイコン６０、保護回路５５Ａ、半
導体スイッチ部５４Ａ、シャント抵抗５８Ａ及び負荷５
３Ａの関係は、マイコン６０、保護回路５５Ｂ〜５５
Ｘ、半導体スイッチ部５４Ｂ〜５４Ｘ、シャント抵抗５
８Ｂ〜５８Ｘ及び負荷５３Ｂ〜５３Ｘの関係と同様なの
で、以下の説明ではマイコン６０、保護回路５５Ａ、半
導体スイッチ部５４Ａ、シャント抵抗５８Ａ及び負荷５
３Ａの関係のみを説明する。
導体スイッチ部５４Ａ、シャント抵抗５８Ａ及び負荷５
３Ａの関係は、マイコン６０、保護回路５５Ｂ〜５５
Ｘ、半導体スイッチ部５４Ｂ〜５４Ｘ、シャント抵抗５
８Ｂ〜５８Ｘ及び負荷５３Ｂ〜５３Ｘの関係と同様なの
で、以下の説明ではマイコン６０、保護回路５５Ａ、半
導体スイッチ部５４Ａ、シャント抵抗５８Ａ及び負荷５
３Ａの関係のみを説明する。
【００５３】保護回路５５Ａはレギュレータ６１から安
定化された電源電圧ＶDDを入力すると共に、チャージポ
ンプ６２によって昇圧された電源電圧ＶCを入力し、マ
イコン６０から入力される制御信号Ｓ１Aに応じて、昇
圧された電源電圧ＶCを半導体スイッチ部５４Ａ内の半
導体スイッチのゲートに選択的に印加することによりそ
の半導体スイッチをオンオフ制御する。
定化された電源電圧ＶDDを入力すると共に、チャージポ
ンプ６２によって昇圧された電源電圧ＶCを入力し、マ
イコン６０から入力される制御信号Ｓ１Aに応じて、昇
圧された電源電圧ＶCを半導体スイッチ部５４Ａ内の半
導体スイッチのゲートに選択的に印加することによりそ
の半導体スイッチをオンオフ制御する。
【００５４】また保護回路５５Ａは、半導体スイッチ部
５４Ａ内に設けられた温度検出回路から当該半導体スイ
ッチ部５４Ａの温度を表す温度情報ＶTを入力すると共
に、シャント抵抗５８Ａから半導体スイッチ部５４Ａを
流れる電流の大きさを表す電流値情報ＳI0を入力するこ
とにより、半導体スイッチが過熱状態にあるか否かを検
出すると共に、半導体スイッチに過電流が流れているか
否かを検出する。
５４Ａ内に設けられた温度検出回路から当該半導体スイ
ッチ部５４Ａの温度を表す温度情報ＶTを入力すると共
に、シャント抵抗５８Ａから半導体スイッチ部５４Ａを
流れる電流の大きさを表す電流値情報ＳI0を入力するこ
とにより、半導体スイッチが過熱状態にあるか否かを検
出すると共に、半導体スイッチに過電流が流れているか
否かを検出する。
【００５５】そして、半導体スイッチが過熱状態にある
場合、または半導体スイッチに過電流が流れている場合
には、マイコン６０から半導体スイッチをオン制御する
ことを表す制御信号Ｓ１Aが入力されている場合でも、
半導体スイッチのゲートへの駆動電圧（すなわち昇圧さ
れた電源電圧ＶC）の供給を停止することにより、半導
体スイッチを過熱及び過電流から保護する。
場合、または半導体スイッチに過電流が流れている場合
には、マイコン６０から半導体スイッチをオン制御する
ことを表す制御信号Ｓ１Aが入力されている場合でも、
半導体スイッチのゲートへの駆動電圧（すなわち昇圧さ
れた電源電圧ＶC）の供給を停止することにより、半導
体スイッチを過熱及び過電流から保護する。
【００５６】またシャント抵抗５８Ａから得られる電流
値情報ＳI0は保護回路５５Ａによって電圧変換された後
マイコン６０に送出され、マイコン６０はこの電圧値に
基づいて現在負荷５３Ａに電源が供給されているか否か
を判断する。ここで保護回路５５Ａにスイッチオンを指
令する制御信号Ｓ１Aを送出しているにも拘わらず負荷
５３Ａに電源が供給されていない判断結果が得られると
いうことは、保護回路５５Ａによる保護機能が働いて半
導体スイッチ部５３Ａ内の半導体スイッチがオフ状態と
されているか又は負荷５３Ａがオープン状態となってい
ることを意味し、このような場合マイコン６０はインタ
ーフェース５９を介して異常信号Ｓ２を送出することに
よりそのことを例えばインジケータランプ等でなる異常
表示部（図示せず）に通知する。
値情報ＳI0は保護回路５５Ａによって電圧変換された後
マイコン６０に送出され、マイコン６０はこの電圧値に
基づいて現在負荷５３Ａに電源が供給されているか否か
を判断する。ここで保護回路５５Ａにスイッチオンを指
令する制御信号Ｓ１Aを送出しているにも拘わらず負荷
５３Ａに電源が供給されていない判断結果が得られると
いうことは、保護回路５５Ａによる保護機能が働いて半
導体スイッチ部５３Ａ内の半導体スイッチがオフ状態と
されているか又は負荷５３Ａがオープン状態となってい
ることを意味し、このような場合マイコン６０はインタ
ーフェース５９を介して異常信号Ｓ２を送出することに
よりそのことを例えばインジケータランプ等でなる異常
表示部（図示せず）に通知する。
【００５７】半導体スイッチ５３Ａ内の半導体スイッチ
は保護回路５５Ａからの駆動電圧によってオンオフが制
御されて、オン制御された場合には、ノイズ除去回路６
３を介して入力した電源をそのまま出力する。半導体ス
イッチ部５３Ａから出力された電源はシャント抵抗５８
Ａを介して負荷５３Ａに供給される。
は保護回路５５Ａからの駆動電圧によってオンオフが制
御されて、オン制御された場合には、ノイズ除去回路６
３を介して入力した電源をそのまま出力する。半導体ス
イッチ部５３Ａから出力された電源はシャント抵抗５８
Ａを介して負荷５３Ａに供給される。
【００５８】ここでシャント抵抗５８Ａは抵抗値が10
〔ｍΩ〕、抵抗許容値が±５〔％〕程度のものが用いら
れており、ワンチップ化された拡散抵抗やポリシリコン
抵抗により構成されている。そして複数のチップ化され
たシャント抵抗５８Ａ〜５８Ｘが１つのパッケージ６４
内にパッケージングされている。
〔ｍΩ〕、抵抗許容値が±５〔％〕程度のものが用いら
れており、ワンチップ化された拡散抵抗やポリシリコン
抵抗により構成されている。そして複数のチップ化され
たシャント抵抗５８Ａ〜５８Ｘが１つのパッケージ６４
内にパッケージングされている。
【００５９】（２）スイッチング装置の詳細構成 次にこの実施形態でのスイッチング装置５０の詳細構成
を、図２を用いて説明する。図２では、図１中の複数の
保護回路５５Ａ〜５５Ｘ、半導体スイッチ部５４Ａ〜５
４Ｘ、シャント抵抗５８Ａ〜５８Ｘ及び負荷５３Ａ〜５
３Ｘのうち、負荷５３Ａに対応する保護回路５５Ａ、半
導体スイッチ部５４Ａ、シャント抵抗５８Ａを他を代表
して説明する。
を、図２を用いて説明する。図２では、図１中の複数の
保護回路５５Ａ〜５５Ｘ、半導体スイッチ部５４Ａ〜５
４Ｘ、シャント抵抗５８Ａ〜５８Ｘ及び負荷５３Ａ〜５
３Ｘのうち、負荷５３Ａに対応する保護回路５５Ａ、半
導体スイッチ部５４Ａ、シャント抵抗５８Ａを他を代表
して説明する。
【００６０】ここで図に示すように、この実施形態の場
合、半導体スイッチ部５４Ａ内には半導体スイッチとし
てパワーＭＯＳ−ＦＥＴ１１０が形成されている。また
上述したように保護回路５５Ａ、半導体スイッチ部５４
Ａ及びシャント抵抗５８Ａはそれぞれ別チップ上に形成
されている。
合、半導体スイッチ部５４Ａ内には半導体スイッチとし
てパワーＭＯＳ−ＦＥＴ１１０が形成されている。また
上述したように保護回路５５Ａ、半導体スイッチ部５４
Ａ及びシャント抵抗５８Ａはそれぞれ別チップ上に形成
されている。
【００６１】保護回路５５Ａは、大きく分けて、シャン
ト抵抗５８Ａの両端電圧に基づいてパワーＭＯＳ−ＦＥ
Ｔ１１０を流れる電流値Ｉ0 を検出する電流検出回路７
０と、電流検出回路７０から得られた電流に応じた電圧
値とＭＯＳ−ＦＥＴ１１０の定格電流に対応した基準電
圧とを比較することによりＭＯＳ−ＦＥＴ１１０に過電
流が流れているか否かを検出する過電流検出回路７１
と、過電流検出回路７１の検出結果と制御信号Ｓ１Aと
の論理積に応じてＭＯＳ−ＦＥＴ１１０のゲートに駆動
電圧を選択的に供給する論理積回路７２と、温度検出回
路１１１から得られるＭＯＳ−ＦＥＴ１１０の温度に応
じた検出電圧（上述した温度情報ＶTに相当する）と基
準電圧とを比較することによりＭＯＳ−ＦＥＴ１１０が
過熱状態であるか否かを検出する過熱検出回路７３と、
過熱検出回路７３の検出結果が過熱を表すものであった
場合ＭＯＳ−ＦＥＴ１１０のゲート電圧を強制的に降下
させてＭＯＳ−ＦＥＴ１１０をオフ動作させる過熱防止
回路７４とにより構成されている。
ト抵抗５８Ａの両端電圧に基づいてパワーＭＯＳ−ＦＥ
Ｔ１１０を流れる電流値Ｉ0 を検出する電流検出回路７
０と、電流検出回路７０から得られた電流に応じた電圧
値とＭＯＳ−ＦＥＴ１１０の定格電流に対応した基準電
圧とを比較することによりＭＯＳ−ＦＥＴ１１０に過電
流が流れているか否かを検出する過電流検出回路７１
と、過電流検出回路７１の検出結果と制御信号Ｓ１Aと
の論理積に応じてＭＯＳ−ＦＥＴ１１０のゲートに駆動
電圧を選択的に供給する論理積回路７２と、温度検出回
路１１１から得られるＭＯＳ−ＦＥＴ１１０の温度に応
じた検出電圧（上述した温度情報ＶTに相当する）と基
準電圧とを比較することによりＭＯＳ−ＦＥＴ１１０が
過熱状態であるか否かを検出する過熱検出回路７３と、
過熱検出回路７３の検出結果が過熱を表すものであった
場合ＭＯＳ−ＦＥＴ１１０のゲート電圧を強制的に降下
させてＭＯＳ−ＦＥＴ１１０をオフ動作させる過熱防止
回路７４とにより構成されている。
【００６２】電流検出回路７０はシャント抵抗５８Ａを
流れる電流値Ｉ0 をシャント抵抗５８Ａの両端電圧を基
に求める。すなわち電流検出回路７０はシャント抵抗５
８Ａの一端の電圧を入力端子１０５、分圧抵抗Ｒ１及び
Ｒ２を介して差動増幅回路７５の非反転入力端に入力す
ると共に、シャント抵抗５８Ａの他端の電圧を入力端子
１０６、入力抵抗Ｒ3 を介して差動増幅回路７５の反転
入力端に入力し、かつ差動増幅回路７５の反転入力端と
出力端とを抵抗Ｒ4 を介して接続することにより、ＭＯ
Ｓ−ＦＥＴ１１０からの出力電流値Ｉ0 に応じた電圧値
を出力し得るようになされている。この電流検出回路７
０の検出電圧は出力端子１０７を介してマイコン６０に
送出される。
流れる電流値Ｉ0 をシャント抵抗５８Ａの両端電圧を基
に求める。すなわち電流検出回路７０はシャント抵抗５
８Ａの一端の電圧を入力端子１０５、分圧抵抗Ｒ１及び
Ｒ２を介して差動増幅回路７５の非反転入力端に入力す
ると共に、シャント抵抗５８Ａの他端の電圧を入力端子
１０６、入力抵抗Ｒ3 を介して差動増幅回路７５の反転
入力端に入力し、かつ差動増幅回路７５の反転入力端と
出力端とを抵抗Ｒ4 を介して接続することにより、ＭＯ
Ｓ−ＦＥＴ１１０からの出力電流値Ｉ0 に応じた電圧値
を出力し得るようになされている。この電流検出回路７
０の検出電圧は出力端子１０７を介してマイコン６０に
送出される。
【００６３】過電流検出回路７１は、コンパレータ７６
の非反転入力端に電流検出回路７０からの検出電圧値を
入力すると共に反転入力端に基準電圧発生器７７によっ
て生成されたＭＯＳ−ＦＥＴ１１０の定格電流に対応し
た基準電圧値を入力し、検出電圧値が基準電圧値以上に
なったとき出力を正電位（以下、これを正論理と呼び、
零電位を負論理と呼ぶ）を出力する。そしてコンパレー
タ７６の出力をインバータ７８を介して論理積回路７２
に出力する。かくして過電流検出回路７１はＭＯＳ−Ｆ
ＥＴ１１０に通常の電流が流れている場合には正論理を
出力し、これに対して過電流が流れた場合には負論理を
出力する。
の非反転入力端に電流検出回路７０からの検出電圧値を
入力すると共に反転入力端に基準電圧発生器７７によっ
て生成されたＭＯＳ−ＦＥＴ１１０の定格電流に対応し
た基準電圧値を入力し、検出電圧値が基準電圧値以上に
なったとき出力を正電位（以下、これを正論理と呼び、
零電位を負論理と呼ぶ）を出力する。そしてコンパレー
タ７６の出力をインバータ７８を介して論理積回路７２
に出力する。かくして過電流検出回路７１はＭＯＳ−Ｆ
ＥＴ１１０に通常の電流が流れている場合には正論理を
出力し、これに対して過電流が流れた場合には負論理を
出力する。
【００６４】論理積回路７２は、論理積否定回路７９に
制御信号入力端子１００を介して制御信号Ｓ１Aを入力
すると共に過電流検出回路７１からの論理値を入力し、
それらの論理積否定結果を求める。論理積否定回路７９
の出力はインバータ８０を介してバッファ８１に供給さ
れる。そしてバッファ８１の出力が抵抗Ｒ5 を介してＭ
ＯＳ−ＦＥＴ１１０のゲートに供給される。
制御信号入力端子１００を介して制御信号Ｓ１Aを入力
すると共に過電流検出回路７１からの論理値を入力し、
それらの論理積否定結果を求める。論理積否定回路７９
の出力はインバータ８０を介してバッファ８１に供給さ
れる。そしてバッファ８１の出力が抵抗Ｒ5 を介してＭ
ＯＳ−ＦＥＴ１１０のゲートに供給される。
【００６５】ここで論理積回路７２は、例えば制御信号
Ｓ１Aが正論理（この実施形態では正論理が５〔Ｖ〕程
度に、負論理が０〔Ｖ〕に設定されている）であり、か
つ過電流検出回路７１からの出力が正論理（過電流でな
いことを表す）であった場合には、インバータ８０から
正論理（この実施形態では５〔Ｖ〕の電圧値）の信号を
出力する。これに対して制御信号Ｓ１Aが正論理であ
り、かつ過電流検出回路７１からの出力が負論理であっ
た場合には、インバータ８０から負論理（０〔Ｖ〕）の
信号を出力する。
Ｓ１Aが正論理（この実施形態では正論理が５〔Ｖ〕程
度に、負論理が０〔Ｖ〕に設定されている）であり、か
つ過電流検出回路７１からの出力が正論理（過電流でな
いことを表す）であった場合には、インバータ８０から
正論理（この実施形態では５〔Ｖ〕の電圧値）の信号を
出力する。これに対して制御信号Ｓ１Aが正論理であ
り、かつ過電流検出回路７１からの出力が負論理であっ
た場合には、インバータ８０から負論理（０〔Ｖ〕）の
信号を出力する。
【００６６】このように論理積回路７２は、過電流検出
回路７１によってＭＯＳ−ＦＥＴ１１０に過電流が流れ
たことを表す論理値が得られたとき、または制御信号Ｓ
１AがＭＯＳ−ＦＥＴ１１０をオフ動作させるための信
号であったときに負論理の信号を出力する。
回路７１によってＭＯＳ−ＦＥＴ１１０に過電流が流れ
たことを表す論理値が得られたとき、または制御信号Ｓ
１AがＭＯＳ−ＦＥＴ１１０をオフ動作させるための信
号であったときに負論理の信号を出力する。
【００６７】またバッファ８１には端子１０２を介して
チャージポンプ６２によって生成された駆動電圧ＶCが
供給され、これによりＭＯＳ−ＦＥＴ１１０のゲートに
は当該ＭＯＳ−ＦＥＴ１１０をオン動作させようとする
場合に必要な電圧値が確保される。すなわちこの例の場
合、インバータ８０からの正論理出力は５〔Ｖ〕に設定
され、これがバッファ８１によって１２〔Ｖ〕だけレベ
ルシフトされる結果バッファ出力は１７〔Ｖ〕となる。
なおこの実施形態での電源電圧ＶBは１２〔Ｖ〕であ
る。
チャージポンプ６２によって生成された駆動電圧ＶCが
供給され、これによりＭＯＳ−ＦＥＴ１１０のゲートに
は当該ＭＯＳ−ＦＥＴ１１０をオン動作させようとする
場合に必要な電圧値が確保される。すなわちこの例の場
合、インバータ８０からの正論理出力は５〔Ｖ〕に設定
され、これがバッファ８１によって１２〔Ｖ〕だけレベ
ルシフトされる結果バッファ出力は１７〔Ｖ〕となる。
なおこの実施形態での電源電圧ＶBは１２〔Ｖ〕であ
る。
【００６８】従って、インバータ出力が正論理の場合に
はＭＯＳ−ＦＥＴ１１０のゲートには１７〔Ｖ〕の電圧
が印加されるためＭＯＳ−ＦＥＴ１１０は正常にオン動
作する。これに対してインバータ出力が負論理の場合に
はバッファ８１出力は接地電位とされ、この結果ゲート
−ソース間に電位差が得られないのでＭＯＳ−ＦＥＴ１
１０はオフ動作する。なおＭＯＳ−ＦＥＴ１１０のゲー
ト及びソース間にはダイオード８２及びツェナダイオー
ド８３が接続されており、これによりゲートに必要以上
の過電圧が印加されようとした場合にこれをバイパスさ
せることができＭＯＳ−ＦＥＴ１１０の損傷を防止する
ことができる。
はＭＯＳ−ＦＥＴ１１０のゲートには１７〔Ｖ〕の電圧
が印加されるためＭＯＳ−ＦＥＴ１１０は正常にオン動
作する。これに対してインバータ出力が負論理の場合に
はバッファ８１出力は接地電位とされ、この結果ゲート
−ソース間に電位差が得られないのでＭＯＳ−ＦＥＴ１
１０はオフ動作する。なおＭＯＳ−ＦＥＴ１１０のゲー
ト及びソース間にはダイオード８２及びツェナダイオー
ド８３が接続されており、これによりゲートに必要以上
の過電圧が印加されようとした場合にこれをバイパスさ
せることができＭＯＳ−ＦＥＴ１１０の損傷を防止する
ことができる。
【００６９】過熱検出回路７３はコンパレータ８５の反
転入力端に半導体スイッチ部５４Ａの温度検出回路１１
１が接続されていると共に非反転入力端に基準電圧発生
器８６が接続されている。
転入力端に半導体スイッチ部５４Ａの温度検出回路１１
１が接続されていると共に非反転入力端に基準電圧発生
器８６が接続されている。
【００７０】従って過熱検出回路７３では、ＭＯＳ−Ｆ
ＥＴ１１０の温度が高くなるに伴って温度検出回路１１
１を構成するダイオードの抵抗値が低くなることにより
コンパレータ８５の反転入力端の電位が下がっていき、
やがて反転入力端の電位が基準電位よりも低くなったと
きに、コンパレータ８５から正論理を出力する。例えば
ＭＯＳ−ＦＥＴ１１０の温度が１５０〔°〕以上のとき
に正論理を出力するように設定されている。そしてこの
コンパレータ８５の論理出力がインバータ８７を介して
過熱防止回路７４に送出される。
ＥＴ１１０の温度が高くなるに伴って温度検出回路１１
１を構成するダイオードの抵抗値が低くなることにより
コンパレータ８５の反転入力端の電位が下がっていき、
やがて反転入力端の電位が基準電位よりも低くなったと
きに、コンパレータ８５から正論理を出力する。例えば
ＭＯＳ−ＦＥＴ１１０の温度が１５０〔°〕以上のとき
に正論理を出力するように設定されている。そしてこの
コンパレータ８５の論理出力がインバータ８７を介して
過熱防止回路７４に送出される。
【００７１】過熱防止回路７４は、大きく分けて、過熱
検出回路７３から与えられる論理値及び制御信号Ｓ１A
に基づいて動作するＪＫフリップフロップ８８と、当該
ＪＫフリップフロップ８８の出力に基づいてオンオフ動
作することによりメインのＭＯＳ−ＦＥＴ１１０のゲー
ト電圧を変化させてパワーＭＯＳ−ＦＥＴ１１０をオン
オフ制御するＭＯＳ−ＦＥＴ８９とにより構成されてい
る。
検出回路７３から与えられる論理値及び制御信号Ｓ１A
に基づいて動作するＪＫフリップフロップ８８と、当該
ＪＫフリップフロップ８８の出力に基づいてオンオフ動
作することによりメインのＭＯＳ−ＦＥＴ１１０のゲー
ト電圧を変化させてパワーＭＯＳ−ＦＥＴ１１０をオン
オフ制御するＭＯＳ−ＦＥＴ８９とにより構成されてい
る。
【００７２】因みに、パワーＭＯＳ−ＦＥＴ１１０とＭ
ＯＳ−ＦＥＴ８９との容量を比較すると、パワーＭＯＳ
−ＦＥＴ１１０の定格電流は１０［Ａ］程度に選定され
ているのに対してＭＯＳ−ＦＥＴ８９の定格電流は１０
［ｍＡ］程度に選定されており、その回路面積もパワー
ＭＯＳ−ＦＥＴ１１０を１とするとＭＯＳ−ＦＥＴ８９
はその１/1000程度である。
ＯＳ−ＦＥＴ８９との容量を比較すると、パワーＭＯＳ
−ＦＥＴ１１０の定格電流は１０［Ａ］程度に選定され
ているのに対してＭＯＳ−ＦＥＴ８９の定格電流は１０
［ｍＡ］程度に選定されており、その回路面積もパワー
ＭＯＳ−ＦＥＴ１１０を１とするとＭＯＳ−ＦＥＴ８９
はその１/1000程度である。
【００７３】過熱防止回路７４を具体的に説明すると、
ＪＫフリップフロップ８８のクロック入力ＣＬには過熱
検出回路７３の論理出力が入力されていると共に、リセ
ット入力ＲにはトランジスタＴｒ1 のコレクタが接続さ
れている。ここでトランジスタＴｒ1 のベースには制御
信号Ｓ１Aがワンショットマルチバイブレータ９０を介
して入力されるようになされており、制御信号Ｓ１Aが
負論理から正論理に変化すると、ワンショットマルチバ
イブレータ９０の出力パルスが立ち上がることによりト
ランジスタＴｒ1 のコレクタからエミッタに電流が流
れ、この結果リセット入力Ｒの電位が立ち下がることに
よりＪＫフリップフロップ９０がリセットされる。また
ＪＫフリップフロップ９０のＪ入力にはレギュレータ６
１によって安定化された電源電圧ＶDDが入力端子１０１
を介して入力されていると共に、Ｋ入力及びセット入力
Ｓは接地されている。
ＪＫフリップフロップ８８のクロック入力ＣＬには過熱
検出回路７３の論理出力が入力されていると共に、リセ
ット入力ＲにはトランジスタＴｒ1 のコレクタが接続さ
れている。ここでトランジスタＴｒ1 のベースには制御
信号Ｓ１Aがワンショットマルチバイブレータ９０を介
して入力されるようになされており、制御信号Ｓ１Aが
負論理から正論理に変化すると、ワンショットマルチバ
イブレータ９０の出力パルスが立ち上がることによりト
ランジスタＴｒ1 のコレクタからエミッタに電流が流
れ、この結果リセット入力Ｒの電位が立ち下がることに
よりＪＫフリップフロップ９０がリセットされる。また
ＪＫフリップフロップ９０のＪ入力にはレギュレータ６
１によって安定化された電源電圧ＶDDが入力端子１０１
を介して入力されていると共に、Ｋ入力及びセット入力
Ｓは接地されている。
【００７４】ここでＪＫフリップフロップ８８の動作
を、図３を用いて説明する。すなわち時点ｔ1 において
制御信号Ｓ１Aが正論理になると（図３（Ａ））、ワン
ショットマルチバイブレータ９０の出力パルスが立ち上
がってトランジスタＴｒ1 のベース電位が上がることに
より出力パネルに応じたパルス幅のリセットパルス（図
３（Ｃ））がリセット入力Ｒに入力され、ＪＫフリップ
フロップ８８がリセット状態とされる。
を、図３を用いて説明する。すなわち時点ｔ1 において
制御信号Ｓ１Aが正論理になると（図３（Ａ））、ワン
ショットマルチバイブレータ９０の出力パルスが立ち上
がってトランジスタＴｒ1 のベース電位が上がることに
より出力パネルに応じたパルス幅のリセットパルス（図
３（Ｃ））がリセット入力Ｒに入力され、ＪＫフリップ
フロップ８８がリセット状態とされる。
【００７５】この状態において、時点ｔ2 でＭＯＳ−Ｆ
ＥＴ１１０の温度が所定値以上となると、過熱検出回路
７３からクロック入力ＣＬに入力される論理出力が正論
理（図３（Ｂ））になり、この結果Ｑ出力が正論理とな
る。次に時点ｔ3 において入力制御信号Ｓ１Aが負論理
になったり、時点ｔ4 で過熱検出回路７３からクロック
入力ＣＬに入力される論理出力が負論理になってもＪＫ
フリップフロップ８８はこの状態を保持しＱ出力として
正論理を出力し続ける。やがて時点ｔ5 において、再び
制御信号Ｓ１Aが負論理から正論理になり、リセット入
力Ｒにリセットパルスが入力されると、Ｑ出力は正論理
から負論理に反転する（図３（Ｄ））。
ＥＴ１１０の温度が所定値以上となると、過熱検出回路
７３からクロック入力ＣＬに入力される論理出力が正論
理（図３（Ｂ））になり、この結果Ｑ出力が正論理とな
る。次に時点ｔ3 において入力制御信号Ｓ１Aが負論理
になったり、時点ｔ4 で過熱検出回路７３からクロック
入力ＣＬに入力される論理出力が負論理になってもＪＫ
フリップフロップ８８はこの状態を保持しＱ出力として
正論理を出力し続ける。やがて時点ｔ5 において、再び
制御信号Ｓ１Aが負論理から正論理になり、リセット入
力Ｒにリセットパルスが入力されると、Ｑ出力は正論理
から負論理に反転する（図３（Ｄ））。
【００７６】このようにＪＫフリップフロップ８８は、
制御信号Ｓ１Aが正論理の状態で過熱検出回路７３の出
力が正論理となったとき初めて正論理のＱ出力を出力
し、この後過熱検出回路７３の出力が負論理になっても
この状態を維持する。ここで過熱防止回路７４をラッチ
構成とし、一旦ＭＯＳ−ＦＥＴ１１０が所定温度以上に
なると次にＭＯＳ−ＦＥＴ１１０をオン制御させるため
の制御信号Ｓ１Aが到来するまでＭＯＳ−ＦＥＴ１１０
をオフさせ続けるのは次の理由による。
制御信号Ｓ１Aが正論理の状態で過熱検出回路７３の出
力が正論理となったとき初めて正論理のＱ出力を出力
し、この後過熱検出回路７３の出力が負論理になっても
この状態を維持する。ここで過熱防止回路７４をラッチ
構成とし、一旦ＭＯＳ−ＦＥＴ１１０が所定温度以上に
なると次にＭＯＳ−ＦＥＴ１１０をオン制御させるため
の制御信号Ｓ１Aが到来するまでＭＯＳ−ＦＥＴ１１０
をオフさせ続けるのは次の理由による。
【００７７】すなわち過熱防止回路７４をラッチ構成と
せずに温度検出結果に基づき実時間でＭＯＳ−ＦＥＴ１
１０のオンオフを制御しようとすると、ＭＯＳ−ＦＥＴ
１１０が所定温度以上になりＭＯＳ−ＦＥＴ１１０をオ
フ制御すると間もなくＭＯＳ−ＦＥＴ１１０の温度が下
がるのでＭＯＳ−ＦＥＴ１１０がオン制御される。そし
て再びＭＯＳ−ＦＥＴ１１０の温度が上昇するとＭＯＳ
−ＦＥＴ１１０がオフ制御される。そしてこのようなオ
ンオフが短時間の何度も繰り返されるようになると負荷
５３Ａに対して不安定な電源が供給されることになるた
め、制御信号Ｓ１Aが一旦負論理とされ再び正論理とさ
れたときに初めてＭＯＳ−ＦＥＴ１１０をオン状態に復
帰させるようになっている。
せずに温度検出結果に基づき実時間でＭＯＳ−ＦＥＴ１
１０のオンオフを制御しようとすると、ＭＯＳ−ＦＥＴ
１１０が所定温度以上になりＭＯＳ−ＦＥＴ１１０をオ
フ制御すると間もなくＭＯＳ−ＦＥＴ１１０の温度が下
がるのでＭＯＳ−ＦＥＴ１１０がオン制御される。そし
て再びＭＯＳ−ＦＥＴ１１０の温度が上昇するとＭＯＳ
−ＦＥＴ１１０がオフ制御される。そしてこのようなオ
ンオフが短時間の何度も繰り返されるようになると負荷
５３Ａに対して不安定な電源が供給されることになるた
め、制御信号Ｓ１Aが一旦負論理とされ再び正論理とさ
れたときに初めてＭＯＳ−ＦＥＴ１１０をオン状態に復
帰させるようになっている。
【００７８】ＪＫフリップフロップ８８のＱ出力は、上
述したバッファ８１と同様にチャージポンプ６２の出力
が供給され入力を１２〔Ｖ〕だけレベルシフトさせるバ
ッファ９１を介してＭＯＳ−ＦＥＴ８９のゲートに供給
される。この結果、Ｑ出力が正論理（５〔Ｖ〕）の場合
にはＭＯＳ−ＦＥＴ８９のゲートには１７〔Ｖ〕の電圧
が印加されるためＭＯＳ−ＦＥＴ８９はオン状態とされ
る。これに対してＱ出力が負論理（０〔Ｖ〕）の場合に
はＭＯＳ−ＦＥＴ８９のゲートには接地電位しか印加さ
れないのでＭＯＳ−ＦＥＴ８９はオフ状態となる。
述したバッファ８１と同様にチャージポンプ６２の出力
が供給され入力を１２〔Ｖ〕だけレベルシフトさせるバ
ッファ９１を介してＭＯＳ−ＦＥＴ８９のゲートに供給
される。この結果、Ｑ出力が正論理（５〔Ｖ〕）の場合
にはＭＯＳ−ＦＥＴ８９のゲートには１７〔Ｖ〕の電圧
が印加されるためＭＯＳ−ＦＥＴ８９はオン状態とされ
る。これに対してＱ出力が負論理（０〔Ｖ〕）の場合に
はＭＯＳ−ＦＥＴ８９のゲートには接地電位しか印加さ
れないのでＭＯＳ−ＦＥＴ８９はオフ状態となる。
【００７９】ここでＭＯＳ−ＦＥＴ８９がオン状態とさ
れたときにはＭＯＳ−ＦＥＴ１１０のゲートは接地電位
となる結果、ＭＯＳ−ＦＥＴ１１０は論理積回路７２か
らの論理出力に係わらず強制的にオフ状態にされる。こ
れに対してＭＯＳ−ＦＥＴ８９がオフ状態とされたとき
にはＭＯＳ−ＦＥＴ１１０のゲート電位は論理積回路７
２からの論理出力に応じた値となる。
れたときにはＭＯＳ−ＦＥＴ１１０のゲートは接地電位
となる結果、ＭＯＳ−ＦＥＴ１１０は論理積回路７２か
らの論理出力に係わらず強制的にオフ状態にされる。こ
れに対してＭＯＳ−ＦＥＴ８９がオフ状態とされたとき
にはＭＯＳ−ＦＥＴ１１０のゲート電位は論理積回路７
２からの論理出力に応じた値となる。
【００８０】かくして過熱検出回路７３及び過熱防止回
路７４においては、少なくともＭＯＳ−ＦＥＴ１１０の
温度が所定値以上になっている期間は、ＭＯＳ−ＦＥＴ
１１０のスイッチング状態を強制的にオフ状態とするこ
とができることにより、ＭＯＳ−ＦＥＴ１１０の過熱に
よる損傷を未然に回避できる。
路７４においては、少なくともＭＯＳ−ＦＥＴ１１０の
温度が所定値以上になっている期間は、ＭＯＳ−ＦＥＴ
１１０のスイッチング状態を強制的にオフ状態とするこ
とができることにより、ＭＯＳ−ＦＥＴ１１０の過熱に
よる損傷を未然に回避できる。
【００８１】（３）スイッチング装置の製造方法 次に図４を用いて本発明によるスイッチング装置の製造
方法について説明する。先ず図４（Ａ）に示すように、
シリコン基盤上で順次、酸化膜成長処理、ドレイン及び
ソース拡散処理、ゲート酸化膜成長処理及び電極金属成
長処理を施すことにより、多数のパワーＭＯＳ−ＦＥＴ
１１０とこれに隣接するように温度検出回路１１１が形
成された半導体ウェハ２００を作成する。
方法について説明する。先ず図４（Ａ）に示すように、
シリコン基盤上で順次、酸化膜成長処理、ドレイン及び
ソース拡散処理、ゲート酸化膜成長処理及び電極金属成
長処理を施すことにより、多数のパワーＭＯＳ−ＦＥＴ
１１０とこれに隣接するように温度検出回路１１１が形
成された半導体ウェハ２００を作成する。
【００８２】次に半導体ウェハ２００をダイシングやス
クライビングによって切断することにより、チップ状の
半導体スイッチ部５４Ａ〜５４Ｘを作成する。次に半導
体スイッチ部５４Ａ〜５４Ｘをそれぞれパッケージング
した後、各パッケージ２０１Ａ〜２０１Ｘを一つの放熱
フィン２０２上にまとめて取り付ける。
クライビングによって切断することにより、チップ状の
半導体スイッチ部５４Ａ〜５４Ｘを作成する。次に半導
体スイッチ部５４Ａ〜５４Ｘをそれぞれパッケージング
した後、各パッケージ２０１Ａ〜２０１Ｘを一つの放熱
フィン２０２上にまとめて取り付ける。
【００８３】このように複数の半導体スイッチ部５４Ａ
〜５４Ｘをまとめて一つの放熱フィン２０２に取り付け
るようにしたことにより、半導体スイッチ部５４Ａ〜５
４Ｘから発生する熱をまとめて一箇所で処理できるよう
になり、放熱処理がし易くなる。また保護回路５５Ａ〜
５５Ｘと全く別の場所で放熱処理ができるため保護回路
５５Ａ〜５５Ｘへの熱の伝導を抑制できる。また半導体
スイッチ部５４Ａ〜５４Ｘの全てのパワーＭＯＳ−ＦＥ
Ｔ１１０が同時にオン制御される場合は希なので、実際
に発熱している半導体スイッチ部５４Ａ〜５４Ｘに対す
る放熱フィン２０２の割合を大きくすることができ、こ
の分放熱効率を上げることができる。
〜５４Ｘをまとめて一つの放熱フィン２０２に取り付け
るようにしたことにより、半導体スイッチ部５４Ａ〜５
４Ｘから発生する熱をまとめて一箇所で処理できるよう
になり、放熱処理がし易くなる。また保護回路５５Ａ〜
５５Ｘと全く別の場所で放熱処理ができるため保護回路
５５Ａ〜５５Ｘへの熱の伝導を抑制できる。また半導体
スイッチ部５４Ａ〜５４Ｘの全てのパワーＭＯＳ−ＦＥ
Ｔ１１０が同時にオン制御される場合は希なので、実際
に発熱している半導体スイッチ部５４Ａ〜５４Ｘに対す
る放熱フィン２０２の割合を大きくすることができ、こ
の分放熱効率を上げることができる。
【００８４】また図４（Ｂ）に示すように、シリコン基
盤状で、薄膜形成、フォトレジスト形成、露光、エッチ
ング及びアルミニウム配線形成処理等を施すことによ
り、多数の保護回路が形成された半導体ウェハ３００を
作成する。次にこの半導体ウェハ３００をダイシングや
スクライビングによって切断することにより、チップ状
の保護回路５５Ａ〜５５Ｘを作成する。次にこの多数の
チップ状の保護回路５５Ａ〜５５Ｘをまとめて１つのパ
ッケージ５６内にパッケージングする。
盤状で、薄膜形成、フォトレジスト形成、露光、エッチ
ング及びアルミニウム配線形成処理等を施すことによ
り、多数の保護回路が形成された半導体ウェハ３００を
作成する。次にこの半導体ウェハ３００をダイシングや
スクライビングによって切断することにより、チップ状
の保護回路５５Ａ〜５５Ｘを作成する。次にこの多数の
チップ状の保護回路５５Ａ〜５５Ｘをまとめて１つのパ
ッケージ５６内にパッケージングする。
【００８５】このように多数のチップ状の保護回路５５
Ａ〜５５Ｘをまとめて１つのパッケージ５６内にパッケ
ージングするようにしたことにより、それぞれ保護回路
が形成された多数の半導体チップを１ユニット（１パッ
ケージ）として取り扱うことができるようになり、取り
扱いを簡単化できると共にその後の回路基盤への取り付
け作業を簡単化できる。
Ａ〜５５Ｘをまとめて１つのパッケージ５６内にパッケ
ージングするようにしたことにより、それぞれ保護回路
が形成された多数の半導体チップを１ユニット（１パッ
ケージ）として取り扱うことができるようになり、取り
扱いを簡単化できると共にその後の回路基盤への取り付
け作業を簡単化できる。
【００８６】次に図４（Ｃ）に示すように、回路基盤４
００の所定位置にパッケージ２０１Ａ〜２０１Ｘが取り
付けられた放熱フィン２０２及びパッケージ５６をそれ
ぞれ取り付ける。これによりパッケージ２０１Ａ〜２０
１Ｘ内の半導体スイッチ部５４Ａ〜５４Ｘと、パッケー
ジ５６内のこれに対応する保護回路５５Ａ〜５５Ｘとが
回路基盤４００上に形成された配線４０１によって接続
される。
００の所定位置にパッケージ２０１Ａ〜２０１Ｘが取り
付けられた放熱フィン２０２及びパッケージ５６をそれ
ぞれ取り付ける。これによりパッケージ２０１Ａ〜２０
１Ｘ内の半導体スイッチ部５４Ａ〜５４Ｘと、パッケー
ジ５６内のこれに対応する保護回路５５Ａ〜５５Ｘとが
回路基盤４００上に形成された配線４０１によって接続
される。
【００８７】このようにこの実施形態では、半導体スイ
ッチ部５４Ａ〜５４Ｘと保護回路５５Ａ〜５５Ｘとを別
チップとし、さらにパワーＭＯＳ−ＦＥＴ１１０を有す
る半導体スイッチ部５４Ａ〜５４Ｘを同一の半導体ウェ
ハ２００上で形成し、かつ保護回路５５Ａ〜５５Ｘを同
一の半導体ウェハ３００上で形成するようにしたことに
より、各半導体ウェハ２００、３００の面積を有効利用
できパワーＭＯＳ−ＦＥＴ及び保護回路の製造上の歩留
まりを向上させることができる。
ッチ部５４Ａ〜５４Ｘと保護回路５５Ａ〜５５Ｘとを別
チップとし、さらにパワーＭＯＳ−ＦＥＴ１１０を有す
る半導体スイッチ部５４Ａ〜５４Ｘを同一の半導体ウェ
ハ２００上で形成し、かつ保護回路５５Ａ〜５５Ｘを同
一の半導体ウェハ３００上で形成するようにしたことに
より、各半導体ウェハ２００、３００の面積を有効利用
できパワーＭＯＳ−ＦＥＴ及び保護回路の製造上の歩留
まりを向上させることができる。
【００８８】因みに、自動車のようにそれぞれ容量の異
なる多数の負荷が設けられている場合にあっては、それ
に応じて容量の異なるパワーＭＯＳ−ＦＥＴを用意する
必要がある。このような場合には、同じ容量のパワーＭ
ＯＳ−ＦＥＴを同一の半導体ウェハ上で形成するように
すれば、一段と歩留まりを向上させることができる。
なる多数の負荷が設けられている場合にあっては、それ
に応じて容量の異なるパワーＭＯＳ−ＦＥＴを用意する
必要がある。このような場合には、同じ容量のパワーＭ
ＯＳ−ＦＥＴを同一の半導体ウェハ上で形成するように
すれば、一段と歩留まりを向上させることができる。
【００８９】実際上、このようにパワーＭＯＳ−ＦＥＴ
の容量が異なる場合には各パワーＭＯＳ−ＦＥＴにおい
て過電流の程度が異なる。すなわち容量の大きなパワー
ＭＯＳ−ＦＥＴほど大きな電流を流すことができる。
の容量が異なる場合には各パワーＭＯＳ−ＦＥＴにおい
て過電流の程度が異なる。すなわち容量の大きなパワー
ＭＯＳ−ＦＥＴほど大きな電流を流すことができる。
【００９０】そのため、パワーＭＯＳ−ＦＥＴの容量に
応じてそのパワーＭＯＳ−ＦＥＴのための保護回路の構
成も変える必要があるが、この実施形態では同一の半導
体ウェハ上で全て同一の構成でなる保護回路を形成し、
チップに切断した後、過電流検出回路７１（図２）の基
準電圧発生器７７のボリュームをパワーＭＯＳ−ＦＥＴ
の容量に合わせて調整する。これにより、保護回路を製
造する際の歩留まりを低下させずに各パワーＭＯＳ−Ｆ
ＥＴに適合した保護回路を製造することができるように
なる。
応じてそのパワーＭＯＳ−ＦＥＴのための保護回路の構
成も変える必要があるが、この実施形態では同一の半導
体ウェハ上で全て同一の構成でなる保護回路を形成し、
チップに切断した後、過電流検出回路７１（図２）の基
準電圧発生器７７のボリュームをパワーＭＯＳ−ＦＥＴ
の容量に合わせて調整する。これにより、保護回路を製
造する際の歩留まりを低下させずに各パワーＭＯＳ−Ｆ
ＥＴに適合した保護回路を製造することができるように
なる。
【００９１】（４）効果 以上の構成によれば、半導体スイッチ部５４Ａ〜５４Ｘ
と、当該半導体スイッチ部５４Ａ〜５４Ｘの温度及び電
流状態を監視して半導体スイッチ部５４Ａ〜５４Ｘが過
熱や過電流によって損傷しないように半導体スイッチ部
５４Ａ〜５４Ｘを制御する保護回路５５Ａ〜５５Ｘと
を、それぞれ別チップ構成とし、さらにそれらを別のパ
ッケージ内に収納するようにしたことにより、半導体ス
イッチ部５４Ａ〜５４Ｘで発生する熱の保護回路５５Ａ
〜５５Ｘへの伝導を抑制することができ、この結果誤動
作の少ない信頼性の高いスイッチング装置５０を実現し
得る。
と、当該半導体スイッチ部５４Ａ〜５４Ｘの温度及び電
流状態を監視して半導体スイッチ部５４Ａ〜５４Ｘが過
熱や過電流によって損傷しないように半導体スイッチ部
５４Ａ〜５４Ｘを制御する保護回路５５Ａ〜５５Ｘと
を、それぞれ別チップ構成とし、さらにそれらを別のパ
ッケージ内に収納するようにしたことにより、半導体ス
イッチ部５４Ａ〜５４Ｘで発生する熱の保護回路５５Ａ
〜５５Ｘへの伝導を抑制することができ、この結果誤動
作の少ない信頼性の高いスイッチング装置５０を実現し
得る。
【００９２】また半導体スイッチ部５４Ａ〜５４Ｘを構
成する半導体チップ上に半導体スイッチと共に当該半導
体スイッチの温度を検出する温度検出回路１１１を形成
するようにしたことにより、半導体スイッチの温度を正
確に検出できるようになる。この結果保護回路による過
熱保護動作を半導体スイッチの温度が正確に反映された
良好なものとすることができる。
成する半導体チップ上に半導体スイッチと共に当該半導
体スイッチの温度を検出する温度検出回路１１１を形成
するようにしたことにより、半導体スイッチの温度を正
確に検出できるようになる。この結果保護回路による過
熱保護動作を半導体スイッチの温度が正確に反映された
良好なものとすることができる。
【００９３】また多数のチップ状の保護回路５５Ａ〜５
５Ｘをまとめて１つのパッケージ５６内にパッケージン
グするようにしたことにより、それぞれ保護回路が形成
された多数の半導体チップを１ユニット（１パッケー
ジ）として取り扱うことができるようになり、自動車等
のように多数の保護回路５５Ａ〜５５Ｘが必要となる場
合における当該保護回路５５Ａ〜５５Ｘの取り扱いを簡
単化できると共に回路基盤への取り付け作業を簡単化で
きる。
５Ｘをまとめて１つのパッケージ５６内にパッケージン
グするようにしたことにより、それぞれ保護回路が形成
された多数の半導体チップを１ユニット（１パッケー
ジ）として取り扱うことができるようになり、自動車等
のように多数の保護回路５５Ａ〜５５Ｘが必要となる場
合における当該保護回路５５Ａ〜５５Ｘの取り扱いを簡
単化できると共に回路基盤への取り付け作業を簡単化で
きる。
【００９４】さらに複数の半導体スイッチ部５４Ａ〜５
４Ｘをまとめて一つの放熱フィン２０２に取り付けるよ
うにしたことにより、半導体スイッチ部５４Ａ〜５４Ｘ
から発生する熱をまとめて一箇所で処理できるようにな
り、放熱処理がし易くなると共に放熱効率を上げること
ができる。
４Ｘをまとめて一つの放熱フィン２０２に取り付けるよ
うにしたことにより、半導体スイッチ部５４Ａ〜５４Ｘ
から発生する熱をまとめて一箇所で処理できるようにな
り、放熱処理がし易くなると共に放熱効率を上げること
ができる。
【００９５】また半導体スイッチ部５４Ａ〜５４Ｘを同
一の半導体ウェハ２００上で作成すると共に、保護回路
５５Ａ〜５５Ｘを同一の半導体ウェハ３００上で形成
し、それらの半導体ウェハ２００及び３００を切断する
ことで半導体スイッチチップ及び保護回路チップを形成
した後、それらのチップを互いに接続するようにしたこ
とにより、製造上の歩留まりを向上させることができ
る。
一の半導体ウェハ２００上で作成すると共に、保護回路
５５Ａ〜５５Ｘを同一の半導体ウェハ３００上で形成
し、それらの半導体ウェハ２００及び３００を切断する
ことで半導体スイッチチップ及び保護回路チップを形成
した後、それらのチップを互いに接続するようにしたこ
とにより、製造上の歩留まりを向上させることができ
る。
【００９６】（５）他の実施形態 なお上述の実施形態では、本発明によるスイッチング装
置を、図１に示すような構成のスイッチング装置５０、
及び図２に示すような保護回路５５Ａを例にとって説明
したが、本発明はこれに限らず、要はインテリジェント
パワースイッチに代表されるような、半導体スイッチ
と、当該半導体スイッチを過電流や過熱から保護する保
護回路とを有するスイッチング装置に広く適用すること
ができる。
置を、図１に示すような構成のスイッチング装置５０、
及び図２に示すような保護回路５５Ａを例にとって説明
したが、本発明はこれに限らず、要はインテリジェント
パワースイッチに代表されるような、半導体スイッチ
と、当該半導体スイッチを過電流や過熱から保護する保
護回路とを有するスイッチング装置に広く適用すること
ができる。
【００９７】また上述の実施形態では、それぞれが１チ
ップ構成でなる複数の半導体スイッチ部５４Ａ〜５４Ｘ
をそれぞれ別々にパッケージ（いわゆるシングルチップ
パッケージ）した後、そのパッケージ２０１Ａ〜２０１
Ｘを放熱フィン２０２上に取り付ける場合について述べ
たが、本発明はこれに限らず、複数の半導体スイッチ部
５４Ａ〜５４Ｘを集めて放熱フィンが設けられたパッケ
ージ内にまとめてパッケージする（いわゆるマルチチッ
プパッケージ）するようにしてもよい。
ップ構成でなる複数の半導体スイッチ部５４Ａ〜５４Ｘ
をそれぞれ別々にパッケージ（いわゆるシングルチップ
パッケージ）した後、そのパッケージ２０１Ａ〜２０１
Ｘを放熱フィン２０２上に取り付ける場合について述べ
たが、本発明はこれに限らず、複数の半導体スイッチ部
５４Ａ〜５４Ｘを集めて放熱フィンが設けられたパッケ
ージ内にまとめてパッケージする（いわゆるマルチチッ
プパッケージ）するようにしてもよい。
【００９８】このようにすれば複数の保護回路チップを
１パッケージ内に収納した場合と同様に、複数の半導体
スイッチチップを１ユニットとして取り扱うことができ
るようになるため、当該複数の半導体スイッチチップの
取り扱い及び回路基盤への取り付け作業を簡単化させる
ことができる。
１パッケージ内に収納した場合と同様に、複数の半導体
スイッチチップを１ユニットとして取り扱うことができ
るようになるため、当該複数の半導体スイッチチップの
取り扱い及び回路基盤への取り付け作業を簡単化させる
ことができる。
【００９９】同様に上述の実施形態では、それぞれが１
チップ構成でなる複数の保護回路５５Ａ〜５５Ｘを集め
て１つのパッケージ５６内にまとめてパッケージ（いわ
ゆるマルチチップパッケージ）する場合について述べた
が、本発明はこれに限らず、各保護回路５５Ａ〜５５Ｘ
をそれぞれ別々にパッケージ（いわゆるシングルチップ
パッケージ）するようにしてもよい。
チップ構成でなる複数の保護回路５５Ａ〜５５Ｘを集め
て１つのパッケージ５６内にまとめてパッケージ（いわ
ゆるマルチチップパッケージ）する場合について述べた
が、本発明はこれに限らず、各保護回路５５Ａ〜５５Ｘ
をそれぞれ別々にパッケージ（いわゆるシングルチップ
パッケージ）するようにしてもよい。
【０１００】さらに上述の実施形態では、各半導体チッ
プをパッケージ内に収納した後これらを電気的に接続す
る場合について述べたが、本発明はこれに限らず、各半
導体チップをそのままの状態で電気的に接続するように
してもよい。
プをパッケージ内に収納した後これらを電気的に接続す
る場合について述べたが、本発明はこれに限らず、各半
導体チップをそのままの状態で電気的に接続するように
してもよい。
【０１０１】さらに上述の実施形態では、各々半導体ス
イッチが形成された複数の半導体チップを一つのパッケ
ージ内に収納する場合について述べたが、本発明はこれ
に限らず、同一チップ内に複数の半導体スイッチが形成
されているような半導体チップを作成し、この半導体チ
ップをパッケージ内に収納するようにしてもよい。この
ようにすれば、一つのパッケージ内に一つの半導体チッ
プをパッケージングするだけで、一つのパッケージ内に
複数の半導体スイッチをパッケージングしたことにな
り、複数の半導体スイッチを一つのパッケージ内に収納
する際の作業性を向上し得る。
イッチが形成された複数の半導体チップを一つのパッケ
ージ内に収納する場合について述べたが、本発明はこれ
に限らず、同一チップ内に複数の半導体スイッチが形成
されているような半導体チップを作成し、この半導体チ
ップをパッケージ内に収納するようにしてもよい。この
ようにすれば、一つのパッケージ内に一つの半導体チッ
プをパッケージングするだけで、一つのパッケージ内に
複数の半導体スイッチをパッケージングしたことにな
り、複数の半導体スイッチを一つのパッケージ内に収納
する際の作業性を向上し得る。
【０１０２】同様に、同一チップ内に複数の保護回路が
形成されているような半導体チップを作成し、この半導
体チップをパッケージ内に収納するようにしてもよい。
このようにすれば、一つのパッケージ内に一つの半導体
チップをパッケージングするだけで、一つのパッケージ
内に複数の保護回路をパッケージングしたことになり、
複数の保護回路を一つのパッケージ内に収納する際の作
業性を向上し得る。
形成されているような半導体チップを作成し、この半導
体チップをパッケージ内に収納するようにしてもよい。
このようにすれば、一つのパッケージ内に一つの半導体
チップをパッケージングするだけで、一つのパッケージ
内に複数の保護回路をパッケージングしたことになり、
複数の保護回路を一つのパッケージ内に収納する際の作
業性を向上し得る。
【０１０３】また上述の実施形態では、本発明によるス
イッチング装置を自動車のジャンクションブロック５１
に適用した場合について述べたが、本発明はこれに限ら
ず、例えばＣＤ（コンパクトディスク）のモータに接続
されモータに適宜電源を供給するスイッチング装置等に
も適用することができる。
イッチング装置を自動車のジャンクションブロック５１
に適用した場合について述べたが、本発明はこれに限ら
ず、例えばＣＤ（コンパクトディスク）のモータに接続
されモータに適宜電源を供給するスイッチング装置等に
も適用することができる。
【０１０４】さらに上述の実施形態では、半導体スイッ
チとしてＭＯＳ−ＦＥＴ１１０を用いた場合について述
べたが、本発明の半導体スイッチはこれに限らず、他の
半導体スイッチを用いた場合でも上述の場合と同様の効
果を得ることができる。
チとしてＭＯＳ−ＦＥＴ１１０を用いた場合について述
べたが、本発明の半導体スイッチはこれに限らず、他の
半導体スイッチを用いた場合でも上述の場合と同様の効
果を得ることができる。
【０１０５】
【発明の効果】上述のように請求項１に記載の発明によ
れば、制御入力端子への制御入力に応じてオンされて電
源を出力端子に接続された負荷に供給する半導体スイッ
チと、当該半導体スイッチに過電流が流れた場合及び又
は当該半導体スイッチが過熱した場合に制御入力端子に
信号を出力して当該半導体スイッチをオフ制御すること
により、当該半導体スイッチを保護する保護回路とを有
するスイッチング装置において、半導体スイッチと、保
護回路とが別の半導体チップ上に形成されており、半導
体スイッチが形成された半導体チップと、保護回路が形
成された半導体チップは、それぞれ別のパッケージ内に
収納されているようにしたことにより、半導体スイッチ
から発生する熱の保護回路への伝導を抑制し得、この結
果保護回路の熱による誤動作や劣化を低減することがで
き、スイッチングの信頼性が向上したスイッチング装置
を実現し得る。また、請求項１に記載の発明によれば、
半導体スイッチが形成された半導体チップに、半導体ス
イッチの温度を検出し当該検出結果を保護回路に与える
温度検出手段を形成するようにしたことにより、保護回
路による過熱保護動作を半導体スイッチの温度が正確に
反映された良好なものとすることができる。
れば、制御入力端子への制御入力に応じてオンされて電
源を出力端子に接続された負荷に供給する半導体スイッ
チと、当該半導体スイッチに過電流が流れた場合及び又
は当該半導体スイッチが過熱した場合に制御入力端子に
信号を出力して当該半導体スイッチをオフ制御すること
により、当該半導体スイッチを保護する保護回路とを有
するスイッチング装置において、半導体スイッチと、保
護回路とが別の半導体チップ上に形成されており、半導
体スイッチが形成された半導体チップと、保護回路が形
成された半導体チップは、それぞれ別のパッケージ内に
収納されているようにしたことにより、半導体スイッチ
から発生する熱の保護回路への伝導を抑制し得、この結
果保護回路の熱による誤動作や劣化を低減することがで
き、スイッチングの信頼性が向上したスイッチング装置
を実現し得る。また、請求項１に記載の発明によれば、
半導体スイッチが形成された半導体チップに、半導体ス
イッチの温度を検出し当該検出結果を保護回路に与える
温度検出手段を形成するようにしたことにより、保護回
路による過熱保護動作を半導体スイッチの温度が正確に
反映された良好なものとすることができる。
【０１０６】また請求項２に記載の発明によれば、過熱
防止回路をラッチ構成としたことにより、負荷に対して
安定的に電源が供給されるようになる。
防止回路をラッチ構成としたことにより、負荷に対して
安定的に電源が供給されるようになる。
【０１０７】また請求項３に記載の発明によれば、半導
体スイッチが形成された半導体チップを収納するパッケ
ージ内には、半導体スイッチが形成された半導体チップ
が複数収納されていると共に、保護回路が形成された半
導体チップを収納するパッケージ内には、保護回路が形
成された半導体チップが複数収納されているようにした
ことにより、ユニット（パッケージ）の数を低減させる
ことができ、この結果ユニットの取り扱い及び取り付け
が容易になる。
体スイッチが形成された半導体チップを収納するパッケ
ージ内には、半導体スイッチが形成された半導体チップ
が複数収納されていると共に、保護回路が形成された半
導体チップを収納するパッケージ内には、保護回路が形
成された半導体チップが複数収納されているようにした
ことにより、ユニット（パッケージ）の数を低減させる
ことができ、この結果ユニットの取り扱い及び取り付け
が容易になる。
【０１０８】また請求項４乃至請求項６の発明によれ
ば、複数の半導体スイッチを一つのパッケージ内に収納
する際の作業性を向上し得ると共に、複数の保護回路を
一つのパッケージ内に収納する際の作業性を向上し得
る。
ば、複数の半導体スイッチを一つのパッケージ内に収納
する際の作業性を向上し得ると共に、複数の保護回路を
一つのパッケージ内に収納する際の作業性を向上し得
る。
【０１０９】また請求項７に記載の発明によれば、制御
入力端子への制御入力に応じてオンされて電源を出力端
子に接続された負荷に供給する半導体スイッチを複数設
けると共に、当該各半導体スイッチに過電流が流れた場
合及び又は当該半導体スイッチが過熱した場合に制御入
力端子に信号を出力して半導体スイッチをオフ制御する
ことにより、半導体スイッチをそれぞれ保護する保護回
路を複数設けてなるスイッチング装置において、複数の
半導体スイッチと、複数の前記保護回路とが別の半導体
チップ上に形成されていると共に、複数の半導体スイッ
チが形成された単数又は複数の半導体チップは一つの放
熱フィンに取り付けられているようにしたことにより、
放熱処理がし易くなると共に保護回路等への熱の伝導を
抑制でき、さらには放熱効率を上げることができる。さ
らに請求項７に記載の発明によれば、半導体スイッチが
形成された半導体チップに、半導体スイッチの温度を検
出し当該検出結果を保護回路に与える温度検出手段が形
成するようにしたことにより、保護回路による過熱保護
動作を半導体スイッチの温度が正確に反映された良好な
ものとすることができる。
入力端子への制御入力に応じてオンされて電源を出力端
子に接続された負荷に供給する半導体スイッチを複数設
けると共に、当該各半導体スイッチに過電流が流れた場
合及び又は当該半導体スイッチが過熱した場合に制御入
力端子に信号を出力して半導体スイッチをオフ制御する
ことにより、半導体スイッチをそれぞれ保護する保護回
路を複数設けてなるスイッチング装置において、複数の
半導体スイッチと、複数の前記保護回路とが別の半導体
チップ上に形成されていると共に、複数の半導体スイッ
チが形成された単数又は複数の半導体チップは一つの放
熱フィンに取り付けられているようにしたことにより、
放熱処理がし易くなると共に保護回路等への熱の伝導を
抑制でき、さらには放熱効率を上げることができる。さ
らに請求項７に記載の発明によれば、半導体スイッチが
形成された半導体チップに、半導体スイッチの温度を検
出し当該検出結果を保護回路に与える温度検出手段が形
成するようにしたことにより、保護回路による過熱保護
動作を半導体スイッチの温度が正確に反映された良好な
ものとすることができる。
【０１１０】また請求項８に記載の発明によれば、それ
ぞれ保護回路が形成された多数の半導体チップを１ユニ
ット（１パッケージ）として取り扱うことができるよう
になり、自動車等のように多数の保護回路が必要となる
場合における当該保護回路の取り扱いを簡単化できると
共に回路基盤への取り付け作業を簡単化できる。
ぞれ保護回路が形成された多数の半導体チップを１ユニ
ット（１パッケージ）として取り扱うことができるよう
になり、自動車等のように多数の保護回路が必要となる
場合における当該保護回路の取り扱いを簡単化できると
共に回路基盤への取り付け作業を簡単化できる。
【０１１１】また請求項９に記載の発明によれば、構成
及びチップ面積の同じ半導体スイッチを同一の半導体ウ
ェハ上で形成すると共に、構成及びチップ面積の同じ保
護回路を同一の半導体ウェハ上で形成することになるた
め、半導体ウェハの面積を有効に利用できるようにな
り、製造上の歩留まりを向上させることができる。さら
に請求項９に記載の発明によれば、保護回路を製造する
際の歩留まりを低下させずに各半導体スイッチに適合し
た保護回路を製造することができる。
及びチップ面積の同じ半導体スイッチを同一の半導体ウ
ェハ上で形成すると共に、構成及びチップ面積の同じ保
護回路を同一の半導体ウェハ上で形成することになるた
め、半導体ウェハの面積を有効に利用できるようにな
り、製造上の歩留まりを向上させることができる。さら
に請求項９に記載の発明によれば、保護回路を製造する
際の歩留まりを低下させずに各半導体スイッチに適合し
た保護回路を製造することができる。
【０１１２】また請求項１０に記載の発明によれば、請
求項９の発明の効果に加えて、半導体スイッチから発生
する熱の保護回路への伝導を一段と抑制することができ
るスイッチング装置を製造することができる。
求項９の発明の効果に加えて、半導体スイッチから発生
する熱の保護回路への伝導を一段と抑制することができ
るスイッチング装置を製造することができる。
【図１】本発明によるスイッチング装置の基本構成を示
すブロック図である。
すブロック図である。
【図２】保護回路の構成を示す回路接続図である。
【図３】図２中のＪＫフリップフロップの動作の説明に
供するタイミングチャートである。
供するタイミングチャートである。
【図４】本発明によるスイッチング装置の製造方法の説
明に供する略線図である。
明に供する略線図である。
【図５】自動車における各負荷への電源供給の説明に供
する略線図である。
する略線図である。
【図６】機械接点を有するリレーを用いたジャンクショ
ンブロックの説明に供する略線図である。
ンブロックの説明に供する略線図である。
【図７】従来のインテリジェントパワースイッチの回路
構成を示すブロック図である。
構成を示すブロック図である。
【図８】従来のインテリジェントパワースイッチの外観
構成を示す斜視図である。
構成を示す斜視図である。
５２ 電源 ５３Ａ〜５３Ｘ 負荷 ５５Ａ〜５５Ｘ 保護回路 ５６、２０１Ａ〜２０１Ｘ パッケージ ５７ 放熱フィン １１０ 半導体スイッチ（パワ
ーＭＯＳ−ＦＥＴ） １１１ 温度検出手段（温度検
出回路） ２００、３００ 半導体ウェハ
ーＭＯＳ−ＦＥＴ） １１１ 温度検出手段（温度検
出回路） ２００、３００ 半導体ウェハ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０２Ｈ 7/20 (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 5/04 B60R 16/02 H01L 21/822 H01L 23/58 H01L 27/04 H02H 7/20
Claims (11)
- 【請求項１】 制御入力端子に入力されるオン制御する
ことを示す制御信号によってオンされて電源を出力端子
に接続された負荷に供給する半導体スイッチと、当該半
導体スイッチに過電流が流れた場合及び又は当該半導体
スイッチが過熱した場合に前記制御入力端子に信号を出
力して当該半導体スイッチをオフ制御することにより、
当該半導体スイッチを保護する保護回路とを有するスイ
ッチング装置において、前記半導体スイッチは、前記制御入力端子に前記制御信
号が入力されている場合でも、当該半導体スイッチが過
熱した場合には、前記制御入力端子への駆動電圧の供給
が停止されて、強制的にオフ制御され、 前記半導体スイッチと、前記保護回路とが別の半導体チ
ップ上に形成されており、前記半導体スイッチが形成された前記半導体チップに
は、前記半導体スイッチの温度を検出し当該検出結果を
前記保護回路に与える温度検出手段が、前記半導体スイ
ッチと対になって形成されており、 前記半導体スイッチが形成された半導体チップと、前記
保護回路が形成された半導体チップは、それぞれ別のパ
ッケージ内に収納されていることを特徴とするスイッチ
ング装置。 - 【請求項２】 前記半導体スイッチは、一旦、当該半導
体スイッチが過熱してオフ制御されると、オン制御する
ことを示す次の制御信号が到来するまでは、オフされ続
けることを特徴とする請求項１に記載のスイッチング装
置。 - 【請求項３】 前記半導体スイッチが形成された半導体
チップを収納するパッケージ内には、前記半導体スイッ
チが形成された半導体チップが複数収納されていると共
に、 前記保護回路が形成された半導体チップを収納するパッ
ケージ内には、前記保護回路が形成された半導体チップ
が複数収納されていることを特徴とする請求項１又は２
に記載のスイッチング装置。 - 【請求項４】 前記半導体スイッチが形成された半導体
チップには、同一チップ内に複数の前記半導体スイッチ
が形成されていることを特徴とする請求項１又は２に記
載のスイッチング装置。 - 【請求項５】 前記保護回路が形成された半導体チップ
には、同一チップ内に複数の前記保護回路が形成されて
いることを特徴とする請求項１又は２に記載のスイッチ
ング装置。 - 【請求項６】 前記半導体スイッチが形成された半導体
チップには、同一チップ内に複数の前記半導体スイッチ
が形成されていると共に、 前記保護回路が形成された半導体チップには、同一チッ
プ内に複数の前記保護回路が形成されていることを特徴
とする請求項１又は２に記載のスイッチング装置。 - 【請求項７】 制御入力端子に入力されるオン制御する
ことを示す制御信号によってオンされて電源を出力端子
に接続された負荷に供給する半導体スイッチを複数設け
ると共に、当該各半導体スイッチに過電流が流れた場合
及び又は当該半導体スイッチが過熱した場合に前記制御
入力端子に信号を出力して前記半導体スイッチをオフ制
御することにより、前記半導体スイッチをそれぞれ保護
する保護回路を複数設けてなるスイッチング装置におい
て、前記半導体スイッチは、前記制御入力端子に前記制御信
号が入力されている場合でも、当該半導体スイッチが過
熱した場合には、前記制御入力端子への駆動電圧の供給
が停止されて、強制的にオフ制御され、 複数の前記半導体スイッチと、複数の前記保護回路とが
別の半導体チップ上に形成されていると共に、前記半導体スイッチが形成された前記半導体チップに
は、前記半導体スイッチの温度を検出し当該検出結果を
前記保護回路に与える温度検出手段が、前記半導体スイ
ッチと対になって形成されており、 前記複数の半導体スイッチが形成された単数又は複数の
半導体チップは一つの放熱フィンに取り付けられている
ことを特徴とするスイッチング装置。 - 【請求項８】 前記負荷は、前記複数の半導体スイッチ
にそれぞれ接続された複数の車載機器である ことを特徴
とする請求項７に記載のスイッチング装置。 - 【請求項９】 制御入力端子に入力されるオン制御する
ことを示す制御信号によってオンされて電源を出力端子
に接続された負荷に供給する半導体スイッチと、当該半
導体スイッチに過電流が流れた場合及び又は当該半導体
スイッチが過熱した場合には、前記制御入力端子に前記
制御信号が入力されている場合でも、前記制御入力端子
への駆動電圧の供給を停止させて、当該半導体スイッチ
を強制的にオフ制御することにより、当該半導体スイッ
チを保護する保護回路とを有するスイッチング装置の製
造方法において、 第１の半導体ウェハ上で複数の前記半導体スイッチを形
成した後、それらを切断することにより複数の半導体チ
ップを形成する工程と、 第２の半導体ウェハ上で、全て同一の構成でなる複数の
前記保護回路を形成した後、それらを切断することによ
り複数の半導体チップを形成する工程と、 前記半導体スイッチが形成された複数の半導体チップを
一つの放熱フィンに取り付ける工程と、 前記複数の半導体スイッチと、前記複数の保護回路とを
電気的に接続する工程と、前記複数の保護回路が形成された前記半導体チップにお
いて、前記複数の保護回路に対してそれぞれ過電流の検
出のためのボリューム調整を行う工程と を具えることを
特徴とするスイッチング装置の製造方法。 - 【請求項１０】 前記半導体スイッチが形成された前記
半導体チップ及び前記保護回路が形成された前記半導体
チップをそれぞれ別のパッケージに収納する工程と、 前記半導体スイッチのパッケージの端子と前記保護回路
のパッケージの端子とを電気的に接続する工程とを具え
ることを特徴とする請求項９に記載のスイッチング装置
の製造方法。 - 【請求項１１】 前記第１の半導体ウェハ上で複数の前
記半導体スイッチを形成する際に、切断後の前記各半導
体チップにおいて前記各半導体スイッチにそれぞれ対応
した温度検出手段が設けられるように、当該温度検出手
段を形成することを特徴とする請求項９又は１０のいず
れか一項に記載のスイッチング装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17013096A JP3346452B2 (ja) | 1996-06-28 | 1996-06-28 | スイッチング装置及びスイッチング装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17013096A JP3346452B2 (ja) | 1996-06-28 | 1996-06-28 | スイッチング装置及びスイッチング装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1023659A JPH1023659A (ja) | 1998-01-23 |
| JP3346452B2 true JP3346452B2 (ja) | 2002-11-18 |
Family
ID=15899216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17013096A Expired - Fee Related JP3346452B2 (ja) | 1996-06-28 | 1996-06-28 | スイッチング装置及びスイッチング装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346452B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011133420A (ja) * | 2009-12-25 | 2011-07-07 | Mitsubishi Electric Corp | スイッチ素子の温度検出方法 |
| JP6432201B2 (ja) * | 2014-03-17 | 2018-12-05 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1996
- 1996-06-28 JP JP17013096A patent/JP3346452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1023659A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3384522B2 (ja) | スイッチング装置 | |
| JPH09331625A (ja) | インテリジェントパワースイッチ及びスイッチング装置 | |
| JP2811872B2 (ja) | 半導体装置の保護回路 | |
| JP3587300B2 (ja) | 集積回路装置 | |
| US5920452A (en) | Circuit and method for protecting from overcurrent conditions and detecting an open electrical load | |
| JPH05299991A (ja) | モノリシックパワーｍｏｓ集積回路 | |
| JP2002232280A (ja) | 負荷制御装置 | |
| JPH02266712A (ja) | 半導体装置 | |
| JP2881755B2 (ja) | パワー素子駆動回路 | |
| JPH10285784A (ja) | 車両用電源供給装置 | |
| JP2003274672A (ja) | 半導体スイッチング装置 | |
| US5638246A (en) | Semiconductor device having a protection circuit, and electronic system including the same | |
| JPH11155237A (ja) | 電池の保護装置及びそれを用いたバッテリ装置 | |
| JP3384521B2 (ja) | スイッチング装置 | |
| JPH05304450A (ja) | 保護回路を具備する半導体装置および電子システム | |
| JP3346452B2 (ja) | スイッチング装置及びスイッチング装置の製造方法 | |
| JPH05218289A (ja) | 半導体パワー・ダイを保護する方法およびパワー・デバイスのリード部に装着した保護回路 | |
| JPH10270632A (ja) | 負荷駆動回路 | |
| CN110581654B (zh) | 电力用半导体装置 | |
| JP3437122B2 (ja) | 過電流検知回路 | |
| JPH10116552A (ja) | スイッチング装置 | |
| JP3676168B2 (ja) | 電源供給制御装置 | |
| JP3689280B2 (ja) | 半導体リレーシステムの保護方法 | |
| US5396120A (en) | Semiconductor integrated unit | |
| JPH10107605A (ja) | トランジスタの過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020730 |
|
| LAPS | Cancellation because of no payment of annual fees |