JP3487724B2 - トンネル接合の形成方法 - Google Patents

トンネル接合の形成方法

Info

Publication number
JP3487724B2
JP3487724B2 JP27000596A JP27000596A JP3487724B2 JP 3487724 B2 JP3487724 B2 JP 3487724B2 JP 27000596 A JP27000596 A JP 27000596A JP 27000596 A JP27000596 A JP 27000596A JP 3487724 B2 JP3487724 B2 JP 3487724B2
Authority
JP
Japan
Prior art keywords
layer
forming
region
silicon
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27000596A
Other languages
English (en)
Other versions
JPH10116984A (ja
Inventor
欣哉 足利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP27000596A priority Critical patent/JP3487724B2/ja
Publication of JPH10116984A publication Critical patent/JPH10116984A/ja
Application granted granted Critical
Publication of JP3487724B2 publication Critical patent/JP3487724B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、微小なトンネル
接合を形成する方法に関するものである。
【0002】
【従来の技術】電子一個ずつを制御しようという単一電
子トランジスタへの関心が、近年高まりつつある。電流
の制御を電子の集団としてしか行えなかった通常のMO
S型電界効果トランジスタに比べ、この単一電子トラン
ジスタは、消費電力の低減、高集積化を飛躍的に図れる
ものと考えられているからである。このような単一電子
トランジスタの何通りかの構造が、例えば文献I(微小
トンネル接合の物理とその応用(応用物理 第62巻第9
号 pp.889-897(1993)) に開示されている。いずれの構
造にしろ、単一電子トランジスタは、2つの微小トンネ
ル接合と、コントロ−ルゲ−トと、これらトンネル接合
およびコントロールゲートに囲まれた微小な島(中央導
電性層またはドットともいう)とを有した基本構造を、
持っている(詳細は後に図1を用い説明する。)。この
種の単一電子トランジスタの動作原理は例えば文献Iに
記載されているのでその詳細はここでは省略するが、こ
の種の単一電子トランジスタを室温で動作させるために
は次の様な条件が必要である(例えば文献Iの890 頁左
欄や892 頁左欄)。ただし下記の条件式にて、Cは、上
記2つのトンネル接合の容量をC1 、C2 、ゲート容量
をCg としたときC=C1 +C2 +Cg で与えられる素
子容量である。またkB はボルツマン定数、Tは温度で
ある。また、RT はトンネル抵抗、hはプランク定数で
ある。
【0003】 EC =e2 /2C<<kB T ・・・(1) RT >>Rk =h/e2 ・・・(2) したがって、室温例えば300Kで(1)式を満たすた
めには、(1)式中のT=300とおくと、C<<3a
F(アトファラド)を満たす必要がある。
【0004】
【発明が解決しようとする課題】素子容量CがC<<3
aFを満たすためには、微小な接合面積を有したトンネ
ル接合を形成する必要がある。トンネル接合の接合厚さ
を厚くすれば素子容量は減らせるが、そうするとそもそ
もトンネル接合の機能が得られなくなるから、接合面積
を小さくせざるを得ないのである。そのため具体的に
は、10nmオーダーの加工技術が必要になる。このよ
うな加工技術として現在もっとも適しているのは電子線
リソグラフィ技術である。しかしながら、電子線リソグ
ラフィ技術であっても、市販の電子ビ−ム露光装置のビ
−ム径は最小でも30nm程度であるので、上記の10
nmオーダの微細加工を行うのは困難であった。微小な
トンネル接合を形成できる新規な技術が望まれる。
【0005】
【課題を解決するための手段】そこで、この出願のトン
ネル接合の形成方法の第1の発明によれば、絶縁膜を導
電性層で挟んだ構造のトンネル接合を形成するに当た
り、以下の(A) 〜(E) の各工程を含む方法を主張する。
【0006】(A).導電性層を形成するための第1の層上
に、直接または中間膜を介し、電子線で露光された部分
が残存する性質を有した第2の層を形成する工程。
【0007】(B).前記第2の層における、接近する第1
の領域および第2の領域それぞれを、電子線によりかつ
少なくとも前記接近する部分ではその周囲に電子線のエ
ネルギーのしみ出しが生じるような露光量で露光する工
程。
【0008】(C).該露光の済んだ第2の層を現像するこ
とにより、該第2の層の、前記第1の領域と、前記第2
の領域と、これら第1および第2の領域の間の前記エネ
ルギーのしみ出しが重なる第3の領域とで構成されるマ
スクパターンを得る工程。
【0009】(D).該マスクパターンを耐エッチングマス
クとして用いて前記第1の層を直接または間接的にパタ
ーニングして、前記第1〜第3の各領域に対応する部分
に前記第1の層を残存させる工程。
【0010】(E).前記マスクパターンを除去した後、前
記第1の層の残存部分間にトンネル絶縁膜となる絶縁膜
を形成する工程。
【0011】このトンネル接合の形成方法の第1の発明
によれば、上記第1の領域と上記第2の領域との間に
は、これら領域を露光した際の電子線エネルギーのしみ
出し分が重なったことに起因する露光領域が形成され
る。電子線エネルギーのしみ出し分が重なったことに起
因して露光される露光領域の面積は、電子ビームで直接
露光した場合より小さくできる。露光領域の面積が小さ
いということは、平面積が小さい導電性層(単一電子ト
ランジスタの例で言えば面積の小さいドット(中央導電
性層))を形成出来ることになる。平面積が小さい導電
性層であると、その分、側壁の面積も小さくなるから、
トンネル接合の接合面積を従来より小さくできる。ま
た、平面積が小さい導電性層が得られるということは、
これを単一電子トランジスタの例に照らして考えればゲ
ート容量の低減も図れることになる。
【0012】またこの出願のトンネル接合の形成方法の
第2の発明によれば、シリコン細線部分からなるトンネ
ル障壁を有するトンネル接合を形成するに当たり、以下
の(a) 〜(d) の各工程を含む方法を主張する。
【0013】(a).シリコン層上にシリコン酸化膜を形成
する工程。
【0014】(b).該シリコン酸化膜を一部が所定幅の帯
状となるようにパターニングする工程。
【0015】(c).該帯状のシリコン酸化膜部分の長手方
向にて所定間隔をもって並ぶ少なくとも2つの領域を、
その表面から所定量除去して、これら領域の膜厚が他よ
り減じられたシリコン酸化膜から成るマスクパターンを
形成する工程。
【0016】(d).膜厚が他より減じられたマスクパター
ン部分下のシリコン層部分の幅をエッチング後において
前記所定幅未満の新たな所定幅にでき、かつ、それ以外
のシリコン層部分の幅を前記マスクパターンに即した幅
にできる選択比のエッチング条件により、前記シリコン
層をエッチングして、膜厚が他より減じられたマスクパ
ターン部分下に前記くびれ部分を形成する工程。
【0017】このトンネル接合の形成方法の第2の発明
によれば、膜厚が一部薄くされたシリコン酸化膜からな
る所定のマスクパターンをマスクとして用いかつ所定の
選択比のエッチング手段でシリコン層をエッチングす
る。マスクパターンにおける膜厚が薄くされた部分では
エッチング選択比が不十分となるので、その部分下のシ
リコン層部分は横方向からもエッチングされるようにな
る。そのためシリコン層のエッチングが終了すると、マ
スクパターンにおける膜厚が薄くされた部分下のシリコ
ン層部分は他より細い部分(くびれ部分)になる。この
くびれ部分はトンネル障壁として利用出来る。電子線リ
ソグラフィ技術ではこのような細いくびれ部分を形成す
るためのレジストパターンを当初から形成することは困
難であるが、この第2の発明では一部の膜厚が薄くされ
かつ帯状のマスクパターンの形成までを電子線リソグラ
フィを利用して行ない、その後上記の所定のエッチング
で所定のくびれ部分が得られる。なお、この第2の発明
の実施に当たり、シリコン層のエッチングを終えた後
に、該シリコン層に対しその表層部を所定量酸化する処
理を行なっても良い。シリコン層に対しその表層部を所
定量酸化することにより、くびれ部分のさらなる細線化
が図れる。
【0018】上述したトンネル接合の形成方法の第1お
よび第2の発明それぞれによれば、室温動作を可能とす
る程度に素子容量の小さな単一電子トランジスタの実現
が期待出来る。
【0019】
【発明の実施の形態】以下、図面を参照してこの発明の
トンネル接合の形成方法および単一電子トランジスタの
製造方法の実施の形態について併せて説明する。なお、
説明に用いる各図はこの発明を理解出来る程度に各構成
成分の寸法、形状および配置関係を概略的に示してある
にすぎない。また、各図において同様な構成成分につい
ては同一の番号を付して示しその重複する説明を省略す
ることもある。また、以下に説明する膜厚、温度、時
間、寸法、露光量などの数値的条件や使用材料はこの発
明の範囲内の一例にすぎない。
【0020】1.トンネル接合の形成方法の第1の発明
の説明 トンネル接合の形成方法の第1の発明の実施の形態につ
いて図1〜図4を参照して説明する。ここで図1はトン
ネル接合の形成方法の第1の発明を適用して形成される
単一電子トランジスタの説明図であり、その(A)図は
該トランジスタを上方から見た平面図、(B)図は
(A)図のI−I線に沿った該トランジスタの断面図で
ある。図1において、11はシリコン基板、13は絶縁
膜(シリコン酸化膜)、15aはソース領域、15bは
ドレイン領域、15cは微小な島(ドットまたは中央導
電性層とも呼ばれる。)、17a,17b各々はトンネ
ル障壁となる絶縁膜、17cはゲート絶縁膜、19はコ
ントロールゲート、21a,21b各々はトンネル接合
をそれぞれ示す。また、図2〜図4はこの第1の発明の
方法によるトンネル接合の形成手順を説明する工程図で
ある。ただし図2および図4は、図1(B)に対応した
断面図で示してあり、図3は、図1(A)に対応した平
面図で示してある。
【0021】まず、シリコンウエハ11aであって、表
層部が約40nmの厚さのシリコン層11xとなってい
てかつその下が厚さ約100nmの絶縁膜(埋め込みシ
リコン酸化膜)13となっているシリコンウエハ11a
を用意する(図2(A))。ここで、シリコン層11x
がこの発明でいう導電性層を形成するための第1の層に
相当し、後にその一部が図1に示したソース領域15
a,ドレイン領域15b、微小な島15cを構成するこ
とになる。なお、このようなシリコンウエハ11aは、
たとえばSIMOX技術により形成したシリコンウエハ
の上層Siを、熱酸化とふっ酸による酸化膜剥離とを繰
り返すことにより所望の膜厚(ここでは約40nm)に
調整することで、用意することができる。
【0022】次に、熱酸化によりシリコン層11x上に
約30nmの酸化膜31を形成する(図2(B))。こ
の酸化膜31はこの発明でいう中間層に相当する。この
中間層はシリコン層11xのエッチングマスクとして後
に使用されると共に、シリコン層11xの結晶性の保護
等をも図るものである。もちろん中間層を用いない場合
があっても良い。
【0023】次にこの酸化膜31上に、電子線で露光さ
れた部分が残存する性質を有した第2の層として、ネガ
型の電子ビ−ム露光用レジスト層33を形成する(図2
(C))。この第2の層33は、酸化膜31上に例えば
SAL601(シプレ−社製)のレジストを0.1μm
の膜厚にスピンコ−ト法により塗布し、それを120
℃、2分のベ−キングを行うことで形成する。第2の層
33を形成したシリコンウエハを電子線露光装置内に導
入する。
【0024】次に、本発明の特徴であるレジストパタ−
ン形成工程を以下のように実施する。
【0025】電子ビ−ム露光工程においては、図3
(A)に示すように、第2の層33における、接近する
第1の領域33aおよび第2の領域33bそれぞれを露
光する。ただし第1の領域33aおよび第2の領域33
bそれぞれは、他方の領域に接近している部分が該他方
の領域側に凸状となった平面形状を持つ領域とするのが
良い。こうした方がトンネル接合面積を小さくし易いか
らである。この図3(A)の例では、第1の領域33a
および第2の領域33bそれぞれは、角部が他方の領域
と接近している五角形状の平面形状を有した領域として
ある。もちろん第1の領域33aおよび第2の領域33
bそれぞれは、平面形状が三角形状や四角形状などであ
って角部が他方の領域側になる形状等のものでも良い。
また、第1の領域33aおよび第2の領域33bの接近
距離X1 は、両領域33a,33bを露光した際の両領
域からの露光エネルギーが影響しあう距離であること等
を考慮して決める。これに限られないが、ここでは距離
1 を例えば50nmとする。また、第1の領域33a
および第2の領域33bそれぞれを露光する際の露光量
は通常よりも高いドーズ量とする。具体的には、これら
第1および第2の領域33a,33bそれぞれの少なく
とも互いに接近している部分(ここでは三角形状部分の
頂点周辺)については、その周囲に電子線のエネルギー
のしみ出しが生じるような露光量で露光する。これに限
られないが、ここでは、通常は露光量が20μC/cm
2 であるところを30μC/cm2 の条件で、第1およ
び第2の領域33a,33b全域を露光する。これによ
り設計パタ−ンエリアである第1および第2の領域33
a,33bの外側に、近接効果により電子線のエネルギ
ーのしみ出し領域が生じる。図3(A)に、この電子線
のエネルギーのしみ出し領域33x(図中斜線を付した
領域)を模式的に示してある。第1および第2の領域3
3a,33b間の、両領域からしみ出したエネルギーが
重なった領域33c(第3の領域33c)は、他のしみ
出し領域33xの露光量に比べ約2倍の露光量で露光さ
れたことになる。そのためこの第3の領域33cも後の
現像後に残存する。
【0026】露光を終えたウエハを露光装置から取り出
した後、105℃、2分のベ−クを行ない、その後、N
MDW(東京応化工業(株)製の現像液)中に約10分
浸積して現像を行なう。現像後では、レジスト33にお
ける、第1の領域33aと、第2の領域33bと、上記
第3の領域33cとで、パタ−ンがそれぞれ残るので、
図3(B)に示すような2つのパタ−ン間にドットを残
したレジストパターン33yすなわちこの第1の発明で
いうマスクパターンが得られる。第1および第2の領域
33a,33bの露光量を同じにすると、ドットが両領
域33a,33bの間のほぼ中央に位置するレジストパ
ターンが得られる。第1および第2の領域の接近してい
る部分の間隔X1 は例えば50nm程度になる。第1お
よび第2の領域それぞれとドットとの間隔X2 は例えば
10nm程度になる。ドットは円状のものでかつ渡り寸
法(直径とも言える)X3 が20nm程度になる。な
お、第1および第2の領域33a,33bの露光量を違
えて、ドットが両領域33a,33bの間のいずれか一
方の領域側に偏ったレジストパターン(非対称なレジス
トパターン)を形成する場合があっても良い。
【0027】次にレジストパターン33yを耐エッチン
グマスクとして用い酸化膜31のエッチングを行なう。
具体的には、例えばCF4 /CHF3 /He混合ガスを
用いた反応性イオンエッチングにより酸化膜31をエッ
チングする(図4(A))。その後O2 プラズマ雰囲気
でレジストを除去する。次に、酸化膜31をマスクとし
て第1の層であるシリコン層11xを、例えばCl2
2 /Heの混合ガスを用いた反応性イオンエッチング
によりエッチングする。これらの一連の工程により電子
ビ−ム露光によるレジストパタ−ン33yと同様のパタ
−ンがシリコン層11xの残存部分で実現されるので、
これら残存部分からなるソ−ス領域15a、ドレイン領
域15b及びドット15cがそれぞれ形成されることに
なる(図4(B))。
【0028】次に、マスクとして用いていた酸化膜31
を希フッ酸にて除去する。次に、例えば化学的気相成長
法(CVD法)によりSiH2 Cl2 /O2 混合ガスを
用いて酸化膜35を約50nmの膜厚に形成する。この
工程によりソ−ス領域15a、ドレイン領域15bとS
iドット15cとの間に微小トンネル障壁17a,17
bが形成され、かつ、Siドット15c上にゲート絶縁
膜17cが形成される(図4(C))。もちろん、微小
トンネル障壁17a,17bやゲート絶縁膜17cの形
成方法は他の好適な方法でも良い。その後、コントロー
ルゲートを形成することで、図1を用い説明した単一電
子トランジスタが得られる。
【0029】この第1の発明の形成方法によれば電子ビ
−ム露光による近接効果を積極的に利用することにより
従来の電子ビ−ム露光では達成困難な微小トンネル接合
を精度良く形成できることが理解出来る。
【0030】上記の実施の形態によって実現される単一
電子トランジスタの素子容量Cを見積もると次のように
なると考えられる。
【0031】ドット15cの大きさX3 は20nm、か
つ高さは30nmと考える。なお、シリコン層11xの
当初の膜厚は40nmであるが酸化膜31形成時による
膜減りを考慮してドットの高さは30nmとしている。
また、ドット15cが円形状で、かつ、ソース・ドレイ
ン領域は先端が凸状であるので、両者の対向関係はこれ
ら形状を考慮して次のように仮定する。すなわち、ドッ
ト15cとソース電極15a(ドレイン電極15b)と
の対向幅を10nmと考え、このドット15cとソース
電極15a(ドレイン電極15b)との間隔を15nm
と考える。また絶縁膜17a,17bの比誘電率を3.
9と考え、真空の誘電率を8.85×10-12 (F/
m)とする。すると、トンネル接合での容量は、8.8
5×10-12 ×3.9×10×10-9×30×10-9
15×10-15 =0.7×10-18(F)=0.7(a
F)になる。また、コントロールゲート部分での容量
は、ゲ−ト絶縁膜17cの厚さが50nmでかつ、ドッ
トの半径が10nmであるから、8.85×10-12 ×
3.9×3.14×102 ×10-18 /50×10-9
0.2×10-18 (F)=0.2(aF)になる。結局
この単一電子トランジスタの素子容量は1.6aFにな
る。これは静電エネルギーに換算すると、EC =e2
2Cより、57meVになる。これは室温の熱エネルギ
−(26meV)よりも大きな値であるので、この第1
発明の方法を用い製造された単一電子トランジスタは室
温動作が期待できるものと考えられる。
【0032】なお、上述の第1の発明の実施の形態の説
明では、導電性層を形成するための第1の層としてシリ
コン層を用いる例を説明したが、導電性層を形成するた
めの層は金属層例えばアルミニウム層等でも良い。
【0033】2.トンネル接合の形成方法の第2の発明
の説明 次に、一部にくびれ部分を有したシリコン細線で構成さ
れるトンネル接合の新規な形成方法(第2の発明)の実
施の形態について説明する。この説明を図5〜図8に示
した製造工程図と、図9に示したエッチング特性図とを
参照して行なう。ただし、図5は形成工程中の試料をト
ンネル接合面に平行な面で切った断面図により示した工
程図、図6〜図8は試料を上方から見た平面図により示
した工程図である。
【0034】まず、シリコンウエハ11aであって、表
層部が約40nmの厚さのシリコン層11xとなってい
てかつその下が厚さ約100nmの埋め込みシリコン酸
化膜13となっているシリコンウエハ11aを用意する
(図5(A))。このようなシリコンウエハ11aは、
たとえばSIMOX技術により形成したシリコンウエハ
の上層Siを、熱酸化とふっ酸による酸化膜剥離とを繰
り返すことにより所望の膜厚(ここでは約40nm)に
調整することで、用意することができる。
【0035】次に、熱酸化によりシリコン層11x上に
約30nmの酸化膜31を形成する(図5(B))。次
に、この酸化膜31上に、電子ビ−ム露光用レジスト層
41を形成する(図5(C))。第2の発明の場合は、
電子ビ−ム露光用レジストがネガ型かポジ型かはこだわ
らない。ただし、電子線の照射面積を少なくする意味で
この工程ではネガ型のものが好ましい。ここではレジス
ト層41は、酸化膜31上に例えばSAL601(シプ
レ−社製のレジスト)を0.1μmの膜厚にスピンコ−
ト法により塗布し、それを120℃、2分のベ−キング
を行うことで形成する。レジスト層41を形成したシリ
コンウエハを電子線露光装置内に導入する。
【0036】電子ビ−ム露光工程においては、先ず図6
(A)に示したように一部が所定幅W1 の帯状となった
レジストパターン41aを形成する。しかも、この帯状
の部分の長さがYでかつこの帯状の部分の両側がW2
(W2 >W1 )×Y1 なる部分となっているレジストパ
ターン41aを形成する。この場合、所定幅W1 を30
nmとしている。このレジストパターン41aを形成す
る際の露光条件は例えば20μC/cm2 とできる。露
光後は、まず、ウエハに対し105℃、2分のベ−クを
行ない、次いで、このウエハをNMDW(東京応化工業
(株)製の現像液)中に約10分浸積して現像を行な
う。
【0037】次に、たとえばCF4 /CHF3 /He混
合ガスを用いた反応性イオンエッチングにより酸化膜3
1をエッチングする。その後O2 プラズマ雰囲気でレジ
ストを除去する。これらの一連の工程により電子ビ−ム
露光によるレジストパタ−ンと同様の酸化膜パターン3
1aが形成される(図6(A),図5(D))。なお、
図5(D)は図6(A)のI−I線断面図に相当する図
である。
【0038】上記のように酸化膜による細線が形成され
た後、再び電子ビ−ム露光用レジスト層をこの試料上に
形成する。この場合は、後述するが、開口部を有したレ
ジストパターンを作製するので、露光面積を軽減する意
味から、ポジ型の電子ビ−ム露光用レジスト層を用いる
のが良い。ここでは例えばZEP520(日本ゼオン社
製ポジ型レジスト)を塗布する。そして、上記帯状のシ
リコン酸化膜部分の長手方向にて所定間隔をもって並ぶ
少なくとも2つの領域を露光し、その後、該レジストを
現像する。現像は例えば酢酸ノルマルヘキシルに約8分
浸積することで行なえる。こうすると、図6(B)に示
したように、帯状のシリコン酸化膜31aの長手方向に
て所定間隔y0 をもって並ぶ少なくとも2つの開口部4
3aを持つレジストパターン43が得られる。なお所定
間隔y0 はシリコンドットの長さを決める寸法である。
また、開口部43aそれぞれの、帯状のシリコン酸化膜
31aの長手方向に沿う寸法y1 は、トンネル障壁の長
さを規定する寸法である。これに限られないが、ここで
はy0 およびy1 それぞれを30nmとする。
【0039】次に、このレジストパタ−ン43をエッチ
ングマスクとして用い、開口部43a内の酸化膜のエッ
チングを行なう。この際のエッチング条件は上述の酸化
膜パターン31aを形成した時のエッチングと同様の条
件で差しつかえないが、酸化膜31がある程度の膜厚で
残存するように行なう。ここでは開口部43a内の酸化
膜31の膜厚が他の部分の半分程度となるよう約15n
mだけエッチングする。次に、O2 プラズマ雰囲気でレ
ジストパターン43を除去する。この一連の工程により
上記開口部43aに対応する部分の膜厚が他より減じら
れたシリコン酸化膜から成るマスクパターン31xが形
成されることになる(図7(A))。
【0040】次に、上記マスクパターン31xをマスク
として用いて、下地のシリコン層11xのエッチングを
行なう。この際のエッチングは、膜厚が他より減じられ
たマスクパターン部分下のシリコン層部分の幅を、エッ
チング後において前記所定幅W1 未満の新たな所定幅に
でき、かつ、それ以外のシリコン層部分の幅を前記マス
クパターンに即した幅とできる選択比のエッチング条件
により行なう。このエッチングを、例えばCl2 /He
の混合ガスを用いた反応性イオンエッチングで行なう。
しかも、シリコンとシリコン酸化膜とのエッチング選択
比が2〜4となるように、より好ましくは2.5程度と
なるように、混合ガス流量比、RFパワーおよび圧力を
決めた条件でエッチングを行なう。一例としてCl2
He=30/50sccm,RFパワ−100W、圧力
5Paとしたエッチング条件が挙げられる。このエッチ
ング工程では、マスクパターン31xの膜厚が30nm
の部分では酸化膜の横寸法と同じ幅にシリコン層11x
は残存するが、マスクパターン31xの膜厚が薄い部分
では選択比が不十分なため側壁側からもシリコン層11
xがエッチングされるのでシリコン層11xはマスクパ
ターン31xの寸法よりも細くなる。具体的にはマスク
パターン31xの寸法の半分程度の寸法(15nm程度
の幅)になる。したがって、一部にくびれ部分11yを
有したシリコン細線11zが形成されることになる(図
7(B))。エッチング選択比を2〜4とするのが良い
点についてさらに詳細に説明する。シリコン酸化膜をエ
ッチングマスクとして用いてシリコン層を細線状にエッ
チング加工しようとした場合で、かつ、そのエッチング
手段として例えばCl2 /Heの混合ガスを用いた反応
性イオンエッチングを用いる場合、エッチングマスク膜
厚tと、シリコン細線の仕上がり寸法WX と、選択比と
の間には、概略、図9のような関係がある。すなわち、
図9中のマスク膜厚tを30nmとした場合の特性およ
びマスク膜厚tを15nmとした場合の特性いずれで
も、エッチング選択比が増加するとシリコン細線の細り
は少なくなり設計寸法W0 に近くなる。しかしエッチン
グ選択比が大きすぎる条件になると、試料に堆積する成
分の影響でシリコン細線は太くなる傾向を示す。またエ
ッチングマスクの膜厚が薄くなると特性は右方向にシフ
トすると考えて良い(図9中のt=30nmの特性とt
=15nmの特性とを比較することで明らか)。さてこ
の第2の発明では、膜厚を薄くしたマスクパターン部分
下ではシリコン層11xの幅をマスクパターンの幅未満
の新たな所定幅ここではマスクパターンの幅の半分程度
としたいので、そのためには図9中のt=15nmの特
性におけるW0 /2に当たるエッチング選択比(おおよ
そ2.5)が好ましいことが分かる。またエッチング選
択比を2.5とした場合でも、マスクパターンの膜厚t
が30nmの特性をみるとシリコン層11xは設計寸法
0 通りに仕上がる。また膜厚を減じたマスクパターン
部分下のシリコン層の幅をマスクパターン幅未満に減じ
ることが可能な傾向は、エッチング選択比が2〜4のエ
ッチング条件でも見られる。したがって、くびれ部分の
寸法をいくつにするかに応じこの2〜4のエッチング選
択比の範囲から選択比を選ぶと、所望の幅のくびれ部分
を一部に有するシリコン細線を形成できることが分か
る。
【0041】一部にくびれ部分11yを有したシリコン
細線11zが得られたら、その試料をO2 雰囲気で熱酸
化する。この熱酸化は、図8に示したように、シリコン
細線11zにおけるくびれ部分11yの幅(太さ)W3
が、電子のエネルギ−準位を量子化できるような太さと
なるよう、行なう。例えばシリコン細線11zにおける
くびれ部分11yの幅(太さ)W3 が5nm程度となる
ようにする。こうすると、このくびれ部分はトンネル障
壁として作用するようになる。従って2つのくびれ部分
に囲まれた部分は、Siドット(図8に11zzで示す
部分)として作用することになる。ここで図8において
51は、熱酸化により生じた酸化膜である。なおここで
は熱酸化処理によりシリコン細線の細線化を行なってい
るが、上記のエッチング処理が済んだ時点でくびれ部分
がトンネル障壁として作用する所望の幅(太さ)になっ
ていた場合は上記熱酸化処理は実施しなくても良い。
【0042】この第2の発明によれば部分的に膜厚の異
なる酸化膜をマスクとしてシリコン層のエッチングを行
うのでトンネル障壁として作用するくびれ部分を有する
シリコン細線を容易に形成できることが分かる。
【0043】上記の第2の発明の実施の形態によって実
現される単一電子トランジスタの素子容量Cを見積もる
と次のようになると考えられる。
【0044】シリコンドットの大きさを20nm角、シ
リコンドット上に積層されるゲ−ト酸化膜の膜厚を20
nm、酸化膜の比誘電率を3.9とし、真空の誘電率を
8.85×10-12 (F/m)とすると、ゲート容量C
g =8.85×10-12 ×3.9×20×10-9×20
×10-9/20×10-9=0.7aFとなる。またトン
ネル接合の厚さ(くびれ部分の長さ)を30nm、トン
ネル接合の面積を20×30nm2 、酸化膜の誘電率を
3.9とすると、ソース領域およびドレイン領域側それ
ぞれの容量Cd(Cs)=8.85×10-12 ×3.9×2
0×10-9×30×10-9/30×10-9=0.7aF
となる。そのため素子の全容量Cは2.1aFとなる。
これは静電エネルギーに換算すると、EC =e2 /2C
より、38meVになる。これは室温の熱エネルギ−
(26meV)よりも大きな値であるので、この第1発
明の方法を用い製造された単一電子トランジスタは室温
動作が期待できるものと考えられる。
【0045】なお上述の第2の発明の実施の形態ではマ
スクパターンに2個所の膜厚が薄い部分を形成して2個
所のくびれ部分を有したシリコン細線を形成した例を説
明したが、マスクパターンに3個所以上の膜厚が薄い部
分を形成して3個所以上のくびれ部分を有したシリコン
細線を形成する場合にもこの第2の発明を適用出来る。
こうすると1次元多重(3以上)トンネル接合列を形成
することもできる。
【0046】
【発明の効果】上述した説明から明らかなように、トン
ネル接合の形成方法の第1の発明によれば、絶縁膜を導
電性層で挟んだ構造のトンネル接合を形成するに当た
り、導電性層形成用の第1の層上に、ネガ型の電子線感
応性の第2の層を形成し、該第2の層の接近する第1の
領域および第2の領域それぞれを、電子線によりかつ少
なくとも前記接近する部分ではその周囲に電子線のエネ
ルギーのしみ出しが生じるような露光量で露光する。次
に、この第2の層を現像することにより、前記第2の層
の、前記第1の領域と、前記第2の領域と、これら第1
および第2の領域の間の前記エネルギーのしみ出しが重
なる第3の領域とで構成されるマスクパターンを得る。
次に、該マスクパターンを耐エッチングマスクとして用
いて前記第1の層をパターニングして、前記第1〜第3
の各領域に対応する部分に前記第1の層を残存させる。
そして、マスクパターンを除去した後、前記第1の層の
残存部分間にトンネル障壁となる絶縁膜を形成する。こ
の第1の発明によれば電子ビ−ム露光による近接効果を
積極的に利用することにより、微細なマスクパターンが
得られるので、その結果、従来では達成困難な微小トン
ネル接合を精度良く形成できる。
【0047】また、トンネル接合の形成方法の第2の発
明によれば、一部にくびれ部分を有したシリコン細線で
構成されるトンネル接合を形成するに当たり、シリコン
層上にシリコン酸化膜を形成し、該シリコン酸化膜を一
部が所定幅の帯状となるようにパターニングする。そし
て該帯状のシリコン酸化膜部分の長手方向にて所定間隔
をもって並ぶ少なくとも2つの領域を、その表面から所
定量除去して、これら領域の膜厚が他より減じられたシ
リコン酸化膜から成るマスクパターンを形成する。次
に、このマスクパターンを耐エッチングマスクとして用
いシリコン層を所定の選択比のエッチング条件でエッチ
ングして、膜厚が他より減じられたマスクパターン部分
下に前記くびれ部分を形成する。この第2の発明によれ
ば、一部の膜厚を減じたマスクパターンが、電子ビーム
露光の加工限界を越える微細なくびれ部を形成できるマ
スクパターンとして機能する。そのため、従来では達成
困難な微小トンネル接合を精度良く形成できる。
【図面の簡単な説明】
【図1】単一電子トランジスタの構造例の説明図であ
り、(A)は平面図、(B)は断面図である。
【図2】第1の発明の形成方法の説明に供する工程図で
ある。
【図3】第1の発明の形成方法の説明に供する図2に続
く工程図である。
【図4】第1の発明の形成方法の説明に供する図3に続
く工程図である。
【図5】第2の発明の形成方法の説明に供する工程図で
ある。
【図6】第2の発明の形成方法の説明に供する図5に続
く工程図である。
【図7】第2の発明の形成方法の説明に供する図6に続
く工程図である。
【図8】第2の発明の形成方法の説明に供する図7に続
く工程図である。
【図9】第2の発明の形成方法の説明図であり、シリコ
ン細線の仕上がり寸法とエッチングマスク膜厚とエッチ
ング選択比との関係を説明する図である。
【符号の説明】
11:シリコン基板 11a:埋め込みシリコン酸化膜を有したシリコンウエ
ハ 11x:シリコン層(導電性層を形成するための第1の
層) 11y:くびれ部分 11z:シリコン細線 11zz:シリコンドット 13:絶縁膜 15a:ソース領域 15b:ドレイン領域 15c:微小な島(ドット。中央導電性層) 17a,17b:トンネル障壁となる絶縁膜 17c:ゲート絶縁膜 19:コントロールゲート 21a,21b:トンネル接合 31:酸化膜(中間層) 31a:酸化膜パターン 31x:マスクパターン(一部の膜厚が薄いシリコン酸
化膜パターン) 31y:膜厚が薄くなっている部分 33:ネガ型の電子ビーム露光用レジスト層(第2の
層) 33a:第1の領域 33b:第2の領域 33c:第3の領域 33x:電子線のエネルギーのしみ出し領域 33yレジストパターン(マスクパターン) 41:電子ビーム露光用レジスト層 41a:レジストパターン 43:レジストパターン 51:酸化膜

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁膜を導電性層で挟んだ構造のトンネ
    ル接合を形成するに当たり、 前記導電性層を形成するための第1の層上に、直接また
    は中間層を介し、電子線で露光された部分が残存する性
    質を有した第2の層を形成する工程と、 前記第2の層における、接近している第1の領域および
    第2の領域それぞれを、電子線によりかつ少なくとも前
    記接近する部分ではその周囲に電子線のエネルギーのし
    み出しが生じるような露光量で露光する工程と、 該露光の済んだ第2の層を現像することにより、該第2
    の層の、前記第1の領域と、前記第2の領域と、これら
    第1および第2の領域の間の前記エネルギーのしみ出し
    が重なる第3の領域とで構成されるマスクパターンを得
    る工程と、 該マスクパターンを耐エッチングマスクとして用いて前
    記第1の層を直接または間接的にパターニングして、前
    記第1〜第3の各領域に対応する部分に前記第1の層を
    残存させる工程と、 前記マスクパターンを除去した後、前記第1の層の残存
    部分間にトンネル障壁となる絶縁膜を形成する工程とを
    含むことを特徴とするトンネル接合の形成方法。
  2. 【請求項2】 請求項1に記載のトンネル接合の形成方
    法において、 前記第1の領域および第2の領域それぞれは、他方の領
    域と接近している側が該他方の領域側に凸状となった平
    面形状を持つ領域であることを特徴とするトンネル接合
    の形成方法。
  3. 【請求項3】 一部にくびれ部分を有したシリコン細線
    で構成されるトンネル接合を形成するに当たり、 シリコン層上にシリコン酸化膜を形成する工程と、 該シリコン酸化膜を一部が所定幅の帯状となるようにパ
    ターニングする工程と、 該帯状のシリコン酸化膜部分の長手方向にて所定間隔を
    もって並ぶ少なくとも2つの領域を、その表面から所定
    量除去して、これら領域の膜厚が他より減じられたシリ
    コン酸化膜から成るマスクパターンを形成する工程と、 膜厚が他より減じられたマスクパターン部分下のシリコ
    ン層部分の幅を、エッチング後において前記所定幅未満
    の新たな所定幅にでき、かつ、それ以外のシリコン層部
    分の幅を前記マスクパターンに即した幅にできる選択比
    のエッチング条件により、前記シリコン層をエッチング
    して、膜厚が他より減じられたマスクパターン部分下に
    前記くびれ部分を形成する工程とを含むことを特徴とす
    るトンネル接合の形成方法。
  4. 【請求項4】 請求項3に記載のトンネル接合の形成方
    法において、 前記選択比を2〜4の範囲の値とすることを特徴とする
    トンネル接合の形成方法。
  5. 【請求項5】 請求項4に記載のトンネル接合の形成方
    法において、 前記シリコン層のエッチング工程の後に、該シリコン層
    の表層部分を酸化して前記くびれ部分をさらに細めるた
    めの酸化工程をさらに含むことを特徴とするトンネル接
    合の形成方法。
JP27000596A 1996-10-11 1996-10-11 トンネル接合の形成方法 Expired - Fee Related JP3487724B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27000596A JP3487724B2 (ja) 1996-10-11 1996-10-11 トンネル接合の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27000596A JP3487724B2 (ja) 1996-10-11 1996-10-11 トンネル接合の形成方法

Publications (2)

Publication Number Publication Date
JPH10116984A JPH10116984A (ja) 1998-05-06
JP3487724B2 true JP3487724B2 (ja) 2004-01-19

Family

ID=17480234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27000596A Expired - Fee Related JP3487724B2 (ja) 1996-10-11 1996-10-11 トンネル接合の形成方法

Country Status (1)

Country Link
JP (1) JP3487724B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161659A1 (en) * 2002-03-28 2005-07-28 Yanmar Agricultural Equiptment Co. Nanowire and electronic device
CN110993487A (zh) * 2019-11-22 2020-04-10 国家纳米科学中心 一种亚10纳米间隙结构的制备方法及其应用

Also Published As

Publication number Publication date
JPH10116984A (ja) 1998-05-06

Similar Documents

Publication Publication Date Title
US5563079A (en) Method of making a field effect transistor
JPS60116135A (ja) エツチ可能層に対する非共面的表面の形成方法及び薄膜電界効果トランジスタの形成方法
JP3397663B2 (ja) 回路素子の製造方法
JPH11512568A (ja) 半導体基板上に極小パターン幅を形成するための方法
JP3487724B2 (ja) トンネル接合の形成方法
JPH0272672A (ja) 半導体装置およびその製造方法
JPS61214446A (ja) 半導体装置の製造方法
CN113725223B (zh) 半导体工艺以及半导体结构
JPH1032327A (ja) 半導体装置とその製造方法およびレジストパターンの形成方法ならびにそれに用いるレチクル
JPS63186477A (ja) 半導体装置の製造方法
JPS62117329A (ja) 半導体装置の製造方法
CN100492664C (zh) 一种soi基顶栅单电子晶体管的制备方法
JPS6122664A (ja) 半導体記憶装置の製造方法
CN119698015B (zh) 一种射频用微型栅极场板的半导体器件的制备方法
CN100533768C (zh) 一种硅基侧栅单电子晶体管的制作方法
JPH0327521A (ja) Mos型トランジスタの製造方法
JP2001326287A (ja) 半導体装置の製造方法
JPH08298314A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
JP3645032B2 (ja) シリコン量子細線構造の作製方法。
JP2812244B2 (ja) 単一電子トンネル素子の作製方法
TW536757B (en) Manufacturing method of composite devices having gate electrodes with different dimensions
KR0137834B1 (ko) 메모리셀 구조 및 그 제조방법
JPS5950540A (ja) 半導体装置の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees