JP3520186B2 - フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置 - Google Patents
フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置Info
- Publication number
- JP3520186B2 JP3520186B2 JP25900697A JP25900697A JP3520186B2 JP 3520186 B2 JP3520186 B2 JP 3520186B2 JP 25900697 A JP25900697 A JP 25900697A JP 25900697 A JP25900697 A JP 25900697A JP 3520186 B2 JP3520186 B2 JP 3520186B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- carrier tape
- conductive foil
- film carrier
- base film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
- B32B37/0053—Constructional details of laminating machines comprising rollers; Constructional features of the rollers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
- B32B37/1054—Regulating the dimensions of the laminate, e.g. by adjusting the nip or platen gap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Physics & Mathematics (AREA)
- Fluid Mechanics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＴＡＢ技術（Ｔａｐ
ｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）に用いられ
るフィルムキャリアテープの製造方法に関し、特に生産
性が高く品質管理が容易なフィルムキャリアテープの製
造方法に関する。また本発明は、ＴＡＢ技術に用いられ
るフィルムキャリアテープに関する。
ｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）に用いられ
るフィルムキャリアテープの製造方法に関し、特に生産
性が高く品質管理が容易なフィルムキャリアテープの製
造方法に関する。また本発明は、ＴＡＢ技術に用いられ
るフィルムキャリアテープに関する。
【０００２】
【従来の技術】ＴＡＢ技術は、フィルムキャリアテープ
と呼ばれる多数の配線パターンを形成した長尺状の絶縁
性フィルムに半導体素子などの電子部品をバンプなどに
より搭載するものである。フィルムキャリアテープに半
導体素子を搭載したパッケージはフィルムキャリアパッ
ケージあるいはテープキャリアパッケージと呼ばれる。
と呼ばれる多数の配線パターンを形成した長尺状の絶縁
性フィルムに半導体素子などの電子部品をバンプなどに
より搭載するものである。フィルムキャリアテープに半
導体素子を搭載したパッケージはフィルムキャリアパッ
ケージあるいはテープキャリアパッケージと呼ばれる。
【０００３】近年、半導体素子の高集積化により、半導
体素子の接続端子の大きさ、配設ピッチがより微細にな
っている。これに伴って、このような半導体素子を搭載
するフィルムキャリアテープの配線パターンもより微細
化も進んでいる。
体素子の接続端子の大きさ、配設ピッチがより微細にな
っている。これに伴って、このような半導体素子を搭載
するフィルムキャリアテープの配線パターンもより微細
化も進んでいる。
【０００４】図５はフィルムキャリアテープの一般的な
製造工程を説明するためのフローチャートである。ま
ず、搬送用ガイドホール（スプロケットホール）および
デバイスホールをパンチングなどにより穿孔したポリイ
ミドなどの絶縁性樹脂からなるテープに、接着剤層を介
して銅箔などのテープ状導電性箔を重ね合わせ、回転ロ
ーラ間を通過させて圧接することにより一体的に貼り合
わせる。次いで、導電性箔上にレジストを塗布し、予め
定められた配線パターンが被覆されるようにレジストを
露光・現像し、露出部分をエッチングして配線パターン
を形成する。さらに、配線パターンにメッキ処理を施
す。その後、外観、寸法、特性などの検査を行うことに
より、長さ方向に多数の配線パターンが形成されたフィ
ルムキャリアテープが製造される。
製造工程を説明するためのフローチャートである。ま
ず、搬送用ガイドホール（スプロケットホール）および
デバイスホールをパンチングなどにより穿孔したポリイ
ミドなどの絶縁性樹脂からなるテープに、接着剤層を介
して銅箔などのテープ状導電性箔を重ね合わせ、回転ロ
ーラ間を通過させて圧接することにより一体的に貼り合
わせる。次いで、導電性箔上にレジストを塗布し、予め
定められた配線パターンが被覆されるようにレジストを
露光・現像し、露出部分をエッチングして配線パターン
を形成する。さらに、配線パターンにメッキ処理を施
す。その後、外観、寸法、特性などの検査を行うことに
より、長さ方向に多数の配線パターンが形成されたフィ
ルムキャリアテープが製造される。
【０００５】上述のように、近年では半導体素子の高集
積化にともなって、フィルムキャリアテープの配線パタ
ーンもより微細なものとなっている。配線パターンのう
ち、特に半導体素子の接続端子と接続するインナーリー
ドと呼ばれる部分の配設ピッチは非常に微細である。例
えば１００μｍから８０μｍ、６０μｍと漸次狭小化し
ている。
積化にともなって、フィルムキャリアテープの配線パタ
ーンもより微細なものとなっている。配線パターンのう
ち、特に半導体素子の接続端子と接続するインナーリー
ドと呼ばれる部分の配設ピッチは非常に微細である。例
えば１００μｍから８０μｍ、６０μｍと漸次狭小化し
ている。
【０００６】したがって、フィルムキャリアパッケージ
の信頼性、生産性を向上するためには、配線パターン
（特にインナーリード）と半導体素子の接続端子との相
対精度を向上することが重要であるが、現実には十分な
精度を確保することは非常に困難であるという問題があ
る。
の信頼性、生産性を向上するためには、配線パターン
（特にインナーリード）と半導体素子の接続端子との相
対精度を向上することが重要であるが、現実には十分な
精度を確保することは非常に困難であるという問題があ
る。
【０００７】高精度のフィルムキャリアテープを提供す
るために、従来から例えばベースフィルムと導電性箔と
を接着する接着層の厚さを管理したり、エッチングによ
って形成した配線パターン（リード群）の出来映えを観
察するなどの対応がとられていたが、これだけでは十分
な精度を有するフィルムキャリアテープを得ることは困
難であった。
るために、従来から例えばベースフィルムと導電性箔と
を接着する接着層の厚さを管理したり、エッチングによ
って形成した配線パターン（リード群）の出来映えを観
察するなどの対応がとられていたが、これだけでは十分
な精度を有するフィルムキャリアテープを得ることは困
難であった。
【０００８】図６はフィルムキャリアテープの配線の１
単位に対応する部分を模式的に示す平面図である。図６
（ａ）は、デバイスホールが本来の配設位置からずれて
しまった様子を示している。また図６（ｂ）は導体配線
のインナーリードが正しい位置からずれて配設されてし
まった様子を模式的に示す図である。このフィルムキャ
リアテープ９０は、例えばポリイミドなどの絶縁性樹脂
からなるベースフィルム９１と、このベースフィルム９
１上に配設された配線パターン９２とからなるものであ
る。フィルムキャリアテープ９０のベースフィルム９１
の両サイドには搬送用のガイドホールであるスプロケッ
トホール９１ｓが配設されている。またベースフィルム
９１には半導体素子などの電子部品を搭載する領域とし
てデバイスホール９１ｈが配設されている。配線パター
ン９２ｗは、例えばベースフィルム９１とラミネートし
た銅箔などの導電性箔をフォトエッチングプロセスなど
によりパターニングすることにより形成される。また配
線パターンはデバイスホール内に突出したインナーリー
ド９２ｉを有しており、半導体素子をフィルムキャリア
テープに搭載する際にはこのインナーリードと図示しな
い半導体素子の接続端子とが接続される。前述のように
半導体素子の高集積化に伴って半導体素子の接続端子の
大きさおよび配設ピッチはより微細になっているから、
フィルムキャリアテープ９０のインナーリード９２ｉに
も高い精度が必要となる。
単位に対応する部分を模式的に示す平面図である。図６
（ａ）は、デバイスホールが本来の配設位置からずれて
しまった様子を示している。また図６（ｂ）は導体配線
のインナーリードが正しい位置からずれて配設されてし
まった様子を模式的に示す図である。このフィルムキャ
リアテープ９０は、例えばポリイミドなどの絶縁性樹脂
からなるベースフィルム９１と、このベースフィルム９
１上に配設された配線パターン９２とからなるものであ
る。フィルムキャリアテープ９０のベースフィルム９１
の両サイドには搬送用のガイドホールであるスプロケッ
トホール９１ｓが配設されている。またベースフィルム
９１には半導体素子などの電子部品を搭載する領域とし
てデバイスホール９１ｈが配設されている。配線パター
ン９２ｗは、例えばベースフィルム９１とラミネートし
た銅箔などの導電性箔をフォトエッチングプロセスなど
によりパターニングすることにより形成される。また配
線パターンはデバイスホール内に突出したインナーリー
ド９２ｉを有しており、半導体素子をフィルムキャリア
テープに搭載する際にはこのインナーリードと図示しな
い半導体素子の接続端子とが接続される。前述のように
半導体素子の高集積化に伴って半導体素子の接続端子の
大きさおよび配設ピッチはより微細になっているから、
フィルムキャリアテープ９０のインナーリード９２ｉに
も高い精度が必要となる。
【０００９】ところが従来から、デバイスホール９１ｈ
の形状が歪んでしまったり、また導体配線のインナーリ
ード９２ｉが正しい位置からずれてしまうといった問題
がある。
の形状が歪んでしまったり、また導体配線のインナーリ
ード９２ｉが正しい位置からずれてしまうといった問題
がある。
【００１０】このように、集積度の高い半導体素子のよ
うな接続端子の大きさやその配設ピッチが極めて微細な
電子部品を搭載するためのフィルムキャリアテープは製
造が困難で、生産性が低いという問題がある。このよう
に、信頼性の高いフィルムキャリアパッケージを高い生
産性で提供するためには、従来のフィルムキャリアテー
プとその製造方法は問題を抱えているといえる。
うな接続端子の大きさやその配設ピッチが極めて微細な
電子部品を搭載するためのフィルムキャリアテープは製
造が困難で、生産性が低いという問題がある。このよう
に、信頼性の高いフィルムキャリアパッケージを高い生
産性で提供するためには、従来のフィルムキャリアテー
プとその製造方法は問題を抱えているといえる。
【００１１】
【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、高精度で信頼性の高いフィルムキャリアパッケ
ージを高い生産性で製造することができるフィルムキャ
リアテープの製造方法を提供することを目的とする。ま
た本発明は、品質管理が容易で、高精度で生産性が高い
構造を有するフィルムキャリアテープを提供することを
目的とする。
題点を解決するためになされたものである。すなわち本
発明は、高精度で信頼性の高いフィルムキャリアパッケ
ージを高い生産性で製造することができるフィルムキャ
リアテープの製造方法を提供することを目的とする。ま
た本発明は、品質管理が容易で、高精度で生産性が高い
構造を有するフィルムキャリアテープを提供することを
目的とする。
【００１２】
【課題を解決するための手段】本発明のフィルムキャリ
アテープの製造方法、フィルムキャリアテープの製造装
置、フィルムキャリアテープは発明者らが得た下記の知
見に基づいてなされたものである。すなわち本発明者ら
は、ベースフィルムと配線パターンとの位置ずれの原因
を、フィルムキャリアテープの製造工程全体にわたって
考察した。
アテープの製造方法、フィルムキャリアテープの製造装
置、フィルムキャリアテープは発明者らが得た下記の知
見に基づいてなされたものである。すなわち本発明者ら
は、ベースフィルムと配線パターンとの位置ずれの原因
を、フィルムキャリアテープの製造工程全体にわたって
考察した。
【００１３】フィルムキャリアテープの製造において
は、ベースフィルムとラミネートした銅箔などの導電性
箔を配線パターンに加工するために、レジストマスキン
グ処理、エッチング処理などのフォトエッチング工程に
よりパターニングする必要がある。そして、この場合、
レジストマスキングに用いるマスク自体の精度、露光・
現像の精度、エッチングの精度などがたとえ良好であっ
ても、ベースフィルムに対して導電性箔が均一な応力で
ラミネートされていないと、形成される配線パターンの
精度が低下してしまうことがわかった。
は、ベースフィルムとラミネートした銅箔などの導電性
箔を配線パターンに加工するために、レジストマスキン
グ処理、エッチング処理などのフォトエッチング工程に
よりパターニングする必要がある。そして、この場合、
レジストマスキングに用いるマスク自体の精度、露光・
現像の精度、エッチングの精度などがたとえ良好であっ
ても、ベースフィルムに対して導電性箔が均一な応力で
ラミネートされていないと、形成される配線パターンの
精度が低下してしまうことがわかった。
【００１４】さらに、位置ずれが生じるのは、ベースフ
ィルム上にラミネートされた導電性箔をパターニングす
る工程であることがわかった。そして、このパターニン
グ工程での位置ずれは、ベースフィルムと導電性箔とを
１対の回転ロールの間隙でラミネートする際の回転ロー
ルによる加圧力の不均一により、ベースフィルムと導電
性箔の積層体に残留する応力にあることに想到した。つ
まり、ベースフィルム、導電性箔は非常に薄いものであ
り、したがってこれらをラミネートする回転ロールの間
隙の大きさ、平行度、回転速度が均一でない場合、全体
を均一な力で押圧できず、この押圧力の不均一により積
層体に残留応力が分布することがわかった。
ィルム上にラミネートされた導電性箔をパターニングす
る工程であることがわかった。そして、このパターニン
グ工程での位置ずれは、ベースフィルムと導電性箔とを
１対の回転ロールの間隙でラミネートする際の回転ロー
ルによる加圧力の不均一により、ベースフィルムと導電
性箔の積層体に残留する応力にあることに想到した。つ
まり、ベースフィルム、導電性箔は非常に薄いものであ
り、したがってこれらをラミネートする回転ロールの間
隙の大きさ、平行度、回転速度が均一でない場合、全体
を均一な力で押圧できず、この押圧力の不均一により積
層体に残留応力が分布することがわかった。
【００１５】そして、残留応力分布を有する積層体か
ら、配線パターンの形成のために導電性箔の一部をエッ
チングなどにより除去すると、導電性箔が除去された領
域の残留応力が解放されることになる。このときベース
フィルムに生じる変形により、配線層にも位置ずれが生
じてしまうのである。例えば、インナーリードの間隔が
大きくなってしまったり、ティルトしてしまったりす
る。
ら、配線パターンの形成のために導電性箔の一部をエッ
チングなどにより除去すると、導電性箔が除去された領
域の残留応力が解放されることになる。このときベース
フィルムに生じる変形により、配線層にも位置ずれが生
じてしまうのである。例えば、インナーリードの間隔が
大きくなってしまったり、ティルトしてしまったりす
る。
【００１６】このように配線パターンの精度が低下する
とフィルムキャリアテープに配設された配線パターン
と、このフィルムキャリアテープに搭載する半導体素子
の接続端子とが対応しなくなり、フィルムキャリアテー
プの信頼性を低下させてしまう。さらに、フィルムキャ
リアテープに残留した応力が経時的に解放されると、イ
ンナーリードと半導体素子の接続端子との間に経時的に
応力が加わるため、半導体パッケージの信頼性が低下す
るという問題がある。
とフィルムキャリアテープに配設された配線パターン
と、このフィルムキャリアテープに搭載する半導体素子
の接続端子とが対応しなくなり、フィルムキャリアテー
プの信頼性を低下させてしまう。さらに、フィルムキャ
リアテープに残留した応力が経時的に解放されると、イ
ンナーリードと半導体素子の接続端子との間に経時的に
応力が加わるため、半導体パッケージの信頼性が低下す
るという問題がある。
【００１７】本発明は、このような複数の製造工程に原
因を有するフィルムキャリアテープの位置ずれの問題を
解決するためになされたものである。
因を有するフィルムキャリアテープの位置ずれの問題を
解決するためになされたものである。
【００１８】本発明のフィルムキャリアテープの製造方
法の第１のアスペクトは、ベースフィルム上に配線パタ
ーンを配設したフィルムキャリアテープを製造する方法
において、前記ベースフィルムと導電性箔とをラミネー
トする工程と、前記ベースフィルムまたは前記導電性箔
に少なくとも３点のマークを形成する工程と、前記導電
性箔をパターニングして前記配線パターンを形成する工
程と、前記マークの間隔を測定して、前記パターニング
工程の前後での前記マークの変位が許容範囲内であるか
否かを検査する工程とを有することを特徴とする。前記
マークは２次元的な変位を検出できるようなパターンに
配設するようにすればよい。例えばベースフィルムに少
なくとも３点のマークを形成することによりベースフィ
ルムの存在する面内のｘ−ｙ方向の変位を検出すること
ができる。また、前記マークは前記配線パターンと近接
するように形成するようにしてもよい。ベースフィルム
と導電性箔乃至は配線パターンの位置ずれを検出するた
めのマークを配線パターンの近傍に配設することによ
り、検出する位置ずれの精度が向上する。特に、前記マ
ークを配線パターンのインナーリード部の近傍に配設す
ることにより特に高い精度が要求されるインナーリード
の精度を維持することができる。また、前記マークは前
記ラミネートする工程より前に形成しておくようにして
もよい。位置ずれ検出のための前記マークをベースフィ
ルムと導電性箔とをラミネートする前に配設しておくこ
とにより、ラミネートの際の押圧力の不均一に起因する
ベースフィルムと配線パターンとの位置ずれを効果的に
検出することができる。
法の第１のアスペクトは、ベースフィルム上に配線パタ
ーンを配設したフィルムキャリアテープを製造する方法
において、前記ベースフィルムと導電性箔とをラミネー
トする工程と、前記ベースフィルムまたは前記導電性箔
に少なくとも３点のマークを形成する工程と、前記導電
性箔をパターニングして前記配線パターンを形成する工
程と、前記マークの間隔を測定して、前記パターニング
工程の前後での前記マークの変位が許容範囲内であるか
否かを検査する工程とを有することを特徴とする。前記
マークは２次元的な変位を検出できるようなパターンに
配設するようにすればよい。例えばベースフィルムに少
なくとも３点のマークを形成することによりベースフィ
ルムの存在する面内のｘ−ｙ方向の変位を検出すること
ができる。また、前記マークは前記配線パターンと近接
するように形成するようにしてもよい。ベースフィルム
と導電性箔乃至は配線パターンの位置ずれを検出するた
めのマークを配線パターンの近傍に配設することによ
り、検出する位置ずれの精度が向上する。特に、前記マ
ークを配線パターンのインナーリード部の近傍に配設す
ることにより特に高い精度が要求されるインナーリード
の精度を維持することができる。また、前記マークは前
記ラミネートする工程より前に形成しておくようにして
もよい。位置ずれ検出のための前記マークをベースフィ
ルムと導電性箔とをラミネートする前に配設しておくこ
とにより、ラミネートの際の押圧力の不均一に起因する
ベースフィルムと配線パターンとの位置ずれを効果的に
検出することができる。
【００１９】本発明のフィルムキャリアテープの製造方
法の第２のアスペクトは、ベースフィルムと導電性箔と
を一対の回転ロールの間隙に通過させてラミネートする
ラミネート工程と、前記導電性箔をパターニングする工
程とを有するフィルムキャリアテープの製造方法におい
て、前記パターニング工程より前に前記ベースフィルム
に第１のパターンを形成する工程と、前記導電性箔に前
記第１のパターンとの相対位置の定まった第２のパター
ンを形成する工程と、前記パターニング工程の後に前記
第１のパターンと第２のパターンとの変位を検出する工
程と、検出した前記変位に基づいて前記回転ロールの間
隙を調節する工程とをさらに有することを特徴とする。
法の第２のアスペクトは、ベースフィルムと導電性箔と
を一対の回転ロールの間隙に通過させてラミネートする
ラミネート工程と、前記導電性箔をパターニングする工
程とを有するフィルムキャリアテープの製造方法におい
て、前記パターニング工程より前に前記ベースフィルム
に第１のパターンを形成する工程と、前記導電性箔に前
記第１のパターンとの相対位置の定まった第２のパター
ンを形成する工程と、前記パターニング工程の後に前記
第１のパターンと第２のパターンとの変位を検出する工
程と、検出した前記変位に基づいて前記回転ロールの間
隙を調節する工程とをさらに有することを特徴とする。
【００２０】前述のように、前記第１のパターンおよび
前記第２のパターンは２次元的な変位を検出できるよう
に配設するようにすればよい。例えば前記第１のパター
ンと前記第２のパターンは少なくとも３点以上形成する
ようにすれば、ベースフィルムと導電性箔との間の相対
的位置変化を容易に検出することができる。
前記第２のパターンは２次元的な変位を検出できるよう
に配設するようにすればよい。例えば前記第１のパター
ンと前記第２のパターンは少なくとも３点以上形成する
ようにすれば、ベースフィルムと導電性箔との間の相対
的位置変化を容易に検出することができる。
【００２１】前記第２のパターンは、前記導電性箔をパ
ターニングする際に形成するようにしてもよい。例え
ば、前記導電性箔をパターニングして配線パターンに形
成する際に、前記第２のパターンも併せて形成するよう
にしてもよい。また前記第２のパターンは、前記導電性
箔をパターニングする工程より前に形成するようにして
もよい。例えばベースフィルムとラミネートするより前
に穿孔するなどして前記第２のパターンを形成するよう
にしてもよい。
ターニングする際に形成するようにしてもよい。例え
ば、前記導電性箔をパターニングして配線パターンに形
成する際に、前記第２のパターンも併せて形成するよう
にしてもよい。また前記第２のパターンは、前記導電性
箔をパターニングする工程より前に形成するようにして
もよい。例えばベースフィルムとラミネートするより前
に穿孔するなどして前記第２のパターンを形成するよう
にしてもよい。
【００２２】また前記第２のパターンは、前記配線パタ
ーンに近接して配設するようにしてもよい。このように
することにより配線パターンの精度を向上することがで
きる。特に第２のパターンをインナーリードの近傍に配
設することにより高い精度が要求されるインナーリード
の位置ずれを効果的に検出することができる。
ーンに近接して配設するようにしてもよい。このように
することにより配線パターンの精度を向上することがで
きる。特に第２のパターンをインナーリードの近傍に配
設することにより高い精度が要求されるインナーリード
の位置ずれを効果的に検出することができる。
【００２３】本発明のフィルムキャリアテープの製造方
法によれば、第１のパターンと第２のパターンとを配設
し、この第１のパターンと第２のパターンとの位置ずれ
をパターニング工程の後に検出して、その位置ずれ量に
応じて回転ロールの間隙の大きさ、平行度などを調節す
ることにより、ベースフィルムと配線パターンとの位置
ずれの極めて小さな高精度のフィルムキャリアテープを
提供することができる。つまり本発明によれば、第１の
パターンと第２のパターンとの位置ずれを検出し、検出
した位置ずれ量を回転ロールによるラミネート工程へ位
置ずれが最も小さくなるまでフィードバックすることに
より、ラミネート条件を設定することができるのであ
る、このようなフィードバックを第１のパターンと第２
のパターンとの位置ずれが最小になるまで繰り返すこと
により、ベースフィルムと導電性箔とを均一にミネート
することができる。したがって残留応力が低減され、ベ
ースフィルム、配線パターンの変形を最小限に抑制する
ことができ、高精度のフィルムキャリアテープを高い生
産性で製造することができる。
法によれば、第１のパターンと第２のパターンとを配設
し、この第１のパターンと第２のパターンとの位置ずれ
をパターニング工程の後に検出して、その位置ずれ量に
応じて回転ロールの間隙の大きさ、平行度などを調節す
ることにより、ベースフィルムと配線パターンとの位置
ずれの極めて小さな高精度のフィルムキャリアテープを
提供することができる。つまり本発明によれば、第１の
パターンと第２のパターンとの位置ずれを検出し、検出
した位置ずれ量を回転ロールによるラミネート工程へ位
置ずれが最も小さくなるまでフィードバックすることに
より、ラミネート条件を設定することができるのであ
る、このようなフィードバックを第１のパターンと第２
のパターンとの位置ずれが最小になるまで繰り返すこと
により、ベースフィルムと導電性箔とを均一にミネート
することができる。したがって残留応力が低減され、ベ
ースフィルム、配線パターンの変形を最小限に抑制する
ことができ、高精度のフィルムキャリアテープを高い生
産性で製造することができる。
【００２４】なお、第１のパターンおよび第２のパター
ンは例えば数十メートルの長いテープに適宜分散して複
数配設するようにしてもよい。例えば始端、終端、およ
び始端と終端との中間に第１のパターンと第２のパター
ンとをそれぞれ配設するようにしてもよい。また、長い
テープに多数列設される個々の配線パターンにそれぞれ
対応して第１のパターンと第２のパターンとを配設する
ようにしてもよい。
ンは例えば数十メートルの長いテープに適宜分散して複
数配設するようにしてもよい。例えば始端、終端、およ
び始端と終端との中間に第１のパターンと第２のパター
ンとをそれぞれ配設するようにしてもよい。また、長い
テープに多数列設される個々の配線パターンにそれぞれ
対応して第１のパターンと第２のパターンとを配設する
ようにしてもよい。
【００２５】本発明の第３のアスペクトは、ベースフィ
ルムと前記ベースフィルム上に配設された配線パターン
とを有するフィルムキャリアテープの製造装置におい
て、前記ベーシフィルムに第１のパターンを形成する手
段と、前記第１のパターンとの相対位置の定まった第２
のパターンを前記導電性箔に形成する手段と、前記ベー
スフィルムと前記導電性箔とを間隙に通過させてラミネ
ートする１対の回転ロールと、前記ベースフィルムとラ
ミネートされた前記導電性箔をパターニングする手段
と、前記ベースフィルムの前記第１のパターンと前記導
電性箔の第２のパターンとの相対位置の変位を検出する
手段と、検出した前記変位に応じて前記回転ロールの前
記間隙を調節する調節手段とを具備したことを特徴とす
る。第１のパターンと第２のパターンとをアライメント
パターンとして配設しておくことにより、ラミネート工
程での押圧力、回転速度などに起因するパターニング工
程での位置ずれの程度を検出し、検出した位置ずれに応
じてがラミネート工程のロール間隙、回転速度などを調
節することができる。このようなフィードバックにより
ラミネート工程のラミネート条件を設定することにより
ベースフィルムと導電性箔とを均一にミネートすること
ができる。したがって残留応力が低減され、ベースフィ
ルム、配線パターンの変形を最小限に抑制することがで
き、高精度のフィルムキャリアテープを製造することが
できる。
ルムと前記ベースフィルム上に配設された配線パターン
とを有するフィルムキャリアテープの製造装置におい
て、前記ベーシフィルムに第１のパターンを形成する手
段と、前記第１のパターンとの相対位置の定まった第２
のパターンを前記導電性箔に形成する手段と、前記ベー
スフィルムと前記導電性箔とを間隙に通過させてラミネ
ートする１対の回転ロールと、前記ベースフィルムとラ
ミネートされた前記導電性箔をパターニングする手段
と、前記ベースフィルムの前記第１のパターンと前記導
電性箔の第２のパターンとの相対位置の変位を検出する
手段と、検出した前記変位に応じて前記回転ロールの前
記間隙を調節する調節手段とを具備したことを特徴とす
る。第１のパターンと第２のパターンとをアライメント
パターンとして配設しておくことにより、ラミネート工
程での押圧力、回転速度などに起因するパターニング工
程での位置ずれの程度を検出し、検出した位置ずれに応
じてがラミネート工程のロール間隙、回転速度などを調
節することができる。このようなフィードバックにより
ラミネート工程のラミネート条件を設定することにより
ベースフィルムと導電性箔とを均一にミネートすること
ができる。したがって残留応力が低減され、ベースフィ
ルム、配線パターンの変形を最小限に抑制することがで
き、高精度のフィルムキャリアテープを製造することが
できる。
【００２６】本発明の第４のアスペクトは、ベースフィ
ルムと、前記ベースフィルム上に配設された配線とを有
するフィルムキャリアテープにおいて、前記ベースフィ
ルムの前記配線パターンに近接して配設され、互いに相
対位置の定まった少なくとも３点のマークを備えたこと
を特徴とする。
ルムと、前記ベースフィルム上に配設された配線とを有
するフィルムキャリアテープにおいて、前記ベースフィ
ルムの前記配線パターンに近接して配設され、互いに相
対位置の定まった少なくとも３点のマークを備えたこと
を特徴とする。
【００２７】この発明において、少なくとも３点の位置
ズレ検出用パターンは、配線パターンの近く、例えばデ
バィスホールに隣接した複数のインナーリードの間など
に配設するようにしてもよい。また、その位置ズレ検出
用パターンは、絶縁テープへの穿孔、金属箔に形成され
るパターンもしくはこれらの組み合わせでもよい。さら
に、導電性箔を配線パターンにパターニングした後の残
留応力の解放による精度の悪化を、位置ずれ検出用のマ
ークの相対的な変位から判定するためには、それら位置
ズレ検出用パターンを互いに離隔して配置することが好
適である。なお、この位置ズレ検出用パターンは円形、
方形などいずれでもよく、また、位置ズレ検出用パター
ンは配線パターンごとに全て設けておかなくともよい。
つまり、フィルムキャリアテープには複数単位の配線パ
ターンが列設されているが、位置ズレ検出用パターンは
少なくとも一つのインナーリード配線パターンに設けて
おけばよい。
ズレ検出用パターンは、配線パターンの近く、例えばデ
バィスホールに隣接した複数のインナーリードの間など
に配設するようにしてもよい。また、その位置ズレ検出
用パターンは、絶縁テープへの穿孔、金属箔に形成され
るパターンもしくはこれらの組み合わせでもよい。さら
に、導電性箔を配線パターンにパターニングした後の残
留応力の解放による精度の悪化を、位置ずれ検出用のマ
ークの相対的な変位から判定するためには、それら位置
ズレ検出用パターンを互いに離隔して配置することが好
適である。なお、この位置ズレ検出用パターンは円形、
方形などいずれでもよく、また、位置ズレ検出用パター
ンは配線パターンごとに全て設けておかなくともよい。
つまり、フィルムキャリアテープには複数単位の配線パ
ターンが列設されているが、位置ズレ検出用パターンは
少なくとも一つのインナーリード配線パターンに設けて
おけばよい。
【００２８】この発明において、搬送用ガイドホールを
有するベースフィルムとテープ状導電性箔との積層一体
化（ラミネーション）は、一般的には接着剤層を介在さ
せて接合するいわゆる３層構造を採る。しかし、回転ロ
ーラ間を圧接・通過する過程などで、ベースフィルムが
溶融するなどして接着性を呈する場合には、前記接着剤
層を省略して２層構造とすることもできる。
有するベースフィルムとテープ状導電性箔との積層一体
化（ラミネーション）は、一般的には接着剤層を介在さ
せて接合するいわゆる３層構造を採る。しかし、回転ロ
ーラ間を圧接・通過する過程などで、ベースフィルムが
溶融するなどして接着性を呈する場合には、前記接着剤
層を省略して２層構造とすることもできる。
【００２９】また、前記ラミネーション工程の前に、相
対的な位置ズレの検出用パターンは、ベースフィルムお
よびテープ状導電性箔の少なくとも一方の両端側、好ま
しくは中間部にも適宜配置される。すなわち、ベースフ
ィルムとテープ状導電性箔とがほぼ均一な応力でラミネ
ートされているか否かを、予め穿設した複数個の孔の相
対的な位置ズレから検出するためには、少なくともベー
スフィルムもしくはテープ状導電性箔のいずれか一方
に、かつラミネートの開始段階の領域および終了段階の
領域（両端側）に検出用パターンを設けておく必要があ
る。
対的な位置ズレの検出用パターンは、ベースフィルムお
よびテープ状導電性箔の少なくとも一方の両端側、好ま
しくは中間部にも適宜配置される。すなわち、ベースフ
ィルムとテープ状導電性箔とがほぼ均一な応力でラミネ
ートされているか否かを、予め穿設した複数個の孔の相
対的な位置ズレから検出するためには、少なくともベー
スフィルムもしくはテープ状導電性箔のいずれか一方
に、かつラミネートの開始段階の領域および終了段階の
領域（両端側）に検出用パターンを設けておく必要があ
る。
【００３０】なお、ベースフィルムおよびテープ状導電
性箔に、設けられる位置ズレ検出用パターンは、前記し
たように、相対的な位置ズレの程度から残留応力が解放
されたときのインナーリードを含む配線パターンの位置
ズレを検出してラミネート工程にフィードバックするも
のであるが、ベースフィルムおよびテープ状導電性箔ご
とに、互いに離隔して設置しておくとともに、両位置ズ
レ検出用パターンを隣接させておくことが好適である。
性箔に、設けられる位置ズレ検出用パターンは、前記し
たように、相対的な位置ズレの程度から残留応力が解放
されたときのインナーリードを含む配線パターンの位置
ズレを検出してラミネート工程にフィードバックするも
のであるが、ベースフィルムおよびテープ状導電性箔ご
とに、互いに離隔して設置しておくとともに、両位置ズ
レ検出用パターンを隣接させておくことが好適である。
【００３１】また本発明は、ベースフィルムおよびテー
プ状導電性箔に、これらのテープ状の部材の相対的な位
置ズレを検出するパターンを設けるものであるが、これ
らの積層構造を有する長尺状のテープの、少なくとも始
端側、終端側において試験的なパターニング（穿孔、エ
ッチングなど）を行って、パターニングによる残留応力
が解放されたときのインナーリードを含む配線パターン
の位置ズレを検出し、この検出された位置ズレをラミネ
ート工程にフィードバックするようにしてもよい。
プ状導電性箔に、これらのテープ状の部材の相対的な位
置ズレを検出するパターンを設けるものであるが、これ
らの積層構造を有する長尺状のテープの、少なくとも始
端側、終端側において試験的なパターニング（穿孔、エ
ッチングなど）を行って、パターニングによる残留応力
が解放されたときのインナーリードを含む配線パターン
の位置ズレを検出し、この検出された位置ズレをラミネ
ート工程にフィードバックするようにしてもよい。
【００３２】
【発明の実施の形態】以下に本発明のついてさらに詳細
に説明する。
に説明する。
【００３３】（実施形態１）図１はフィルムキャリアテ
ープの製造方法を説明するための図であり、図１（ａ）
は、１対のラミネートローラ７ａ、７ｂを備えるラミネ
ート装置によりベースフィルム９と銅箔等の導電性箔１
２とを貼り合わせる様子を示している。また図１（ｂ）
はラミネートローラの構成を概略的に示す図である。図
１（ａ）に例示した装置において、５はスプロケットホ
ール９ｓ（搬送用のガイドホール）付きのベースフィル
ム９を供給する供給ローラ、６はテープ状の導電性箔１
２を供給する供給ローラ、７ａ、７ｂはベースフィルム
９と導電性箔１２とをラミネートするラミネートロー
ラ、１１はラミネートされたベースフィルム９と導電性
箔１２とを巻き取る巻き取りローラである。また８ａ、
８ｂ、８ｃは供給されるベースフィルム９の張力を調節
するためのガイドローラ、１０はベースフィルムを余熱
するための余熱炉（余熱ゾーン）である。
ープの製造方法を説明するための図であり、図１（ａ）
は、１対のラミネートローラ７ａ、７ｂを備えるラミネ
ート装置によりベースフィルム９と銅箔等の導電性箔１
２とを貼り合わせる様子を示している。また図１（ｂ）
はラミネートローラの構成を概略的に示す図である。図
１（ａ）に例示した装置において、５はスプロケットホ
ール９ｓ（搬送用のガイドホール）付きのベースフィル
ム９を供給する供給ローラ、６はテープ状の導電性箔１
２を供給する供給ローラ、７ａ、７ｂはベースフィルム
９と導電性箔１２とをラミネートするラミネートロー
ラ、１１はラミネートされたベースフィルム９と導電性
箔１２とを巻き取る巻き取りローラである。また８ａ、
８ｂ、８ｃは供給されるベースフィルム９の張力を調節
するためのガイドローラ、１０はベースフィルムを余熱
するための余熱炉（余熱ゾーン）である。
【００３４】ラミネートローラ７ａ、７ｂは回転軸を略
平行に保持して配設されている。ベースフィルム９と導
電性箔１２とは、ラミネートローラ７ａとラミネートロ
ーラ７ｂとの間隙にを通過させることにより押圧して圧
着される。ラミネートローラ７ａとラミネートローラ７
ｂとの間隙の大きさ、平行度はアジャスタ１３により回
転軸の位置を調節することにより制御される。またラミ
ネートローラ７ａとラミネートローラ７ｂとは、図示し
ない駆動手段により回転駆動されている。図１（ｂ）で
は回転軸の両側を支持した構成を例示したが、回転軸の
片側のみが支持された片持ち型のラミネートローラを用
いるようにしてもよい。
平行に保持して配設されている。ベースフィルム９と導
電性箔１２とは、ラミネートローラ７ａとラミネートロ
ーラ７ｂとの間隙にを通過させることにより押圧して圧
着される。ラミネートローラ７ａとラミネートローラ７
ｂとの間隙の大きさ、平行度はアジャスタ１３により回
転軸の位置を調節することにより制御される。またラミ
ネートローラ７ａとラミネートローラ７ｂとは、図示し
ない駆動手段により回転駆動されている。図１（ｂ）で
は回転軸の両側を支持した構成を例示したが、回転軸の
片側のみが支持された片持ち型のラミネートローラを用
いるようにしてもよい。
【００３５】ここでベースフィルム９には、導電性箔１
２と対向する側の面に図示しない接着層を備えている。
また、ベースフィルム９の先端のリードは巻取りローラ
１１に装着されている。
２と対向する側の面に図示しない接着層を備えている。
また、ベースフィルム９の先端のリードは巻取りローラ
１１に装着されている。
【００３６】さらに、前記リードに接続されたベースフ
ィルム９の先端側、および、これにラミネートされる導
電性箔１２の先端側には、ベースフィルム９と導電性箔
１２との相対的な変位が検出できるようにそれぞれ第１
のパターンと第２のパターンとが配設されている。図２
は第１のパターンと第２のパターンとのパターンの例を
概略的に示す図である。この例では第１のパターン３１
はベースフィルム９に配設された複数の円形の孔３１ａ
からなっており、第２のパターン３２も導電性箔１２に
配設された複数の円形の孔３２ａからなっている。第１
のパターン３１および第２のパターンは、例えば後段の
パターニング工程などにおいて、相互の変位を検出する
ことができるように間隔をおいて配設されている。な
お、このような位置ズレ検出のために設けられる第１の
パターン３１は、ベースフィルム９の始端部、終端部お
よびそのほぼ中間部とにそれぞれ配置されている。同様
に第２のパターン３２も、導電性箔１２の始端部、終端
部およびそのほぼ中間部とにそれぞれ配置されている。
ィルム９の先端側、および、これにラミネートされる導
電性箔１２の先端側には、ベースフィルム９と導電性箔
１２との相対的な変位が検出できるようにそれぞれ第１
のパターンと第２のパターンとが配設されている。図２
は第１のパターンと第２のパターンとのパターンの例を
概略的に示す図である。この例では第１のパターン３１
はベースフィルム９に配設された複数の円形の孔３１ａ
からなっており、第２のパターン３２も導電性箔１２に
配設された複数の円形の孔３２ａからなっている。第１
のパターン３１および第２のパターンは、例えば後段の
パターニング工程などにおいて、相互の変位を検出する
ことができるように間隔をおいて配設されている。な
お、このような位置ズレ検出のために設けられる第１の
パターン３１は、ベースフィルム９の始端部、終端部お
よびそのほぼ中間部とにそれぞれ配置されている。同様
に第２のパターン３２も、導電性箔１２の始端部、終端
部およびそのほぼ中間部とにそれぞれ配置されている。
【００３７】供給ローラ５から供給されるテープ状のベ
ースフィルム９は、ガイドローラ８ａ、８ｂ、８ｃによ
り張力が調節され、また予熱ゾーン１０により約１００
℃程度の温度に余熱された後、ラミネートローラ７ａ、
７ｂの間隙に送られる。そして供給ローラ６から供給さ
れるテープ状の導電性箔１２も、ラミネートローラ７
ａ、７ｂの間隙に送られ、ラミネートローラ７ａ、７ｂ
の間隙で押圧されてベースフィルム９と一体化される。
後述するように、ラミネートローラ７ａ、７ｂの間隙
は、例えばパターニング工程の後に第１のパターン３１
と第２のパターン３２の変位を検出し、検出した変位に
応じて調節することが好適である。同様に余熱温度、ベ
ースフィルムの張力も調節するようにすればよい。
ースフィルム９は、ガイドローラ８ａ、８ｂ、８ｃによ
り張力が調節され、また予熱ゾーン１０により約１００
℃程度の温度に余熱された後、ラミネートローラ７ａ、
７ｂの間隙に送られる。そして供給ローラ６から供給さ
れるテープ状の導電性箔１２も、ラミネートローラ７
ａ、７ｂの間隙に送られ、ラミネートローラ７ａ、７ｂ
の間隙で押圧されてベースフィルム９と一体化される。
後述するように、ラミネートローラ７ａ、７ｂの間隙
は、例えばパターニング工程の後に第１のパターン３１
と第２のパターン３２の変位を検出し、検出した変位に
応じて調節することが好適である。同様に余熱温度、ベ
ースフィルムの張力も調節するようにすればよい。
【００３８】このような構成を採用することにより、上
記のようなフィルムキャリアテープの製造におけるラミ
ネート工程において、ベースフィルム９と導電性箔１２
とを均一にラミネートすることができる。実際に、ベー
スフィルム９および導電性箔１２の始端部、終端部、お
よび中間部に、第１のパターン３１と第２のパターン３
２とをそれぞれ配置し、パターニング後に検出した変位
に基づいてラミネートローラ７ａ、７ｂの間隙の平行度
を調節したところ、パターニング工程で発生するベース
フィルム９と導電性箔１２をパターニングした配線パタ
ーンの位置ズレを極めて小さく抑制し、高精度のフィル
ムキャリアテープを製造することができた。 なお、上
述の例では、第１のパターンおよび第２のパターンとし
て、円形の孔を所定のパターンで配設した例を示した
が、これ以外のマークを用いるようにしてもよい。
記のようなフィルムキャリアテープの製造におけるラミ
ネート工程において、ベースフィルム９と導電性箔１２
とを均一にラミネートすることができる。実際に、ベー
スフィルム９および導電性箔１２の始端部、終端部、お
よび中間部に、第１のパターン３１と第２のパターン３
２とをそれぞれ配置し、パターニング後に検出した変位
に基づいてラミネートローラ７ａ、７ｂの間隙の平行度
を調節したところ、パターニング工程で発生するベース
フィルム９と導電性箔１２をパターニングした配線パタ
ーンの位置ズレを極めて小さく抑制し、高精度のフィル
ムキャリアテープを製造することができた。 なお、上
述の例では、第１のパターンおよび第２のパターンとし
て、円形の孔を所定のパターンで配設した例を示した
が、これ以外のマークを用いるようにしてもよい。
【００３９】図３は第１のパターンと第２のパターンと
のパターンの別の例を概略的に示す図である。この例で
は第１のパターン３１はベースフィルム９に配設された
複数の方形の孔３１ａからなっており、第２のパターン
３２も導電性箔１２に配設された複数の方形の孔３２ａ
からなっている。第１のパターン３１および第２のパタ
ーンは、例えば後段のパターニング工程などにおいて、
相互の変位を検出することができるように間隔をおいて
配設されている。
のパターンの別の例を概略的に示す図である。この例で
は第１のパターン３１はベースフィルム９に配設された
複数の方形の孔３１ａからなっており、第２のパターン
３２も導電性箔１２に配設された複数の方形の孔３２ａ
からなっている。第１のパターン３１および第２のパタ
ーンは、例えば後段のパターニング工程などにおいて、
相互の変位を検出することができるように間隔をおいて
配設されている。
【００４０】なお、上述の例では、ベースフィルム９に
第１のパターン３１を配設し、導電性箔１２に第２のパ
ターン３２を配設した例を説明したが、このようなベー
スフィルム９と導電性箔１２の相互の変位を検出するた
めのマークは、少なくともいずれか一方に配設しておけ
ばよい。しかしながら、ベースフィルム９と導電性箔１
２の両方に配設することにより、容易に変位を検出する
ことができるので好適である。
第１のパターン３１を配設し、導電性箔１２に第２のパ
ターン３２を配設した例を説明したが、このようなベー
スフィルム９と導電性箔１２の相互の変位を検出するた
めのマークは、少なくともいずれか一方に配設しておけ
ばよい。しかしながら、ベースフィルム９と導電性箔１
２の両方に配設することにより、容易に変位を検出する
ことができるので好適である。
【００４１】また上述の例では、ラミネートするベース
フィルム９および導電性箔１２に、それぞれ第１のパタ
ーン３１と第２のパターン３２とを予め配設した例を説
明したが、次のような手段を採ることもできる。すなわ
ち、従来の手法でベースフィルムとラミネートした導電
性箔１２の始端部、終端部および中間部のそれぞれ一部
の領域をフォトエッチング処理することにより第２のパ
ターン３２を配設するようにしてもよい。このような構
成によっても、第１のパターン３１と第２のパターン３
２との相対的な位置の変位方向、変位量によって、微細
なインナーリードを備えた配線パターンをフォトエッチ
ングなどで形成した場合の精度を向上することができ
る。また検出した変位方向、変位量をラミネート工程に
フィードバックすることにより生産性を向上し、高精度
のフィルムキャリアテープを製造することができる。
フィルム９および導電性箔１２に、それぞれ第１のパタ
ーン３１と第２のパターン３２とを予め配設した例を説
明したが、次のような手段を採ることもできる。すなわ
ち、従来の手法でベースフィルムとラミネートした導電
性箔１２の始端部、終端部および中間部のそれぞれ一部
の領域をフォトエッチング処理することにより第２のパ
ターン３２を配設するようにしてもよい。このような構
成によっても、第１のパターン３１と第２のパターン３
２との相対的な位置の変位方向、変位量によって、微細
なインナーリードを備えた配線パターンをフォトエッチ
ングなどで形成した場合の精度を向上することができ
る。また検出した変位方向、変位量をラミネート工程に
フィードバックすることにより生産性を向上し、高精度
のフィルムキャリアテープを製造することができる。
【００４２】このように本発明は、ベースフィルムと導
電性箔とをラミネートする際の押圧力の不均一などに起
因して積層体に生ずる残留応力が、パターニングの際に
部分的に解放されることにより配線パターンの精度が悪
化することに着目したものである。そして、上述によう
に予めベースフィルムと導電性箔とにそれぞれマークを
配設しておき、パターニング後のマークの位置からベー
スフィルムの変形、導電性箔の変形およびベースフィル
ムと導電性箔との相対的変位を検出するものである。さ
らに、検出したマークの変位をラミネート工程にフィー
ドバックして例えばラミネートローラの平行度、間隙の
大きさを調節することにより、高精度のフィルムキャリ
アテープを高い生産性で製造することができる。
電性箔とをラミネートする際の押圧力の不均一などに起
因して積層体に生ずる残留応力が、パターニングの際に
部分的に解放されることにより配線パターンの精度が悪
化することに着目したものである。そして、上述によう
に予めベースフィルムと導電性箔とにそれぞれマークを
配設しておき、パターニング後のマークの位置からベー
スフィルムの変形、導電性箔の変形およびベースフィル
ムと導電性箔との相対的変位を検出するものである。さ
らに、検出したマークの変位をラミネート工程にフィー
ドバックして例えばラミネートローラの平行度、間隙の
大きさを調節することにより、高精度のフィルムキャリ
アテープを高い生産性で製造することができる。
【００４３】（実施形態２）図４は配線パターン１２ｗ
のインナーリードの近傍に第１のパターン３１を配設し
た例を概略的に示す図である。このように、位置変位を
検出するためのマークを配線パターン１２ｗのインナー
リードの近傍に配設することにより、このマークの位置
の変位の程度から、ただちに各配線パターンのインナー
リードの精度を判別することができる。したがって、特
に高精度が要求されるインナーリードの精度を向上する
ことができる。また例えば半導体素子を搭載する以前に
精度の悪いフィルムキャリアテープを排除することがで
き、フィルムキャリアテープに半導体素子を搭載したフ
ィルムキャリアパッケージの生産性も大きく向上するこ
とができる。ただし、マーキングはインナーリードの周
辺の強度や、接続信頼性に影響をおよぼさないように配
設することが好適である。
のインナーリードの近傍に第１のパターン３１を配設し
た例を概略的に示す図である。このように、位置変位を
検出するためのマークを配線パターン１２ｗのインナー
リードの近傍に配設することにより、このマークの位置
の変位の程度から、ただちに各配線パターンのインナー
リードの精度を判別することができる。したがって、特
に高精度が要求されるインナーリードの精度を向上する
ことができる。また例えば半導体素子を搭載する以前に
精度の悪いフィルムキャリアテープを排除することがで
き、フィルムキャリアテープに半導体素子を搭載したフ
ィルムキャリアパッケージの生産性も大きく向上するこ
とができる。ただし、マーキングはインナーリードの周
辺の強度や、接続信頼性に影響をおよぼさないように配
設することが好適である。
【００４４】なお、変位検出用のパターンは円形や角形
の他に楕円形などであってもよいし、その配設位置もテ
ープの始端、終端の他に、中間部に複数箇所に配置して
もよい。また、フィルムキャリアテープの構成は接着層
を有する３層型以外にも接着層を有さない２層型などで
あってもよい。
の他に楕円形などであってもよいし、その配設位置もテ
ープの始端、終端の他に、中間部に複数箇所に配置して
もよい。また、フィルムキャリアテープの構成は接着層
を有する３層型以外にも接着層を有さない２層型などで
あってもよい。
【００４５】（実施形態３）図７は本発明のフィルムキ
ャリアテープの製造方法を説明するためのフローチャー
トである。上述のように本発明は、ベースフィルムと導
電性箔とをラミネートする際の押圧力の不均一などに起
因して積層体に生ずる残留応力が、パターニングの際に
部分的に解放されることにより配線パターンの精度が悪
化することに着目したものである。そして、上述によう
に予めベースフィルムと導電性箔とにそれぞれマークを
配設しておき、パターニング後のマークの位置からベー
スフィルムの変形、導電性箔の変形およびベースフィル
ムと導電性箔との相対的変位を検出するものである。そ
して検出したマークの変位をラミネート工程にフィード
バックして例えばラミネートローラの平行度、間隙の大
きさを調節することにより、高精度のフィルムキャリア
テープを高い生産性で製造することができる。
ャリアテープの製造方法を説明するためのフローチャー
トである。上述のように本発明は、ベースフィルムと導
電性箔とをラミネートする際の押圧力の不均一などに起
因して積層体に生ずる残留応力が、パターニングの際に
部分的に解放されることにより配線パターンの精度が悪
化することに着目したものである。そして、上述によう
に予めベースフィルムと導電性箔とにそれぞれマークを
配設しておき、パターニング後のマークの位置からベー
スフィルムの変形、導電性箔の変形およびベースフィル
ムと導電性箔との相対的変位を検出するものである。そ
して検出したマークの変位をラミネート工程にフィード
バックして例えばラミネートローラの平行度、間隙の大
きさを調節することにより、高精度のフィルムキャリア
テープを高い生産性で製造することができる。
【００４６】まず、ベースフィルムおよび導電性箔に位
置検出のためのマーキングを行う。ここでは前述によう
にベースフィルムに第１のパターンと形成し、導電性箔
に第２のパターンを形成している。形成するマークはパ
ターニングの前後での第１のパターンと第２のパターン
との相対的な位置変位が検出可能なものであればどのよ
うなものでもよい。
置検出のためのマーキングを行う。ここでは前述によう
にベースフィルムに第１のパターンと形成し、導電性箔
に第２のパターンを形成している。形成するマークはパ
ターニングの前後での第１のパターンと第２のパターン
との相対的な位置変位が検出可能なものであればどのよ
うなものでもよい。
【００４７】ついで、ベースフィルム９と導電性箔１２
とを前述のようにラミネートローラ７ａ、７ｂにより一
体化する。ラミネートローラ７ａ、７ｂの間隙、平行
度、回転速度等の条件は、制御装置により制御するよう
にすればよい。
とを前述のようにラミネートローラ７ａ、７ｂにより一
体化する。ラミネートローラ７ａ、７ｂの間隙、平行
度、回転速度等の条件は、制御装置により制御するよう
にすればよい。
【００４８】ラミネート終了後、かつ、パターニングの
前に第１のパターン３１を構成する個々のポイント間の
位置関係、第２のパターン３２を構成する個々のポイン
ト間の位置関係、または第１のパターン３１と第２のパ
ターン３２との相対的な位置関係を検出しておくように
する。この位置検出は一般的な位置検出装置により行う
ようにすればよい。
前に第１のパターン３１を構成する個々のポイント間の
位置関係、第２のパターン３２を構成する個々のポイン
ト間の位置関係、または第１のパターン３１と第２のパ
ターン３２との相対的な位置関係を検出しておくように
する。この位置検出は一般的な位置検出装置により行う
ようにすればよい。
【００４９】第１のパターン３１と第２のパターン３２
との相対的位置関係をフィックスした後、導電性箔をパ
ターニングして配線パターンに形成する。このとき導電
性箔に配設した第２のパターンが残るようにパターニン
グすることが好適である。
との相対的位置関係をフィックスした後、導電性箔をパ
ターニングして配線パターンに形成する。このとき導電
性箔に配設した第２のパターンが残るようにパターニン
グすることが好適である。
【００５０】パターニング終了後、第１のパターン３１
自体の位置変位、第２のパターン自体の位置変位、また
は第１のパターン３１と第２のパターン３２との相対的
位置の変位を検出する。第１のパターン３１および第２
のパターン３２はそれぞれ少なくとも３点以上配設して
おけば、ベースフィルムまたは導電性箔自体のパターニ
ング前後での変形も検出することができる。またパター
ニング前後での第１のパターン３１に対する第２のパタ
ーン３２の変位、第２のパターン３２に対する第１のパ
ターン３１の変位を検出することもできる。
自体の位置変位、第２のパターン自体の位置変位、また
は第１のパターン３１と第２のパターン３２との相対的
位置の変位を検出する。第１のパターン３１および第２
のパターン３２はそれぞれ少なくとも３点以上配設して
おけば、ベースフィルムまたは導電性箔自体のパターニ
ング前後での変形も検出することができる。またパター
ニング前後での第１のパターン３１に対する第２のパタ
ーン３２の変位、第２のパターン３２に対する第１のパ
ターン３１の変位を検出することもできる。
【００５１】検出されたパターニング前後での第１のパ
ターンまたは第２のパターンの変位はラミネート工程で
の押圧力の不均一に起因している。したがって、このよ
うにして検出した第１のパターン３１または第２のパタ
ーン３２の変位（変位方向、変位量）に応じて例えばラ
ミネートローラ７ａ、７ｂの間隙幅、平行度等のラミネ
ート工程のラミネート条件を調節することにより、第１
のパターン３１と第２のパターン３２の変位が最小にな
るような条件でフィルムキャリアテープを製造すること
ができる。したがって高精度のフィルムキャリアテープ
を高い生産性で製造することができる。
ターンまたは第２のパターンの変位はラミネート工程で
の押圧力の不均一に起因している。したがって、このよ
うにして検出した第１のパターン３１または第２のパタ
ーン３２の変位（変位方向、変位量）に応じて例えばラ
ミネートローラ７ａ、７ｂの間隙幅、平行度等のラミネ
ート工程のラミネート条件を調節することにより、第１
のパターン３１と第２のパターン３２の変位が最小にな
るような条件でフィルムキャリアテープを製造すること
ができる。したがって高精度のフィルムキャリアテープ
を高い生産性で製造することができる。
【００５２】（実施形態３）図８は本発明のフィルムキ
ャリアテープの製造装置の構成を模式的に示す図であ
る。このフィルムキャリアテープの製造装置では、まず
ベースフィルム９には第１のマーキング装置８１ａによ
り第１のパターン３１が形成され、導電性箔１２には第
２のマーキング装置８１ｂにより第２のパターン３２が
形成される。マーキング装置としては例えば穿孔装置等
を用いるようにしてもよい。第１のパターン３１と第２
のパターン３２とは、同じマーキング装置により形成す
るようにしてもよい。また第１のパターン３１と第２の
パターン３２とは、ラミネートした際に重ならないよう
に配設することが、相互の位置に変位を精度よく検出す
るためには好適である。
ャリアテープの製造装置の構成を模式的に示す図であ
る。このフィルムキャリアテープの製造装置では、まず
ベースフィルム９には第１のマーキング装置８１ａによ
り第１のパターン３１が形成され、導電性箔１２には第
２のマーキング装置８１ｂにより第２のパターン３２が
形成される。マーキング装置としては例えば穿孔装置等
を用いるようにしてもよい。第１のパターン３１と第２
のパターン３２とは、同じマーキング装置により形成す
るようにしてもよい。また第１のパターン３１と第２の
パターン３２とは、ラミネートした際に重ならないよう
に配設することが、相互の位置に変位を精度よく検出す
るためには好適である。
【００５３】そして第１のパターン３１を形成したベー
スフィルム９と第２のパターン３２を形成した導電性箔
１２とはラミネート装置８２により圧着される。ラミネ
ート装置は例えば図１Ａ、図１Ｂで説明したような構成
を備えるようにすればよい。すなわちベースフィルム９
と導電性箔１２とを一対のラミネートローラ７ａ、７ｂ
の間隙に導入することにより、一体的に貼り合わせる。
ラミネートローラ７ａ、７ｂの間隙の大きさ、平行度は
アジャスター１３により調節される（実施形態１参
照）。このアジャスター１３は手動でもよいし、サーボ
モータやステップモータを備えた制御手段８３を備える
ことにより外部からの入力に応じて自動的に行えるよう
にしてもよい。
スフィルム９と第２のパターン３２を形成した導電性箔
１２とはラミネート装置８２により圧着される。ラミネ
ート装置は例えば図１Ａ、図１Ｂで説明したような構成
を備えるようにすればよい。すなわちベースフィルム９
と導電性箔１２とを一対のラミネートローラ７ａ、７ｂ
の間隙に導入することにより、一体的に貼り合わせる。
ラミネートローラ７ａ、７ｂの間隙の大きさ、平行度は
アジャスター１３により調節される（実施形態１参
照）。このアジャスター１３は手動でもよいし、サーボ
モータやステップモータを備えた制御手段８３を備える
ことにより外部からの入力に応じて自動的に行えるよう
にしてもよい。
【００５４】ラミネート装置８２の後段にはラミネート
したベースフィルム９の第１のパターン３１と導電性箔
１２の第２のパターン３２との相対位置を測定するため
の位置検出手段８４が配設されている。
したベースフィルム９の第１のパターン３１と導電性箔
１２の第２のパターン３２との相対位置を測定するため
の位置検出手段８４が配設されている。
【００５５】ラミネートされたベースフィルム９と導電
性箔１２は、レジスト塗布装置、露光装置、現像装置、
エッチング装置などを備えたパターニング装置８５によ
りフォトエッチング法によりパターニングされて、所定
の配線パターン１２ｗに形成される。
性箔１２は、レジスト塗布装置、露光装置、現像装置、
エッチング装置などを備えたパターニング装置８５によ
りフォトエッチング法によりパターニングされて、所定
の配線パターン１２ｗに形成される。
【００５６】そして本発明のフィルムキャリアテープの
製造装置では、パターニング装置８５の後段に、第１の
パターン３１と第２のパターンの相対位置３２のパター
ニング前後での変位、例えばパターニング前にフィック
スされた第１のパターン３１と第２のパターン３２の位
置を基準とした変位方向と変位量を検出する変位検出装
置８６が配設されている。この変位検出装置８６は、例
えば第１のパターン３１の少なくとも３点を基準とした
座標系に対する第２のパターン３２の変位方向と変位
量、または第２のパターン３２の少なくとも３点を基準
とした座標系に対する第１のパターン３１の変位（変位
方向と変位量）を測定するようにしてもよい。また第１
のパターン３１自体あるいは第２のパターン自体の変位
を検出するようにしてもよい。
製造装置では、パターニング装置８５の後段に、第１の
パターン３１と第２のパターンの相対位置３２のパター
ニング前後での変位、例えばパターニング前にフィック
スされた第１のパターン３１と第２のパターン３２の位
置を基準とした変位方向と変位量を検出する変位検出装
置８６が配設されている。この変位検出装置８６は、例
えば第１のパターン３１の少なくとも３点を基準とした
座標系に対する第２のパターン３２の変位方向と変位
量、または第２のパターン３２の少なくとも３点を基準
とした座標系に対する第１のパターン３１の変位（変位
方向と変位量）を測定するようにしてもよい。また第１
のパターン３１自体あるいは第２のパターン自体の変位
を検出するようにしてもよい。
【００５７】測定された第１のパターン３１と第２のパ
ターン３２との変位方向と変位量とは、ラミネートの際
に生じる残留応力分布と対応している。したがって、検
出した第１のパターン３１と第２のパターン３２との変
位に応じて、ラミネートロール７ａ、７ｂの間隙の大き
さあるいは平行度を調節することにより、第１のパター
ン３１と第２のパターン３２の変位が最小になるように
することができる。例えば検出した変位をラミネートロ
ールのアジャスター１３にフィードバックするようにし
てもよい。したがって本発明のフィルムキャリアテープ
の製造装置によれば、高精度のフィルムキャリアテープ
を高い生産性で製造することができる。
ターン３２との変位方向と変位量とは、ラミネートの際
に生じる残留応力分布と対応している。したがって、検
出した第１のパターン３１と第２のパターン３２との変
位に応じて、ラミネートロール７ａ、７ｂの間隙の大き
さあるいは平行度を調節することにより、第１のパター
ン３１と第２のパターン３２の変位が最小になるように
することができる。例えば検出した変位をラミネートロ
ールのアジャスター１３にフィードバックするようにし
てもよい。したがって本発明のフィルムキャリアテープ
の製造装置によれば、高精度のフィルムキャリアテープ
を高い生産性で製造することができる。
【００５８】
【発明の効果】以上説明したように、本発明のフィルム
キャリアテープの製造方法によれば、ベースフィルムま
たは導電性箔にパターニング前後の位置変位が検出でき
るようなマークを配設しておき、パターニング後に検出
した変位を高精度のフィルムキャリアテープを高い生産
性で製造することができる。また、マークの位置変位を
検出することにより半導体素子などを搭載する前にフィ
ルムキャリアテープの配線パターン（特にインナーリー
ド）の精度が分かるため、その精度に対応した半導体チ
ップのマウント・設定を行うことができる。つまり、歩
留まりよく、信頼性の高いテープキャリアパッケージを
提供することができる。
キャリアテープの製造方法によれば、ベースフィルムま
たは導電性箔にパターニング前後の位置変位が検出でき
るようなマークを配設しておき、パターニング後に検出
した変位を高精度のフィルムキャリアテープを高い生産
性で製造することができる。また、マークの位置変位を
検出することにより半導体素子などを搭載する前にフィ
ルムキャリアテープの配線パターン（特にインナーリー
ド）の精度が分かるため、その精度に対応した半導体チ
ップのマウント・設定を行うことができる。つまり、歩
留まりよく、信頼性の高いテープキャリアパッケージを
提供することができる。
【００５９】また本発明のフィルムキャリアテープの製
造装置は、ベースフィルムまたは導電性箔に位置検出の
ためのマークを形成する手段を備え、パターニング前後
でのマーク位置の変位を検出し、検出した変位に応じて
ラミネートローラの間隙、平行度、回転速度等を調節す
ることにより、高精度のフィルムキャリアテープを高い
生産性で製造することができる。
造装置は、ベースフィルムまたは導電性箔に位置検出の
ためのマークを形成する手段を備え、パターニング前後
でのマーク位置の変位を検出し、検出した変位に応じて
ラミネートローラの間隙、平行度、回転速度等を調節す
ることにより、高精度のフィルムキャリアテープを高い
生産性で製造することができる。
【００６０】さらに本発明のフィルムキャリアテープ
は、特に配線パターンのインナーリードの近傍に位置変
位を検出するマークを備えることにより、品質管理が容
易で、生産性を向上することができる。
は、特に配線パターンのインナーリードの近傍に位置変
位を検出するマークを備えることにより、品質管理が容
易で、生産性を向上することができる。
【図１】本発明のフィルムキャリアテープの製造方法を
説明するための図。
説明するための図。
【図２】位置変位検出のためのマークを備えた本発明の
フィルムキャリアテープの構成の例を概略的に示す図。
フィルムキャリアテープの構成の例を概略的に示す図。
【図３】位置変位検出のためのマークを備えた本発明の
フィルムキャリアテープの構成の別の例を概略的に示す
図。
フィルムキャリアテープの構成の別の例を概略的に示す
図。
【図４】インナーリード近傍に位置変位検出用のマーク
を備えた本発明のフィルムキャリアテープの構成の例を
概略的に示す図。
を備えた本発明のフィルムキャリアテープの構成の例を
概略的に示す図。
【図５】従来のフィルムキャリアテープの製造工程を説
明するための図。
明するための図。
【図６】従来のフィルムキャリアテープの構成を概略的
に示す図。
に示す図。
【図７】本発明のフィルムキャリアテープの製造方法を
説明するための図。
説明するための図。
【図８】本発明のフィルムキャリアテープの製造装置の
構成を模式的に示す図。
構成を模式的に示す図。
５…………ベースフィルム供給ローラ
６…………導電性箔供給ローラ
７ａ、７ｂ……………ラミネートローラ
８ａ、８ｂ、８ｃ……ガイドローラ
９…………ベースフィルム
１０…………余熱ゾーン
１１…………巻き取りローラ
１２…………導電性箔
１２ｗ………配線パターン
１３…………アジャスタ
３１…………第１のパターン
３１ａ………孔
３２…………第２のパターン
３２ａ………孔
８１ａ、８１ｂ…………マーキング装置
８２…………ラミネート装置
８３…………制御手段
８４…………位置検出装置
８５…………パターニング装置
８６…………変位検出装置
９０…………フィルムキャリアテープ
９１…………ベースフィルム
９１ｓ………スプロケットホール
９１ｈ………デバイスホール
９２ｗ………配線パターン
９２ｉ………インナーリード
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−206749（ＪＰ，Ａ)
特開 昭53−20766（ＪＰ，Ａ)
特開 平２−250345（ＪＰ，Ａ)
特開 平７−211750（ＪＰ，Ａ)
特開 平３−148845（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
Claims (11)
- 【請求項１】 ベースフィルム上に配線パターンを配設
したフィルムキャリアテープを製造する方法において、
前記ベースフィルムと導電性箔とをラミネートする工程
と、前記ベースフィルムまたは前記導電性箔に少なくと
も３点のマークを形成する工程と、前記導電性箔をパタ
ーニングして前記配線パターンを形成する工程と、前記
マークの間隔を測定して、前記パターニング工程の前後
での前記マークの変位が許容範囲内であるか否かを検査
する工程とを有することを特徴とするフィルムキャリア
テープの製造方法。 - 【請求項２】 前記マークは２次元的な変位を検出でき
るようなパターンで配設されたことを特徴とする請求項
１に記載のフィルムキャリアテープの製造方法。 - 【請求項３】 前記マークは前記配線パターンと近接す
るように形成することを特徴とする請求項１に記載のフ
ィルムキャリアテープの製造方法。 - 【請求項４】 前記マークは前記ラミネートする工程よ
り前に形成しておくことを特徴とする請求項１に記載の
フィルムキャリアテープの製造方法。 - 【請求項５】 ベースフィルムと導電性箔とを一対の回
転ロールの間隙に通過させてラミネートするラミネート
工程と、前記導電性箔をパターニングする工程とを有す
るフィルムキャリアテープの製造方法において、前記パ
ターニング工程より前に前記ベースフィルムに第１のパ
ターンを形成する工程と、前記導電性箔に前記第１のパ
ターンとの相対位置の定まった第２のパターンを形成す
る工程と、前記パターニング工程の後に前記第１のパタ
ーンと第２のパターンとの変位を検出する工程と、検出
した前記変位に基づいて前記回転ロールの間隙を調節す
る工程とをさらに有することを特徴とするフィルムキャ
リアテープの製造方法。 - 【請求項６】 前記第１のパターンおよび前記第２のパ
ターンは２次元的な変位を検出できるように配設された
ことを特徴とする請求項５に記載のフィルムキャリアテ
ープの製造方法。 - 【請求項７】 前記第１のパターンと前記第２のパター
ンは少なくとも３点以上形成することを特徴とする請求
項６に記載のフィルムキャリアテープの製造方法。 - 【請求項８】 前記第２のパターンは、前記導電性箔を
パターニングする際に形成することを特徴とする請求項
５に記載のフィルムキャリアテープの製造方法。 - 【請求項９】 前記第２のパターンは、前記導電性箔を
パターニングする工程より前に形成することを特徴とす
る請求項５に記載のフィルムキャリアテープの製造方
法。 - 【請求項１０】 前記第２のパターンは、前記配線パタ
ーンに近接して配設することを特徴とする請求項５に記
載のフィルムキャリアテープの製造方法。 - 【請求項１１】 第１のパターンが配設されたベースフ
ィルムと前記第１のパターンとの相対位置の定まった第
２のパターンが配設された導電性箔とを間隙に通過させ
てラミネートする１対の回転ロールと、前記ベースフィ
ルムとラミネートされた前記導電性箔をパターニングす
る手段と、前記ベースフィルムの前記第１のパターンと
前記導電性箔の第２のパターンとの相対位置の変位を検
出する手段と、検出した前記変位に応じて前記回転ロー
ルの前記間隙を調節する調節手段とを具備したことを特
徴とするフィルムキャリアテープの製造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25900697A JP3520186B2 (ja) | 1996-09-30 | 1997-09-24 | フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置 |
| US08/939,986 US5975178A (en) | 1996-09-30 | 1997-09-29 | Manufacturing method of film carrier tape, manufacturing apparatus of film carrier tape, and film carrier tape |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25920296 | 1996-09-30 | ||
| JP8-259202 | 1996-09-30 | ||
| JP25900697A JP3520186B2 (ja) | 1996-09-30 | 1997-09-24 | フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10154729A JPH10154729A (ja) | 1998-06-09 |
| JP3520186B2 true JP3520186B2 (ja) | 2004-04-19 |
Family
ID=26543922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25900697A Expired - Fee Related JP3520186B2 (ja) | 1996-09-30 | 1997-09-24 | フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5975178A (ja) |
| JP (1) | JP3520186B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3536728B2 (ja) * | 1998-07-31 | 2004-06-14 | セイコーエプソン株式会社 | 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置 |
| JP3512655B2 (ja) * | 1998-12-01 | 2004-03-31 | シャープ株式会社 | 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ |
| JP3694286B2 (ja) * | 2002-10-08 | 2005-09-14 | 日東電工株式会社 | Ｔａｂ用テープキャリア |
| US7371970B2 (en) * | 2002-12-06 | 2008-05-13 | Flammer Jeffrey D | Rigid-flex circuit board system |
| JP3751938B2 (ja) * | 2002-12-09 | 2006-03-08 | 日東電工株式会社 | Ｔａｂ用テープキャリアおよびその製造方法 |
| JP2005315767A (ja) * | 2004-04-30 | 2005-11-10 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用フィルムキャリアテープ用絶縁フィルムの検査方法、検査装置、該フィルムの打ち抜き加工装置及び該加工装置の制御方法 |
| KR20090067744A (ko) * | 2007-12-21 | 2009-06-25 | 엘지전자 주식회사 | 연성 필름 |
| KR100889002B1 (ko) * | 2007-12-27 | 2009-03-19 | 엘지전자 주식회사 | 연성 필름 |
| KR100947607B1 (ko) * | 2007-12-27 | 2010-03-15 | 엘지전자 주식회사 | 연성 필름 |
| KR101054433B1 (ko) * | 2007-12-27 | 2011-08-04 | 엘지전자 주식회사 | 연성 필름 및 그를 포함하는 표시장치 |
| KR100939550B1 (ko) * | 2007-12-27 | 2010-01-29 | 엘지전자 주식회사 | 연성 필름 |
| KR100947608B1 (ko) * | 2007-12-28 | 2010-03-15 | 엘지전자 주식회사 | 연성 필름 |
| FR2932115B1 (fr) * | 2008-06-06 | 2010-10-08 | Kala | Machine de contrecollage d'un support, notamment de plastification d'un document, par lamination |
| KR101457939B1 (ko) * | 2009-11-02 | 2014-11-10 | 엘지이노텍 주식회사 | 탭 테이프 및 그 제조방법 |
| EP2633396A4 (en) * | 2010-10-27 | 2016-05-25 | Hewlett Packard Development Co | PATTERN DETECTION |
| US10308461B2 (en) * | 2016-11-25 | 2019-06-04 | Industrial Technology Research Institute | Roller assembly and method for transporting a substrate using the same |
| KR20210094785A (ko) * | 2020-01-22 | 2021-07-30 | 주식회사 두산 | 라미네이터 |
| KR102928984B1 (ko) * | 2020-08-31 | 2026-02-19 | 주식회사 두산 | 연성 인쇄회로기판의 제조방법 및 이에 의해 제조된 연성 인쇄회로기판 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5555556A (en) * | 1978-09-29 | 1980-04-23 | Hakutou Kk | Device for adhering non-conductivity tape having plating hole to metallic tape blank |
| US4571354A (en) * | 1983-12-27 | 1986-02-18 | Rogers Corporation | Tape automated bonding of integrated circuits |
| US4829405A (en) * | 1988-03-14 | 1989-05-09 | International Business Machines Corporation | Tape automated bonding package |
| GB8822328D0 (en) * | 1988-09-22 | 1988-10-26 | Stoddard Sekers Int | Pressure roller assembly |
| JPH03123010A (ja) * | 1989-10-05 | 1991-05-24 | Murata Mfg Co Ltd | 積層電子部品の製造方法 |
| FR2673041A1 (fr) * | 1991-02-19 | 1992-08-21 | Gemplus Card Int | Procede de fabrication de micromodules de circuit integre et micromodule correspondant. |
| EP0529097B1 (en) * | 1991-03-12 | 2003-01-15 | Sumitomo Bakelite Company Limited | Method of manufacturing two-layer tab tape |
| JPH0752744B2 (ja) * | 1991-04-04 | 1995-06-05 | チッソ株式会社 | リ−ド強度のすぐれたフィルムキャリアの製造方法 |
| DE59406668D1 (de) * | 1993-12-02 | 1998-09-17 | Heraeus Gmbh W C | Verfahren und Vorrichtung zur Herstellung eines Folienverbundes |
-
1997
- 1997-09-24 JP JP25900697A patent/JP3520186B2/ja not_active Expired - Fee Related
- 1997-09-29 US US08/939,986 patent/US5975178A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10154729A (ja) | 1998-06-09 |
| US5975178A (en) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3520186B2 (ja) | フィルムキャリアテープの製造方法、フィルムキャリアテープの製造装置 | |
| JP3536728B2 (ja) | 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置 | |
| JPH11191577A (ja) | テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器 | |
| TW200846252A (en) | Manufacturing method of tape carrier for TAB | |
| JP4010962B2 (ja) | 電子部品実装用フィルムキャリアテープの搬送装置および搬送方法 | |
| CN100367490C (zh) | 用于在其上安装电子器件的膜片承载带及其制造方法 | |
| JP3628273B2 (ja) | 多条電子部品実装用フィルムキャリアテープの製造方法 | |
| KR100743231B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP4686860B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JP4552299B2 (ja) | 微細パターンの製造方法、それを用いたプリント配線板及びその製造方法 | |
| JP4036738B2 (ja) | フレキシブル基板及びフレキシブル基板の検査方法 | |
| KR20010039753A (ko) | 전자부품 실장용 필름 캐리어 테이프의 제조방법 및제조장치 | |
| JPWO1997050121A1 (ja) | フィルムキャリアへの導体パターンの転写方法及びそれに用いるマスク並びにフィルムキャリア | |
| JP4657689B2 (ja) | Ｃｏｆテープの製造方法 | |
| JPH06342827A (ja) | フレキシブル基板の製造方法 | |
| JP3780779B2 (ja) | Ｔａｂテープの製造方法 | |
| JP3663420B2 (ja) | 蛇行テープの変形矯正方法および蛇行テープの変形矯正装置 | |
| JP2882059B2 (ja) | 半導体素子へのリードのボンディング方法 | |
| JP2731292B2 (ja) | 搬送テープ及びその製造方法 | |
| JP2002261131A (ja) | 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置 | |
| JP3065008B2 (ja) | 印刷配線板及びその製造方法 | |
| JP2508510Y2 (ja) | フィルムテ―プ打抜き装置 | |
| JP2001053452A (ja) | プリント配線板のパターン位置合わせ方式 | |
| JP2004319607A (ja) | 多層配線回路基板とその製造方法 | |
| JP2586736B2 (ja) | Ｔａｂ型半導体装置用キャリアテープ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040202 |
|
| LAPS | Cancellation because of no payment of annual fees |