JP3556449B2 - 連結リードピン - Google Patents

連結リードピン Download PDF

Info

Publication number
JP3556449B2
JP3556449B2 JP32497297A JP32497297A JP3556449B2 JP 3556449 B2 JP3556449 B2 JP 3556449B2 JP 32497297 A JP32497297 A JP 32497297A JP 32497297 A JP32497297 A JP 32497297A JP 3556449 B2 JP3556449 B2 JP 3556449B2
Authority
JP
Japan
Prior art keywords
metal frame
lead pin
lead pins
lead
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32497297A
Other languages
English (en)
Other versions
JPH11163195A (ja
Inventor
雅弘 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32497297A priority Critical patent/JP3556449B2/ja
Publication of JPH11163195A publication Critical patent/JPH11163195A/ja
Application granted granted Critical
Publication of JP3556449B2 publication Critical patent/JP3556449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads

Landscapes

  • Punching Or Piercing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ピングリッドアレイ型半導体素子収納用パッケージの絶縁基体にろう付けされる多数のリードピンを平板状の金属フレームに格子状に立設させて成る連結リードピンに関するものである。
【0002】
【従来の技術】
従来、ピングリッドアレイ型半導体素子収納用パッケージは、例えば酸化アルミニウム質焼結体等の電気絶縁材料から成り、上面の中央に半導体素子を収容するための凹部を有するとともにこの凹部周辺から下面にかけて導出する多数のメタライズ配線導体を有する絶縁基体と、絶縁基体の下面にメタライズ配線導体と電気的に接続されるように銀ろう等のろう材を介して格子状の配列にろう付け立設された多数の棒状のリードピンと、絶縁基体の凹部を塞ぐ蓋体とから構成されており、絶縁基体の凹部底面に半導体素子をガラスや樹脂・ろう材等の接着剤を介して接着固定するとともに半導体素子の電極をメタライズ配線導体にボンディングワイヤを介して電気的に接続し、しかる後、絶縁基体の上面に蓋体をガラスや樹脂・半田等の封止材を介して接合し、絶縁基体と蓋体とから成る容器内部に半導体素子を気密に封止することによって半導体装置とされていた。そして、この半導体装置は、リードピンを外部電気回路基板の配線導体に半田等を介して電気的に接続することにより、内部に収容する半導体素子が外部電気回路に電気的に接続されることとなる。
【0003】
従来、このピングリッドアレイ型半導体素子収納用パッケージの絶縁基体の下面に多数のリードピンを格子状の配列にろう付け立設するには、絶縁基体の下面に各メタライズ配線導体に電気的に接続されたメタライズパッドをリードピンの配列に対応した格子状の配列に被着させておくとともに、棒状のリードピンを挿入保持可能な貫通孔がリードピンの配列に対応した格子状の配列に設けられたカーボン製ろう付け治具を準備し、このカーボン製ろう付け治具の各貫通孔内に頭頂部に銀ろう等のろう材を予め付着させた棒状のリードピンを個々に挿入保持させて、この治具上に絶縁基体を各メタライズパッドとこれに対応するリードピンの頭頂部が当接するようにして載置し、これらを還元雰囲気中約800 〜900 ℃の温度に加熱して銀ろう材を溶融させリードピンの頭頂部とメタライズパッドとをろう材で濡らした後、これを冷却して各リードピンを対応するメタライズパッドにろう付けし、しかる後、このリードピンがメタライズパッドにろう付けされた絶縁基体をカーボン製ろう付け治具から取り外す方法が採用されている。
【0004】
また、絶縁基体の下面にろう付け立設されたリードピンは、一般に絶縁基体の下面にろう付けされた後、リードピンおよびろう材が酸化腐食するのを防止するため、およびリードピンと外部電気回路基板との接続を良好なものとするために、その表面にニッケルおよび金から成るめっき金属層が順次被着される。
【0005】
【発明が解決しようとする課題】
しかしながら、この従来のリードピンのろう付け立設方法によると、カーボン製のろう付け治具に格子状の配列に設けた多数の貫通孔内に1本1本の棒状のリードピンを個々に挿入保持させる必要があるため、治具の貫通孔内に挿入保持されたリードピンには治具の貫通孔内壁と擦れて不要なカーボンが付着し、このリードピンの表面にニッケルや金のめっき金属層を被着させると付着したカーボンに起因してめっき金属層に膨れや剥がれが発生してしまい、その結果、リードピンに酸化腐食が発生したり、リードピンを外部電気回路基板の配線導体に強固に接続することができなくなってしまったりするという欠点を有していた。
【0006】
また、この従来の方法により絶縁基体にろう付け立設されたリードピンは、各々が互いに電気的に独立しているため、各リードピンに一般に無電解めっきによるめっき金属層よりも耐食性や半田濡れ性に優れる電解めっきによるめっき金属層を被着させる場合には、例えば、各メタライズ配線導体から絶縁基体の側面にめっき導通用の分岐パターンを導出させるとともに絶縁基体の側面にこのめっき導通用の分岐パターンを電気的に共通に接続する共通接続パターンを被着させ、この共通接続パターンからメッキ導通用の分岐パターン・メタライズ配線導体・メタライズパッドを介して全てのリードピンに電解めっきのための電荷を供給することによって電解めっきによるめっき金属層を被着させ、しかる後、絶縁基体の側面から共通接続パターンを除去して各リードピンを電気的に独立させるという方法を採る必要がある。
【0007】
ところが、この場合には絶縁基体中に各メタライズ配線導体から絶縁基体の側面に導出するめっき導通用の分岐パターンが残るため、パッケージ内に半導体素子を収容した後メタライズ配線導体に高速の信号の入出力を行なうと、メタライズ配線導体を伝播する信号の一部がめっき導通用の分岐パターンにより反射して信号にリンギングノイズと呼ばれるノイズを発生させてしまい、そのため内部に収容する半導体素子を高速かつ正確に作動させることができなくなってしまうことがあった。
【0008】
そこで、平板状の金属フレームに多数の棒状のリードピンをスポット溶接により一本ずつ接合することによって金属フレーム上にリードピンを格子状の配列に立設保持させて成る連結リードピンが提案されている。
【0009】
この連結リードピンによれば、各リードピンは金属フレーム上に格子状の配列に立設保持されていることから、各リードピンをカーボン製のろう付け治具に保持させる必要がなく、金属フレーム上に立設保持されたリードピンの頭頂部に銀ろうを付着させておくとともに、この上に絶縁基体を絶縁基体の下面に設けたメタライズパッドとリードピン頭頂部が当接するようにして載置し、これらを加熱してろう材を溶融させることによって絶縁基体の下面にリードピンをろう付け立設することができ、リードピンに不要なカーボンが付着することはない。
【0010】
また、この連結リードピンによれば、各リードピンは金属フレームにスポット溶接により接合されていることから全てのリードピンが金属フレームで電気的に共通に接続されているので、各リードピンを絶縁基体にろう付け立設した後に各リードピンに電解めっきによりめっき金属層を被着させる場合には、金属フレームを介して各リードピンに電解めっきのための電荷を供給することによって各リードピンに電解めっきによるめっき金属層を被着させることができ、そのようにしてリードピンに電解めっきによるめっき金属層を被着させた後で金属フレームを各リードピンから切断除去して、各リードピンを電気的に独立させている。
【0011】
この場合には、絶縁基体の内部に各メタライズ配線導体から絶縁基体の側面に導出するメッキ導通用の分岐パターンを設ける必要がないため、パッケージ内に半導体素子を収容後にメタライズ配線導体に高速の信号を入出力しても分岐パターンによるリンギングノイズが発生することはなく、内部に収容する半導体素子を高速かつ正確に作動させることができる。
【0012】
しかしながら、この従来の連結リードピンは、平板状の金属フレームと棒状のリードピンとを別々に準備するとともに金属フレームに多数の棒状のリードピンを一本ずつスポット溶接により格子状の配列に接合しなければならないことから、その製造が極めて煩雑であった。また、リードピンの立設忘れが発生したり、溶接されたリードピンが衝撃や外力の印加によって外れてしまったりすることがあり、このような場合には、これを半導体素子収納用パッケージの絶縁基体にろう付けすると絶縁基体にろう付け立設されるべきリードピンの一部が欠落してしまうという欠点を有していた。
【0013】
本発明は上記事情に鑑みて案出されたものであり、その目的は、製造が極めて簡便で、リードピンの立設忘れの発生やリードピンが衝撃や外力の印加によって金属フレームから外れてしまうようなこともない、ピングリッドアレイ型半導体素子収納用パッケージのリードピンに好適な連結リードピンを提供することにある。
【0014】
【課題を解決するための手段】
本発明の連結リードピンは、頭頂部が半導体素子収納用パッケージの絶縁基体にろう付けされる多数のリードピンが、該リードピンとなる金属板から成る平板状の金属フレームの所定部位を金型により打ち抜くとともに前記金属フレームから垂直に起立させて折り曲げることによって格子状に前記金属フレームと一体に形成され立設されていることを特徴とするものである。また、本発明の連結リードピンの製造方法は、頭頂部が半導体素子収納用パッケージの絶縁基体にろう付けされる多数のリードピンが形成されている連結リードピンの製造方法であって、金属板から成る平板状の金属フレームを準備し、次に該金属フレームの所定部位を金型により打ち抜くとともに前記金属フレームから垂直に起立させて折り曲げることによって多数のリードピンを格子状に前記金属フレームと一体に形成し立設することを特徴とするものである。
【0015】
本発明の連結リードピンによれば、格子状に配列されたリードピンは一枚の金属板から成る平板状の金属フレームを打ち抜き加工することにより一体に形成されて金属フレームに立設されることから、金属フレームとリードピンとを別々に準備する必要がないとともに一度に全てのリードピンを所望の格子状に立設させることができ、その製造が極めて簡便である。
【0016】
また本発明の連結リードピンによれば、格子状に配列されたリードピンは一枚の金属板から成る平板状の金属フレームを打ち抜き加工することにより一体に形成されることから、打ち抜き金型によって全てのリードピンを一度に立設することができるため、リードピンの立設忘れが発生することはない。さらに、金属フレームとリードピンとは一体に形成されているため、リードピンが衝撃や外力の印加によって金属フレームから外れてしまうようなこともない。
【0017】
【発明の実施の形態】
次に、本発明の連結リードピンを添付の図面を基に詳細に説明する。
図1は、本発明の連結リードピンの実施の形態の一例を示す斜視図である。同図中、1は金属フレーム、2はリードピンであり、主にこれらで連結リードピン3が構成される。
【0018】
連結リードピン3は、厚みが0.1 〜0.8 mm程度の鉄−ニッケル−コバルト合金や鉄−ニッケル合金、銅合金等の金属から成る1枚の金属板を従来周知の打ち抜き金型を用いて打ち抜き加工することによって製作されており、それにより、平板状の金属フレーム1に多数のリードピン2が格子状の配列に一体に形成されて立設保持されている。
【0019】
連結リードピン3は、金属フレーム1に多数のリードピン2が格子状の配列に立設保持されていることから、リードピン2を半導体素子収納用パッケージの絶縁基体の下面にろう付けする際に、個々のリードピンを用いる場合のようにリードピン2を格子状の配列に保持するためのカーボン製のろう付け治具を使用する必要はなく、従ってリードピン2を半導体素子収納用パッケージの絶縁基体にろう付けする際にリードピン2に不要なカーボンが付着することはない。
【0020】
また、連結リードピン3は各リードピン2が金属フレーム1により電気的に共通に接続されていることから、各リードピン2を半導体素子収納用パッケージの絶縁基体にろう付けした後、各リードピン2に電解めっきによるめっき金属層を被着させる場合には、金属フレーム1を介して電解めっきのための電荷を供給することにより各リードピン2に電解めっきによるめっき金属層を被着させることができ、このため半導体素子収納用パッケージの絶縁基体の内部に各メタライズ配線導体から絶縁基体側面に導出するめっき導通用の分岐パターンを設ける必要もない。
【0021】
連結リードピン3の金属フレーム1は、この金属フレーム1と一体に形成された多数のリードピン2を格子状の配列に立設保持する作用をなし、連結リードピン3となる1枚の金属板を打ち抜き加工する際にその金属板のリードピン2となる部分以外を打ち抜かずに残しておくことによって形成される。
【0022】
また金属フレーム1に立設されたリードピン2は、半導体素子収納用パッケージの絶縁基体にろう付けされた後に金属フレーム1から切り離されることによりピングリッドアレイ型半導体素子収納用パッケージのリードピンとなるものであり、連結リードピン3となる金属板の所定部位を金型により打ち抜くと同時に金属フレーム1から略垂直に起立するように折り曲げ加工することによって金属フレーム1に格子状の配列に立設するようにして形成される。
【0023】
連結リードピン3は、金属フレーム1と各リードピン2とが1枚の金属板を打ち抜き加工することによって一体に形成されることから、金属フレーム1とリードピン2とを別々に準備する必要がなく、また全てのリードピン2を金属フレーム1に一度に立設させることができるため、その製造が極めて簡便である。
【0024】
また、連結リードピン3は、リードピン2が打ち抜き金型により金属板を打ち抜き加工することによって形成されることから、金型に対応して全てのリードピン2が同時に立設されるので、リードピン2の立設忘れが発生するようなことはない。さらに、各リードピン2が金属フレーム1と一体に形成されていることから衝撃や外力の印加によりリードピン2が金属フレーム1から外れるようなこともない。
【0025】
さらに、金属フレーム1の外周辺の各角部には、外周辺から垂直にリードピン2と同じ高さに延出し、そこから半導体素子収納用パッケージの絶縁基体の大きさに応じて水平方向外側に延出し、さらにそこから絶縁基体の高さに応じて垂直に上方に延出するクランク形状の支持部4が金属フレーム1と一体に形成されている。
【0026】
支持部4は、リードピン2を半導体素子収納用パッケージの絶縁基体にろう付けする際に連結リードピン3上の所定位置に半導体素子収納用パッケージの絶縁基体を支持する作用をなし、各支持部4で囲まれる領域が半導体素子収納用パッケージの絶縁基体の大きさより若干大きなものとなっており、この領域内に半導体素子収納用パッケージの絶縁基体が載置されることによって半導体素子収納用パッケージの絶縁基体が各リードピン2に対して所定の位置関係に位置決めされる。
【0027】
連結リードピン3は、金属フレーム1に支持部4が一体に形成されている場合には、各支持部4で囲まれる領域内に半導体素子収納用パッケージの絶縁基体を載置させることにより、連結リードピン3上に半導体素子収納用パッケージの絶縁基体を容易かつ正確に位置決め支持することができ、各リードピン2を半導体素子収納用パッケージに対し容易かつ正確に位置決めしてろう付け立設することができる。
【0028】
なお、金属フレーム1に形成された支持部4は、連結リードピン3となる金属板を打ち抜き加工して金属フレーム1およびリード端子2を形成する際に、これと同時に金属板の一部に適当な打ち抜き折り曲げ加工を施すことにより、金属フレーム1の外周辺角部に所定形状に形成される。
【0029】
次に、本発明の連結リードピン3を用いて半導体素子収納用パッケージの絶縁基体の下面にリードピン2をろう付け立設する方法について説明する。
【0030】
図2(a)〜(c)は、それぞれ本発明の連結リードピン3を半導体素子収納用パッケージの絶縁基体にろう付けする方法を示す工程毎の断面図である。
【0031】
まず、図2(a)に示すように各リードピン2の頭頂部に銀ろう等のろう材5が付着された連結リードピン3および下面にメタライズパッド12がリードピン2の配列に対応した格子状の配列に被着された半導体素子収納用パッケージの絶縁基体11を準備する。
【0032】
連結リードピン3のリードピン2の頭頂部にろう材5を付着させるには、リードピン2の頭頂部を溶融したろう材中に浸漬してろう材5を付着させる方法やリードピン2の頭頂部にめっきによりろう材5を付着させる方法、あるいはろう材ペーストをリードピン2の頭頂部に塗布してろう材5を付着させる方法等が採用され得る。
【0033】
次に、図2(b)に示すように連結リードピン3上の各支持部4で囲まれた領域内に絶縁基体11を載置して各リードピン2とこれに対応するメタライズパッド12とを当接するとともにこれらを還元雰囲気中約800 〜900 ℃の温度に加熱し、各リードピン2とこれに対応するメタライズパッド12とをろう材5を介してろう付けする。このとき、絶縁基体11とリードピン2とは支持部4により所定の位置関係に正確に位置決めされ、絶縁基体11のメタライズパッド12とこれに対応するリードピン2の頭頂部とが正確にろう付けされる。
【0034】
最後に、各リードピン2に金属フレーム1を介して電解めっきのための電荷を供給することによってニッケルおよび金からなるめっき金属層(図示せず)を順次被着させた後、図2(c)に示すように、リードピン2を金属フレーム1から切り離して各リードピン2を電気的に独立させることによって、各リードピン2が絶縁基体11下面に格子状の配列にろう付け立設されることとなる。
【0035】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、連結リードピン3となる金属板は、連結リードピン3の主要部の平面図である図3や図4に示すような形状に打ち抜かれてもよい。図3に示す連結リードピン3の場合であれば、図1に示す連結リードピン3の場合よりリードピン2を長いものとすることができる。また、図4に示す連結リードフレーム3の場合であれば、各リードピン2を半導体素子収納用パッケージの絶縁基体にろう付け後に金属フレーム1から切り離すと、各リードピン2が絶縁基体の中心に対して放射線方向に変形し易い配置となり、リードピン2を外部電気回路基板配線導体に接続した後に絶縁基体の熱膨張係数と外部電気回路基板の熱膨張係数の相違に起因して両者間に熱応力が発生したとしてもその応力をリードピン2が適宜変形することによって良好に吸収することができ、絶縁基体を外部電気回路基板に安定して接続することができる。
【0036】
【発明の効果】
本発明の連結リードピンによれば、格子状に配列されたリードピンは平板状の金属フレームに打ち抜き加工により一体に形成されて金属フレームに立設されていることから、金属フレームとリードピンとを別々に準備する必要がなく、また一度に全てのリードピンを所望の格子状に立設させることができるので、その製造が極めて簡便である。
【0037】
また本発明の連結リードピンによれば、格子状に配列されたリードピンは平板状の金属フレームに打ち抜き加工により一体に形成され、打ち抜き金型によって全てのリードピンを一度に立設することができるため、リードピンの立設忘れが発生することはなく、さらに、リードピンは金属フレームと一体に形成されているため衝撃や外力の印加によって金属フレームから外れてしまうようなこともなく、従って、ピングリッドアレイ型半導体素子収納用パッケージにリードピンの欠落が発生することもない。
【0038】
以上により、本発明によれば、製造が極めて簡便で、リードピンの立設忘れの発生やリードピンが衝撃や外力の印加によって金属フレームから外れてしまうようなこともない、ピングリッドアレイ型半導体素子収納用パッケージのリードピンに好適な連結リードピンを提供することができた。
【図面の簡単な説明】
【図1】本発明の連結リードピンの実施の形態の一例を示す斜視図である。
【図2】(a)〜(c)は、それぞれ本発明の連結リードピンを半導体素子収納用パッケージの絶縁基体にろう付けする方法を示す工程毎の断面図である。
【図3】本発明の連結リードピンの実施の形態の他の例の主要部を示す平面図である。
【図4】本発明の連結リードピンの実施の形態のさらに他の例の主要部を示す平面図である。
【符号の説明】
1・・・・・・金属フレーム
2・・・・・・リードピン
3・・・・・・連結リードピン
10・・・・・・半導体素子収納用パッケージの絶縁基体

Claims (2)

  1. 頭頂部半導体素子収納用パッケージの絶縁基体にろう付けされる多数のリードピンが、該リードピンとなる金属板から成る平板状の金属フレームの所定部位を金型により打ち抜くとともに前記金属フレームから垂直に起立させて折り曲げることによって格子状に前記金属フレームと一体に形成され立設されていることを特徴とする連結リードピン。
  2. 頭頂部が半導体素子収納用パッケージの絶縁基体にろう付けされる多数のリードピンが形成されている連結リードピンの製造方法であって、金属板から成る平板状の金属フレームを準備し、次に該金属フレームの所定部位を金型により打ち抜くとともに前記金属フレームから垂直に起立させて折り曲げることによって多数のリードピンを格子状に前記金属フレームと一体に形成し立設することを特徴とする連結リードピンの製造方法。
JP32497297A 1997-11-26 1997-11-26 連結リードピン Expired - Fee Related JP3556449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32497297A JP3556449B2 (ja) 1997-11-26 1997-11-26 連結リードピン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32497297A JP3556449B2 (ja) 1997-11-26 1997-11-26 連結リードピン

Publications (2)

Publication Number Publication Date
JPH11163195A JPH11163195A (ja) 1999-06-18
JP3556449B2 true JP3556449B2 (ja) 2004-08-18

Family

ID=18171693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32497297A Expired - Fee Related JP3556449B2 (ja) 1997-11-26 1997-11-26 連結リードピン

Country Status (1)

Country Link
JP (1) JP3556449B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035716A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法

Also Published As

Publication number Publication date
JPH11163195A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
US4791075A (en) Process for making a hermetic low cost pin grid array package
US4700276A (en) Ultra high density pad array chip carrier
JPH11219420A (ja) Icカードモジュール、icカード及びそれらの製造方法
JP2009124176A (ja) 半導体デバイス用非モールドパッケージ
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
US7622802B2 (en) Electronic device with semiconductor chip including a radiofrequency power module
JP3556449B2 (ja) 連結リードピン
CN114300369A (zh) 半导体封装结构的制作方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US6555900B1 (en) Package, semiconductor device and method for fabricating the semiconductor device
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP2000508833A (ja) 直接リード装着方法を用いてマルチチップモジュールを製造するための方法
JPH03220761A (ja) 半導体装置
JP4034912B2 (ja) 半導体素子収納用パッケージの製造方法
JP2875591B2 (ja) 半導体装置及びその製造方法
JP4562301B2 (ja) 電子部品収納用パッケージ
JPS63185035A (ja) 半導体装置
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JPH0810197Y2 (ja) 半導体素子収納用パッケージ
JP2604621B2 (ja) 半導体素子収納用パッケージの製造方法
JPH05291739A (ja) 接続用端子及びこれを用いた装置の接続方法
JP3508683B2 (ja) 半導体装置及びその製造方法
JPH0617303Y2 (ja) 半導体素子収納用パツケ−ジ
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JP4290833B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees