JP3617896B2 - 液晶表示装置及び駆動方法 - Google Patents
液晶表示装置及び駆動方法 Download PDFInfo
- Publication number
- JP3617896B2 JP3617896B2 JP02774797A JP2774797A JP3617896B2 JP 3617896 B2 JP3617896 B2 JP 3617896B2 JP 02774797 A JP02774797 A JP 02774797A JP 2774797 A JP2774797 A JP 2774797A JP 3617896 B2 JP3617896 B2 JP 3617896B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- potential
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、ポータブルコンピュータ等で用いられる低消費電力液晶表示装置に関する。
【0002】
【従来の技術】
従来例による液晶表示装置として例えば特公平1−37911があげられる。図11は前記従来例による液晶表示装置の等価回路図を示し、マトリクス状に配線された複数の信号線、走査線、前記信号線と走査線との交差部にスイッチ素子を介して形成された画素電極を有しており、前記画素電極は対向電極との間に液晶セルを形成するとともに、補助容量線との間に補助容量を形成している。各画素電極には信号線、スイッチ素子を介してフレーム周期でビデオ信号が供給されている。液晶分子は直流電圧に対して分極を生じ表示品位を低下させるため、前記ビデオ信号はフレーム周期毎に極性が反転する交流信号を用いている。
【0003】
OA機器の表示装置として用いる場合には、例えばワープロ作業の場合など、大部分の時間が静止画表示となっている。液晶表示装置の場合、前記従来例に示すようにビデオ信号は画素容量にホールドされるので、静止画表示が続く限り原理的には画素電極へのビデオ信号の供給は必要なく、この期間液晶表示装置の走査を止めることができる。走査を行うための消費電力は液晶表示装置全体の消費電力の約4割に及ぶため、走査を止めることによって消費電力を大幅に下げることができる。
【0004】
しかし、実際には、静止画表示の場合にも走査を止める事はできない。これは、スイッチ素子を通してリーク電流が流れ、画素電極電位が時間とともに変化してしまうためである。このためフレームレートを60フレーム/秒とし、1フレーム毎に極性反転を行う駆動法が用いられている。
【0005】
これに対して、画素電極内にデジタルメモリセルを構成し、スイッチ素子のリーク電流による画素電位の影響を無くした例が特開昭58−23091に示されている。図12は前記従来例による液晶表示装置の画素部の等価回路図を示し、スイッチ素子の後段に2個のインバータ素子によるデジタルメモリが形成されておりデータはハイ又はローレベルに保持されている。前記デジタルメモリのデータ値とVcom 信号とのエクスクルーシブOR信号を画素電極に印加することで、液晶セルを交流駆動している。このため、X、Yドライバを走査することなく静止画表示が行える。このようにして従来例は静止画表示時に走査を止めることができ、静止画表示時の消費電力を大幅に低減している。
【0006】
【発明が解決しようとする課題】
前記従来例は、静止画表示時に走査を止め消費電力を低減することができるものの、表示画像として2値画像しか対応できないという問題がある。
従って本発明は、上記従来例の問題点である表示画像として2値画像しか対応できないという問題を解決し、中間調表示が可能で中間調の静止画表示を行う場合にも表示時に走査を止めることができる、高性能、低消費電力液晶表示装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上述の課題は、互いにマトリクス状に配線された複数の信号線及び走査線と、前記信号線及び走査線を駆動する信号線及び走査線駆動回路と、前記信号線と走査線との交差部にスイッチ素子を介して形成された画素電極を有する第1の電極基板と、前記画素電極と対向して形成された対向電極を有する第2の電極基板と、前記第1の電極基板及び第2の電極基板との間に挟持された液晶層とを有する液晶表示装置において、画像フレーム間で表示画像が変化した場合と変化しない場合で前記信号線及び走査線駆動回路の駆動方法を切り替える制御手段を有し、該制御手段は、前記フレーム間で表示画像が変化しない場合に、前記走査線を前記スイッチ素子がオフとなる電位に保持し、前記信号線の電位を一定周期毎に切り替える手段を有することを特徴とする液晶表示装置を用いることで解決することができる。
【0008】
前記フレーム間で表示画像が変化しない静止画を表示する場合には、全てのスイッチ素子がオフとなるように、走査線の電位がローレベルに保持される。信号線にはスイッチ素子の光リーク電流を補償するために白レベル及び黒レベルの信号線電位が交互に一定周期で供給される。従って静止画表示中、走査は行われない。
【0009】
前記信号線電位の切り替え周期は、1/60秒以下とする。あるいは前記一定期間毎に切り替えられる信号線の電位の位相を隣接信号線間で逆相とする。各画素の輝度は1/60秒以下の周期で変化し輝度平均値が略一定となるか、又は隣接画素の輝度変化の方向が逆方向で平均値が略一定となる。
前記スイッチ素子には薄膜トランジスタを用いる。特に前記薄膜トランジスタの活性層にポリSi膜を用いた時に効果がある。
【0010】
【発明の実施の形態】
以下、この発明の液晶表示装置及び駆動方法の実施の形態を図面を参照して説明する。図1は本発明による液晶表示装置の第1の構成を示す等価回路図である。
【0011】
複数の信号線20及び走査線21がマトリクス状に配列され、前記信号線20と走査線21との交差部にスイッチ素子22を介して画素電極23が形成されている。又、前記画素電極23と、画素電極と対向して形成された対向電極との間に液晶を挿入することで液晶セル24を形成している。
【0012】
前記信号線20はXドライバ25で制御されるアナログスイッチ26を介してビデオバス27cに接続される。前記ビデオバス27cには、デジタルビデオ信号27aをD/A変換回路28でアナログ信号に変換し、極性反転回路29aで液晶セル24を駆動するための交流信号(通常はフレーム毎)に変換されたビデオ信号が送られる。図1では簡単のためにビデオバス27cを一本としているが、カラー表示を行う場合にはR、G、Bそれぞれに対応するビデオバスを別途用意する。前記走査線21はYドライバ30に接続されている。
【0013】
外部入力としては、前記デジタルビデオ信号27aのほか、水平同期信号32、垂直同期信号33、M/S信号34が用意され、フレーム間で表示画像が変化した場合と変化しない場合での駆動方法の切り替えは入力段に挿入されたコントロール回路31で行っている。このコントロール回路31はゲートアレイ(G/A)で構成されている。M/S信号34は、送信されるビデオ信号が動画か静止画かを識別するための制御信号で、例えばパーソナルコンピューターの場合にはフレームバッファの書き換えの有無を検出することで発生させることができる。
【0014】
次に本発明による液晶表示装置及び駆動方法の動作原理を説明する。
図1の画素スイッチ22には、透明絶縁基板であるガラス基板上に形成可能な薄膜トランジスタ(Thin Film Transistor:以下TFTと略す)が用いられる。TFTの活性層としては600℃以下の低温プロセスで形成可能なアモルファスSiやポリSiが用いられるが、中でもポリSiTFTは移動度が100cm2 /Vs前後とアモルファスSiに対して2〜3桁大きく周辺駆動回路をガラス基板上に一体で形成でき、外付けLSIの実装ピッチによる制約がないので、高精細の液晶表示装置に必須となっている。
【0015】
ポリSiTFTのリーク電流には、熱あるいは電界により発生する暗時リーク電流と、光照射時に発生する光リーク電流がある。このうち前者については、水素パッシベーションやLDD(Lightly Doped Drain )構造を用いることで画素電位変動に対する影響を十分小さくすることができる。一方、後者の光リーク電流については、光シールド層の挿入で低減が可能だが、適当な光シールド層がない、或いは多重散乱を考慮すると光シールド層に十分な大きさが必要となり、そのため開口率が低下し現実的ではない等の問題がある。このため、スイッチ素子のリーク電流は前記光リーク電流が主要な要因となっており、問題解決のためには光リーク電流による画素電極電位の変動を抑えることが必要となる。
【0016】
図2は画素スイッチ22の構成を示す断面図である。90はゲート、91はソース、92はドレイン、93は空乏層、94は活性層、95は拡散電流の発生領域である。光リーク電流は逆バイアスされたドレイン接合部の空乏層93内及び空乏層93端から拡散長程度の距離で発生する光生成キャリア(少数キャリア)による電流で、移動度の高いポリSiTFTでは空乏層93長に比べて拡散長が長く、拡散長はドレイン電圧によらず一定長なので、光リーク電流のドレイン電圧依存性は小さい。又、同様の理由でゲート電圧に対する依存性もほとんど見られない。このため、光リーク電流はTFTのバイアス条件に関わらずほぼ一定と見なせる。ゆえに、前記スイッチ素子22を構成するTFTの前記信号線20側の電位を一定時間毎に画素電極23の電位に対して上下に振ると、それぞれの周期でほぼ等量の電流が逆向きに流れることになり、1周期後の画素電極電位は1周期前の時点での画素電極電位と同等となり、画素電位変動が起こらない。
【0017】
この動作を図3を用いて説明する。図3は液晶セルへの印加電圧と透過率との関係を示す説明図で、ツイストネマティック型のセルをノーマリーホワイトモードで動作させた時の例を示している。
【0018】
スイッチ素子22がOFFのとき、画素電極23の画素電位が初期状態でA点にあり、その時に信号線20の信号線電位がVb(黒レベル)だとすると一定期間Tの後画素電位はB点に来る。この時A−B間の電位差ΔV1 は、画素容量をCpix 、リーク電流をIとすると、
ΔV1 =I*T/Cpix
となる。次に信号線電位をVw(白レベル)とし一定期間T保持した後の画素電位を考えると、Tの間逆方向の電流−Iが流れることになるのでこの間の画素電位の変化量ΔV2 は、
ΔV2 =−I*T/Cpix
となり、最終的な画素電位変動は、
ΔV1 +ΔV2 =0
となる。
【0019】
上記動作において、画素電位は2T周期で変動することになる。このためΔV1 が一定以上の大きさになると人間の目にフリッカとして検出されてしまう。ただし、この場合でも信号線電位の極性反転の周波数を上げて2T<1/60(sec)とするか、あるいは後述するように隣接画素間で極性反転の位相を変えて、一方の画素が透過率が増加する方向に動くときに隣接画素は透過率が減少する方向に動くようにし、結果的に隣接画素間でフリッカ成分をキャンセルするようにすればよい。
【0020】
静止画像表示中に前記動作を行う場合、画素部のスイッチ素子22は常にOFF状態であり、信号線20の極性反転周期はフレーム周波数あるいはフレーム周波数の2倍程度とすれば十分なので、液晶表示装置の駆動回路はYドライバ30については静止させ(スイッチ素子22をOFFに保つ)、Xドライバ25については1フレームに1回又は2回程度走査すればいいことになる。このため、駆動回路の消費電力をYドライバ30についてはDC成分のみに、Xドライバ25についてもAC成分は通常動作と比較し3桁近く小さくすることができる。このため駆動回路の構成をCMOS構成とする等DC動作時に電流を流さない構成とすることで駆動回路による消費電力を大幅に低減する事ができる。
【0021】
フレーム間で表示画像が変化した場合と変化しない場合について駆動方法を変え、変化した場合には通常の走査を行い、変化しない場合には前記の駆動方法に切り替えることで中間調表示が可能な低消費電力液晶表示装置を実現することができる。
【0022】
次に本実施例による図1の液晶駆動回路の動作を図4及び5のタイミングチャートを用いて説明する。図4は図1の液晶駆動回路の総合的動作を示すフローチャートである。垂直同期信号33(Vsyn )は1フレーム毎に1パルス、x駆動信号35(φx)は1画素毎に1パルス、y駆動信号38(φy)は1走査ライン毎に1パルス発生される信号である。図中斜線で示した領域は、信号電圧が斜線部内で変化していることを示している。
【0023】
フレーム間で表示画像が変化する動画表示の場合、即ち通常動作時はM/S信号がハイレベルとなっており通常の走査を行っている。この場合、Xドライバへはビデオ信号のデータレートと同期したクロック信号35、36、及び水平同期信号Hsyn と同期したスタート信号37が供給され、Yドライバには水平同期信号32と同期したクロック信号38、39、及び垂直同期信号33と同期したスタート信号40がコントロール回路31から供給されている。この時、ビデオバス27cにはデータレート(VGAの場合には30MHz前後)でアナログビデオ信号が供給され、このアナログビデオ信号は極性反転回路29で1フレーム毎に対向電極電位(Vcom )に対して交流駆動となるように極性反転されている。
【0024】
信号線20についてはビデオバス27cの信号を1水平走査期間に1回アナログスイッチ26でサンプリングした信号が供給され、さらに画素電極23については画素スイッチ22が1垂直走査期間に1回ONとなり、この時の信号線電位が画素電極23に書き込まれ保持される。
【0025】
図5はこの通常動作時のXドライバ25の動作を示すタイミングチャートである。水平同期信号Hsyn に同期したxスタート信号φxST がハイレベルになると、x駆動信号φx1、φx2、…、φxnが画素クロックφxに同期して順に1画素クロック期間ハイレベルになる。x駆動信号φx1、φx2、…、φxnがハイレベルの間、アナログスイッチ26はONし、そのときのビデオ信号電圧が信号線20に供給される。
【0026】
一方Yドライバ30の走査線信号φy1〜φynの各信号は、1ライン走査中ハイレベルを維持する。即ち1ライン目走査中はφy1がハイレベルで、2ライン目走査中はφy2がハイレベルというように変化する。
【0027】
フレーム間で表示画像が変化しない静止画表示となると、M/S信号がローレベルに変わる。この時Yドライバ30は停止し、Xドライバ25については1/2フレーム毎(1/120秒毎)に1ライン分(φx1〜φxn)走査が行われる。又、コントロール信号41、42が交代にハイレベルになるため、NOR回路出力は常にローレベルとなり、D/A回路28は出力がハイインピーダンス状態となる。コントロール信号41及び42により、2つのスイッチ素子101、102が交代に導通する。スイッチ素子101は3つの抵抗で構成される分圧器のノード97に接続され、スイッチ素子102はノード98に接続されている。ノード97の電位は白レベル、ノード98の電位は黒レベルである。従って、ビデオバス27bには黒レベル及び白レベルの信号がフレーム周期で供給される。ビデオバス27b上の信号は極性反転回路29aにより、反転信号P/Nに応じて極性が反転してビデオバス27c上に供給される。
【0028】
図6は極性反転回路29aの具体的回路構成例を示す。オペアンプ50の出力には信号Vcom と信号27bの加算値に対応する信号が発生し、オペアンプ51には信号Vcom から信号27bを減算した減算値に対応する信号が発生する。オペアンプ50、51の出力は、アナログスイッチ52により、反転信号P/Nに応じてどちらかが選択され、信号27cとして出力される。
【0029】
上記動作によって信号線20にはフレーム周期で黒レベル及び白レベルの信号が供給されることになり、画素電極23の電位は図4に示すように信号線20の電位に応じて変化するが、リーク電流量が一定であるため平均的には一定値となっている。画素電圧変動の周期はフレーム周期となり1/60秒となっているので、画素電圧変動によるフリッカ成分は人間の目には感じられない。
【0030】
本実施例では1/2フレーム後の電圧変動は十分小さいと仮定して特に補正は行っていないが、平均値を初期書き込み値と一致させるには、初回のDCレベル印加時間を通常の1/2にすることが効果的である。
【0031】
静止画表示期間が長期に渡る場合には、静止画表示期間中の任意のフレームでビデオ信号27cを極性反転させて通常の駆動を行い、その後引き続き前記静止画時の駆動を行う。これは液晶を長時間DC駆動させると分極を生じ、焼き付き等の表示不良をおこすためである。一定期間としては、例えば10フレーム毎あるいは1秒毎等の時間を用いればよい。又、前記駆動法を用いる場合には、正極性の信号と負極性の信号を印加する時間を均一にすることが望ましい。長時間にわたり静止画駆動を行う場合には問題ないが、頻繁に動画表示と静止画表示が入れ替わる場合等には正極性印加時間と負極性印加時間が均一になるようにコントロール回路31で調整することが必要となる。これは、例えばコントロール回路内31にスタック型のカウンタ(即ちアップ・ダウンカウンタ)を設け、静止画表示時の正負極性の各印加期間をカウンタの値に従って同一になるよう調整すればよい。
【0032】
本実施例の画素部の平面及び断面図を図7(a)及び7(b)に示す。図1と同一の構成要素には同一の参照符号が付されている。
第1の電極基板53上には複数の信号線20及び走査線21がマトリクス状に形成され、前記信号線20と走査線21との交差部には一端が信号線20に接続し、走査線21の一部をゲート電極として用いている薄膜トランジスタによるスイッチ素子22が形成されている。ビデオ信号は信号線20から供給され、コンタクトホール54を介して薄膜トランジスタに達し、さらにコンタクトホール55を介して透明導電膜による画素電極23に達する。図7(b)において信号線20はコンタクトホール54の上部に位置する。第2の電極基板59上に形成された対向電極60と前記画素電極23との間に液晶61が挿入され液晶セルを形成している。
【0033】
走査電極の一部56は層間絶縁膜63を介して前記画素電極23と対向し補助容量を形成している。前記画素電極23の一部は前記信号線20及び走査線21と重なっており、画素電極以外の部分から透過する光は前記信号線20及び走査線21によって遮光される。画素電極23下には、赤、緑、青のカラーフィルター57R、57G、57Bがあり、カラー表示が可能になっている。
【0034】
前記スイッチ素子22としてはポリSiTFTを用いている。ポリSiTFTの活性層は、シランガスを用いたプラズマCVD法でa−Si膜を堆積し、前記a−Si膜にエキシマレーザを照射し、溶融、再結晶化させることで作製した。活性層の膜厚は500オングストロームである。ポリSi膜の形成方法としては、上記方法のほかに、減圧CVD法を用いて直接ポリSi膜を成膜する方法、600℃前後のアニール炉中でa−Si膜を固相成長させる方法等を用いることが出来る。
【0035】
ゲート絶縁膜にはプラズマCVD法で形成したシリコン酸化膜62を用いた。ゲート電極は大型パネルにおいても走査線21の信号遅延による画質への影響が無いように低抵抗のモリブデン・タングステン合金を用いた。モリブデン・タングステン合金はスパッタ法で形成した。ソース/ドレイン領域はゲート電極をマスクにイオンドーピング法でリンを打ち込むことで形成した。層間絶縁膜63にはプラズマCVD法によるシリコン酸化膜を用い、ドライエッチング法でコンタクトホールを形成後、Mo/Al膜によるソース/ドレイン電極をスパッタ法で形成した。モリブデン膜はITO膜による画素電極とオーミック接合を取るために挿入した。
【0036】
ポリシリコン薄膜トランジスタはa−Si薄膜トランジスタに比べて2桁程度移動度が高いため周辺駆動回路も同時にガラス基板上に作製する事ができる。周辺回路については、高速化、低消費電力化を図るためにCMOS構成とすることが望ましい。その場合には前記不純物ドーピング工程をレジストマスクを用いてP型及びN型不純物ドーピング工程の2回に分けて行う。
【0037】
ポリシリコン薄膜トランジスタをスイッチ素子として用いるためにはリーク電流をpAレベル以下まで落とすことが必要となる。これを実現するためには、サイドウォールあるいはレジストマスク等でLDD構造を形成し、ドレイン電界によるトンネル電流を防いだ。
【0038】
図7(b)の断面構成で光源光を第1の電極基板側から入射させた場合、ポリSiTFTの活性層に直接光源光が入射することになる。開口率が80%の前記液晶表示装置の表面輝度をOA用途として標準的な70nitとした場合、標準駆動条件では光リーク電流による画質への影響は見られなかったが、フレーム周期を長くすると光リーク電流によるコントラストの低下が見られた。TFTの下に遮光層を形成することで光リーク電流による影響を抑える方法も考えられるが、最高プロセス温度が活性化工程の600℃であったため適当な遮光膜がなかった。そのため前記光リーク電流の影響を抑える駆動法を用いることによって光リーク電流の影響をキャンセルした。
【0039】
前記実施例では、図4のように静止画表示時に信号線20に印加する電位の切り替え周期を1/60秒とし、そのためにXドライバを1/120秒毎に1ライン分ずつ駆動させた。これは、輝度変調の周期が1/60秒以下となると人間の目にはフリッカとして感じなくなるという特性を考慮した方法だが、一方、隣接画素間で輝度変調の方向を逆(一方を黒側に一方を白側にシフトさせる)にし、平均輝度を一定に保つことでフリッカを感じなくすることもできる。特に、画素ピッチが人間の視角の解像度と同程度の高精細ディスプレイの場合にはこの方法が効果的である。
【0040】
前記隣接画素間で輝度変調の方向を逆にするには、隣接信号線間で白レベルと黒レベルを印加するタイミングを逆にすればよい。図8はその駆動回路を示す。図8に示すように、これはビデオバスを複数本用意し、それぞれのビデオバス27d、27eに印加する白黒レベルのタイミングを逆相とし、隣接信号線をアナログスイッチを介してそれぞれ別のビデオバスに接続すれば良い。図9はこの逆相の隣接信号を発生するための回路構成を示す。この場合、ビデオ信号は分割駆動されることになるのでXドライバ駆動周波数を落とすことができるというメリットもある。
【0041】
前記実施例では、静止画表示時に信号線20に印加する電位を黒レベル及び白レベルとしていたが、例えばHライン反転等を用いて駆動したときのように、1垂直走査期間後に1本の信号線20に接続する画素の電位が正負両極性にまたがる時は、前記の2つのDCレベルとして正極性及び負極性の黒レベル(ノーマリーホワイトモードの場合)を用いればよい。
【0042】
前記実施例は点順次駆動方法の液晶表示装置の例だったが、本発明を用いることにより線順次駆動方式の液晶表示装置についても同様の効果を得ることができる。線順次駆動方式の液晶表示装置の実施例の等価回路図を図10に示す。図中、図1と同一の構成要素については同一の番号で示した。
【0043】
本実施例では、Xドライバ70内にデジタルビデオ信号を転送するためのシフトレジスタ71、デジタルラッチ72、D/A変換回路73及び極性反転回路74が各信号線20に対応して設置されている。1水平期間の間にシフトレジスタ71によって転送されたビデオ信号がデジタルラッチ72で保持され、D/A変換回路73及び極性反転回路74で交流アナログ信号に変換されて信号線20に出力される。
【0044】
外部入力としては、前記デジタルビデオ信号27のほか、水平同期信号32、垂直同期信号33、M/S信号34が用意され、フレーム間で表示画像が変化した場合と変化しない場合での駆動方法の切り替えは、入力段に挿入されたコントロール回路75で行っている。M/S信号は、送信されるビデオ信号が動画か静止画かを識別するための制御信号で、例えばパーソナルコンピューターの場合にはフレームバッファの書き換えの有無を検出することで発生させている。
【0045】
フレーム間で表示画像が変化しない静止画表示の場合、Yドライバ30を停止させるとともに、Xドライバ70についてもデジタルビデオ信号27及びシフトレジスタ71への入力信号78、79、80を止め、コントロール信号76、77のみを動作させる。コントロール信号によるDCレベルの変換周期は1/60秒以下にすることが望ましい。あるいは、スイッチ素子81、82のDC信号側の接続を隣接信号線間で逆転させることで、隣接画素で輝度変化の方向を逆転させ、平均輝度を一定にする方法を用いることもできる。
【0046】
【発明の効果】
以上、本発明による液晶表示装置を用いることにより、中間調を含む静止画表示の場合にも大幅に消費電力を低減する駆動方式を適用した高性能、低消費電力液晶表示装置を提供できる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の第1の構成を示す等価回路図。
【図2】画素スイッチの構成を示す断面図。
【図3】本発明の動作原理を説明するための図。
【図4】図1の液晶駆動回路の動作をタイミングチャート。
【図5】図1の液晶駆動回路の動作をタイミングチャート。
【図6】図1の極性反転回路の具体的回路構成例を示す図。
【図7】図7(a)は液晶セルの画素部の平面図、図7(b)は液晶セルの画素部を示す断面図。
【図8】隣接画素間で輝度変調の方向を逆にするための回路の構成を示す図。
【図9】逆相の隣接信号を発生するための回路の構成を示す図。
【図10】本発明による液晶表示装置の他の実施例を表す等価回路図
【図11】従来例による液晶表示装置の実施例を示す等価回路図
【図12】従来例による液晶表示装置の実施例を示す等価回路図
【符号の説明】
20…信号線
21…走査線
22…スイッチ素子
23…画素電極
24…液晶セル
25…Xドライバ
26…アナログスイッチ
28…デジタル・アナログ変換器
29a、29b…極性反転回路
30…Yドライバ
31…コントロール回路
50、51…オペアンプ
72…ラッチ回路
90…ゲート
91…ソース領域
92…ドレイン領域
93…空乏層
94…活性層
95…拡散長
Claims (8)
- 互いにマトリクス状に配線された複数の信号線及び走査線と、前記信号線及び走査線を駆動する信号線及び走査線駆動回路と、前記信号線と走査線との交差部にスイッチ素子を介して形成された画素電極を有する第1の電極基板と、前記画素電極と対向して形成された対向電極を有する第2の電極基板と、前記第1の電極基板及び第2の電極基板との間に挟持された液晶層とを有する液晶表示装置において、
画像フレーム間で表示画像が変化した場合と変化しない場合で前記信号線及び走査線駆動回路の駆動方法を切り替える制御手段を有し、該制御手段は、前記フレーム間で表示画像が変化しない場合に、前記走査線を前記スイッチ素子がオフとなる電位に保持し、前記信号線の電位を一定周期毎に切り替える手段を有することを特徴とする液晶表示装置。 - 前記信号線の電位は白及び黒表示電位であることを特徴とする請求項第1項記載の液晶表示装置。
- 前記信号線電位の切り替え周期が、1/60秒以下であることを特徴とする請求項第1項記載の液晶表示装置。
- 前記一定期間毎に切り替えられる信号線の電位の位相が、隣接信号線間で逆相となっていることを特徴とする請求項第1項記載の液晶表示装置。
- 互いにマトリクス状に配線された複数の信号線及び走査線と、前記信号線及び走査線を駆動する信号線及び走査線駆動回路と、前記信号線と走査線との交差部にスイッチ素子を介して形成された画素電極を有する第1の電極基板と、前記画素電極と対向して形成された対向電極を有する第2の電極基板と、前記第1の電極基板及び第2の電極基板との間に挟持された液晶層とを有する液晶表示装置において、画像フレーム間で表示画像が変化した場合と変化しない場合で駆動方法を切り替えることを特徴とし、前記フレーム間で表示画像が変化しない場合の駆動方法は、前記走査線を前記スイッチ素子がオフとなる電位に保持し、前記信号線の電位を一定周期毎に切り替える駆動方法を含むことを特徴とする液晶表示装置の駆動方法。
- 前記信号線の電位は白及び黒表示電位であることを特徴とする請求項第5項記載の液晶表示装置の駆動方法。
- 前記信号線電位の切り替え周期が、1/60秒以下であることを特徴とする請求項第5項記載の液晶表示装置の駆動方法。
- 前記一定期間毎に切り替えられる信号線の電位の位相が、隣接信号線間で逆相となっていることを特徴とする請求項第5項記載の液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02774797A JP3617896B2 (ja) | 1997-02-12 | 1997-02-12 | 液晶表示装置及び駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02774797A JP3617896B2 (ja) | 1997-02-12 | 1997-02-12 | 液晶表示装置及び駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10221675A JPH10221675A (ja) | 1998-08-21 |
| JP3617896B2 true JP3617896B2 (ja) | 2005-02-09 |
Family
ID=12229635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02774797A Expired - Lifetime JP3617896B2 (ja) | 1997-02-12 | 1997-02-12 | 液晶表示装置及び駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617896B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4975114B2 (ja) * | 2000-08-23 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 携帯情報装置 |
| JP2002244610A (ja) * | 2001-02-15 | 2002-08-30 | Nec Mitsubishi Denki Visual Systems Kk | 表示装置 |
| KR100429880B1 (ko) * | 2001-09-25 | 2004-05-03 | 삼성전자주식회사 | Lcd 프레임 비율 제어 회로 및 방법과 lcd 시스템 |
| JP5086524B2 (ja) * | 2005-01-13 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | コントローラ・ドライバ及びそれを用いた液晶表示装置 |
| EP2507787A4 (en) | 2009-11-30 | 2013-07-17 | Semiconductor Energy Lab | Liquid crystal display device, control method therefor and electronic device therefor |
| WO2011089834A1 (en) * | 2010-01-20 | 2011-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving the same |
| KR101975140B1 (ko) * | 2010-03-12 | 2019-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| JP6462208B2 (ja) * | 2013-11-21 | 2019-01-30 | ラピスセミコンダクタ株式会社 | 表示デバイスの駆動装置 |
| CN109581774B (zh) * | 2019-01-03 | 2021-11-30 | 京东方科技集团股份有限公司 | 显示驱动方法、栅驱动器和显示装置 |
-
1997
- 1997-02-12 JP JP02774797A patent/JP3617896B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10221675A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778162B2 (en) | Display apparatus having digital memory cell in pixel and method of driving the same | |
| US6771247B2 (en) | Display and method of driving display | |
| KR100507544B1 (ko) | 표시장치 및 그 구동방법 | |
| KR100864420B1 (ko) | 디스플레이 드라이버 및 lcd/lcos 디스플레이를 구동하는 방법 | |
| US20010003446A1 (en) | Liquid crystal display device | |
| JPH11298002A (ja) | 液晶表示装置 | |
| KR101743853B1 (ko) | 표시 장치 및 전자 기기 | |
| CN108319049B (zh) | 液晶显示器及液晶显示器驱动方法 | |
| JP4537526B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP3617896B2 (ja) | 液晶表示装置及び駆動方法 | |
| KR100406454B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JPH11109923A (ja) | 液晶表示装置の駆動方法 | |
| JP2001194685A (ja) | 液晶表示装置 | |
| JPH11352521A (ja) | 液晶表示装置 | |
| JP2004340981A (ja) | 液晶表示装置 | |
| TW201035960A (en) | Method of driving a liquid crystal display device and liquid crystal display device | |
| JP4619522B2 (ja) | 液晶表示装置 | |
| KR102283919B1 (ko) | 액정 표시 장치 | |
| JP4469469B2 (ja) | 平面表示装置 | |
| JP4726291B2 (ja) | 平面表示装置 | |
| JP3411496B2 (ja) | 画像表示装置 | |
| JP4843247B2 (ja) | 液晶表示装置 | |
| JP3243582B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08304853A (ja) | 液晶表示装置 | |
| JP2001083945A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041105 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |