JP3639736B2 - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージ Download PDFInfo
- Publication number
- JP3639736B2 JP3639736B2 JP01236299A JP1236299A JP3639736B2 JP 3639736 B2 JP3639736 B2 JP 3639736B2 JP 01236299 A JP01236299 A JP 01236299A JP 1236299 A JP1236299 A JP 1236299A JP 3639736 B2 JP3639736 B2 JP 3639736B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- resin
- package
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はパッケージ本体の平坦性（コプラナリティ性）、特には実装面における平坦性に優れる半導体装置用パッケージに関する。
【０００２】
【従来の技術】
図３はＢＧＡ（ボールグリッドアレイ）型半導体装置用パッケージ１０の一例を示す断面図である。
１２は所要の配線パターン１３が形成された基板である。図示の例での基板１２は、最表層の配線パターンも含めて５層に形成された配線パターン１３を有している。各層間の配線パターン１３間はスルーホールめっき被膜１４を介して所要の電気的接続がなされている。
【０００３】
基板１２の中央部には、半導体チップ収納孔１５が形成されている。収納孔１５の壁面は階段状に形成され、所要各層の配線パターン１３が段差面上に露出され、半導体チップとの電気的接続が可能になされている。
また収納孔１５の底部を覆って、絶縁層（樹脂層）１６を介して接着剤層（プリプレグ層）１７によりヒートシンク１８が基板１２に接着されている。
半導体チップ収納孔１５の底部をなす、このヒートシンク１８面上に半導体チップ（図示せず）が搭載される。
【０００４】
また、ヒートシンク１８が固定された側と反対側の基板１２表面（実装面側）の配線パターン１３ａ（表層配線パターン）を覆ってソルダーレジスト層１９が形成される。
このソルダーレジストには感光性樹脂が用いられ、フォトリソグラフィー法により透孔が形成され、表層配線パターン１３ａのランド部が露出され、この透孔内にはんだボール２０が配置されると共にリフローされることにより、はんだボール２０がランド部に接合されて半導体装置用パッケージ１０に完成される。
なお、はんだボールは、半導体素子を搭載して素子収納孔を封止した後、最終工程で形成することもある。
【０００５】
上記半導体装置用パッケージ１０の製法としては、多層の基板１２の最表層にソルダーレジスト層１９および透孔を形成して、また配線パターン１３に必要なめっきを施して後、最終段階で、絶縁層１６を介して接着剤層１７によりヒートシンク１８を接着する。絶縁層１６にはエポキシ系の熱硬化性樹脂が用いられ、また接着剤層１７にはＢＴレジン等の熱硬化性樹脂が用いられる。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置用パッケージ１０には次の課題がある。
すなわち、昨今では、多層に形成された基板１２にあっても全体としてかなり薄型化が進行している。
そのため、基板１２に反りが発生しやすく、したがって、接合した多数のはんだボール２０の基準位置からの高さにバラツキが生じ、コプラナリティ性（平坦性）に劣るという課題がある。通常この高さのバラツキは１００μｍ以下であることが要求される。
【０００７】
そこで、本発明は上記問題点を解決すべくなされたものであり、その目的とするところは、コプラナリティ性に優れる半導体装置用パッケージを提供するにある。
【０００８】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置用パッケージは、所要の配線パターンが形成されると共に、半導体チップ収納孔が厚さ方向に貫通して形成された基板と、該基板の実装面の反対側の面に開口する半導体チップ収納孔の開口部を覆って前記基板に接着層により固定されたヒートシンクと、該基板の実装面に形成された配線パターンの外部接続端子が形成されるランド部を露出させて前記基板の実装面を覆って形成されたソルダーレジスト層とを具備する半導体装置用パッケージにおいて、前記ソルダーレジスト層が、感光性レジストを用いて形成され、前記ソルダーレジスト層を覆って該ソルダーレジスト層よりも熱膨張係数の小さな樹脂から成る樹脂層が形成されていることを特徴としている。
【０００９】
このように表層側の熱膨張係数の大きなソルダーレジスト層を覆ってこれよりも熱膨張係数の小さな樹脂層を設けたことにより、ソルダーレジスト層の熱収縮を抑制でき、基板の反りを解消でき、コプラナリティ性に優れる半導体装置用パッケージを提供できる。
またソルダーレジスト層に、感光性樹脂を用いることにより、はんだボールを形成する透孔の位置および孔径を正確に形成できる。
【００１０】
前記ランド部にはんだボールを接合して半導体装置用パッケージとしてもよい。
前記樹脂層に熱硬化性樹脂を用いることができる。
【００１１】
また本発明に係る半導体装置用パッケージは、所要の配線パターンが形成されると共に、半導体チップ収納孔が厚さ方向に貫通して形成された基板と、該基板の実装面の反対側の面に開口する半導体チップ収納孔の開口部を覆って前記基板に第１の樹脂層を介して接着層により固定されたヒートシンクと、該基板の実装面に形成された配線パターンの外部接続端子が形成されるランド部を露出させて前記基板の実装面を覆って形成されたソルダーレジスト層とを具備する半導体装置用パッケージにおいて、前記ソルダーレジスト層が、感光性レジストを用いて形成され、前記ソルダーレジスト層を覆って該ソルダーレジスト層よりも熱膨張係数の小さい樹脂から成る第２の樹脂層が形成されていることを特徴としている。
基板が第１の樹脂層と第２の樹脂層とにより挟まれたサンドイッチ構造となるから、さらに反りの発生を抑制することができる。
【００１２】
前記ランド部にはんだボールを接合して半導体装置用パッケージとしてもよい。
また前記第１および第２の樹脂層を、熱硬化性樹脂を用いて形成することができる。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は、半導体装置用パッケージ３０の部分断面図（図３に示す従来装置のものの右半分に相当する部位の断面図）である。図３の従来のものと同一の部材は同一の符号をもって示す。
基板１２は、両面銅箔付きのＢＴ基材１２ａ、１２ａを同じＢＴレジンからなるプリプレグ層１２ｂを介して積層してなる。
この多層の基板１２は公知の製造方法で製造できる。
【００１４】
１９は、従来と同様に、基板１２の表層配線パターン１３ａを覆って形成された、感光性樹脂からなるソルダーレジスト層である。ソルダーレジスト層１９には従来と同様にフォトリソグラフィー法により透孔１９ａが形成され、表層配線パターン１３ａのランド部が露出される。
なお、１４ｂはスルーホール１４ａ内に充填された穴埋め用樹脂である。
基板１２の実装面とは反対側の面には、従来と同様にして、エポキシ系樹脂等の熱硬化性樹脂からなる絶縁層（第１の樹脂層）１６を介してＢＴレジンからなる接着剤層（プリプレグ層）１７によりヒートシンク１８が固定される。
【００１５】
本実施の形態で特徴的なのは、上記ソルダーレジスト層１９を覆って第２の樹脂層３２を形成した点にある。
第２の樹脂層３２は、熱膨張係数がソルダーレジスト層１９の熱膨張係数よりも小さな樹脂を用いる。
第２の樹脂層３２は、スクリーン印刷等により塗布した後、熱硬化して形成される。
前記透孔１９ａに対応する第２の樹脂層３２の部位にも透孔３２ａが形成されている。
透孔１９ａ、３２ａ内にはんだボール２０が配置され、リフローしてランド部に接合することにより半導体装置用パッケージとして完成される。なお、はんだボールは、半導体チップを搭載して半導体チップを封止した後に接合してもよい。
【００１６】
表１は、ソルダーレジスト層１９用に使用できる感光性樹脂の種類と熱膨張係数を示す。
表２は、第２の樹脂層３２に使用できる熱硬化型の樹脂の種類と熱膨張係数を示す。
表３は、基板材料、ヒートシンク材料の熱膨張係数を示す。
表４は、コプラナリティ性を示すものである。
【００１７】
【表１】
【００１８】
【表２】
【００１９】
【表３】
【表４】
【００２０】
第１の樹脂層１６は、上記のように熱硬化型の樹脂を用いると、ヒートシンク１８の接合強度が大きくなって有利である。
また第１の樹脂層１６と第２の樹脂層３２とは、熱膨張係数が接近した樹脂、好ましくは同一の材質から成る樹脂を用いるとよい。
第１の樹脂層１６は上記のように、ヒートシンク１８の接合強度の点から熱硬化型の樹脂を用いるのが好適であるが、第２の樹脂層３２は、熱膨張係数がソルダーレジスト層１９の熱膨張係数のものより小さいものであればよく、さらに好適には第１の樹脂層１６とその熱膨張係数が接近した樹脂であればよく、必ずしも熱硬化型の樹脂を用いる必要はなく、感光性レジストのような樹脂を用いることもできる。
【００２１】
上記のように、第２の樹脂層３２に、ソルダーレジスト層１９の熱膨張係数よりも小さな熱膨張係数を有する樹脂を用いることによって、基板１２の反りを防止できる。
表１〜３に示すように、基板１２材料やヒートシンク１８の材料は、第１、第２の樹脂層１６、３２やソルダーレジスト層１９の樹脂材料よりも熱膨張係数がほぼ１桁ほど小さい（１／４〜１／５程度のものもある）。したがって、基板１２の反りの問題は、熱膨張係数の大きな樹脂材料の配置等による熱収縮のバランスに負うところが大きい。
【００２２】
発明者が検討したところ、従来においては、熱膨張係数が最も大きいソルダーレジスト層１９が最外層に位置することにより、全体としての熱収縮のバランスがとれずに、基板１２に反りが発生することが判明した。
なお、基板１２の反りは、基板１２とヒートシンク１８とを接着する際に、ＢＴレジンからなる接着剤層（プリプレグ層）１７を熱硬化させる際の熱履歴を経ることにより発生しやすい。
【００２３】
そこで本実施の形態のように、ソルダーレジスト層１９を覆って、ソルダーレジスト層１９よりも熱膨張係数の小さな第２の樹脂層３２を設けることによって、ソルダーレジスト層１９の熱収縮をある程度抑えることができ、これにより反りがほとんど解消できるのである。
特に、第１の樹脂層１６と第２の樹脂層３２とに、熱膨張係数が接近した樹脂を用いることにより、基板１２がサンドイッチ構造となり、反りをさらに好適に解消できる。
本実施の形態の場合、表４に示すように、バンプの高さのバラツキが１００μｍ以内に収まり、コプラナリティ性に優れるものとなる。
【００２４】
基板１２の反りの解消の点からは、表層の樹脂層を、ソルダーレジスト層１９と第２の樹脂層３２との２層構造に設けることなく、ソルダーレジスト層１９の代わりに、エポキシ樹脂等からなる第２の樹脂層にすべて置き換えることが考えられる。
しかしながら、ソルダーレジスト層１９が必要なことは次の理由による。
すなわち、ソルダーレジスト層１９に感光性樹脂を用いてフォトリソグラフィー法により、正確な位置に、かつ正確な穴径の透孔１９ａを開口できるのである。正確な穴径の透孔１９ａによりはんだボール２０が正確に位置決めされて、リフローされることにより、正確な位置に正確な高さのバンプ形成が可能となるのである。
【００２５】
ところが、ソルダーレジスト層１９の代わりにエポキシ樹脂等からなる第２の樹脂層を形成するとすれば、熱硬化後の収縮により、正確な位置に正確な穴径の透孔を形成することができず、バンプの位置や高さにバラツキが生じてしまうのである。
したがって、本実施の形態では、感光性樹脂によるソルダーレジスト層１９は必須である。
【００２６】
ヒートシンク１８は、基板１２の片面の全面に亙って固定してもよいし、図３の例のように、半導体チップ収納孔１５を覆うだけの、基板１２片面の一部領域に接合するだけのものであってもよい。この場合、例えば図２に示すように、基板１２のヒートシンク１８を接合する面に枠状の導体パターン１３ｃを設けて、この枠状導体パターン１３ｃにヒートシンク１８をはんだを用いて接合するようにしてもよい。したがってこの場合には、接着剤層（プリプレグ層）１７を用いてヒートシンク１８を接着する必要がないから、基板１２のヒートシンクを接合する面に形成された配線パターン１３ｂを覆うレジストは、ソルダーレジスト層１９と同じ素材のソルダーレジスト層に形成してもよい。
【００２７】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００２８】
【発明の効果】
本発明に係る半導体装置用パッケージによれば、実装面側の熱膨張係数の最も大きなソルダーレジスト層を覆ってこれよりも熱膨張係数の小さな樹脂層を設けたことにより、ソルダーレジスト層の熱収縮を抑制でき、パッケージ本体を構成する樹脂基板の反りを解消でき、コプラナリティ性に優れる半導体装置用パッケージを提供できる。
またソルダーレジスト層に、感光性樹脂を用いたから、外部接続端子となるバンプを形成する透孔の位置および孔径を正確に形成できる。
【図面の簡単な説明】
【図１】半導体装置用パッケージの部分断面図である。
【図２】ヒートシンクをはんだを用いて固定した実施の形態の断面図である。
【図３】従来の半導体装置用パッケージの一例を示す断面図である。
【符号の説明】
１２ 基板
１２ａ ＢＴ基材
１２ｂ プリプレグ層
１３、１３ａ、１３ｂ 配線パターン
１３ｃ 枠状部
１４ スルーホールめっき被膜
１４ａ スルーホール
１５ 半導体チップ収納孔
１６ 第１の樹脂層
１７ 接着剤層
１８ ヒートシンク
１９ ソルダーレジスト層
２０ はんだボール
３０ 半導体装置用パッケージ
３２ 第２の樹脂層
【発明の属する技術分野】
本発明はパッケージ本体の平坦性（コプラナリティ性）、特には実装面における平坦性に優れる半導体装置用パッケージに関する。
【０００２】
【従来の技術】
図３はＢＧＡ（ボールグリッドアレイ）型半導体装置用パッケージ１０の一例を示す断面図である。
１２は所要の配線パターン１３が形成された基板である。図示の例での基板１２は、最表層の配線パターンも含めて５層に形成された配線パターン１３を有している。各層間の配線パターン１３間はスルーホールめっき被膜１４を介して所要の電気的接続がなされている。
【０００３】
基板１２の中央部には、半導体チップ収納孔１５が形成されている。収納孔１５の壁面は階段状に形成され、所要各層の配線パターン１３が段差面上に露出され、半導体チップとの電気的接続が可能になされている。
また収納孔１５の底部を覆って、絶縁層（樹脂層）１６を介して接着剤層（プリプレグ層）１７によりヒートシンク１８が基板１２に接着されている。
半導体チップ収納孔１５の底部をなす、このヒートシンク１８面上に半導体チップ（図示せず）が搭載される。
【０００４】
また、ヒートシンク１８が固定された側と反対側の基板１２表面（実装面側）の配線パターン１３ａ（表層配線パターン）を覆ってソルダーレジスト層１９が形成される。
このソルダーレジストには感光性樹脂が用いられ、フォトリソグラフィー法により透孔が形成され、表層配線パターン１３ａのランド部が露出され、この透孔内にはんだボール２０が配置されると共にリフローされることにより、はんだボール２０がランド部に接合されて半導体装置用パッケージ１０に完成される。
なお、はんだボールは、半導体素子を搭載して素子収納孔を封止した後、最終工程で形成することもある。
【０００５】
上記半導体装置用パッケージ１０の製法としては、多層の基板１２の最表層にソルダーレジスト層１９および透孔を形成して、また配線パターン１３に必要なめっきを施して後、最終段階で、絶縁層１６を介して接着剤層１７によりヒートシンク１８を接着する。絶縁層１６にはエポキシ系の熱硬化性樹脂が用いられ、また接着剤層１７にはＢＴレジン等の熱硬化性樹脂が用いられる。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置用パッケージ１０には次の課題がある。
すなわち、昨今では、多層に形成された基板１２にあっても全体としてかなり薄型化が進行している。
そのため、基板１２に反りが発生しやすく、したがって、接合した多数のはんだボール２０の基準位置からの高さにバラツキが生じ、コプラナリティ性（平坦性）に劣るという課題がある。通常この高さのバラツキは１００μｍ以下であることが要求される。
【０００７】
そこで、本発明は上記問題点を解決すべくなされたものであり、その目的とするところは、コプラナリティ性に優れる半導体装置用パッケージを提供するにある。
【０００８】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置用パッケージは、所要の配線パターンが形成されると共に、半導体チップ収納孔が厚さ方向に貫通して形成された基板と、該基板の実装面の反対側の面に開口する半導体チップ収納孔の開口部を覆って前記基板に接着層により固定されたヒートシンクと、該基板の実装面に形成された配線パターンの外部接続端子が形成されるランド部を露出させて前記基板の実装面を覆って形成されたソルダーレジスト層とを具備する半導体装置用パッケージにおいて、前記ソルダーレジスト層が、感光性レジストを用いて形成され、前記ソルダーレジスト層を覆って該ソルダーレジスト層よりも熱膨張係数の小さな樹脂から成る樹脂層が形成されていることを特徴としている。
【０００９】
このように表層側の熱膨張係数の大きなソルダーレジスト層を覆ってこれよりも熱膨張係数の小さな樹脂層を設けたことにより、ソルダーレジスト層の熱収縮を抑制でき、基板の反りを解消でき、コプラナリティ性に優れる半導体装置用パッケージを提供できる。
またソルダーレジスト層に、感光性樹脂を用いることにより、はんだボールを形成する透孔の位置および孔径を正確に形成できる。
【００１０】
前記ランド部にはんだボールを接合して半導体装置用パッケージとしてもよい。
前記樹脂層に熱硬化性樹脂を用いることができる。
【００１１】
また本発明に係る半導体装置用パッケージは、所要の配線パターンが形成されると共に、半導体チップ収納孔が厚さ方向に貫通して形成された基板と、該基板の実装面の反対側の面に開口する半導体チップ収納孔の開口部を覆って前記基板に第１の樹脂層を介して接着層により固定されたヒートシンクと、該基板の実装面に形成された配線パターンの外部接続端子が形成されるランド部を露出させて前記基板の実装面を覆って形成されたソルダーレジスト層とを具備する半導体装置用パッケージにおいて、前記ソルダーレジスト層が、感光性レジストを用いて形成され、前記ソルダーレジスト層を覆って該ソルダーレジスト層よりも熱膨張係数の小さい樹脂から成る第２の樹脂層が形成されていることを特徴としている。
基板が第１の樹脂層と第２の樹脂層とにより挟まれたサンドイッチ構造となるから、さらに反りの発生を抑制することができる。
【００１２】
前記ランド部にはんだボールを接合して半導体装置用パッケージとしてもよい。
また前記第１および第２の樹脂層を、熱硬化性樹脂を用いて形成することができる。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１は、半導体装置用パッケージ３０の部分断面図（図３に示す従来装置のものの右半分に相当する部位の断面図）である。図３の従来のものと同一の部材は同一の符号をもって示す。
基板１２は、両面銅箔付きのＢＴ基材１２ａ、１２ａを同じＢＴレジンからなるプリプレグ層１２ｂを介して積層してなる。
この多層の基板１２は公知の製造方法で製造できる。
【００１４】
１９は、従来と同様に、基板１２の表層配線パターン１３ａを覆って形成された、感光性樹脂からなるソルダーレジスト層である。ソルダーレジスト層１９には従来と同様にフォトリソグラフィー法により透孔１９ａが形成され、表層配線パターン１３ａのランド部が露出される。
なお、１４ｂはスルーホール１４ａ内に充填された穴埋め用樹脂である。
基板１２の実装面とは反対側の面には、従来と同様にして、エポキシ系樹脂等の熱硬化性樹脂からなる絶縁層（第１の樹脂層）１６を介してＢＴレジンからなる接着剤層（プリプレグ層）１７によりヒートシンク１８が固定される。
【００１５】
本実施の形態で特徴的なのは、上記ソルダーレジスト層１９を覆って第２の樹脂層３２を形成した点にある。
第２の樹脂層３２は、熱膨張係数がソルダーレジスト層１９の熱膨張係数よりも小さな樹脂を用いる。
第２の樹脂層３２は、スクリーン印刷等により塗布した後、熱硬化して形成される。
前記透孔１９ａに対応する第２の樹脂層３２の部位にも透孔３２ａが形成されている。
透孔１９ａ、３２ａ内にはんだボール２０が配置され、リフローしてランド部に接合することにより半導体装置用パッケージとして完成される。なお、はんだボールは、半導体チップを搭載して半導体チップを封止した後に接合してもよい。
【００１６】
表１は、ソルダーレジスト層１９用に使用できる感光性樹脂の種類と熱膨張係数を示す。
表２は、第２の樹脂層３２に使用できる熱硬化型の樹脂の種類と熱膨張係数を示す。
表３は、基板材料、ヒートシンク材料の熱膨張係数を示す。
表４は、コプラナリティ性を示すものである。
【００１７】
【表１】
【表２】
【表３】
第１の樹脂層１６は、上記のように熱硬化型の樹脂を用いると、ヒートシンク１８の接合強度が大きくなって有利である。
また第１の樹脂層１６と第２の樹脂層３２とは、熱膨張係数が接近した樹脂、好ましくは同一の材質から成る樹脂を用いるとよい。
第１の樹脂層１６は上記のように、ヒートシンク１８の接合強度の点から熱硬化型の樹脂を用いるのが好適であるが、第２の樹脂層３２は、熱膨張係数がソルダーレジスト層１９の熱膨張係数のものより小さいものであればよく、さらに好適には第１の樹脂層１６とその熱膨張係数が接近した樹脂であればよく、必ずしも熱硬化型の樹脂を用いる必要はなく、感光性レジストのような樹脂を用いることもできる。
【００２１】
上記のように、第２の樹脂層３２に、ソルダーレジスト層１９の熱膨張係数よりも小さな熱膨張係数を有する樹脂を用いることによって、基板１２の反りを防止できる。
表１〜３に示すように、基板１２材料やヒートシンク１８の材料は、第１、第２の樹脂層１６、３２やソルダーレジスト層１９の樹脂材料よりも熱膨張係数がほぼ１桁ほど小さい（１／４〜１／５程度のものもある）。したがって、基板１２の反りの問題は、熱膨張係数の大きな樹脂材料の配置等による熱収縮のバランスに負うところが大きい。
【００２２】
発明者が検討したところ、従来においては、熱膨張係数が最も大きいソルダーレジスト層１９が最外層に位置することにより、全体としての熱収縮のバランスがとれずに、基板１２に反りが発生することが判明した。
なお、基板１２の反りは、基板１２とヒートシンク１８とを接着する際に、ＢＴレジンからなる接着剤層（プリプレグ層）１７を熱硬化させる際の熱履歴を経ることにより発生しやすい。
【００２３】
そこで本実施の形態のように、ソルダーレジスト層１９を覆って、ソルダーレジスト層１９よりも熱膨張係数の小さな第２の樹脂層３２を設けることによって、ソルダーレジスト層１９の熱収縮をある程度抑えることができ、これにより反りがほとんど解消できるのである。
特に、第１の樹脂層１６と第２の樹脂層３２とに、熱膨張係数が接近した樹脂を用いることにより、基板１２がサンドイッチ構造となり、反りをさらに好適に解消できる。
本実施の形態の場合、表４に示すように、バンプの高さのバラツキが１００μｍ以内に収まり、コプラナリティ性に優れるものとなる。
【００２４】
基板１２の反りの解消の点からは、表層の樹脂層を、ソルダーレジスト層１９と第２の樹脂層３２との２層構造に設けることなく、ソルダーレジスト層１９の代わりに、エポキシ樹脂等からなる第２の樹脂層にすべて置き換えることが考えられる。
しかしながら、ソルダーレジスト層１９が必要なことは次の理由による。
すなわち、ソルダーレジスト層１９に感光性樹脂を用いてフォトリソグラフィー法により、正確な位置に、かつ正確な穴径の透孔１９ａを開口できるのである。正確な穴径の透孔１９ａによりはんだボール２０が正確に位置決めされて、リフローされることにより、正確な位置に正確な高さのバンプ形成が可能となるのである。
【００２５】
ところが、ソルダーレジスト層１９の代わりにエポキシ樹脂等からなる第２の樹脂層を形成するとすれば、熱硬化後の収縮により、正確な位置に正確な穴径の透孔を形成することができず、バンプの位置や高さにバラツキが生じてしまうのである。
したがって、本実施の形態では、感光性樹脂によるソルダーレジスト層１９は必須である。
【００２６】
ヒートシンク１８は、基板１２の片面の全面に亙って固定してもよいし、図３の例のように、半導体チップ収納孔１５を覆うだけの、基板１２片面の一部領域に接合するだけのものであってもよい。この場合、例えば図２に示すように、基板１２のヒートシンク１８を接合する面に枠状の導体パターン１３ｃを設けて、この枠状導体パターン１３ｃにヒートシンク１８をはんだを用いて接合するようにしてもよい。したがってこの場合には、接着剤層（プリプレグ層）１７を用いてヒートシンク１８を接着する必要がないから、基板１２のヒートシンクを接合する面に形成された配線パターン１３ｂを覆うレジストは、ソルダーレジスト層１９と同じ素材のソルダーレジスト層に形成してもよい。
【００２７】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００２８】
【発明の効果】
本発明に係る半導体装置用パッケージによれば、実装面側の熱膨張係数の最も大きなソルダーレジスト層を覆ってこれよりも熱膨張係数の小さな樹脂層を設けたことにより、ソルダーレジスト層の熱収縮を抑制でき、パッケージ本体を構成する樹脂基板の反りを解消でき、コプラナリティ性に優れる半導体装置用パッケージを提供できる。
またソルダーレジスト層に、感光性樹脂を用いたから、外部接続端子となるバンプを形成する透孔の位置および孔径を正確に形成できる。
【図面の簡単な説明】
【図１】半導体装置用パッケージの部分断面図である。
【図２】ヒートシンクをはんだを用いて固定した実施の形態の断面図である。
【図３】従来の半導体装置用パッケージの一例を示す断面図である。
【符号の説明】
１２ 基板
１２ａ ＢＴ基材
１２ｂ プリプレグ層
１３、１３ａ、１３ｂ 配線パターン
１３ｃ 枠状部
１４ スルーホールめっき被膜
１４ａ スルーホール
１５ 半導体チップ収納孔
１６ 第１の樹脂層
１７ 接着剤層
１８ ヒートシンク
１９ ソルダーレジスト層
２０ はんだボール
３０ 半導体装置用パッケージ
３２ 第２の樹脂層
Claims (6)
- 所要の配線パターンが形成されると共に、半導体チップ収納孔が厚さ方向に貫通して形成された基板と、該基板の実装面の反対側の面に開口する半導体チップ収納孔の開口部を覆って前記基板に接着層により固定されたヒートシンクと、該基板の実装面に形成された配線パターンの外部接続端子が形成されるランド部を露出させて前記基板の実装面を覆って形成されたソルダーレジスト層とを具備する半導体装置用パッケージにおいて、
前記ソルダーレジスト層が、感光性レジストを用いて形成され、
前記ソルダーレジスト層を覆って該ソルダーレジスト層よりも熱膨張係数の小さな樹脂から成る樹脂層が形成されていることを特徴とする半導体装置用パッケージ。 - 前記ランド部に、はんだバンプが外部接続用端子として形成されていることを特徴とする請求項１記載の半導体装置用パッケージ。
- 前記樹脂層が、熱硬化性樹脂から成ることを特徴とする請求項１または２記載の半導体装置用パッケージ。
- 所要の配線パターンが形成されると共に、半導体チップ収納孔が厚さ方向に貫通して形成された基板と、該基板の実装面の反対側の面に開口する半導体チップ収納孔の開口部を覆って前記基板に第１の樹脂層を介して接着層により固定されたヒートシンクと、該基板の実装面に形成された配線パターンの外部接続端子が形成されるランド部を露出させて前記基板の実装面を覆って形成されたソルダーレジスト層とを具備する半導体装置用パッケージにおいて、
前記ソルダーレジスト層が、感光性レジストを用いて形成され、
前記ソルダーレジスト層を覆って該ソルダーレジスト層よりも熱膨張係数の小さい樹脂から成る第２の樹脂層が形成されていることを特徴とする半導体装置用パッケージ。 - 前記ランド部に、はんだバンプが外部接続端子として形成されていることを特徴とする請求項４記載の半導体装置用パッケージ。
- 前記第２の樹脂層が、熱硬化性樹脂から成り、第１の樹脂層と同一の材質から成ることを特徴とする請求項４または５記載の半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01236299A JP3639736B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01236299A JP3639736B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216304A JP2000216304A (ja) | 2000-08-04 |
| JP3639736B2 true JP3639736B2 (ja) | 2005-04-20 |
Family
ID=11803173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01236299A Expired - Fee Related JP3639736B2 (ja) | 1999-01-20 | 1999-01-20 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3639736B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085089A (ja) | 2006-09-28 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 樹脂配線基板および半導体装置 |
| EP3051583B1 (en) * | 2013-09-27 | 2018-09-19 | Renesas Electronics Corporation | Semiconductor device and manufacturing method for same |
| JP6999749B2 (ja) * | 2020-06-16 | 2022-02-04 | 三菱電機株式会社 | 電気機器配線部品 |
-
1999
- 1999-01-20 JP JP01236299A patent/JP3639736B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216304A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361826B2 (ja) | 半導体装置 | |
| KR100792352B1 (ko) | 패키지 온 패키지의 바텀기판 및 그 제조방법 | |
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| JP5079475B2 (ja) | 電子部品実装用パッケージ | |
| JP2790122B2 (ja) | 積層回路基板 | |
| US7042081B2 (en) | Semiconductor device having heat dissipation layer | |
| CN101595563B (zh) | 在其上表面和下表面具有半导体结构体的半导体装置及其制造方法 | |
| US5412539A (en) | Multichip module with a mandrel-produced interconnecting decal | |
| JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
| JP2017123459A (ja) | プリント回路基板 | |
| US20080230892A1 (en) | Chip package module | |
| CN101548378A (zh) | 半导体器件及其制造方法 | |
| KR100768998B1 (ko) | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| CN101236943A (zh) | 内埋芯片的散热型无芯板薄型基板及其制造方法 | |
| JP5479638B2 (ja) | 配線基板 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| JP4420908B2 (ja) | 電子素子搭載構造 | |
| JP2005150344A (ja) | 半導体装置およびその製造方法 | |
| JP2009004813A (ja) | 半導体搭載用配線基板 | |
| JPH01175297A (ja) | 多層印刷配線板装置 | |
| JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
| JP2005159199A (ja) | 半導体装置およびその製造方法 | |
| JP2000216304A (ja) | 半導体装置用パッケ―ジ | |
| JPH10303363A (ja) | 電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |