JP3668040B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3668040B2 JP3668040B2 JP09020999A JP9020999A JP3668040B2 JP 3668040 B2 JP3668040 B2 JP 3668040B2 JP 09020999 A JP09020999 A JP 09020999A JP 9020999 A JP9020999 A JP 9020999A JP 3668040 B2 JP3668040 B2 JP 3668040B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- dielectric
- copper foil
- power source
- input power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Physical Vapour Deposition (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、入力電源に対する瞬断バックアップ機能を持たせた多層配線基板に関するものである。
【０００２】
【従来の技術】
通常、ＤＲＡＭ，ＳＲＡＭ等のデジタルメモリにおいては、その構造上、電圧が印加されている間のみメモリ効果を有する。したがって、入力電源が遮断されるとメモリ内容が失われるという特性がある。
【０００３】
そこで、入力電源の瞬断に対してもメモリ内容を保持する必要のある従来のシステムでは、電源部または回路基板上にバックアップ用のコンデンサを実装して、常時これを充電しておき、電源の瞬断時に、このコンデンサを放電させて電源を得るようにしていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、バックアップ用コンデンサには回路の消費電力とバックアップ時間に応じ、比較的大きな電気容量が必要とされる。これらを電源部または基板に実装することは装置の小型化、軽量化、低コスト化を阻む一因となっていた。
【０００５】
この発明は上記事情を考慮してなされたものであり、追加のコンデンサを実装することなく、電源瞬断バックアップ機能を提供することを目的としたものである。
【０００６】
【課題を解決するための手段】
本発明に係る多層配線基板は、入力電源に対する瞬断バックアップ機能を持たせた配線基板材の両主面を覆うように絶縁材を被着し、この絶縁材上にそれぞれパターン層を形成した多層配線基板において、前記配線基板材は、３層の電極層とこれら電極層間に形成された誘電体とにより構成され、外側に配置された第１の電極層に第１の入力電源の電源端を接続し、外側に配置された第２の電極層に第２の入力電源の電源端を接続し、内側に配置された第３の電極層に前記第１及び第２の入力電源の接地端をそれぞれ接続したことを特徴とする。また、前記誘電体は、ＰＺＴであることを特徴とする。
【００１５】
【発明の実施の形態】
実施の形態１．
図１はこの発明による配線基板材料の実施の形態１の断面図である。図１において１ａは銅箔、２は蒸着，スパッタリング又は印刷により上記銅箔１ａ上に形成された膜状の誘電体、１ｂは上記誘電体２の上に被着された銅箔であり、これ等各部品で図外の入力電源に対し、電気容量が形成される。この電気容量にもとづき常時は充電され、瞬断時は放電されてバックアップ機能あるいはバイパスコンデンサ機能が与えられる。
【００１６】
実施の形態２．
図２はこの発明による配線基板材料の実施の形態２の断面図である。これは、膜状の誘電体を挟む互いに平行な銅箔１ａ，１ｂ，１ｃを３層有するものである。すなわち、３個の平行な銅箔１ａ，１ｂ，１ｃの間に膜状の誘電体２ａ，２ｂが蒸着，スパッタリング，印刷等で介在される。
【００１７】
実施の形態１または実施の形態２に示す配線基板材料の銅箔は後述の実施の形態３、実施の形態４に示すように電源層、接地層として用いることができ、これらを用いることにより、電源瞬断バックアップ機能，バイパスコンデンサ機能を要するシステムにおいて小型軽量化および低コスト化を達成することができる。
【００１８】
上記実施の形態１の配線基板材料の電気容量Cは、誘電体の誘電率ε、銅箔の面積S、銅箔間の距離ｄを用いて、
C＝ε・Ｓ／ｄ ・・・（１）
なる関係を満たす。これにより、ε、Ｓ、ｄを適当に選択することにより所望のCを得ることができる。
【００１９】
実施の形態３．
図３はこの発明による配線基板の実施の形態３の断面図である。図３において、３ａ，３ｂは互いに平行な通常の基板材料（絶縁材）、４ａ，４ｂは上記基板材料３ａ，３ｂの外面に被着された表層のパターン面である。また、５は蒸着により銅箔１ａ上に形成された膜状の誘電体、１ｂは上記誘電体５の両面に被着された銅箔であり、上記基板材料３ａ，３ｂは上記１ａ，１ｂの外面に被着される。図３では、一方の銅箔１を＋電源層、もう一方の銅箔１ａを接地層として用いているものである。銅箔１ａ，１ｂ間に誘電体５として例えばＰＺＴ（チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ ３ ））を選択し蒸着すると、代表的数値として例えばε＝１０００／（３６π×１０９）［Ｆ／ｍ］、ｄ＝０．５［μｍ］の定数を得る。この場合、（１）式により
Ｃ≒１７．６［Ｆ］
を得る。これは一般的な配線基板を１ｓｅｃ程度の瞬断からバックアップするのに十分な容量である。したがって、この実施の形態３により、配線基板自体が電源バックアップ機能を有することがわかる。
【００２０】
実施の形態４．
図４はこの発明による配線基板の実施の形態４の断面図であり、図３と同じものは同一符号を用いている。６は印刷により銅箔１ａ上に形成された誘電体である。実施の形態３と同様に誘電体６として例えばＰＺＴを選択し印刷すると、代表的数値として例えばε＝１０００／（３６π×１０９）、ｄ＝５０［μｍ］の定数を得たものである。この場合、(1)式により
Ｃ≒０．３６［Ｆ］
を得る。これは一般的な配線基板を１ｓｅｃ程度の瞬断からバックアップするのに十分な容量である。したがって、この実施の形態４によっても、配線基板自体が電源バックアップ機能を有することがわかる。
【００２１】
実施の形態３および実施の形態４は数百以上の比誘電率を持つ膜状の誘電体を使用することにより、この誘電体の形成方法如何にかかわらず、電源バックアップ機能を有することを示すものであるが、銅箔間の誘電体の選定または誘電体の配向制御による誘電率制御、膜厚の制御等により所望の（必要十分な）容量を得るように構成できることは言うまでもない。
【００２２】
実施の形態５．
図５はこの発明による配線基板の実施の形態５の断面図である。図５において下から順次表層のパターン面４ａ、絶縁材３ａ、銅箔１ａ、膜状の誘電体６ａ、銅箔１ｂ、誘電体６ｂ、銅箔１ｃ、絶縁材３ｂ、表層のパターン面４ｂを積層したものである。この場合、中心の銅箔１ｂを接地層に、両端の銅箔１ａ，１ｃを２種の電源層として用いている。実施の形態３または実施の形態４と同様に誘電体を構成することにより、２電源に対する瞬断バックアップ機能を有することができる。
【００２３】
実施の形態５は３枚の銅箔１ａ，１ｂ，１ｃと２層の膜状の誘電体６ａ，６ｂを用いて、2電源に対する瞬断バックアップ機能を実現しているがさらに多層化して３電源以上に対する瞬断バックアップ機能を有するように構成できることは言うまでもない。
【００２４】
実施の形態６．
図６はこの発明による基板の実施の形態６の断面である。この場合、下から順次、表層のパターン４、絶縁材３、銅箔１ａ、誘電体２、銅箔１ｂを積層したものである。そして、最上の銅箔１ｂはエッチングされて、ランド部１−１，１−２，１−３，１−４を形成し、多数誘電体上に形成されている。これらランド部としての銅箔部分をスルーホールないしはパターンにより特定の回路部分と接続することにより、従来基板上に実装していたコンデンサの機能を基板単体で有することができる。なお、銅箔１ａは接地層、ランド部１−４は電源層に設定される。なお、７はランド部１−２，１−４間に接続されたＩＣ等の回路部分である。
【００２５】
実施の形態７．
図７はこの発明による配線基板の実施の形態７の断面図である。この場合、下から順次、表層のパターン４、絶縁材３、銅箔１ａ、誘電体２ａ、銅箔１ｂ、誘電体２ｂ、銅箔１ｃを積層したものである。そして、最上の銅箔１ｃはエッチングされて、ランド部１−５，１−６，１−７，１−８を形成している。この場合もランド部としての銅箔部分をスルーホールないしパターンにより特定の回路部分と接続することにより、電源バックアップ機能および個別コンデンサ機能を持つ基板を得ることができる。なお、銅箔１ａは接地層、銅箔１ｂは電源層として設定される。
【００２６】
実施の形態６および実施の形態７では、複数のコンデンサを基板上に構成することができるが、その容量を変化させるためには、島状にする銅箔の大きさを変化させる必要がある。しかしながら、１枚の基板上においてもコンデンサはオーダの異なるものを複数用いることが必要な場合が多い。このような場合に電極の大きさのみでなく、電極間の距離を変化させて容量を制御することが効果的である。
【００２７】
実施の形態８．
図８はこの発明による配線基板の実施の形態８の断面図である。図８において、２は誘電体であり、銅箔１ａの上面に全体に形成する。その後、追加の誘電体８を誘電体２の部分Ａに対応して選択的に形成した後、全体の上に銅箔１ｂを形成する。ここで、銅箔１ｂは部分Ａに形成された銅箔１−９と、部分Ｂに形成された銅箔１−１０とより成る。銅箔１―９，１−１０は基板積層時に積層するが、この積層の後、部分Ａおよび部分Ｂの銅箔１−９，１−１０間はエッチングにより分離する。代表的数値として、誘電体２の膜厚を１μm、誘電体８の膜厚を10μｍとすると、部分Ａおよび部分Ｂでは１０倍程度の容量比を得ることができる。一方、基板材料厚の差は９μｍ程度であり、基板積層に問題のないレベルである。したがって、実施の形態８により単位面積当たりの容量の異なるコンデンサ部分を複数構成することができる。
【００２８】
【発明の効果】
本発明の多層配線基板によれば、容量Ｃを大きくできるので、瞬断バックアップ機能のためのコンデンサを別途取り付ける必要がなく、入力電源に対する電源瞬断バックアップ機能を持たせることができ、システム全体の小型，軽量化，低コスト化が図れる。誘電体としてＰＺＴを用いることで、一般的な配線基板を１ｓｅｃ程度の瞬断からバックアップするのに十分な容量Ｃを得ることが可能となる。
【図面の簡単な説明】
【図１】 この発明による配線基板材料の実施の形態１の断面図である。
【図２】 この発明による配線基板材料の実施の形態２の断面図である。
【図３】 この発明による配線基板の実施の形態３の断面図である。
【図４】 この発明による配線基板の実施の形態４の断面図である。
【図５】 この発明による配線基板の実施の形態５の断面図である。
【図６】 この発明による配線基板の実施の形態６の断面図である。
【図７】 この発明による配線基板の実施の形態７の断面図である。
【図８】 この発明による配線基板の実施の形態８の断面図である。
【符号の説明】
１ａ，１ｂ，１ｃ 銅箔
２ａ，２ｂ，２ｃ 蒸着または印刷により形成された誘電体
３ａ，３ｂ，３ｃ 基板材料
４ａ，４ｂ，４ｃ 基板表面のパターン層
５ 蒸着により形成された誘電体
６ 印刷により形成された誘電体
７ コンデンサを接続する回路部分
８ ２層目の誘電体層
【発明の属する技術分野】
この発明は、入力電源に対する瞬断バックアップ機能を持たせた多層配線基板に関するものである。
【０００２】
【従来の技術】
通常、ＤＲＡＭ，ＳＲＡＭ等のデジタルメモリにおいては、その構造上、電圧が印加されている間のみメモリ効果を有する。したがって、入力電源が遮断されるとメモリ内容が失われるという特性がある。
【０００３】
そこで、入力電源の瞬断に対してもメモリ内容を保持する必要のある従来のシステムでは、電源部または回路基板上にバックアップ用のコンデンサを実装して、常時これを充電しておき、電源の瞬断時に、このコンデンサを放電させて電源を得るようにしていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、バックアップ用コンデンサには回路の消費電力とバックアップ時間に応じ、比較的大きな電気容量が必要とされる。これらを電源部または基板に実装することは装置の小型化、軽量化、低コスト化を阻む一因となっていた。
【０００５】
この発明は上記事情を考慮してなされたものであり、追加のコンデンサを実装することなく、電源瞬断バックアップ機能を提供することを目的としたものである。
【０００６】
【課題を解決するための手段】
本発明に係る多層配線基板は、入力電源に対する瞬断バックアップ機能を持たせた配線基板材の両主面を覆うように絶縁材を被着し、この絶縁材上にそれぞれパターン層を形成した多層配線基板において、前記配線基板材は、３層の電極層とこれら電極層間に形成された誘電体とにより構成され、外側に配置された第１の電極層に第１の入力電源の電源端を接続し、外側に配置された第２の電極層に第２の入力電源の電源端を接続し、内側に配置された第３の電極層に前記第１及び第２の入力電源の接地端をそれぞれ接続したことを特徴とする。また、前記誘電体は、ＰＺＴであることを特徴とする。
【００１５】
【発明の実施の形態】
実施の形態１．
図１はこの発明による配線基板材料の実施の形態１の断面図である。図１において１ａは銅箔、２は蒸着，スパッタリング又は印刷により上記銅箔１ａ上に形成された膜状の誘電体、１ｂは上記誘電体２の上に被着された銅箔であり、これ等各部品で図外の入力電源に対し、電気容量が形成される。この電気容量にもとづき常時は充電され、瞬断時は放電されてバックアップ機能あるいはバイパスコンデンサ機能が与えられる。
【００１６】
実施の形態２．
図２はこの発明による配線基板材料の実施の形態２の断面図である。これは、膜状の誘電体を挟む互いに平行な銅箔１ａ，１ｂ，１ｃを３層有するものである。すなわち、３個の平行な銅箔１ａ，１ｂ，１ｃの間に膜状の誘電体２ａ，２ｂが蒸着，スパッタリング，印刷等で介在される。
【００１７】
実施の形態１または実施の形態２に示す配線基板材料の銅箔は後述の実施の形態３、実施の形態４に示すように電源層、接地層として用いることができ、これらを用いることにより、電源瞬断バックアップ機能，バイパスコンデンサ機能を要するシステムにおいて小型軽量化および低コスト化を達成することができる。
【００１８】
上記実施の形態１の配線基板材料の電気容量Cは、誘電体の誘電率ε、銅箔の面積S、銅箔間の距離ｄを用いて、
C＝ε・Ｓ／ｄ ・・・（１）
なる関係を満たす。これにより、ε、Ｓ、ｄを適当に選択することにより所望のCを得ることができる。
【００１９】
実施の形態３．
図３はこの発明による配線基板の実施の形態３の断面図である。図３において、３ａ，３ｂは互いに平行な通常の基板材料（絶縁材）、４ａ，４ｂは上記基板材料３ａ，３ｂの外面に被着された表層のパターン面である。また、５は蒸着により銅箔１ａ上に形成された膜状の誘電体、１ｂは上記誘電体５の両面に被着された銅箔であり、上記基板材料３ａ，３ｂは上記１ａ，１ｂの外面に被着される。図３では、一方の銅箔１を＋電源層、もう一方の銅箔１ａを接地層として用いているものである。銅箔１ａ，１ｂ間に誘電体５として例えばＰＺＴ（チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ ３ ））を選択し蒸着すると、代表的数値として例えばε＝１０００／（３６π×１０９）［Ｆ／ｍ］、ｄ＝０．５［μｍ］の定数を得る。この場合、（１）式により
Ｃ≒１７．６［Ｆ］
を得る。これは一般的な配線基板を１ｓｅｃ程度の瞬断からバックアップするのに十分な容量である。したがって、この実施の形態３により、配線基板自体が電源バックアップ機能を有することがわかる。
【００２０】
実施の形態４．
図４はこの発明による配線基板の実施の形態４の断面図であり、図３と同じものは同一符号を用いている。６は印刷により銅箔１ａ上に形成された誘電体である。実施の形態３と同様に誘電体６として例えばＰＺＴを選択し印刷すると、代表的数値として例えばε＝１０００／（３６π×１０９）、ｄ＝５０［μｍ］の定数を得たものである。この場合、(1)式により
Ｃ≒０．３６［Ｆ］
を得る。これは一般的な配線基板を１ｓｅｃ程度の瞬断からバックアップするのに十分な容量である。したがって、この実施の形態４によっても、配線基板自体が電源バックアップ機能を有することがわかる。
【００２１】
実施の形態３および実施の形態４は数百以上の比誘電率を持つ膜状の誘電体を使用することにより、この誘電体の形成方法如何にかかわらず、電源バックアップ機能を有することを示すものであるが、銅箔間の誘電体の選定または誘電体の配向制御による誘電率制御、膜厚の制御等により所望の（必要十分な）容量を得るように構成できることは言うまでもない。
【００２２】
実施の形態５．
図５はこの発明による配線基板の実施の形態５の断面図である。図５において下から順次表層のパターン面４ａ、絶縁材３ａ、銅箔１ａ、膜状の誘電体６ａ、銅箔１ｂ、誘電体６ｂ、銅箔１ｃ、絶縁材３ｂ、表層のパターン面４ｂを積層したものである。この場合、中心の銅箔１ｂを接地層に、両端の銅箔１ａ，１ｃを２種の電源層として用いている。実施の形態３または実施の形態４と同様に誘電体を構成することにより、２電源に対する瞬断バックアップ機能を有することができる。
【００２３】
実施の形態５は３枚の銅箔１ａ，１ｂ，１ｃと２層の膜状の誘電体６ａ，６ｂを用いて、2電源に対する瞬断バックアップ機能を実現しているがさらに多層化して３電源以上に対する瞬断バックアップ機能を有するように構成できることは言うまでもない。
【００２４】
実施の形態６．
図６はこの発明による基板の実施の形態６の断面である。この場合、下から順次、表層のパターン４、絶縁材３、銅箔１ａ、誘電体２、銅箔１ｂを積層したものである。そして、最上の銅箔１ｂはエッチングされて、ランド部１−１，１−２，１−３，１−４を形成し、多数誘電体上に形成されている。これらランド部としての銅箔部分をスルーホールないしはパターンにより特定の回路部分と接続することにより、従来基板上に実装していたコンデンサの機能を基板単体で有することができる。なお、銅箔１ａは接地層、ランド部１−４は電源層に設定される。なお、７はランド部１−２，１−４間に接続されたＩＣ等の回路部分である。
【００２５】
実施の形態７．
図７はこの発明による配線基板の実施の形態７の断面図である。この場合、下から順次、表層のパターン４、絶縁材３、銅箔１ａ、誘電体２ａ、銅箔１ｂ、誘電体２ｂ、銅箔１ｃを積層したものである。そして、最上の銅箔１ｃはエッチングされて、ランド部１−５，１−６，１−７，１−８を形成している。この場合もランド部としての銅箔部分をスルーホールないしパターンにより特定の回路部分と接続することにより、電源バックアップ機能および個別コンデンサ機能を持つ基板を得ることができる。なお、銅箔１ａは接地層、銅箔１ｂは電源層として設定される。
【００２６】
実施の形態６および実施の形態７では、複数のコンデンサを基板上に構成することができるが、その容量を変化させるためには、島状にする銅箔の大きさを変化させる必要がある。しかしながら、１枚の基板上においてもコンデンサはオーダの異なるものを複数用いることが必要な場合が多い。このような場合に電極の大きさのみでなく、電極間の距離を変化させて容量を制御することが効果的である。
【００２７】
実施の形態８．
図８はこの発明による配線基板の実施の形態８の断面図である。図８において、２は誘電体であり、銅箔１ａの上面に全体に形成する。その後、追加の誘電体８を誘電体２の部分Ａに対応して選択的に形成した後、全体の上に銅箔１ｂを形成する。ここで、銅箔１ｂは部分Ａに形成された銅箔１−９と、部分Ｂに形成された銅箔１−１０とより成る。銅箔１―９，１−１０は基板積層時に積層するが、この積層の後、部分Ａおよび部分Ｂの銅箔１−９，１−１０間はエッチングにより分離する。代表的数値として、誘電体２の膜厚を１μm、誘電体８の膜厚を10μｍとすると、部分Ａおよび部分Ｂでは１０倍程度の容量比を得ることができる。一方、基板材料厚の差は９μｍ程度であり、基板積層に問題のないレベルである。したがって、実施の形態８により単位面積当たりの容量の異なるコンデンサ部分を複数構成することができる。
【００２８】
【発明の効果】
本発明の多層配線基板によれば、容量Ｃを大きくできるので、瞬断バックアップ機能のためのコンデンサを別途取り付ける必要がなく、入力電源に対する電源瞬断バックアップ機能を持たせることができ、システム全体の小型，軽量化，低コスト化が図れる。誘電体としてＰＺＴを用いることで、一般的な配線基板を１ｓｅｃ程度の瞬断からバックアップするのに十分な容量Ｃを得ることが可能となる。
【図面の簡単な説明】
【図１】 この発明による配線基板材料の実施の形態１の断面図である。
【図２】 この発明による配線基板材料の実施の形態２の断面図である。
【図３】 この発明による配線基板の実施の形態３の断面図である。
【図４】 この発明による配線基板の実施の形態４の断面図である。
【図５】 この発明による配線基板の実施の形態５の断面図である。
【図６】 この発明による配線基板の実施の形態６の断面図である。
【図７】 この発明による配線基板の実施の形態７の断面図である。
【図８】 この発明による配線基板の実施の形態８の断面図である。
【符号の説明】
１ａ，１ｂ，１ｃ 銅箔
２ａ，２ｂ，２ｃ 蒸着または印刷により形成された誘電体
３ａ，３ｂ，３ｃ 基板材料
４ａ，４ｂ，４ｃ 基板表面のパターン層
５ 蒸着により形成された誘電体
６ 印刷により形成された誘電体
７ コンデンサを接続する回路部分
８ ２層目の誘電体層
Claims (2)
- 入力電源に対する瞬断バックアップ機能を持たせた配線基板材の両主面を覆うように絶縁材を被着し、この絶縁材上にそれぞれパターン層を形成した多層配線基板において、前記配線基板材は、３層の電極層とこれら電極層間に形成された誘電体とにより構成され、外側に配置された第１の電極層に第１の入力電源の電源端を接続し、外側に配置された第２の電極層に第２の入力電源の電源端を接続し、内側に配置された第３の電極層に前記第１及び第２の入力電源の接地端をそれぞれ接続したことを特徴とする多層配線基板。
- 前記誘電体は、ＰＺＴであることを特徴とする請求項１に記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09020999A JP3668040B2 (ja) | 1999-03-30 | 1999-03-30 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09020999A JP3668040B2 (ja) | 1999-03-30 | 1999-03-30 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286523A JP2000286523A (ja) | 2000-10-13 |
| JP3668040B2 true JP3668040B2 (ja) | 2005-07-06 |
Family
ID=13992106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09020999A Expired - Fee Related JP3668040B2 (ja) | 1999-03-30 | 1999-03-30 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668040B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040231885A1 (en) | 2003-03-07 | 2004-11-25 | Borland William J. | Printed wiring boards having capacitors and methods of making thereof |
-
1999
- 1999-03-30 JP JP09020999A patent/JP3668040B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000286523A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804678B2 (en) | Capacitor devices | |
| US10424440B2 (en) | Capacitor having an auxiliary electrode | |
| JP6721150B2 (ja) | 積層キャパシター、積層キャパシターが実装された基板 | |
| US8085522B2 (en) | Capacitor and method of manufacturing the same and capacitor unit | |
| EP1408537A3 (en) | Multi-layer film capacitor structures and method | |
| US6640429B2 (en) | Method of making multilayer circuit board | |
| TW200838381A (en) | Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same | |
| JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
| JPH08162368A (ja) | 複合型積層コンデンサ | |
| MY129379A (en) | Layered polymer on aluminum stacked capacitor | |
| USH416H (en) | High capacitance flexible circuit | |
| CN100474464C (zh) | 积层陶瓷电容器 | |
| JP3668040B2 (ja) | 多層配線基板 | |
| JP6897139B2 (ja) | 電子部品内蔵基板及び基板実装構造体 | |
| JP2749489B2 (ja) | 回路基板 | |
| US20250069814A1 (en) | Thin film capacitor, manufacturing method therefor, and electronic circuit board having the thin film capacitor | |
| US7871892B2 (en) | Method for fabricating buried capacitor structure | |
| JP2006121046A (ja) | 回路基板 | |
| JPS6366412B2 (ja) | ||
| JPH0118572B2 (ja) | ||
| JP2002033560A (ja) | 電子回路基板の製造方法 | |
| US20100309608A1 (en) | Buried Capacitor Structure | |
| JPS62210612A (ja) | 積層コンデンサ | |
| KR20170100198A (ko) | 단층 박막 커패시터 및 이의 제조 방법 | |
| JPS633478B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |