JP3668979B2 - 光電子集積回路装置の製造方法 - Google Patents
光電子集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3668979B2 JP3668979B2 JP23889593A JP23889593A JP3668979B2 JP 3668979 B2 JP3668979 B2 JP 3668979B2 JP 23889593 A JP23889593 A JP 23889593A JP 23889593 A JP23889593 A JP 23889593A JP 3668979 B2 JP3668979 B2 JP 3668979B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- circuit device
- layer
- optoelectronic integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、光電子集積回路装置の製造方法に関し、特に、光通信、光伝送、光情報処理、画像表示装置などに利用される発光素子や受光素子のアレーを電子回路とともに同一基板上に集積化した光電子集積回路装置の製造に適用して好適なものである。
【０００２】
【従来の技術】
近年、超高速、大容量のデータ転送が必要な分野で光信号伝送技術の応用が進んできている。例えば、幹線系や加入者系の光通信、光ＬＡＮ（ローカルエリアネットワーク）などがこれに相当する。
【０００３】
一方、画像処理や伝送を行う情報処理機器のように膨大な量の信号を扱う機器では、システムの内部にまで光信号伝送または光信号処理技術が必要とされ始めている。このような観点から、現在、非常に高帯域での動作を目指した光電子集積回路（ＯＥＩＣ）の開発や、光の並列性を生かし、処理能力の大幅な向上を目指した光電子集積回路の研究が盛んに行われている。
【０００４】
この光電子集積回路は、現在素子の微細化、高集積化が非常に進んでいるＳｉＩＣと同様にＳｉ基板を用いて実現することができれば望ましいが、Ｓｉは、そのエネルギーバンド構造が間接遷移型であることにより発光素子を形成することが困難であるため、Ｓｉ基板上に光電子集積回路をモノリシックに実現することは困難である。そこで、従来の光電子集積回路においては、発光素子や受光素子のアレーを電子回路とともに同一基板上に混成（ハイブリッド）集積化し、発光素子や受光素子の電極と電子回路の電極とをワイヤボンディングにより接続するのが一般的である。このようなハイブリッド光電子集積回路の一例（ハイブリッド構成の４並列光送信ＩＣ）を図１８に示す。図１８において、符号１０１はアルミナ基板、１０２はレーザーダイオードチップ、１０３は電極、１０４、１０５はそれぞれ電子回路が形成されたＳｉチップ、１０６、１０７はボンディングパッド、１０８はワイヤ、１０９は電極、１１０は先球ファイバー、１１１はファイバーガイドを示す。
【０００５】
上述のワイヤボンディングを基本とするハイブリッド集積化技術は、特に、集積化する光素子が発光素子の場合、ＳｉＩＣだけでなく、ＧａＡｓＩＣとの集積化においてもしばしば用いられる。これは、レーザーダイオードなどの発光素子は素子構造的に電子素子と同一平面上でその形成や配線を行うことが極めて困難であること、少数の素子を集積化する場合や高速動作が必要とされない場合はワイヤボンディングを基本とするハイブリッド集積化技術で十分であることなどに起因する。
【０００６】
一方、上述の従来のハイブリッド光電子集積回路とは別に、発光素子をＳｉ基板上に直接形成することを目指した光電子集積回路の研究開発が行われている。例えば、Ｓｉ基板上へのＧａＡｓやＩｎＰなどのヘテロエピタキシー技術の研究開発がそれにあたる（例えば、応用物理、第６１巻、第２号（１９９２）第１２６頁）。しかし、このような格子定数の大きく異なる基板上へのＧａＡｓやＩｎＰなどのヘテロエピタキシーでは、基板とエピタキシャル層との界面に発生する転位などの影響により、十分に良好な結晶性を有する結晶が得られていないのが現状である。すなわち、例えば、Ｓｉ基板上へのＧａＡｓのヘテロエピタキシーでは、成長されるＧａＡｓエピタキシャル層の転位密度≧１×１０6 ｃｍ-2であるが、この値は例えばＧａＡｓ基板の転位密度と比較して１０2 〜１０3 ｃｍ-2以上大きく、信頼性上問題である。
【０００７】
また、電子素子や発光素子（レーザーダイオードまたは発光ダイオード）を別の基板（ＧａＡｓ基板）上に形成しておき、弗酸系（ＨＦまたはＨＦ＋ＮＨ4 ＯＨ）エッチング液に可溶なＡｌx Ｇａ1-x Ａｓから成るバッファ層を用いてこの基板をエッチング除去した後、これらの電子素子や発光素子をＳｉ基板上に実装する方法（Appl. Phys. Lett. 51(26),2222(1987))や、Ｓｉ基板上にＡｌ組成比ｘの大きいＡｌx Ｇａ1-x Ａｓ層を格子歪み緩和層として形成し、その上に発光素子構造を順次形成した後、上述と同様な弗酸系エッチング液を用いてＡｌx Ｇａ1-x Ａｓ層から成る格子歪み緩和層を部分的に除去することにより信頼性を高める方法（IEDM 91,p.962)が提案されている。
【０００８】
【発明が解決しようとする課題】
上述のワイヤボンディングを基本とするハイブリッド集積化技術では、多数の列状または面状に配置された素子の形成を行う場合、多大な労力を必要とするばかりでなく、非常に微細化された素子のアレーを正確に形成することはほぼ不可能である。また、ワイヤが有する寄生インダクタンスやパッドが有する寄生容量は、光電子集積回路の高速動作（≧ＧＨｚ）性能を著しく阻害する。
【０００９】
一方、上述のヘテロエピタキシー法によるＳｉ基板上への発光素子などのモノリシック形成では、特に、発光素子の発熱作用が大きい場合、転位の増殖による通電劣化が信頼性上問題である。
【００１０】
さらに、弗酸系エッチング液を用いてＧａＡｓ基板をリフトオフする上述の従来の方法では、この弗酸系エッチング液が、ＳｉＩＣやＧａＡｓＩＣなどでパッシベーション膜として多く用いられているＳｉＯ2 膜やＳｉ3 Ｎ4 膜、さらにはＳｉ基板自体をも侵してしまうことから、Ｓｉ基板上への発光素子などのモノリシック形成はかなりの困難を伴う。特に、弗酸系エッチング液中で先にＧａＡｓ基板を除去し、これにより得られる電子素子や発光素子を別のＳｉ基板上に一つずつ精密に位置合わせを行って実装することは、多数の発光素子のアレーなどを形成する場合には、極めて困難でかつ量産性に乏しい。
【００１１】
従って、この発明の目的は、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる光電子集積回路装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、この発明による光電子集積回路装置の製造方法は、
ＧａＡｓからなる第１の基板（１）の一方の主面上に、ＡｌＧａＡｓまたはＩｎ原子を含む化合物半導体からなるエッチングストッパー膜（２）を介して複数の光素子を形成する層（３、４、５、６、７）を形成する工程と、
電子回路（１２）およびバンプメッキ電極（１３）が一方の主面上に形成された第２の基板（１１）のバンプメッキ電極（１３）と複数の光素子の電極（８、９）との位置合わせを行って接続する工程と、
エッチングストッパー膜（２）を用いて第１の基板（１）をその他方の主面側から、Ｆ原子を含むガスとＣｌ原子またはＢｒ原子を含むガスとの混合ガスを用いてエッチングすることにより第１の基板（１）を除去する工程とを有する。
【００１３】
この発明による光電子集積回路装置の製造方法の一実施形態において、光電子集積回路装置の製造方法は、層（３、４、５、６、７）を形成した後に、複数の光素子の間の部分の層（３、４、５、６、７）、エッチングストッパー膜（２）および第１の基板（１）の途中の深さまでを順次選択的にエッチングすることにより素子分離溝（１０）を形成する工程をさらに有する。
【００１４】
この発明による光電子集積回路装置の製造方法の他の実施形態において、光電子集積回路装置の製造方法は、第１の基板（１）を除去した後に、エッチングストッパー膜（２）および層（３、４、５、６、７）を順次選択的にエッチングすることにより素子分離溝（１０）を形成する工程をさらに有する。
【００１５】
この発明による光電子集積回路装置の製造方法において、光素子は発光素子および／または受光素子である。具体的には、発光素子はレーザーダイオードや発光ダイオードであり、受光素子はＭＳＭ（金属−半導体−金属）フォトダイオード、アバランシェフォトダイオード、ｐｉｎフォトダイオードなどである。
【００１６】
この発明による光電子集積回路装置の製造方法の好適な一実施形態において、第１の基板はＧａＡｓ基板であり、第２の基板はＳｉ基板である。
【００１７】
【作用】
上述のように構成されたこの発明による光電子集積回路装置の製造方法によれば、例えば、複数の光素子を形成する層を形成した後にこれらの光素子の間の部分の層、エッチングストッパー膜および第１の基板の途中の深さまでを順次選択的にエッチングすることにより素子分離溝を形成しておき、次に第１の基板の一方の主面上の複数の光素子と第２の基板の一方の主面上の電子回路とを位置合わせした上で第１の基板の一方の主面側を第２の基板の一方の主面上に接着し、その後に第１の基板をその裏面側からエッチングして除去することにより、複数の光素子を、各光素子間の位置関係が互いにずれることなく、第２の基板上の所望の位置に正確にしかも一括して実装することができる。また、複数の光素子と電子回路とをワイヤボンディングを用いることなく接続することができるので、ワイヤが有する寄生インダクタンスやボンディングパッドが有する寄生容量などによる高速動作性能の劣化を防止することができる。さらに、複数の光素子が形成される第１の基板は最終的に除去されるので、例えば光素子が発光素子である場合、発光部から極近接した位置に放熱作用を兼ね備えた電極を形成することが可能となり、従って熱抵抗を十分に低減することができる。また、光素子アレーの各光素子は最終的には分離されて微小な大きさになることから、光素子を形成する層と第２の基板との熱膨張係数の差に基づく応力を十分解放することができ、従って光電子集積回路装置の信頼性を十分に確保することができる。
【００１８】
【実施例】
以下、この発明の実施例について図面を参照しながら説明する。なお、実施例の全図において、同一または対応する部分には同一の符号を付す。
図１〜図７はこの発明の第１実施例による光電子集積回路装置の製造方法を工程順に示す。
【００１９】
この第１実施例においては、まず、図１に示すように、ＧａＡｓ基板１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などの結晶成長法により、後に行われるＧａＡｓ基板１のエッチングの際に用いられるエッチングストッパー膜２をまずエピタキシャル成長させた後、このエッチングストッパー膜２上に、レーザーダイオードを形成する層であるｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６およびｎ型コンタクト層７を順次エピタキシャル成長させる。
【００２０】
ここで、ＧａＡｓ基板１は最終的には完全に除去されるので、このＧａＡｓ基板１はその上にエピタキシャル成長を行うことができるものであれば面方位に制約がないことは勿論、導電型にも制約はなく、半絶縁性、ｎ型およびｐ型のいずれのものであってもよい。また、エッチングストッパー膜２としては、例えば厚さが０．３μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。ｐ型コンタクト層３としては、例えば厚さが０．２μｍのｐ型ＧａＡｓ層が用いられる。ｐ型クラッド層４としては、例えば厚さが１μｍのＡｌ0.4 Ｇａ0.6 Ａｓ層が用いられる。活性層５としては、例えばＧａＡｓ／ＡｌＧａＡｓ多重量子井戸（ＭＱＷ）構造の層が用いられる。ｎ型クラッド層６としては、例えば厚さが１μｍのＡｌ0.4 Ｇａ0.6 Ａｓ層が用いられる。ｎ型コンタクト層７としては、例えば厚さが０．２μｍのｎ型ＧａＡｓ層が用いられる。なお、上述の各層の結晶性を改善するために、あらかじめＧａＡｓ基板１上にバッファ層を形成した後に上述の各層のエピタキシャル成長を行うようにしてもよい。
【００２１】
次に、ｎ型コンタクト層７上に形成すべきｎ側電極に対応した形状のレジストパターン（図示せず）を形成し、さらに全面に例えばＡｕＧｅ／Ｎｉ膜を例えば真空蒸着法により形成した後、レジストパターンをその上のＡｕＧｅ／Ｎｉ膜とともに除去（リフトオフ）する。これによって、図２に示すように、ＡｕＧｅ／Ｎｉ膜から成るｎ側電極８が各レーザーダイオード毎に形成される。次に、ｎ側電極８のアロイ工程を経た後、ｎ型コンタクト層７およびｎ側電極８上に再度所定形状のレジストパターンを形成し、さらに全面に例えばＴｉ／Ｐｔ／Ａｕ膜やＴｉ／Ｍｏ／Ａｕ膜のようなバリアメタル膜を形成した後、レジストパターンをその上のバリアメタル膜とともに除去する。これによって、ｎ側電極８上にバリアメタル膜９が形成される。この後、このバリアメタル膜９上にハンダ材（図示せず）を形成する。
【００２２】
次に、ｎ型コンタクト層７およびバリアメタル膜９上に所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、ＧａＡｓ、Ａｌx Ｇａ1-x Ａｓ双方ともにエッチング可能なエッチングガスを用いて例えば反応性イオンエッチング（ＲＩＥ）法によりＧａＡｓ基板１の途中の深さまで無選択エッチングを行い、その後レジストパターンを除去する。これによって、図３に示すように、ＧａＡｓ基板１に達する素子分離溝１０が形成される。この素子分離溝１０の間の各部分のｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６およびｎ型コンタクト層７により各レーザーダイオードが形成される。
【００２３】
上述の無選択エッチングの際のエッチングガスとしては、例えばＣｌ2 、ＳｉＣｌ4 、Ｂｒ2 、ＣＣｌ4 、ＳｉＢｒ4 、ＣＢｒ4 、ＢＣｌ3 、ＢＢｒ3 、これらの混合ガス、さらにはこれらのガスとＨｅやＡｒなどの不活性ガスとの混合ガスなどが好適に用いられる。図８にＧａＡｓおよびＡｌx Ｇａ1-x Ａｓの無選択エッチングのエッチング特性の一例を示す。図８には、エッチングガスがＣｌ2 ＋ＳｉＣｌ4 である場合のエッチング特性が示されているが、これより、Ａｌx Ｇａ1-x ＡｓのＡｌ組成比ｘが大きくなってＡｌＡｓに近づいても、十分なエッチング速度でエッチングが可能であることがわかる。
【００２４】
次に、上述のようにして形成されたレーザーダイオードアレーチップを所望の大きさに劈開して共振器端面を形成し、さらに必要ならば端面コーティング（反射コーティング／無反射コーティング）を行う。
【００２５】
次に、図４に示すように、Ｓｉ基板１１上に電子回路部１２およびバンプメッキ電極１３があらかじめ形成されたものを用意し、このＳｉ基板１１上のバンプメッキ電極１３と上述のレーザーダイオードアレーチップの各ｎ側電極８との位置合わせを行った上でハンダペーストなどにより上述のレーザーダイオードアレーチップをＳｉ基板１１上に仮実装する。この状態を図５に示す。Ｓｉ基板１１上に別のチップを実装したい場合には続けてその実装を行う。この後、ハンダのリフローを行い、Ｓｉ基板１１上のバンプメッキ電極１３とレーザーダイオードアレーチップの各ｎ側電極８とを確実に接続する。以上により、いわゆるフリップチップ実装が行われる。
【００２６】
次に、上述のようにしてＳｉ基板１１上にフリップチップ実装されたＧａＡｓ基板１（厚さは通常４００〜６００μｍ）をその裏面側からＲＩＥによりエッチング可能な厚さ（５０〜１００μｍ）までラッピングして薄膜化する。なお、このＧａＡｓ基板１の薄膜化は、図３に示す工程の終了直後に行うようにしてもよい。
【００２７】
次に、Ｓｉ基板１１上に、ＧａＡｓ基板１を除いた部分の表面を覆うレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、ＧａＡｓ基板１をその裏面側から、エッチングストッパー膜２を構成するＡｌＧａＡｓ層に対して十分なエッチング選択性を有するエッチングガスを用いてＲＩＥ法によりエッチングする。
【００２８】
上述の選択エッチングの際のエッチングガスとしては、例えば、弗素（Ｆ）原子を含むガス、例えばＣｌx Ｆy 、Ｃx Ｃｌy Ｆz や、それ自身はＧａＡｓをエッチングしない、ＳＦ6 、ＣＦ4 、Ｃ2 Ｆ6 、ＣＨＦ、ＣＨＦ3 などの弗素原子を含むガスと、Ｃｌ2 、Ｂｒ2 、ＳｉＣｌ4 、ＳｉＢｒ4 、ＣＣｌ4 などの塩素（Ｃｌ）原子や臭素（Ｂｒ）原子を含むガスとの混合ガスなどが好適に用いられる。これは、アルミニウム（Ａｌ）原子の弗化物であるＡｌ2 Ｆ3 の昇華温度が高く、この物質がエッチング保護膜として働くためである。図９に、ＧａＡｓおよびＡｌＧａＡｓを無選択エッチングするエッチングガスであるＳｉＣｌ4 ＋ＨｅにＣＦ4 を添加した場合のＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流量比によるエッチング速度の変化を示すが、これより、ＣＦ4 の添加によりＧａＡｓおよびＡｌＧａＡｓの選択エッチングが可能となることがわかる。図９の場合には、ＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流量比が約０．５のところでエッチング選択比≧１００が得られている。
【００２９】
以上のようにしてＧａＡｓ基板１を完全にエッチング除去した後、必要であればエッチング残渣を適当なエッチング液、例えば塩酸などにより処理し、その後保護膜として用いたレジストパターンを除去する。これによって、図６に示すように、レーザーダイオードアレーの各レーザーダイオードが、互いの位置関係がずれることなく、相互に分離される。
【００３０】
上述のようにしてフリップチップ実装が行われたレーザーダイオードとＳｉ基板１１との段差は通常数μｍ程度である。そこで、平坦化工程を行った後、リソグラフィー工程、真空蒸着工程、リフトオフ工程などを経て各レーザーダイオードのエッチングストッパー膜２上の所定の位置に、例えばＴｉ／Ｐｔ／Ａｕから成るｐ側電極（図示せず）を形成する。次に、再び平坦化工程を行った後、図７に示すように、各レーザーダイオードのｐ側電極に接続されたｐ側配線（電源共通配線）１４を形成し、目的とする光電子集積回路装置を完成させる。
【００３１】
なお、エッチングストッパー膜２の材料としては、ＡｌＧａＡｓ以外に、Ｉｎ原子を含む化合物半導体、具体的にはＩｎＰ、ＩｎＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓＰなどを用いることもできる。一例として、図１０に、ＳｉＣｌ4 ＋ＣＦ4 をエッチングガスとして用いた場合のＧａＡｓ、ＩｎＰおよびＩｎＧａＡｓのエッチング特性を示すが、これより、ＩｎＰおよびＩｎＧａＡｓのいずれに対してもＧａＡｓのエッチング選択比＞５００が得られていることがわかる。この場合にエッチング選択性が得られるメカニズムは、Ｉｎ原子がＩｎ液滴として表面に残りやすい性質や、Ｉｎの酸化物の昇華温度が非常に高い性質などによっている。
【００３２】
以上のように、この第１実施例によれば、ＧａＡｓ基板１上にエッチングストッパー膜２およびレーザーダイオードを形成する複数の層を順次形成し、さらにｎ側電極８およびバリアメタル膜９を形成した後、エッチングストッパー膜２およびレーザーダイオードを形成する複数の層の無選択エッチングを行うことによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路部１２があらかじめ形成された別のＳｉ基板１１上に位置合わせを行った上でフリップチップ実装し、その後にＧａＡｓ基板１をその裏面側からエッチングストッパー膜２を用いて選択エッチングして除去することにより各レーザーダイオードを相互に分離するようにしているので、レーザーダイオードアレーを、各レーザーダイオード間の位置関係がずれることなく、Ｓｉ基板１１上の所定の位置に正確かつ容易に実装することができる。これによって、光電子集積回路装置を高い生産性で製造することができる。
【００３３】
また、各レーザーダイオードと電子回路部１２との接続にワイヤボンディングを用いていないので、ワイヤが有する寄生インダクタンスやボンディングパッドが有する寄生容量などに起因する高速動作性能の劣化を防止することができる。さらに、ＧａＡｓ基板１は最終的に除去されるので、放熱作用を兼ね備えたｐ側電極を各レーザーダイオードの発光部に極近接して形成することができ、従って熱抵抗を大幅に低減することができる。また、Ｓｉ基板上にヘテロエピタキシーにより発光素子をモノリシックに形成する上述の従来技術と異なり、転位の増殖による通電劣化の問題もなく、従って光電子集積回路装置の信頼性の向上を図ることができる。さらに、個々に分離された後の各レーザーダイオードの大きさは微小であるため、レーザーダイオードを形成する層とＳｉ基板１１との熱膨張係数の差に基づく応力は十分解放され、従って光電子集積回路装置の信頼性を十分に確保することができる。
以上により、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる。
【００３４】
次に、この発明の第２実施例について説明する。
図１１〜図１３はこの第２実施例による光電子集積回路装置の製造方法を示すものである。
【００３５】
この第２実施例においては、まず、図１１Ａに示すように、ＧａＡｓ基板１上に、エッチングストッパー膜２、光吸収層１５およびショットキーコンタクト層１６を順次エピタキシャル成長させた後、このショットキーコンタクト層１６上に所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＧａＡｓ基板１の途中の深さまで無選択エッチングを行い、ＧａＡｓ基板１に達する素子分離溝１０を形成する。この場合、エッチングストッパー膜２としては、例えば厚さが２μｍのＡｌ0.48Ｉｎ0.52Ａｓ層から成る格子歪み緩和層が用いられる。光吸収層１５としては、例えば、１．３μｍ帯の波長の光に感度を有する例えば厚さが１μｍのＩｎ0.53Ｇａ0.47Ａｓ層が用いられる。ショットキーコンタクト層１６としては、厚さが０．１μｍのＡｌＩｎＡｓ層が用いられる。
【００３６】
次に、図１１Ｂに示すように、ショットキーコンタクト層１６上に互いに対向する一対の櫛型のショットキー電極１７（図１２参照）を形成する。このようにして、ＭＳＭフォトダイオードがアレー状に形成される。
【００３７】
次に、図１２に示すように、上述のようにしてＭＳＭフォトダイオードアレーが形成されたＧａＡｓ基板１上に、一対のショットキー電極１７にそれぞれ接続された配線１８を形成するとともに、これらの配線１８の各端部にＡｕバンプメッキ電極１９を形成する。
【００３８】
次に、図１２に示すＧａＡｓ基板１をそのショットキー電極１７側が下になるようにＳｉ基板１１上にフリップチップ実装した後、エッチングストッパー膜２を用いてＧａＡｓ基板１をその裏面側から選択エッチングすることにより除去する。これによって、図１３に示すように、ＭＳＭフォトダイオードアレーの各ＭＳＭフォトダイオードが、互いの位置関係がずれることなく分離される。次に、これらのＭＳＭフォトダイオードの間の部分に例えばポリイミド膜２０を充填して表面を平坦化し、その平坦化された表面上に反射防止膜２１を形成して、目的とする光電子集積回路装置を完成させる。
【００３９】
なお、この第２実施例においては、エッチングストッパー膜２として、格子歪み緩和層であるＡｌＩｎＡｓ層を用いているが、このエッチングストッパー膜２としては、必要に応じて、Ｉｎ原子やＡｌ原子を含む例えばＧａＡｓ／ＩｎＧａＡｓ歪み超格子層やＡｌＩｎＧａＡｓ格子歪み緩和層を用いてもよい。さらに、このエッチングストッパー膜２は、ＧａＡｓ基板１を除去した後に、適当な酸系またはアルカリ系のエッチング液を用いたウエットエッチングにより除去するようにしてもよい。このようにエッチングストッパー膜２を除去しておくことは、光電子集積回路装置の信頼性の向上に寄与する。
【００４０】
以上のように、この第２実施例によれば、ＧａＡｓ基板１上に受光素子としてのＭＳＭフォトダイオードの二次元アレーを形成し、各ＭＳＭフォトダイオード間に無選択エッチングによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路が形成されたＳｉ基板１１上にあらかじめ相互の位置合わせを行った上でフリップチップ実装した後、ＧａＡｓ基板１をその裏面側からエッチングストッパー膜２を用いて選択エッチングすることにより除去するようにしている。これによって、ＭＳＭフォトダイオードアレーを、各ＭＳＭフォトダイオードの互いの位置関係がずれることなく、Ｓｉ基板１１上の所定の位置に正確にしかも一括して実装することができるなど、第１実施例と同様な種々の利点を得ることができる。
【００４１】
さらに、この第２実施例によれば、ＭＳＭフォトダイオードの二次元アレーにおいては、配線部分の段差が小さく、しかも多数のＭＳＭフォトダイオードを互いに素子分離を行った状態で高密度に形成することが可能であり、さらにはＳｉ基板１１の表面および裏面の両面からの信号光の入射が可能である（図１３にはＳｉ基板１１の表面から信号光が入射する場合が示されている）。また、この第２実施例による光電子集積回路装置は、ＭＳＭフォトダイオードが二次元アレー状に配置されているので、並列光情報処理や並列光伝送における光信号入力装置としての応用が可能である。
【００４２】
次に、この発明の第３実施例について説明する。
図１４〜図１７はこの第３実施例による光電子集積回路装置の製造方法を示すものである。
【００４３】
この第３実施例においては、図１４に示すように、ＧａＡｓ基板１上に、ｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６、ｎ型コンタクト層７、ｎ型電流ブロック層２２およびｐ型電流ブロック層２３を形成し、さらにｎ型コンタクト層７とオーミックコンタクトするｎ側電極８を形成して、マルチビームのファブリーペロー共振器型埋め込みヘテロ構造のレーザーダイオードを形成する。ここで、ｐ型コンタクト層３としては、例えば厚さが０．２μｍのｐ型Ａｌ0.2 Ｇａ0.8 Ａｓ層が用いられる。この場合、このｐ型コンタクト層３がエッチングストッパー膜を兼用する。ｐ型クラッド層４としては、例えば厚さが１μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。活性層５としては、例えばＧａＡｓ／ＡｌＧａＡｓＭＱＷ構造の層が用いられる。ｎ型クラッド層６としては、例えば厚さが２μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。ｎ型コンタクト層７としては、例えば厚さが０．２μｍのｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ層が用いられる。また、ｎ型電流ブロック層２２としては、例えば厚さが０．６μｍのｎ型Ａｌ0.1 Ｇａ0.9 Ａｓ層が用いられる。さらに、ｐ型電流ブロック層２３としては、例えば厚さが２μｍのｐ型ＧａＡｓ層が用いられる。
【００４４】
次に、図１５に示すように、隣接するレーザーダイオードの間の部分のｎ型コンタクト層７、ｐ型電流ブロック層２３、ｎ型電流ブロック層２２、ｐ型クラッド層４、ｐ型コンタクト層３およびＧａＡｓ基板１の途中の深さまでを無選択エッチングし、ＧａＡｓ基板１に達する深さの素子分離溝１０を形成する。
【００４５】
次に、図１６に示すように、ｎ側電極８上にハンダペースト２４を形成するとともに、このＧａＡｓ基板１とは別に、電子回路が形成されたＳｉ基板１１の一方の主面上に例えばＡｕＧｅ／Ｎｉから成るオーミック電極２５、例えばＴｉ／Ｐｔ／Ａｕから成るバリアメタル膜２６およびＡｕメッキ層２７を形成したものを用意し、このＳｉ基板１１の一方の主面上にＧａＡｓ基板１を、このＧａＡｓ基板１上のハンダペースト２４とＳｉ基板１１上のＡｕメッキ層２７とが互いに接触するように位置合わせを行った上で接着する。このようにしてフリップチップ実装を行った後、上述の第１実施例および第２実施例と同様に、ＧａＡｓ基板１をその裏面側から選択エッチングによりエッチングして除去する。上述のように、この場合、ｐ型コンタクト層３がエッチングストッパー膜として働く。このようにしてＧａＡｓ基板１が除去された時点で、各レーザーダイオードは互いに分離される。
【００４６】
次に、図１７に示すように、各レーザーダイオードのｐ型コンタクト層３上に例えばＴｉ／Ｐｔ／Ａｕから成るｐ側電極２８をそれぞれ形成した後、例えばＴｉ／Ｐｔ／Ａｕから成るｐ側配線１４をエアーブリッジ配線として形成し、目的とする光電子集積回路装置を完成させる。
【００４７】
以上のように、この第３実施例によれば、ＧａＡｓ基板１上に複数のレーザーダイオードを形成し、各レーザーダイオード間に無選択エッチングによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路が形成されたＳｉ基板１１上に位置合わせを行った上でフリップチップ実装した後、ＧａＡｓ基板１をその裏面側からｐ型コンタクト層３をエッチングストッパー膜として用いて選択エッチングにより除去することにより各レーザーダイオードを分離しているので、各レーザーダイオードの位置関係が互いにずれることなく、レーザーダイオードアレーをＳｉ基板１１上の所定の位置に正確にしかも一括して実装することができるなど、第１実施例と同様な種々の利点を得ることができる。
【００４８】
以上、この発明の実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４９】
例えば、上述の第１実施例において、特に素子の高速動作を必要としない場合や、高密度のレーザーダイオードアレーを必要としない場合は、従来と同様なワイヤボンディングにより配線を行うようにしてもよい。
【００５０】
また、上述の第１実施例においては、ＧａＡｓ基板１上にレーザーダイオード構造を形成し、無選択エッチングにより各レーザーダイオード間に素子分離溝１０を形成し、次にＳｉ基板１１上にこのＧａＡｓ基板１のフリップチップ実装を行った後、ＧａＡｓ基板１を選択エッチングにより除去しているが、先にＧａＡｓ基板１のフリップチップ実装を行った後に、まず選択エッチングを行ってＧａＡｓ基板１を除去し、その後にレジストパターンなどをマスクとしてレーザーダイオード構造を形成する層を無選択エッチングすることにより素子分離溝を形成するようにしてもよい。
【００５１】
また、上述の第２実施例においては、受光素子がＭＳＭフォトダイオードである場合について説明したが、受光素子としては、例えば、縦型のアバランシェフォトダイオードやｐｉｎフォトダイオードを用いるようにしてもよい。
【００５２】
さらに、上述の第１実施例、第２実施例および第３実施例においては、フリップチップ実装を行う基板としてＳｉ基板を用いているが、このフリップチップ実装を行う基板としては、平坦性が良好であればどのようなものを用いてもよく、具体的には、ＧａＡｓやＩｎＰなどの化合物半導体基板は勿論、ガラス基板、さらにはアルミナ、ＡｌＮ、ベリリア、ジルコニアなどのセラミック基板を用いてもよい。
【００５３】
【発明の効果】
以上述べたように、この発明によれば、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図２】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図３】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図４】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図５】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図６】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図７】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図８】Ａｌx Ｇａ1-x Ａｓのエッチング速度のＡｌ組成比ｘによる変化の一例を示すグラフである。
【図９】ＧａＡｓおよびＡｌ0.3 Ｇａ0.7 Ａｓのエッチング速度のＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流量比による変化の一例を示すグラフである。
【図１０】ＧａＡｓ、Ｉｎ0.53Ｇａ0.47ＡｓおよびＩｎＰのエッチング速度の高周波電力による変化の一例を示すグラフである。
【図１１】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１２】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１３】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１４】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１５】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１６】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１７】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１８】従来のハイブリッド光電子集積回路の一例を示す斜視図である。
【符号の説明】
１ ＧａＡｓ基板
２ エッチングストッパー膜
３ ｐ型コンタクト層
４ ｐ型クラッド層
５ 活性層
６ ｎ型クラッド層
７ ｎ型コンタクト層
８ ｎ側電極
９ バリアメタル膜
１０ 素子分離溝
１１ Ｓｉ基板
１２ 電子回路部
１３ バンプメッキ電極
１５ 光吸収層
１７ ショットキー電極
【産業上の利用分野】
この発明は、光電子集積回路装置の製造方法に関し、特に、光通信、光伝送、光情報処理、画像表示装置などに利用される発光素子や受光素子のアレーを電子回路とともに同一基板上に集積化した光電子集積回路装置の製造に適用して好適なものである。
【０００２】
【従来の技術】
近年、超高速、大容量のデータ転送が必要な分野で光信号伝送技術の応用が進んできている。例えば、幹線系や加入者系の光通信、光ＬＡＮ（ローカルエリアネットワーク）などがこれに相当する。
【０００３】
一方、画像処理や伝送を行う情報処理機器のように膨大な量の信号を扱う機器では、システムの内部にまで光信号伝送または光信号処理技術が必要とされ始めている。このような観点から、現在、非常に高帯域での動作を目指した光電子集積回路（ＯＥＩＣ）の開発や、光の並列性を生かし、処理能力の大幅な向上を目指した光電子集積回路の研究が盛んに行われている。
【０００４】
この光電子集積回路は、現在素子の微細化、高集積化が非常に進んでいるＳｉＩＣと同様にＳｉ基板を用いて実現することができれば望ましいが、Ｓｉは、そのエネルギーバンド構造が間接遷移型であることにより発光素子を形成することが困難であるため、Ｓｉ基板上に光電子集積回路をモノリシックに実現することは困難である。そこで、従来の光電子集積回路においては、発光素子や受光素子のアレーを電子回路とともに同一基板上に混成（ハイブリッド）集積化し、発光素子や受光素子の電極と電子回路の電極とをワイヤボンディングにより接続するのが一般的である。このようなハイブリッド光電子集積回路の一例（ハイブリッド構成の４並列光送信ＩＣ）を図１８に示す。図１８において、符号１０１はアルミナ基板、１０２はレーザーダイオードチップ、１０３は電極、１０４、１０５はそれぞれ電子回路が形成されたＳｉチップ、１０６、１０７はボンディングパッド、１０８はワイヤ、１０９は電極、１１０は先球ファイバー、１１１はファイバーガイドを示す。
【０００５】
上述のワイヤボンディングを基本とするハイブリッド集積化技術は、特に、集積化する光素子が発光素子の場合、ＳｉＩＣだけでなく、ＧａＡｓＩＣとの集積化においてもしばしば用いられる。これは、レーザーダイオードなどの発光素子は素子構造的に電子素子と同一平面上でその形成や配線を行うことが極めて困難であること、少数の素子を集積化する場合や高速動作が必要とされない場合はワイヤボンディングを基本とするハイブリッド集積化技術で十分であることなどに起因する。
【０００６】
一方、上述の従来のハイブリッド光電子集積回路とは別に、発光素子をＳｉ基板上に直接形成することを目指した光電子集積回路の研究開発が行われている。例えば、Ｓｉ基板上へのＧａＡｓやＩｎＰなどのヘテロエピタキシー技術の研究開発がそれにあたる（例えば、応用物理、第６１巻、第２号（１９９２）第１２６頁）。しかし、このような格子定数の大きく異なる基板上へのＧａＡｓやＩｎＰなどのヘテロエピタキシーでは、基板とエピタキシャル層との界面に発生する転位などの影響により、十分に良好な結晶性を有する結晶が得られていないのが現状である。すなわち、例えば、Ｓｉ基板上へのＧａＡｓのヘテロエピタキシーでは、成長されるＧａＡｓエピタキシャル層の転位密度≧１×１０6 ｃｍ-2であるが、この値は例えばＧａＡｓ基板の転位密度と比較して１０2 〜１０3 ｃｍ-2以上大きく、信頼性上問題である。
【０００７】
また、電子素子や発光素子（レーザーダイオードまたは発光ダイオード）を別の基板（ＧａＡｓ基板）上に形成しておき、弗酸系（ＨＦまたはＨＦ＋ＮＨ4 ＯＨ）エッチング液に可溶なＡｌx Ｇａ1-x Ａｓから成るバッファ層を用いてこの基板をエッチング除去した後、これらの電子素子や発光素子をＳｉ基板上に実装する方法（Appl. Phys. Lett. 51(26),2222(1987))や、Ｓｉ基板上にＡｌ組成比ｘの大きいＡｌx Ｇａ1-x Ａｓ層を格子歪み緩和層として形成し、その上に発光素子構造を順次形成した後、上述と同様な弗酸系エッチング液を用いてＡｌx Ｇａ1-x Ａｓ層から成る格子歪み緩和層を部分的に除去することにより信頼性を高める方法（IEDM 91,p.962)が提案されている。
【０００８】
【発明が解決しようとする課題】
上述のワイヤボンディングを基本とするハイブリッド集積化技術では、多数の列状または面状に配置された素子の形成を行う場合、多大な労力を必要とするばかりでなく、非常に微細化された素子のアレーを正確に形成することはほぼ不可能である。また、ワイヤが有する寄生インダクタンスやパッドが有する寄生容量は、光電子集積回路の高速動作（≧ＧＨｚ）性能を著しく阻害する。
【０００９】
一方、上述のヘテロエピタキシー法によるＳｉ基板上への発光素子などのモノリシック形成では、特に、発光素子の発熱作用が大きい場合、転位の増殖による通電劣化が信頼性上問題である。
【００１０】
さらに、弗酸系エッチング液を用いてＧａＡｓ基板をリフトオフする上述の従来の方法では、この弗酸系エッチング液が、ＳｉＩＣやＧａＡｓＩＣなどでパッシベーション膜として多く用いられているＳｉＯ2 膜やＳｉ3 Ｎ4 膜、さらにはＳｉ基板自体をも侵してしまうことから、Ｓｉ基板上への発光素子などのモノリシック形成はかなりの困難を伴う。特に、弗酸系エッチング液中で先にＧａＡｓ基板を除去し、これにより得られる電子素子や発光素子を別のＳｉ基板上に一つずつ精密に位置合わせを行って実装することは、多数の発光素子のアレーなどを形成する場合には、極めて困難でかつ量産性に乏しい。
【００１１】
従って、この発明の目的は、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる光電子集積回路装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、この発明による光電子集積回路装置の製造方法は、
ＧａＡｓからなる第１の基板（１）の一方の主面上に、ＡｌＧａＡｓまたはＩｎ原子を含む化合物半導体からなるエッチングストッパー膜（２）を介して複数の光素子を形成する層（３、４、５、６、７）を形成する工程と、
電子回路（１２）およびバンプメッキ電極（１３）が一方の主面上に形成された第２の基板（１１）のバンプメッキ電極（１３）と複数の光素子の電極（８、９）との位置合わせを行って接続する工程と、
エッチングストッパー膜（２）を用いて第１の基板（１）をその他方の主面側から、Ｆ原子を含むガスとＣｌ原子またはＢｒ原子を含むガスとの混合ガスを用いてエッチングすることにより第１の基板（１）を除去する工程とを有する。
【００１３】
この発明による光電子集積回路装置の製造方法の一実施形態において、光電子集積回路装置の製造方法は、層（３、４、５、６、７）を形成した後に、複数の光素子の間の部分の層（３、４、５、６、７）、エッチングストッパー膜（２）および第１の基板（１）の途中の深さまでを順次選択的にエッチングすることにより素子分離溝（１０）を形成する工程をさらに有する。
【００１４】
この発明による光電子集積回路装置の製造方法の他の実施形態において、光電子集積回路装置の製造方法は、第１の基板（１）を除去した後に、エッチングストッパー膜（２）および層（３、４、５、６、７）を順次選択的にエッチングすることにより素子分離溝（１０）を形成する工程をさらに有する。
【００１５】
この発明による光電子集積回路装置の製造方法において、光素子は発光素子および／または受光素子である。具体的には、発光素子はレーザーダイオードや発光ダイオードであり、受光素子はＭＳＭ（金属−半導体−金属）フォトダイオード、アバランシェフォトダイオード、ｐｉｎフォトダイオードなどである。
【００１６】
この発明による光電子集積回路装置の製造方法の好適な一実施形態において、第１の基板はＧａＡｓ基板であり、第２の基板はＳｉ基板である。
【００１７】
【作用】
上述のように構成されたこの発明による光電子集積回路装置の製造方法によれば、例えば、複数の光素子を形成する層を形成した後にこれらの光素子の間の部分の層、エッチングストッパー膜および第１の基板の途中の深さまでを順次選択的にエッチングすることにより素子分離溝を形成しておき、次に第１の基板の一方の主面上の複数の光素子と第２の基板の一方の主面上の電子回路とを位置合わせした上で第１の基板の一方の主面側を第２の基板の一方の主面上に接着し、その後に第１の基板をその裏面側からエッチングして除去することにより、複数の光素子を、各光素子間の位置関係が互いにずれることなく、第２の基板上の所望の位置に正確にしかも一括して実装することができる。また、複数の光素子と電子回路とをワイヤボンディングを用いることなく接続することができるので、ワイヤが有する寄生インダクタンスやボンディングパッドが有する寄生容量などによる高速動作性能の劣化を防止することができる。さらに、複数の光素子が形成される第１の基板は最終的に除去されるので、例えば光素子が発光素子である場合、発光部から極近接した位置に放熱作用を兼ね備えた電極を形成することが可能となり、従って熱抵抗を十分に低減することができる。また、光素子アレーの各光素子は最終的には分離されて微小な大きさになることから、光素子を形成する層と第２の基板との熱膨張係数の差に基づく応力を十分解放することができ、従って光電子集積回路装置の信頼性を十分に確保することができる。
【００１８】
【実施例】
以下、この発明の実施例について図面を参照しながら説明する。なお、実施例の全図において、同一または対応する部分には同一の符号を付す。
図１〜図７はこの発明の第１実施例による光電子集積回路装置の製造方法を工程順に示す。
【００１９】
この第１実施例においては、まず、図１に示すように、ＧａＡｓ基板１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などの結晶成長法により、後に行われるＧａＡｓ基板１のエッチングの際に用いられるエッチングストッパー膜２をまずエピタキシャル成長させた後、このエッチングストッパー膜２上に、レーザーダイオードを形成する層であるｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６およびｎ型コンタクト層７を順次エピタキシャル成長させる。
【００２０】
ここで、ＧａＡｓ基板１は最終的には完全に除去されるので、このＧａＡｓ基板１はその上にエピタキシャル成長を行うことができるものであれば面方位に制約がないことは勿論、導電型にも制約はなく、半絶縁性、ｎ型およびｐ型のいずれのものであってもよい。また、エッチングストッパー膜２としては、例えば厚さが０．３μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。ｐ型コンタクト層３としては、例えば厚さが０．２μｍのｐ型ＧａＡｓ層が用いられる。ｐ型クラッド層４としては、例えば厚さが１μｍのＡｌ0.4 Ｇａ0.6 Ａｓ層が用いられる。活性層５としては、例えばＧａＡｓ／ＡｌＧａＡｓ多重量子井戸（ＭＱＷ）構造の層が用いられる。ｎ型クラッド層６としては、例えば厚さが１μｍのＡｌ0.4 Ｇａ0.6 Ａｓ層が用いられる。ｎ型コンタクト層７としては、例えば厚さが０．２μｍのｎ型ＧａＡｓ層が用いられる。なお、上述の各層の結晶性を改善するために、あらかじめＧａＡｓ基板１上にバッファ層を形成した後に上述の各層のエピタキシャル成長を行うようにしてもよい。
【００２１】
次に、ｎ型コンタクト層７上に形成すべきｎ側電極に対応した形状のレジストパターン（図示せず）を形成し、さらに全面に例えばＡｕＧｅ／Ｎｉ膜を例えば真空蒸着法により形成した後、レジストパターンをその上のＡｕＧｅ／Ｎｉ膜とともに除去（リフトオフ）する。これによって、図２に示すように、ＡｕＧｅ／Ｎｉ膜から成るｎ側電極８が各レーザーダイオード毎に形成される。次に、ｎ側電極８のアロイ工程を経た後、ｎ型コンタクト層７およびｎ側電極８上に再度所定形状のレジストパターンを形成し、さらに全面に例えばＴｉ／Ｐｔ／Ａｕ膜やＴｉ／Ｍｏ／Ａｕ膜のようなバリアメタル膜を形成した後、レジストパターンをその上のバリアメタル膜とともに除去する。これによって、ｎ側電極８上にバリアメタル膜９が形成される。この後、このバリアメタル膜９上にハンダ材（図示せず）を形成する。
【００２２】
次に、ｎ型コンタクト層７およびバリアメタル膜９上に所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、ＧａＡｓ、Ａｌx Ｇａ1-x Ａｓ双方ともにエッチング可能なエッチングガスを用いて例えば反応性イオンエッチング（ＲＩＥ）法によりＧａＡｓ基板１の途中の深さまで無選択エッチングを行い、その後レジストパターンを除去する。これによって、図３に示すように、ＧａＡｓ基板１に達する素子分離溝１０が形成される。この素子分離溝１０の間の各部分のｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６およびｎ型コンタクト層７により各レーザーダイオードが形成される。
【００２３】
上述の無選択エッチングの際のエッチングガスとしては、例えばＣｌ2 、ＳｉＣｌ4 、Ｂｒ2 、ＣＣｌ4 、ＳｉＢｒ4 、ＣＢｒ4 、ＢＣｌ3 、ＢＢｒ3 、これらの混合ガス、さらにはこれらのガスとＨｅやＡｒなどの不活性ガスとの混合ガスなどが好適に用いられる。図８にＧａＡｓおよびＡｌx Ｇａ1-x Ａｓの無選択エッチングのエッチング特性の一例を示す。図８には、エッチングガスがＣｌ2 ＋ＳｉＣｌ4 である場合のエッチング特性が示されているが、これより、Ａｌx Ｇａ1-x ＡｓのＡｌ組成比ｘが大きくなってＡｌＡｓに近づいても、十分なエッチング速度でエッチングが可能であることがわかる。
【００２４】
次に、上述のようにして形成されたレーザーダイオードアレーチップを所望の大きさに劈開して共振器端面を形成し、さらに必要ならば端面コーティング（反射コーティング／無反射コーティング）を行う。
【００２５】
次に、図４に示すように、Ｓｉ基板１１上に電子回路部１２およびバンプメッキ電極１３があらかじめ形成されたものを用意し、このＳｉ基板１１上のバンプメッキ電極１３と上述のレーザーダイオードアレーチップの各ｎ側電極８との位置合わせを行った上でハンダペーストなどにより上述のレーザーダイオードアレーチップをＳｉ基板１１上に仮実装する。この状態を図５に示す。Ｓｉ基板１１上に別のチップを実装したい場合には続けてその実装を行う。この後、ハンダのリフローを行い、Ｓｉ基板１１上のバンプメッキ電極１３とレーザーダイオードアレーチップの各ｎ側電極８とを確実に接続する。以上により、いわゆるフリップチップ実装が行われる。
【００２６】
次に、上述のようにしてＳｉ基板１１上にフリップチップ実装されたＧａＡｓ基板１（厚さは通常４００〜６００μｍ）をその裏面側からＲＩＥによりエッチング可能な厚さ（５０〜１００μｍ）までラッピングして薄膜化する。なお、このＧａＡｓ基板１の薄膜化は、図３に示す工程の終了直後に行うようにしてもよい。
【００２７】
次に、Ｓｉ基板１１上に、ＧａＡｓ基板１を除いた部分の表面を覆うレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、ＧａＡｓ基板１をその裏面側から、エッチングストッパー膜２を構成するＡｌＧａＡｓ層に対して十分なエッチング選択性を有するエッチングガスを用いてＲＩＥ法によりエッチングする。
【００２８】
上述の選択エッチングの際のエッチングガスとしては、例えば、弗素（Ｆ）原子を含むガス、例えばＣｌx Ｆy 、Ｃx Ｃｌy Ｆz や、それ自身はＧａＡｓをエッチングしない、ＳＦ6 、ＣＦ4 、Ｃ2 Ｆ6 、ＣＨＦ、ＣＨＦ3 などの弗素原子を含むガスと、Ｃｌ2 、Ｂｒ2 、ＳｉＣｌ4 、ＳｉＢｒ4 、ＣＣｌ4 などの塩素（Ｃｌ）原子や臭素（Ｂｒ）原子を含むガスとの混合ガスなどが好適に用いられる。これは、アルミニウム（Ａｌ）原子の弗化物であるＡｌ2 Ｆ3 の昇華温度が高く、この物質がエッチング保護膜として働くためである。図９に、ＧａＡｓおよびＡｌＧａＡｓを無選択エッチングするエッチングガスであるＳｉＣｌ4 ＋ＨｅにＣＦ4 を添加した場合のＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流量比によるエッチング速度の変化を示すが、これより、ＣＦ4 の添加によりＧａＡｓおよびＡｌＧａＡｓの選択エッチングが可能となることがわかる。図９の場合には、ＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流量比が約０．５のところでエッチング選択比≧１００が得られている。
【００２９】
以上のようにしてＧａＡｓ基板１を完全にエッチング除去した後、必要であればエッチング残渣を適当なエッチング液、例えば塩酸などにより処理し、その後保護膜として用いたレジストパターンを除去する。これによって、図６に示すように、レーザーダイオードアレーの各レーザーダイオードが、互いの位置関係がずれることなく、相互に分離される。
【００３０】
上述のようにしてフリップチップ実装が行われたレーザーダイオードとＳｉ基板１１との段差は通常数μｍ程度である。そこで、平坦化工程を行った後、リソグラフィー工程、真空蒸着工程、リフトオフ工程などを経て各レーザーダイオードのエッチングストッパー膜２上の所定の位置に、例えばＴｉ／Ｐｔ／Ａｕから成るｐ側電極（図示せず）を形成する。次に、再び平坦化工程を行った後、図７に示すように、各レーザーダイオードのｐ側電極に接続されたｐ側配線（電源共通配線）１４を形成し、目的とする光電子集積回路装置を完成させる。
【００３１】
なお、エッチングストッパー膜２の材料としては、ＡｌＧａＡｓ以外に、Ｉｎ原子を含む化合物半導体、具体的にはＩｎＰ、ＩｎＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓＰなどを用いることもできる。一例として、図１０に、ＳｉＣｌ4 ＋ＣＦ4 をエッチングガスとして用いた場合のＧａＡｓ、ＩｎＰおよびＩｎＧａＡｓのエッチング特性を示すが、これより、ＩｎＰおよびＩｎＧａＡｓのいずれに対してもＧａＡｓのエッチング選択比＞５００が得られていることがわかる。この場合にエッチング選択性が得られるメカニズムは、Ｉｎ原子がＩｎ液滴として表面に残りやすい性質や、Ｉｎの酸化物の昇華温度が非常に高い性質などによっている。
【００３２】
以上のように、この第１実施例によれば、ＧａＡｓ基板１上にエッチングストッパー膜２およびレーザーダイオードを形成する複数の層を順次形成し、さらにｎ側電極８およびバリアメタル膜９を形成した後、エッチングストッパー膜２およびレーザーダイオードを形成する複数の層の無選択エッチングを行うことによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路部１２があらかじめ形成された別のＳｉ基板１１上に位置合わせを行った上でフリップチップ実装し、その後にＧａＡｓ基板１をその裏面側からエッチングストッパー膜２を用いて選択エッチングして除去することにより各レーザーダイオードを相互に分離するようにしているので、レーザーダイオードアレーを、各レーザーダイオード間の位置関係がずれることなく、Ｓｉ基板１１上の所定の位置に正確かつ容易に実装することができる。これによって、光電子集積回路装置を高い生産性で製造することができる。
【００３３】
また、各レーザーダイオードと電子回路部１２との接続にワイヤボンディングを用いていないので、ワイヤが有する寄生インダクタンスやボンディングパッドが有する寄生容量などに起因する高速動作性能の劣化を防止することができる。さらに、ＧａＡｓ基板１は最終的に除去されるので、放熱作用を兼ね備えたｐ側電極を各レーザーダイオードの発光部に極近接して形成することができ、従って熱抵抗を大幅に低減することができる。また、Ｓｉ基板上にヘテロエピタキシーにより発光素子をモノリシックに形成する上述の従来技術と異なり、転位の増殖による通電劣化の問題もなく、従って光電子集積回路装置の信頼性の向上を図ることができる。さらに、個々に分離された後の各レーザーダイオードの大きさは微小であるため、レーザーダイオードを形成する層とＳｉ基板１１との熱膨張係数の差に基づく応力は十分解放され、従って光電子集積回路装置の信頼性を十分に確保することができる。
以上により、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる。
【００３４】
次に、この発明の第２実施例について説明する。
図１１〜図１３はこの第２実施例による光電子集積回路装置の製造方法を示すものである。
【００３５】
この第２実施例においては、まず、図１１Ａに示すように、ＧａＡｓ基板１上に、エッチングストッパー膜２、光吸収層１５およびショットキーコンタクト層１６を順次エピタキシャル成長させた後、このショットキーコンタクト層１６上に所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＧａＡｓ基板１の途中の深さまで無選択エッチングを行い、ＧａＡｓ基板１に達する素子分離溝１０を形成する。この場合、エッチングストッパー膜２としては、例えば厚さが２μｍのＡｌ0.48Ｉｎ0.52Ａｓ層から成る格子歪み緩和層が用いられる。光吸収層１５としては、例えば、１．３μｍ帯の波長の光に感度を有する例えば厚さが１μｍのＩｎ0.53Ｇａ0.47Ａｓ層が用いられる。ショットキーコンタクト層１６としては、厚さが０．１μｍのＡｌＩｎＡｓ層が用いられる。
【００３６】
次に、図１１Ｂに示すように、ショットキーコンタクト層１６上に互いに対向する一対の櫛型のショットキー電極１７（図１２参照）を形成する。このようにして、ＭＳＭフォトダイオードがアレー状に形成される。
【００３７】
次に、図１２に示すように、上述のようにしてＭＳＭフォトダイオードアレーが形成されたＧａＡｓ基板１上に、一対のショットキー電極１７にそれぞれ接続された配線１８を形成するとともに、これらの配線１８の各端部にＡｕバンプメッキ電極１９を形成する。
【００３８】
次に、図１２に示すＧａＡｓ基板１をそのショットキー電極１７側が下になるようにＳｉ基板１１上にフリップチップ実装した後、エッチングストッパー膜２を用いてＧａＡｓ基板１をその裏面側から選択エッチングすることにより除去する。これによって、図１３に示すように、ＭＳＭフォトダイオードアレーの各ＭＳＭフォトダイオードが、互いの位置関係がずれることなく分離される。次に、これらのＭＳＭフォトダイオードの間の部分に例えばポリイミド膜２０を充填して表面を平坦化し、その平坦化された表面上に反射防止膜２１を形成して、目的とする光電子集積回路装置を完成させる。
【００３９】
なお、この第２実施例においては、エッチングストッパー膜２として、格子歪み緩和層であるＡｌＩｎＡｓ層を用いているが、このエッチングストッパー膜２としては、必要に応じて、Ｉｎ原子やＡｌ原子を含む例えばＧａＡｓ／ＩｎＧａＡｓ歪み超格子層やＡｌＩｎＧａＡｓ格子歪み緩和層を用いてもよい。さらに、このエッチングストッパー膜２は、ＧａＡｓ基板１を除去した後に、適当な酸系またはアルカリ系のエッチング液を用いたウエットエッチングにより除去するようにしてもよい。このようにエッチングストッパー膜２を除去しておくことは、光電子集積回路装置の信頼性の向上に寄与する。
【００４０】
以上のように、この第２実施例によれば、ＧａＡｓ基板１上に受光素子としてのＭＳＭフォトダイオードの二次元アレーを形成し、各ＭＳＭフォトダイオード間に無選択エッチングによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路が形成されたＳｉ基板１１上にあらかじめ相互の位置合わせを行った上でフリップチップ実装した後、ＧａＡｓ基板１をその裏面側からエッチングストッパー膜２を用いて選択エッチングすることにより除去するようにしている。これによって、ＭＳＭフォトダイオードアレーを、各ＭＳＭフォトダイオードの互いの位置関係がずれることなく、Ｓｉ基板１１上の所定の位置に正確にしかも一括して実装することができるなど、第１実施例と同様な種々の利点を得ることができる。
【００４１】
さらに、この第２実施例によれば、ＭＳＭフォトダイオードの二次元アレーにおいては、配線部分の段差が小さく、しかも多数のＭＳＭフォトダイオードを互いに素子分離を行った状態で高密度に形成することが可能であり、さらにはＳｉ基板１１の表面および裏面の両面からの信号光の入射が可能である（図１３にはＳｉ基板１１の表面から信号光が入射する場合が示されている）。また、この第２実施例による光電子集積回路装置は、ＭＳＭフォトダイオードが二次元アレー状に配置されているので、並列光情報処理や並列光伝送における光信号入力装置としての応用が可能である。
【００４２】
次に、この発明の第３実施例について説明する。
図１４〜図１７はこの第３実施例による光電子集積回路装置の製造方法を示すものである。
【００４３】
この第３実施例においては、図１４に示すように、ＧａＡｓ基板１上に、ｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６、ｎ型コンタクト層７、ｎ型電流ブロック層２２およびｐ型電流ブロック層２３を形成し、さらにｎ型コンタクト層７とオーミックコンタクトするｎ側電極８を形成して、マルチビームのファブリーペロー共振器型埋め込みヘテロ構造のレーザーダイオードを形成する。ここで、ｐ型コンタクト層３としては、例えば厚さが０．２μｍのｐ型Ａｌ0.2 Ｇａ0.8 Ａｓ層が用いられる。この場合、このｐ型コンタクト層３がエッチングストッパー膜を兼用する。ｐ型クラッド層４としては、例えば厚さが１μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。活性層５としては、例えばＧａＡｓ／ＡｌＧａＡｓＭＱＷ構造の層が用いられる。ｎ型クラッド層６としては、例えば厚さが２μｍのＡｌ0.3 Ｇａ0.7 Ａｓ層が用いられる。ｎ型コンタクト層７としては、例えば厚さが０．２μｍのｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ層が用いられる。また、ｎ型電流ブロック層２２としては、例えば厚さが０．６μｍのｎ型Ａｌ0.1 Ｇａ0.9 Ａｓ層が用いられる。さらに、ｐ型電流ブロック層２３としては、例えば厚さが２μｍのｐ型ＧａＡｓ層が用いられる。
【００４４】
次に、図１５に示すように、隣接するレーザーダイオードの間の部分のｎ型コンタクト層７、ｐ型電流ブロック層２３、ｎ型電流ブロック層２２、ｐ型クラッド層４、ｐ型コンタクト層３およびＧａＡｓ基板１の途中の深さまでを無選択エッチングし、ＧａＡｓ基板１に達する深さの素子分離溝１０を形成する。
【００４５】
次に、図１６に示すように、ｎ側電極８上にハンダペースト２４を形成するとともに、このＧａＡｓ基板１とは別に、電子回路が形成されたＳｉ基板１１の一方の主面上に例えばＡｕＧｅ／Ｎｉから成るオーミック電極２５、例えばＴｉ／Ｐｔ／Ａｕから成るバリアメタル膜２６およびＡｕメッキ層２７を形成したものを用意し、このＳｉ基板１１の一方の主面上にＧａＡｓ基板１を、このＧａＡｓ基板１上のハンダペースト２４とＳｉ基板１１上のＡｕメッキ層２７とが互いに接触するように位置合わせを行った上で接着する。このようにしてフリップチップ実装を行った後、上述の第１実施例および第２実施例と同様に、ＧａＡｓ基板１をその裏面側から選択エッチングによりエッチングして除去する。上述のように、この場合、ｐ型コンタクト層３がエッチングストッパー膜として働く。このようにしてＧａＡｓ基板１が除去された時点で、各レーザーダイオードは互いに分離される。
【００４６】
次に、図１７に示すように、各レーザーダイオードのｐ型コンタクト層３上に例えばＴｉ／Ｐｔ／Ａｕから成るｐ側電極２８をそれぞれ形成した後、例えばＴｉ／Ｐｔ／Ａｕから成るｐ側配線１４をエアーブリッジ配線として形成し、目的とする光電子集積回路装置を完成させる。
【００４７】
以上のように、この第３実施例によれば、ＧａＡｓ基板１上に複数のレーザーダイオードを形成し、各レーザーダイオード間に無選択エッチングによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路が形成されたＳｉ基板１１上に位置合わせを行った上でフリップチップ実装した後、ＧａＡｓ基板１をその裏面側からｐ型コンタクト層３をエッチングストッパー膜として用いて選択エッチングにより除去することにより各レーザーダイオードを分離しているので、各レーザーダイオードの位置関係が互いにずれることなく、レーザーダイオードアレーをＳｉ基板１１上の所定の位置に正確にしかも一括して実装することができるなど、第１実施例と同様な種々の利点を得ることができる。
【００４８】
以上、この発明の実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４９】
例えば、上述の第１実施例において、特に素子の高速動作を必要としない場合や、高密度のレーザーダイオードアレーを必要としない場合は、従来と同様なワイヤボンディングにより配線を行うようにしてもよい。
【００５０】
また、上述の第１実施例においては、ＧａＡｓ基板１上にレーザーダイオード構造を形成し、無選択エッチングにより各レーザーダイオード間に素子分離溝１０を形成し、次にＳｉ基板１１上にこのＧａＡｓ基板１のフリップチップ実装を行った後、ＧａＡｓ基板１を選択エッチングにより除去しているが、先にＧａＡｓ基板１のフリップチップ実装を行った後に、まず選択エッチングを行ってＧａＡｓ基板１を除去し、その後にレジストパターンなどをマスクとしてレーザーダイオード構造を形成する層を無選択エッチングすることにより素子分離溝を形成するようにしてもよい。
【００５１】
また、上述の第２実施例においては、受光素子がＭＳＭフォトダイオードである場合について説明したが、受光素子としては、例えば、縦型のアバランシェフォトダイオードやｐｉｎフォトダイオードを用いるようにしてもよい。
【００５２】
さらに、上述の第１実施例、第２実施例および第３実施例においては、フリップチップ実装を行う基板としてＳｉ基板を用いているが、このフリップチップ実装を行う基板としては、平坦性が良好であればどのようなものを用いてもよく、具体的には、ＧａＡｓやＩｎＰなどの化合物半導体基板は勿論、ガラス基板、さらにはアルミナ、ＡｌＮ、ベリリア、ジルコニアなどのセラミック基板を用いてもよい。
【００５３】
【発明の効果】
以上述べたように、この発明によれば、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図２】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図３】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図４】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図５】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図６】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図７】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図８】Ａｌx Ｇａ1-x Ａｓのエッチング速度のＡｌ組成比ｘによる変化の一例を示すグラフである。
【図９】ＧａＡｓおよびＡｌ0.3 Ｇａ0.7 Ａｓのエッチング速度のＳｉＣｌ4 ＋ＣＦ4 に対するＣＦ4 の流量比による変化の一例を示すグラフである。
【図１０】ＧａＡｓ、Ｉｎ0.53Ｇａ0.47ＡｓおよびＩｎＰのエッチング速度の高周波電力による変化の一例を示すグラフである。
【図１１】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１２】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１３】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１４】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１５】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１６】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１７】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１８】従来のハイブリッド光電子集積回路の一例を示す斜視図である。
【符号の説明】
１ ＧａＡｓ基板
２ エッチングストッパー膜
３ ｐ型コンタクト層
４ ｐ型クラッド層
５ 活性層
６ ｎ型クラッド層
７ ｎ型コンタクト層
８ ｎ側電極
９ バリアメタル膜
１０ 素子分離溝
１１ Ｓｉ基板
１２ 電子回路部
１３ バンプメッキ電極
１５ 光吸収層
１７ ショットキー電極
Claims (9)
- ＧａＡｓからなる第１の基板の一方の主面上に、ＡｌＧａＡｓまたはＩｎ原子を含む化合物半導体からなるエッチングストッパー膜を介して複数の光素子を形成する層を形成する工程と、
電子回路およびバンプメッキ電極が一方の主面上に形成された第２の基板の上記バンプメッキ電極と上記複数の光素子の電極との位置合わせを行って接続する工程と、
上記エッチングストッパー膜を用いて上記第１の基板をその他方の主面側から、Ｆ原子を含むガスとＣｌ原子またはＢｒ原子を含むガスとの混合ガスを用いてエッチングすることにより上記第１の基板を除去する工程と
を有する光電子集積回路装置の製造方法。 - 上記層を形成した後に、上記複数の光素子の間の部分の上記層、上記エッチングストッパー膜および上記第１の基板の途中の深さまでを順次選択的にエッチングすることにより素子分離溝を形成する工程をさらに有することを特徴とする請求項１記載の光電子集積回路装置の製造方法。
- 上記第１の基板を除去した後に、上記エッチングストッパー膜および上記層を順次選択的にエッチングすることにより素子分離溝を形成する工程をさらに有することを特徴とする請求項１または２記載の光電子集積回路装置の製造方法。
- 上記光素子は発光素子または受光素子であることを特徴とする請求項１〜３のいずれか一項記載の光電子集積回路装置の製造方法。
- 上記第２の基板はＳｉ基板であることを特徴とする請求項１〜４のいずれか一項記載の光電子集積回路装置の製造方法。
- 上記Ｉｎ原子を含む化合物半導体は、ＩｎＰ、ＩｎＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＰ、ＡｌＧａＩｎＡｓまたはＩｎＧａＡｓＰであることを特徴とする請求項１〜５のいずれか一項記載の光電子集積回路装置の製造方法。
- 上記Ｆ原子を含むガスはＳＦ6 、ＣＦ4 、Ｃ2 Ｆ 6 またはＣＨＦ3 であり、上記Ｃｌ原子またはＢｒ原子を含むガスはＣｌ2 、Ｂｒ2 、ＳｉＣｌ4 、ＳｉＢｒ4 またはＣＣｌ4 であることを特徴とする請求項１〜６のいずれか一項記載の光電子集積回路装置の製造方法。
- 上記エッチングストッパー膜が格子歪み緩和層を兼用することを特徴とする請求項１〜７のいずれか一項記載の光電子集積回路装置の製造方法。
- 上記エッチングストッパー膜がコンタクト層を兼用することを特徴とする請求項１〜７のいずれか一項記載の光電子集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23889593A JP3668979B2 (ja) | 1993-08-31 | 1993-08-31 | 光電子集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23889593A JP3668979B2 (ja) | 1993-08-31 | 1993-08-31 | 光電子集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774341A JPH0774341A (ja) | 1995-03-17 |
| JP3668979B2 true JP3668979B2 (ja) | 2005-07-06 |
Family
ID=17036869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23889593A Expired - Fee Related JP3668979B2 (ja) | 1993-08-31 | 1993-08-31 | 光電子集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668979B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301281B1 (en) * | 1998-08-31 | 2001-10-09 | Agilent Technologies, Inc. | Semiconductor laser having co-doped distributed bragg reflectors |
| JP4326889B2 (ja) | 2003-09-11 | 2009-09-09 | 株式会社沖データ | 半導体装置、ｌｅｄプリントヘッド、画像形成装置、及び半導体装置の製造方法 |
| JP2009004644A (ja) * | 2007-06-22 | 2009-01-08 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US11719883B1 (en) * | 2022-02-18 | 2023-08-08 | Nexus Photonics Inc | Integrated GaAs active devices with improved optical coupling to dielectric waveguides |
| US20230352908A1 (en) * | 2022-04-28 | 2023-11-02 | Nexus Photonics, Inc. | Performance heterogeneous lasers and active components |
| US12271033B2 (en) * | 2022-05-06 | 2025-04-08 | Nexus Photonics Inc. | Heterogeneous GaN lasers and active components |
| US11971577B2 (en) * | 2022-06-13 | 2024-04-30 | Nexus Photonics, Inc | Heterogeneously integrated photonic platform with non-linear frequency conversion element |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0740603B2 (ja) * | 1985-02-08 | 1995-05-01 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH0746718B2 (ja) * | 1985-12-06 | 1995-05-17 | 富士通株式会社 | 半導体装置の製造方法 |
| US4783594A (en) * | 1987-11-20 | 1988-11-08 | Santa Barbara Research Center | Reticular detector array |
| JPH04105319A (ja) * | 1990-08-24 | 1992-04-07 | Sony Corp | 選択エッチング方法 |
| JPH0574925A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | 化合物半導体装置及びその製造方法 |
| JPH0582560A (ja) * | 1991-09-20 | 1993-04-02 | Sony Corp | 電界効果型トランジスタの製造方法 |
| JP2988796B2 (ja) * | 1993-01-28 | 1999-12-13 | 沖電気工業株式会社 | 集積回路装置の製造方法 |
| US5385632A (en) * | 1993-06-25 | 1995-01-31 | At&T Laboratories | Method for manufacturing integrated semiconductor devices |
-
1993
- 1993-08-31 JP JP23889593A patent/JP3668979B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774341A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6730990B2 (en) | Mountable microstructure and optical transmission apparatus | |
| KR100649777B1 (ko) | ＩｎＡｌＧａＮ 발광 장치 및 수직 전도 ＡｌＩｎＧａＮ 발광 장치 제조 방법 | |
| JP6452651B2 (ja) | 半導体光デバイスの製造方法および半導体光デバイス | |
| JP4126749B2 (ja) | 半導体装置の製造方法 | |
| US10305250B2 (en) | III-Nitride nanowire array monolithic photonic integrated circuit on (001)silicon operating at near-infrared wavelengths | |
| Mathine | The integration of III-V optoelectronics with silicon circuitry | |
| US8994004B2 (en) | Hybrid silicon optoelectronic device and method of formation | |
| US6658041B2 (en) | Wafer bonded vertical cavity surface emitting laser systems | |
| US6277696B1 (en) | Surface emitting laser using two wafer bonded mirrors | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH11168262A (ja) | 面型光デバイス、その製造方法、および表示装置 | |
| JP3668979B2 (ja) | 光電子集積回路装置の製造方法 | |
| US10734788B2 (en) | Quantum dot lasers integrated on silicon submount with mechanical features and through-silicon vias | |
| US5075239A (en) | Method of making monolithic integrated optoelectronic modules | |
| US10461495B2 (en) | Substrate technology for quantum dot lasers integrated on silicon | |
| US20210265806A1 (en) | Selective-area growth of iii-v materials for integration with silicon photonics | |
| US5374588A (en) | Process for fabricating a compound semiconductor device | |
| US10734785B2 (en) | Silicon photonics co-integrated with quantum dot lasers on silicon | |
| US10156741B2 (en) | Electro-optic modulator device, optical device and method of making an optical device | |
| EP3759771B1 (en) | Quantum dot lasers integrated on silicon submount with mechanical features and through-silicon vias | |
| US20210375963A1 (en) | Image sensor and electronic device | |
| JPS61274384A (ja) | 光集積素子 | |
| JP2692557B2 (ja) | 半導体レーザの製造方法 | |
| KR19990032176A (ko) | 반도체 레이저와 광검출기가 단일칩 집적된 양방향 광소자 구조및 제조 방법 | |
| JPH02260587A (ja) | 光導波路付半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |