JPH0740603B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0740603B2 JPH0740603B2 JP60022924A JP2292485A JPH0740603B2 JP H0740603 B2 JPH0740603 B2 JP H0740603B2 JP 60022924 A JP60022924 A JP 60022924A JP 2292485 A JP2292485 A JP 2292485A JP H0740603 B2 JPH0740603 B2 JP H0740603B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor device
- mirror
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、発光素子や受光素子等の光半導体素子と電子
素子とを一体形成した半導体装置の製造方法に関する。
素子とを一体形成した半導体装置の製造方法に関する。
半導体レーザ（LD），発光ダイオード（LED），光検出
器等の発・受光デバイスと、FET,バイポーラトランジス
タ等の電子デバイスとを同一基板上にモノリシックに集
積化した、所謂集積化光デバイスは、動作の高速化がは
かれることによる性能向上，集積化による信頼性向上，
コストダウン等の多くの長所を有するため、光通信の分
野でのその実現が望まれている。また、半導体電子デバ
イスの高速化に伴い、高密度に集積化されたLSIチップ
間の信号伝達遅延が無視できなくなりつつある。このた
め、LSIチップ上に光半導体デバイスをモノリシックに
集積化し、電気信号に変えて光信号によりチップ間の信
号伝送を行うことが論理演算回路の高速化をはかる上で
極めて有力な手段となる。このような点から、発・受光
デバイスを電子デバイスと同一基板上にモノリシックに
集積化する技術の実現が強く望まれている。
器等の発・受光デバイスと、FET,バイポーラトランジス
タ等の電子デバイスとを同一基板上にモノリシックに集
積化した、所謂集積化光デバイスは、動作の高速化がは
かれることによる性能向上，集積化による信頼性向上，
コストダウン等の多くの長所を有するため、光通信の分
野でのその実現が望まれている。また、半導体電子デバ
イスの高速化に伴い、高密度に集積化されたLSIチップ
間の信号伝達遅延が無視できなくなりつつある。このた
め、LSIチップ上に光半導体デバイスをモノリシックに
集積化し、電気信号に変えて光信号によりチップ間の信
号伝送を行うことが論理演算回路の高速化をはかる上で
極めて有力な手段となる。このような点から、発・受光
デバイスを電子デバイスと同一基板上にモノリシックに
集積化する技術の実現が強く望まれている。
しかしながら、電子デバイスが形成されているSi基板
と、発・受光デバイスを構成する直接遷移型のGaAs,GaA
lAs,InP,InGaAsP,InGaAs等の化合物半導体混晶とは格子
定数が著しく異なるため、Si基板上にエピタキシャル成
長法によって高品質な上記化合物半導体混晶を得ること
は極めて困難である。即ち、両者の格子定数が異なるた
めに、結晶成長界面に転位等の格子欠陥が高密度に導入
され、これらが結晶成長と共に、エピタキシャル成長層
中にも侵入し、非発光結合中心として働く結果、特に発
・受光デバイスにおいては発光効率，受光感度の低下や
素子寿命の劣化を招き、素子特性に致命的な悪影響を与
えていた。このことが、発・受光デバイスを電子デバイ
スと同一基板上に集積化する上での大きな障害になって
いる。
と、発・受光デバイスを構成する直接遷移型のGaAs,GaA
lAs,InP,InGaAsP,InGaAs等の化合物半導体混晶とは格子
定数が著しく異なるため、Si基板上にエピタキシャル成
長法によって高品質な上記化合物半導体混晶を得ること
は極めて困難である。即ち、両者の格子定数が異なるた
めに、結晶成長界面に転位等の格子欠陥が高密度に導入
され、これらが結晶成長と共に、エピタキシャル成長層
中にも侵入し、非発光結合中心として働く結果、特に発
・受光デバイスにおいては発光効率，受光感度の低下や
素子寿命の劣化を招き、素子特性に致命的な悪影響を与
えていた。このことが、発・受光デバイスを電子デバイ
スと同一基板上に集積化する上での大きな障害になって
いる。
一方、電子デバイスの形成された半導体基板と発・受光
デバイスの形成された半導体基板とを電極を介して積層
一体化した従来のハイブリッド集積回路は、容易に実現
できるが、この場合配線が長くなったり接触部の電極面
積が大きくなったりする。このため、モノリシック集積
化半導体装置に比べて寄生容量やインダクタンスが大き
くなり、素子本来の性能を引出せないという欠点があっ
た。
デバイスの形成された半導体基板とを電極を介して積層
一体化した従来のハイブリッド集積回路は、容易に実現
できるが、この場合配線が長くなったり接触部の電極面
積が大きくなったりする。このため、モノリシック集積
化半導体装置に比べて寄生容量やインダクタンスが大き
くなり、素子本来の性能を引出せないという欠点があっ
た。
本発明は上記の事情を考慮してなされたもので、その目
的とするところは、従来のエピタキシャルによらず、発
・受光デバイスと電子デバイスとの集積一体化を容易に
行うことのできる半導体装置の製造方法を提供すること
にある。
的とするところは、従来のエピタキシャルによらず、発
・受光デバイスと電子デバイスとの集積一体化を容易に
行うことのできる半導体装置の製造方法を提供すること
にある。
本発明の骨子は、化合物半導体混晶等により形成された
発・受光デバイスを、これと格子定数が極めて近い半導
体基板上に形成し、これを電子デバイスの形成に適した
半導体基板上に接合させることにより、発・受光デバイ
スと電子デバイスとを集積一体化することにある。
発・受光デバイスを、これと格子定数が極めて近い半導
体基板上に形成し、これを電子デバイスの形成に適した
半導体基板上に接合させることにより、発・受光デバイ
スと電子デバイスとを集積一体化することにある。
本発明者等は、２種の異なる結晶体、例えば発・受光デ
バイスの形成された化合物半導体混晶基板表面と電子デ
バイスの形成に適したSi基板表面とが、表面粗さ500
［Å］以下の平坦面である場合、それら表面を水洗・乾
燥した後、これらを例えばゴミ浮遊量20［個／m3］以下
のクリーンルーム内で、上記各平坦表面間に実質的に異
物が介入しない条件下で相互に密着させて200［℃］以
上の温度で加熱することによって、２つの結晶体が強固
に接合することを見出した。
バイスの形成された化合物半導体混晶基板表面と電子デ
バイスの形成に適したSi基板表面とが、表面粗さ500
［Å］以下の平坦面である場合、それら表面を水洗・乾
燥した後、これらを例えばゴミ浮遊量20［個／m3］以下
のクリーンルーム内で、上記各平坦表面間に実質的に異
物が介入しない条件下で相互に密着させて200［℃］以
上の温度で加熱することによって、２つの結晶体が強固
に接合することを見出した。
従来、鏡面研磨された半導体ウェハ同志を水やアルコー
ル等で濡れた状態で接触させると、両者が接着する現象
はしばしば経験するところである。しかしながら、これ
は水等の液体の表面張力によるものであり、乾燥させた
ウェハでは観察されていない。本発明者等は、鏡面研磨
されたGaAs,InP等の化合物半導体やシリコンの表面を十
分に清浄にし、且つ高度にクリーンな雰囲気の下で同種
或いは異種の２つの面を接触させると強固な接合体が得
られることを見出した。さらに、このようにして得られ
た接合体の接着強度を十分と高めるには、200［℃］以
上の熱処理が必須であることが判った。この接着の現象
を更に詳しく調べた結果、これら結晶の表面に自然酸化
膜が形成されていることが接着させるための必須の条件
であることが判った。この自然酸化膜の存在は、例えば
エリプソメトリー等の方法で確められるが、より簡便に
は清浄化された表面に水滴を置き、それが広がることで
容易に判定できる。即ち、表面が揮発性から親水性に変
わることが自然酸化膜の存在の証拠になる。この自然酸
化膜はさまざまな条件下で形成されるが、本発明者等の
実験によれば高々数分の通常の水洗工程で十分であっ
た。
ル等で濡れた状態で接触させると、両者が接着する現象
はしばしば経験するところである。しかしながら、これ
は水等の液体の表面張力によるものであり、乾燥させた
ウェハでは観察されていない。本発明者等は、鏡面研磨
されたGaAs,InP等の化合物半導体やシリコンの表面を十
分に清浄にし、且つ高度にクリーンな雰囲気の下で同種
或いは異種の２つの面を接触させると強固な接合体が得
られることを見出した。さらに、このようにして得られ
た接合体の接着強度を十分と高めるには、200［℃］以
上の熱処理が必須であることが判った。この接着の現象
を更に詳しく調べた結果、これら結晶の表面に自然酸化
膜が形成されていることが接着させるための必須の条件
であることが判った。この自然酸化膜の存在は、例えば
エリプソメトリー等の方法で確められるが、より簡便に
は清浄化された表面に水滴を置き、それが広がることで
容易に判定できる。即ち、表面が揮発性から親水性に変
わることが自然酸化膜の存在の証拠になる。この自然酸
化膜はさまざまな条件下で形成されるが、本発明者等の
実験によれば高々数分の通常の水洗工程で十分であっ
た。
このようにして得られた親水性且つ正常な面を持つウェ
ハ同志は容易に接着できるのに対し、例えば弗酸等に浸
漬して自然酸化膜を除去し、さらに再び自然酸化膜が形
成されないよう注意深く取扱い、表面が発水性を保って
いる面について接着を試みたが、十分な接着体が得られ
ないことが判った。また、十分な接着強度を得るために
200［℃］以上の熱処理が必要な理由は、この温度付近
で自然酸化膜の表面に存在する活性なOH基同志が反応
し、半導体−Ｏ−半導体の強固な結合を作るためと考え
られる。なお、このようにして接着された半導体同志は
電気的に導通状態になることも確認された。
ハ同志は容易に接着できるのに対し、例えば弗酸等に浸
漬して自然酸化膜を除去し、さらに再び自然酸化膜が形
成されないよう注意深く取扱い、表面が発水性を保って
いる面について接着を試みたが、十分な接着体が得られ
ないことが判った。また、十分な接着強度を得るために
200［℃］以上の熱処理が必要な理由は、この温度付近
で自然酸化膜の表面に存在する活性なOH基同志が反応
し、半導体−Ｏ−半導体の強固な結合を作るためと考え
られる。なお、このようにして接着された半導体同志は
電気的に導通状態になることも確認された。
本発明はこのような点に着目し、発光素子及び受光素子
等の光半導体素子と通常の電子素子とを含む半導体装置
の製造方法において、第１の半導体基板の表面側に半導
体発光素子或いは半導体受光素子を形成し且つその表面
側を平坦化し、第２の半導体基板の表面側に電子素子を
形成し且つその表面側を平坦化し、次いで上記平坦化さ
れた平坦面を水洗したのち乾燥し、しかるのち清浄な雰
囲気下で上記各平坦面を直接密着させ、この状態で200
［℃］以上の温度で熱処理して各基板同志を接着するよ
うにした方法である。
等の光半導体素子と通常の電子素子とを含む半導体装置
の製造方法において、第１の半導体基板の表面側に半導
体発光素子或いは半導体受光素子を形成し且つその表面
側を平坦化し、第２の半導体基板の表面側に電子素子を
形成し且つその表面側を平坦化し、次いで上記平坦化さ
れた平坦面を水洗したのち乾燥し、しかるのち清浄な雰
囲気下で上記各平坦面を直接密着させ、この状態で200
［℃］以上の温度で熱処理して各基板同志を接着するよ
うにした方法である。
本発明によれば、発・受光デバイスと電子デバイスとを
独立なプロセスで製造できるので、その製造が極めて容
易となる。また、それぞれの素子の特性を最適化するこ
とができるので、一体化後の素子性能を従来のモノリシ
ック光電子集積化半導体装置に比べて大幅に向上させる
ことができる。さらに、接着面は鏡面研磨されたままの
面なので、上部に電極や絶縁膜の凸部がなく、接着は容
易である。しかも、不要な電極が接着面にないため、寄
生容量を減らすことができる。この効果は、特に半絶縁
性基板を用いると顕著に現われる。
独立なプロセスで製造できるので、その製造が極めて容
易となる。また、それぞれの素子の特性を最適化するこ
とができるので、一体化後の素子性能を従来のモノリシ
ック光電子集積化半導体装置に比べて大幅に向上させる
ことができる。さらに、接着面は鏡面研磨されたままの
面なので、上部に電極や絶縁膜の凸部がなく、接着は容
易である。しかも、不要な電極が接着面にないため、寄
生容量を減らすことができる。この効果は、特に半絶縁
性基板を用いると顕著に現われる。
また、従来のエピタキシャル成長法によることなく、電
子デバイスの形成に適した、例えばSi基板上に別基板上
に形成した化合物半導体混晶発・受光デバイスを集積化
形成できるので、両者の格子定数が著しく異なる場合で
も、良好な結晶により発・受光デバイスを構成でき、こ
れらのデバイスの特性劣化を招くこともない。このた
め、格子定数の差異にとらわれることなく、発・受光デ
バイス及び電子デバイスそれぞれに適した基板上にそれ
らを形成することができ、発・受光デバイス−電子デバ
イス集積化デバイスの特性の向上及び組合わせ自由度の
拡大による応用範囲の拡大をはかることができる。その
結果、これらデバイスを利用した光通信及び計算機の分
野に与える効果は絶大である。
子デバイスの形成に適した、例えばSi基板上に別基板上
に形成した化合物半導体混晶発・受光デバイスを集積化
形成できるので、両者の格子定数が著しく異なる場合で
も、良好な結晶により発・受光デバイスを構成でき、こ
れらのデバイスの特性劣化を招くこともない。このた
め、格子定数の差異にとらわれることなく、発・受光デ
バイス及び電子デバイスそれぞれに適した基板上にそれ
らを形成することができ、発・受光デバイス−電子デバ
イス集積化デバイスの特性の向上及び組合わせ自由度の
拡大による応用範囲の拡大をはかることができる。その
結果、これらデバイスを利用した光通信及び計算機の分
野に与える効果は絶大である。
まず、実施例を説明する前に、本発明の基本原理につい
て説明する。
て説明する。
従来、ガラス板の平滑な面を極めて正常に保ち、このよ
うな２枚のガラス板を直接密着させると、その間の摩擦
係数が増大して接合状態が得られることが知られてい
る。そして、これに逆らって上記ガラス板の面同志を滑
らすと、その接合面のむしり取りによるクラックが発生
することも知られている。これに対して従来、半導体結
晶体同志の上記ガラスの如き接合法が知られていないこ
とは、半導体結晶体の接合すべき面の平滑性とその清浄
性を厳密に保つころが難しかったことが最大の原因であ
ったと言える。
うな２枚のガラス板を直接密着させると、その間の摩擦
係数が増大して接合状態が得られることが知られてい
る。そして、これに逆らって上記ガラス板の面同志を滑
らすと、その接合面のむしり取りによるクラックが発生
することも知られている。これに対して従来、半導体結
晶体同志の上記ガラスの如き接合法が知られていないこ
とは、半導体結晶体の接合すべき面の平滑性とその清浄
性を厳密に保つころが難しかったことが最大の原因であ
ったと言える。
そこで本発明者等は、次のような処理を施すことによ
り、ガラス同志の接合のように半導体結晶体同志の接合
も可能なことを見出した。即ち、２つの半導体結晶体の
接合すべき面を表面粗さ500［Å］以下に平滑化し、５
分間水洗した。平滑化の方法は、鏡面研磨或いは鏡面研
磨した表面上にその平坦さを損わない方法、例えばMOCV
D法或いはMBE法によってエピタキシャル成長層を形成し
て行う。得られた半導体の面は水に良く濡れ、自然酸化
物の層が形成されていることが推定された。その後、メ
タノール置換、フレオン乾燥を行い、このようにして得
られた半導体結晶体を、ゴミ浮遊量20［個／m3］の実質
的にゴミのないクリーンルーム中で上記接合面を相互に
直接密着させて200［℃］以上の温度で熱処理したとこ
ろ、両者は極めて強固に接合した。この接合体の接着強
度は、熱処理温度200［℃］以上で特に著しく上昇す
る。
り、ガラス同志の接合のように半導体結晶体同志の接合
も可能なことを見出した。即ち、２つの半導体結晶体の
接合すべき面を表面粗さ500［Å］以下に平滑化し、５
分間水洗した。平滑化の方法は、鏡面研磨或いは鏡面研
磨した表面上にその平坦さを損わない方法、例えばMOCV
D法或いはMBE法によってエピタキシャル成長層を形成し
て行う。得られた半導体の面は水に良く濡れ、自然酸化
物の層が形成されていることが推定された。その後、メ
タノール置換、フレオン乾燥を行い、このようにして得
られた半導体結晶体を、ゴミ浮遊量20［個／m3］の実質
的にゴミのないクリーンルーム中で上記接合面を相互に
直接密着させて200［℃］以上の温度で熱処理したとこ
ろ、両者は極めて強固に接合した。この接合体の接着強
度は、熱処理温度200［℃］以上で特に著しく上昇す
る。
以上のことから、研磨した清浄な半導体の面は水洗だけ
で表面が親水性となり、清浄な環境下で且つ200［℃］
以上の温度下で接合すれば強固に接着体を得ることがで
きる。
で表面が親水性となり、清浄な環境下で且つ200［℃］
以上の温度下で接合すれば強固に接着体を得ることがで
きる。
一方、200［℃］程度の加熱温度では、半導体構成原子
ついてはもとより、最も拡散し易い１価イオンでも、半
導体結晶中における拡散速度は通常無視できる程度に小
さいことは周知である。
ついてはもとより、最も拡散し易い１価イオンでも、半
導体結晶中における拡散速度は通常無視できる程度に小
さいことは周知である。
また、この200［℃］付近の温度では、酸化膜の表面に
吸着された水分子が殆ど脱離し、化学吸着により形成さ
れた−OH基の脱水結合が起こり始めることも知られてい
る。これらのことを考え合わせれば、前記半導体結晶体
相互の結合は、金属同志の接合として知られている相互
拡散によるものではなく、半導体結晶体の表面酸化膜の
水和層間の相互作用や、−OH基の脱水重合によって半導
体−OH−半導体なる強固な接合構造を成しているものと
考えられる。
吸着された水分子が殆ど脱離し、化学吸着により形成さ
れた−OH基の脱水結合が起こり始めることも知られてい
る。これらのことを考え合わせれば、前記半導体結晶体
相互の結合は、金属同志の接合として知られている相互
拡散によるものではなく、半導体結晶体の表面酸化膜の
水和層間の相互作用や、−OH基の脱水重合によって半導
体−OH−半導体なる強固な接合構造を成しているものと
考えられる。
このような事実は、半導体結晶体の表面を親水性にし、
その密着接合後に200［℃］以上の加熱処理を施せば、
高い接着強度が得られることを意味している。
その密着接合後に200［℃］以上の加熱処理を施せば、
高い接着強度が得られることを意味している。
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例に係わる半導
体装置の製造工程を示す斜視図及び側面図である。この
実施例は、GaAlAs系半導体レーザと電子デバイスとを集
積一体化し、モノリシックに形成したものである。
体装置の製造工程を示す斜視図及び側面図である。この
実施例は、GaAlAs系半導体レーザと電子デバイスとを集
積一体化し、モノリシックに形成したものである。
まず、第１図（ａ）に示す如くＮ−GaAs基板11の上面を
表面粗さ500［Å］以下に鏡面研磨したのち、この基板1
1上にＮ−Ga0.65Al0.35Asクラッド層12,アンドープGaAs
活性層13,P−Ga0.65Al0.35Asクラッド層14及びＮ−GaAs
コンタクト層15を順次成長形成する。このとき、成長層
表面が当初の鏡面研磨した基板表面の平坦性を損うこと
のないようMOCVD法或いはMBE法によって成長形成するこ
とが望ましい。
表面粗さ500［Å］以下に鏡面研磨したのち、この基板1
1上にＮ−Ga0.65Al0.35Asクラッド層12,アンドープGaAs
活性層13,P−Ga0.65Al0.35Asクラッド層14及びＮ−GaAs
コンタクト層15を順次成長形成する。このとき、成長層
表面が当初の鏡面研磨した基板表面の平坦性を損うこと
のないようMOCVD法或いはMBE法によって成長形成するこ
とが望ましい。
次いで、SiNをマスクとして、第１図（ｂ）に示す如く
幅５［μｍ］程度のストライプ状部分の表面にZn拡散を
行い、Ｎ−GaAsコンタクト層15の一部をＰ型化してＰ−
GaAsコンタクト層16を形成する。これは、GaAs活性層13
に流れる電流をストライプ状に狭窄するためのものであ
る。
幅５［μｍ］程度のストライプ状部分の表面にZn拡散を
行い、Ｎ−GaAsコンタクト層15の一部をＰ型化してＰ−
GaAsコンタクト層16を形成する。これは、GaAs活性層13
に流れる電流をストライプ状に狭窄するためのものであ
る。
次いで、フォトレジスト等をマスクとして、BCl3＋Cl2
混合ガスによる反応性イオンエッチング法により、第１
図（ｃ）に示す如く電流ストライプ（Ｐ型コンタクト
層）16と垂直に共振器端面18を形成すると共に、不要な
部分をエッチング除去する。これにより、半導体レーザ
基体10が形成される。
混合ガスによる反応性イオンエッチング法により、第１
図（ｃ）に示す如く電流ストライプ（Ｐ型コンタクト
層）16と垂直に共振器端面18を形成すると共に、不要な
部分をエッチング除去する。これにより、半導体レーザ
基体10が形成される。
次に、第１図（ｄ）に示す如く、電子デバイスの製造に
適したSi基板19の表面を表面粗さ500［Å］以下に鏡面
研磨し、先に述べた手順により、半導体レーザ基体10と
接着した。熱処理は、H2雰囲気中500［℃］で１時間行
った。また、Si基板19としては、Ｂ等の適当な不純物の
イオン打込み或いは拡散により、表面をＰ型伝導とした
ものを用いた。かくして、Si基板19上にGaAs−GaAlAs半
導体レーザが得られることになる。
適したSi基板19の表面を表面粗さ500［Å］以下に鏡面
研磨し、先に述べた手順により、半導体レーザ基体10と
接着した。熱処理は、H2雰囲気中500［℃］で１時間行
った。また、Si基板19としては、Ｂ等の適当な不純物の
イオン打込み或いは拡散により、表面をＰ型伝導とした
ものを用いた。かくして、Si基板19上にGaAs−GaAlAs半
導体レーザが得られることになる。
なお、Si基板19上に形成する電子デバイスは、上記の接
着工程前に予め形成しておくのが望ましい。また、必要
があれば、NH4−H2O2−H2O系等のエッチング液を用い
て、第１図（ｅ）に示す如くＮ−GaAs基板11を最終的に
除去するようにしてもよい。
着工程前に予め形成しておくのが望ましい。また、必要
があれば、NH4−H2O2−H2O系等のエッチング液を用い
て、第１図（ｅ）に示す如くＮ−GaAs基板11を最終的に
除去するようにしてもよい。
かくして得られた半導体装置においては、半導体レーザ
10が良好な特性を示し、またＰ−GaAsコンタクト層16と
Ｐ型Si基板19の表面とは良好な電気伝達特性を示した。
従って本実施例によれば、半導体レーザと通常の電子デ
バイスとをモノリシックに形成することができ、しかも
半導体レーザ及び電子デバイスをそれぞれ単体で作製し
たときと同等の特性にすることができる。このため、半
導体レーザー電子デバイスの集積化デバイスの特性の向
上及び組合わせ自由度の拡大をはかることができ、光通
信の分野に与える効果は絶大である。
10が良好な特性を示し、またＰ−GaAsコンタクト層16と
Ｐ型Si基板19の表面とは良好な電気伝達特性を示した。
従って本実施例によれば、半導体レーザと通常の電子デ
バイスとをモノリシックに形成することができ、しかも
半導体レーザ及び電子デバイスをそれぞれ単体で作製し
たときと同等の特性にすることができる。このため、半
導体レーザー電子デバイスの集積化デバイスの特性の向
上及び組合わせ自由度の拡大をはかることができ、光通
信の分野に与える効果は絶大である。
第２図（ａ）〜（ｈ）は他の実施例に係わる半導体装置
の製造工程を示す断面図である。この実施例は、InGaAs
P系半導体レーザとこのレーザを駆動するGaAs系MESFET
とを集積一体化したものである。
の製造工程を示す断面図である。この実施例は、InGaAs
P系半導体レーザとこのレーザを駆動するGaAs系MESFET
とを集積一体化したものである。
まず、第２図（ａ）に示す如く、半絶縁性InP基板21の
表面に凹部22を形成し、この凹部22内に同図（ｂ）に示
す如くP+−In1-uGauASvP1-v電極取出し層23,P−InPクラ
ッド層24,アンドープIn1-xGaxASyP1-y活性層25及びＮ−
InPクラッド層26を順次成長形成する。
表面に凹部22を形成し、この凹部22内に同図（ｂ）に示
す如くP+−In1-uGauASvP1-v電極取出し層23,P−InPクラ
ッド層24,アンドープIn1-xGaxASyP1-y活性層25及びＮ−
InPクラッド層26を順次成長形成する。
次いで、第２図（ｃ）に示す如くクラッド層24,26及び
活性層25を、レーザ発振領域部を除いてメサエッチング
し、その後同図（ｄ）に示す如くメサの側部をＮ−InP
埋込み層27及びＰ−InP埋込み層28で埋込んだ。次い
で、第２図（ｅ）に示す如く凹部22内の不要部を全てメ
サエッチングで除去し、最後にP+型電極取出し層23上に
オーミック電極29を形成する。これにより、半導体レー
ザ基体20が形成されることになる。
活性層25を、レーザ発振領域部を除いてメサエッチング
し、その後同図（ｄ）に示す如くメサの側部をＮ−InP
埋込み層27及びＰ−InP埋込み層28で埋込んだ。次い
で、第２図（ｅ）に示す如く凹部22内の不要部を全てメ
サエッチングで除去し、最後にP+型電極取出し層23上に
オーミック電極29を形成する。これにより、半導体レー
ザ基体20が形成されることになる。
ここで、成長するメサ部の高さは略凹部22の外側と同じ
高さになるよう調整し、最後の鏡面研磨で完全に同一高
さとする。図には示さないが、最後に研磨を行うため
に、半導体レーザ基体及び後述する電子素子部基体共に
凹部内の素子主要部には、必要に応じて研磨の前に保護
膜を付けるものとする。
高さになるよう調整し、最後の鏡面研磨で完全に同一高
さとする。図には示さないが、最後に研磨を行うため
に、半導体レーザ基体及び後述する電子素子部基体共に
凹部内の素子主要部には、必要に応じて研磨の前に保護
膜を付けるものとする。
一方、第２図（ｆ）に示す如く半絶縁性GaAs基板31上に
凹部32を形成し、この凹部32の表面にSiイオン注入でＮ
型活性層33を形成する。次いで、第２図（ｇ）に示す如
くゲート部ショットキー電極34をFETチャネル部上部に
作り、該ゲート電極をマスクとしてN+型領域35をイオン
注入で形成し、ソース電極36を作製する。これにより、
電子デバイス基体30が形成されることになる。
凹部32を形成し、この凹部32の表面にSiイオン注入でＮ
型活性層33を形成する。次いで、第２図（ｇ）に示す如
くゲート部ショットキー電極34をFETチャネル部上部に
作り、該ゲート電極をマスクとしてN+型領域35をイオン
注入で形成し、ソース電極36を作製する。これにより、
電子デバイス基体30が形成されることになる。
以上のようにして作製した基体20,30の表面を鏡面研磨
して、先に述べた手順により水洗洗浄後位置合わせして
圧着すると、２つの基体は一体の半導体装置となる。こ
こで、鏡面研磨は表面粗さが500［Å］以下となる条件
とし、熱処理はH2雰囲気中500［℃］で１時間行った。
して、先に述べた手順により水洗洗浄後位置合わせして
圧着すると、２つの基体は一体の半導体装置となる。こ
こで、鏡面研磨は表面粗さが500［Å］以下となる条件
とし、熱処理はH2雰囲気中500［℃］で１時間行った。
かくして製造された半導体装置は、製造方法が簡単であ
るため、製造歩留りや信頼性が高く、また半導体レーザ
と電子デバイスとの特性をそれぞれ最適化することがで
きる。さらに、半導体レーザのＮ−InPクラッド層26と
電子デバイスのN+型層35との接続配線が不要となり、寄
生容量等も小さくできる構造を持つので、高いパフォー
マンスを有する。
るため、製造歩留りや信頼性が高く、また半導体レーザ
と電子デバイスとの特性をそれぞれ最適化することがで
きる。さらに、半導体レーザのＮ−InPクラッド層26と
電子デバイスのN+型層35との接続配線が不要となり、寄
生容量等も小さくできる構造を持つので、高いパフォー
マンスを有する。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記発・受光デバイスとしては、半導体
レーザの代りに発光ダイオード、PINフォトダイオード
及びアバランシェフォトダイオード等を用いることが可
能であり、またそれらの材料としてはGaAs/GaAlAs,InP/
InGaAsP等のIII−Ｖ族化合半導体の他に、HgCdTe,ZnS,Z
nSe等のII−VI族化合物半導体にも適用可能である。同
様に、電子デバイス形成に適した基板としては、Si,InP
の他に、GaAs等の半導体を用いることが可能である。ま
た、半導体基板の表面に素子形成を行った後その表面が
鏡面状態であれば、鏡面研磨工程を省略してよいのは明
らかであり、このことから鏡面研磨工程と素子形成工程
の順序を入替えてもよい。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができる。
ない。例えば、前記発・受光デバイスとしては、半導体
レーザの代りに発光ダイオード、PINフォトダイオード
及びアバランシェフォトダイオード等を用いることが可
能であり、またそれらの材料としてはGaAs/GaAlAs,InP/
InGaAsP等のIII−Ｖ族化合半導体の他に、HgCdTe,ZnS,Z
nSe等のII−VI族化合物半導体にも適用可能である。同
様に、電子デバイス形成に適した基板としては、Si,InP
の他に、GaAs等の半導体を用いることが可能である。ま
た、半導体基板の表面に素子形成を行った後その表面が
鏡面状態であれば、鏡面研磨工程を省略してよいのは明
らかであり、このことから鏡面研磨工程と素子形成工程
の順序を入替えてもよい。その他、本発明の要旨を逸脱
しない範囲で、種々変形して実施することができる。
第１図（ａ）〜（ｅ）は本発明の一実施例に係わる半導
体装置の製造工程を示す斜視図及び側面図、第２図
（ａ）〜（ｈ）は他の実施例に係わる半導体装置の製造
工程を示す断面図である。 10…半導体レーザ基体、11…Ｎ−GaAs基板、12…Ｎ−Ga
AlAsクラッド層、13…アンドープGaAs活性層、14…Ｐ−
GaAlAsクラッド層、15…Ｎ−GaAsコンタクト層、16…Ｐ
−GaAsコンタクト層、18…共振器端面、19…Si基板、20
…半導体レーザ基体、21…半絶縁性InP基板、22…凹
部、23…P+−InGaAsP電極取出し層、24…Ｐ−InPクラッ
ド層、25…アンドープInGaAsP活性層、26…Ｎ−InPクラ
ッド層、27…Ｎ−InP埋込み層、28…Ｐ−InP埋込み層、
29…オーミック電極、30…電子デバイス基体、31…Si基
板、32…凹部、33…Ｎ型活性層、34…ショットキー電
極、35…N+型領域、36…ソース電極。
体装置の製造工程を示す斜視図及び側面図、第２図
（ａ）〜（ｈ）は他の実施例に係わる半導体装置の製造
工程を示す断面図である。 10…半導体レーザ基体、11…Ｎ−GaAs基板、12…Ｎ−Ga
AlAsクラッド層、13…アンドープGaAs活性層、14…Ｐ−
GaAlAsクラッド層、15…Ｎ−GaAsコンタクト層、16…Ｐ
−GaAsコンタクト層、18…共振器端面、19…Si基板、20
…半導体レーザ基体、21…半絶縁性InP基板、22…凹
部、23…P+−InGaAsP電極取出し層、24…Ｐ−InPクラッ
ド層、25…アンドープInGaAsP活性層、26…Ｎ−InPクラ
ッド層、27…Ｎ−InP埋込み層、28…Ｐ−InP埋込み層、
29…オーミック電極、30…電子デバイス基体、31…Si基
板、32…凹部、33…Ｎ型活性層、34…ショットキー電
極、35…N+型領域、36…ソース電極。
Claims (6)
- 【請求項１】第１の半導体基板の表面側に半導体発光素
子或いは半導体受光素子を形成し、且つその表面側を平
坦化する工程と、第２の半導体基板の表面側に電子素子
を形成し且つその表面側を平坦化する工程と、上記平坦
化した平坦面を水洗したのち乾燥する工程と、次いで清
浄な雰囲気下で上記各平坦面を直接接着し、この状態で
200［℃］以上の温度で熱処理して上記各基板同志を接
着する工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】前記平坦化する工程は、前記素子を形成し
たのち前記基板の表面側を表面荒さ500［Å］以下に鏡
面研磨することである特許請求の範囲第１項記載の半導
体装置の製造方法。 - 【請求項３】前記平坦化する工程は、前記素子を形成す
る前に前記基板の表面を表面荒さ500［Å］以下に鏡面
研磨することである特許請求の範囲第１項記載の半導体
装置の製造方法。 - 【請求項４】前記平坦化する工程は、前記鏡面研磨した
のち、該研磨面上にMOCVD法或いはMBE法によりエピタキ
シャル成長層を形成することである特許請求の範囲第３
項記載半導体装置の製造方法。 - 【請求項５】前記清浄な雰囲気とは、ゴミ浮遊量が20
［個／m3］以下の雰囲気であることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 - 【請求項６】前記熱処理により前記各平坦面の接着を行
った後、前記第１の半導体基板の一部或いは全部を除去
することを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022924A JPH0740603B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60022924A JPH0740603B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6262442A Division JP2747232B2 (ja) | 1994-10-26 | 1994-10-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61182256A JPS61182256A (ja) | 1986-08-14 |
| JPH0740603B2 true JPH0740603B2 (ja) | 1995-05-01 |
Family
ID=12096184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60022924A Expired - Lifetime JPH0740603B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740603B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3668979B2 (ja) * | 1993-08-31 | 2005-07-06 | ソニー株式会社 | 光電子集積回路装置の製造方法 |
| JP2675519B2 (ja) * | 1993-11-17 | 1997-11-12 | 株式会社日立製作所 | 半導体基板、半導体装置及びそれらの製造方法 |
| JP3474917B2 (ja) * | 1994-04-08 | 2003-12-08 | 日本オプネクスト株式会社 | 半導体装置の製造方法 |
| ATE525755T1 (de) | 2001-10-12 | 2011-10-15 | Nichia Corp | Lichtemittierendes bauelement und verfahren zu seiner herstellung |
| KR101030068B1 (ko) | 2002-07-08 | 2011-04-19 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926455A (ja) * | 1972-07-11 | 1974-03-08 | ||
| JPS58139467A (ja) * | 1982-02-15 | 1983-08-18 | Nec Corp | 半導体装置 |
| JPS58195276U (ja) * | 1982-06-23 | 1983-12-26 | 株式会社日立製作所 | 平面表示装置 |
-
1985
- 1985-02-08 JP JP60022924A patent/JPH0740603B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61182256A (ja) | 1986-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mathine | The integration of III-V optoelectronics with silicon circuitry | |
| Demeester et al. | Epitaxial lift-off and its applications | |
| US6261859B1 (en) | Method for fabricating surface-emitting semiconductor device, surface-emitting semiconductor device fabricated by the method, and display device using the device | |
| JP3236774B2 (ja) | 半導体集積回路 | |
| US7843074B2 (en) | Underfill for light emitting device | |
| JP3230785B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2005159071A (ja) | 半導体デバイスおよびその製造方法および光伝送システム | |
| WO1986003342A1 (en) | ASYMMETRIC CHIP DESIGN FOR LEDs | |
| Wada et al. | 1.3-/spl mu/m InP-InGaAsP lasers fabricated on Si substrates by wafer bonding | |
| JPH0740603B2 (ja) | 半導体装置の製造方法 | |
| JP3474917B2 (ja) | 半導体装置の製造方法 | |
| JPS6223163A (ja) | ハイブリツド光ｉｃ装置 | |
| JP2747232B2 (ja) | 半導体装置 | |
| JPH09127352A (ja) | 半導体装置およびその製造方法 | |
| US5374588A (en) | Process for fabricating a compound semiconductor device | |
| JP3668979B2 (ja) | 光電子集積回路装置の製造方法 | |
| JP2002176229A (ja) | 半導体レーザ装置及びその製造方法 | |
| EP0513905B1 (en) | Semiconductor device and method of manufacturing such a device | |
| JP2948967B2 (ja) | 半導体発光素子 | |
| JPH06349692A (ja) | 半導体装置及びその製造方法 | |
| JPS59114885A (ja) | 半導体装置の製造方法 | |
| JP2692557B2 (ja) | 半導体レーザの製造方法 | |
| Fan et al. | Stripe-geometry GaAs-InGaAs laser diode with back-side contact on silicon by epitaxial lift-off | |
| Chan et al. | EPITAXIAL LIFT-OFF AND RELATED TECHNIQUES | |
| JPH10290040A (ja) | 半導体レーザ装置 |