JP3746246B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3746246B2
JP3746246B2 JP2002113570A JP2002113570A JP3746246B2 JP 3746246 B2 JP3746246 B2 JP 3746246B2 JP 2002113570 A JP2002113570 A JP 2002113570A JP 2002113570 A JP2002113570 A JP 2002113570A JP 3746246 B2 JP3746246 B2 JP 3746246B2
Authority
JP
Japan
Prior art keywords
region
light
impurity
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002113570A
Other languages
English (en)
Other versions
JP2003309079A (ja
Inventor
貴之 伊藤
俊彦 飯沼
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002113570A priority Critical patent/JP3746246B2/ja
Priority to US10/238,642 priority patent/US7091114B2/en
Priority to TW091125055A priority patent/TW571338B/zh
Priority to KR10-2003-0023609A priority patent/KR100537120B1/ko
Priority to CNB031225098A priority patent/CN1295763C/zh
Publication of JP2003309079A publication Critical patent/JP2003309079A/ja
Application granted granted Critical
Publication of JP3746246B2 publication Critical patent/JP3746246B2/ja
Priority to US11/475,127 priority patent/US20060273392A1/en
Priority to US12/591,085 priority patent/US20100055859A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H10P34/422—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing using incoherent radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特に熱処理技術に関するものである。
【０００２】
【従来の技術】
ＬＳＩの高集積化は、ＬＳＩを構成する素子の微細化により達成されてきている。そして、素子寸法の縮小化に伴い、浅いｐｎ接合の形成、すなわち浅い不純物拡散領域の形成が重要となってきている。
【０００３】
浅い不純物拡散領域を形成するためには、低加速エネルギーでのイオン注入と、その後のアニール処理の最適化が重要である。ｐ型不純物としてはボロン（Ｂ）が、ｎ型不純物としてはリン（Ｐ）或いは砒素（Ａｓ）が用いられている。しかしながら、これら不純物はシリコン（Ｓｉ）中での拡散係数が大きいため、ハロゲンランプを用いたＲＴＡ（Rapid Thermal Anneal）処理では、不純物が内方及び外方へ拡散してしまう。そのため、浅い不純物拡散層を得ることが、しだいに困難になってきている。不純物拡散を抑制するためにアニール温度を下げると、不純物の活性化率が大きく低下する。したがって、ハロゲンランプを用いたＲＴＡ処理では、接合深さが浅く（２０ｎｍ以下程度）、かつ低抵抗の不純物拡散層を形成することが困難であった。
【０００４】
上述したような問題に対し、活性化に必要なエネルギーを瞬時に供給する手法として、キセノン（Ｘｅ）フラッシュランプを用いたフラッシュランプアニール法が検討されている。Ｘｅフラッシュランプは、石英管等の管内にＸｅガスを封入したものであり、コンデンサ等に蓄えられた電荷を短時間に放電させることで、例えば数１００μｓｅｃ〜数ｍｓｅｃの範囲で白色光を発光させることが可能である。そのため、半導体層に注入された不純物イオンの分布を変化させずに、不純物を活性化することが可能である。
【０００５】
しかしながら、フラッシュランプの光が半導体基板表面で反射されてしまうことにより、加熱効率が悪化し、十分に不純物を活性化することが困難である。活性化率を上げるため、フラッシュランプの照射エネルギーを上げると、熱応力が増加して、半導体基板が破壊してしまう。すなわち、従来のフラッシュランプアニール法では、浅い接合を有する不純物拡散領域を形成することはできても、拡散層の低抵抗化には限界があった。
【０００６】
一方、従来技術として、アニール処理においてランプ光を効率的に吸収させるために、光吸収膜を形成するという技術が知られている。特開平１０−２６７７２号公報には、ＴＦＴ（薄膜トランジスタ）の製造において、ゲート絶縁膜の表面に光吸収膜を形成する技術が開示されている。しかしながら、ゲート絶縁膜の表面に形成された光吸収膜を利用するため、効率的な加熱を行うことが困難である。特開２０００−１３８１７７には、半導体装置の製造において、層間絶縁膜の表面に光吸収膜を形成する技術が開示されている。しかしながら、層間絶縁膜の表面に形成された光吸収膜を利用するため、やはり効率的な加熱を行うことが困難である。
【０００７】
【発明が解決しようとする課題】
このように、ＬＳＩの高集積化に伴い、浅く且つ低抵抗の不純物拡散層を形成する等、不純物のプロファイルを精度よく制御することが重要となってきているが、従来は不純物のプロファイルを精度よく制御することが困難であった。
【０００８】
本発明は上記従来の課題に対してなされたものであり、不純物のプロファイルを精度よく制御することが可能な半導体装置の製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体領域に不純物元素のイオンを注入する工程と、前記半導体領域に、所定元素としてIV族の元素又は前記不純物元素と同一導電型であって前記不純物元素よりも質量数が大きい元素のイオンを注入してアモルファス状態の結晶欠陥領域を形成する工程と、前記不純物元素及び前記所定元素が注入された領域にフラッシュランプの光を照射してアニールを行い、前記アモルファス状態の結晶欠陥領域の結晶欠陥を回復させるとともに前記不純物元素を活性化する工程と、前記光を照射してアニールを行う工程の前に、前記半導体領域上に導電膜を形成する工程と、を備えたことを特徴とする。
【００１０】
また、本発明に係る半導体装置の製造方法は、半導体領域に不純物元素のイオンを注入する工程と、前記半導体領域に、所定元素としてIV族の元素又は前記不純物元素と同一導電型であって前記不純物元素よりも質量数が大きい元素のイオンを注入してアモルファス状態の結晶欠陥領域を形成する工程と、前記不純物元素及び前記所定元素が注入された領域に光を照射してアニールを行い、前記アモルファス状態の結晶欠陥領域の結晶欠陥を回復させるとともに前記不純物元素を活性化する工程と、前記光を照射してアニールを行う工程の前に、前記半導体領域上に導電膜を形成する工程と、を備え、前記光を照射してアニールを行う工程を、前記半導体領域を予め加熱した状態で行うことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１３】
（実施形態１）
図１（ａ）〜図１（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示した断面図である。以下、ｐ型ＭＯＳトランジスタの製造工程を例にして説明する。
【００１４】
まず、図１（ａ）に示すように、通常のｐ型ＭＯＳトランジスタの製造方法に従って、ｎ型シリコン（Ｓｉ）基板１に素子分離領域２を形成する。その後、ゲート絶縁膜（シリコン酸化膜）３を形成し、さらにゲート絶縁膜３上にゲート電極４を形成する。
【００１５】
次に、図１（ｂ）に示すように、ゲート電極４をマスクとして、ｎ型シリコン基板１の表面領域に、ゲルマニウム（Ｇｅ）のイオンを注入する。イオン注入の条件は、加速エネルギー１５ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする。このイオン注入により、シリコン基板１の表面には結晶欠陥領域５が形成される。例えば、アモルファス状態の結晶欠陥領域５が形成される。この結晶欠陥領域５の端部の深さは、シリコン基板１の表面から約２０ｎｍ程度である。
【００１６】
次に、ゲート電極４をマスクとして、シリコン基板１の表面領域に、ボロン（Ｂ）のイオンを注入する。イオン注入の条件は、加速エネルギー０．２ｋｅＶ、ドーズ量１×１０15ｃｍ-2とする。このイオン注入により、不純物領域６が、結晶欠陥領域５に重畳するようにして、結晶欠陥領域５の上部に形成される。
【００１７】
次に、図１（ｃ）に示すように、キセノン（Ｘｅ）フラッシュランプを用いて、光を基板全面に照射する。照射時間は１０ｍｓ以下とし、照射エネルギー密度は３５Ｊ／ｃｍ2 とする。この光照射（フラッシュランプアニール）により、不純物元素が活性化されるとともに、結晶欠陥領域５及び不純物領域６の欠陥が回復し、ｐ型ソース・ドレイン拡散層７が得られる。光照射に際しては、光照射前から予め基板を４００℃程度の温度に加熱しておくことが望ましい。
【００１８】
その後の工程は、図示しないが、例えば常圧ＣＶＤ法により、成膜温度４００℃で、全面に層間絶縁膜としてシリコン酸化膜を形成する。その後、層間絶縁膜にコンタクトホールを開け、さらにソース・ドレイン電極、ゲート電極、配線等を形成する。
【００１９】
図２（ａ）及び図２（ｂ）は、第１の実施形態の比較例の製造方法を示した断面図である。本比較例では、シリコン基板１にＧｅをイオン注入せずに、Ｂを上記実施形態と同一条件でイオン注入し、その後、キセノンフラッシュランプ光を上記実施形態と同一条件で照射している。
【００２０】
図３は図１（ａ）〜図１（ｃ）の工程によって得られたＧｅ及びＢの濃度分布を、図４は図２（ａ）及び図２（ｂ）の工程によって得られたＢの濃度分布を示したものである。
【００２１】
本実施形態の場合には、濃度が１０18ｃｍ-3となる深さは、Ｇｅで約５５ｎｍ、Ｂで約１２ｎｍである。これに対し、比較例の場合には、Ｂ濃度が１０18ｃｍ-3となる深さは約１８ｎｍである。すなわち、本実施形態の方が比較例に比べて、Ｂが浅い領域に分布している。これは、Ｂよりも質量が重い（質量数が大きい）Ｇｅのイオン注入を行うことで、基板表面に多量の結晶欠陥が生じてアモルファス状態となり、Ｂのチャネリング現象が抑制されたためである。
【００２２】
また、拡散層のシート抵抗を実測したところ、Ｇｅをイオン注入しない比較例のサンプルでは７ｋΩ／□であったのに対し、Ｇｅをイオン注入した本実施形態のサンプルでは５１０Ω／□であり、拡散層の抵抗が著しく低下していることがわかった。さらに、基板面内における抵抗のばらつきを調べたところ、比較例のサンプルではσ=１０％であるのに対し、本実施形態のサンプルではσ＜１．５％であり、均一性が向上していることがわかった。
【００２３】
以上のように、Ｇｅのイオン注入とフラッシュランプアニールを組み合わせることにより、不純物のプロファイルを精度よく制御することができる。したがって、深さ２０ｎｍ以下の浅い接合を有する、低抵抗のｐ型ソース・ドレイン拡散層を形成することができる。
【００２４】
拡散層の抵抗値の減少及び拡散層抵抗の均一性の向上の理由を調べるため、シリコン基板表面の反射率を測定した。図５は、シリコン基板表面の反射スペクトルを示したものである。
【００２５】
Ｂの低加速イオン注入により、Ｓｉ（１００）からの反射率は、３００ｎｍ以下の短波長側で１０％程度低下している。さらにＧｅをイオン注入することによって、４００ｎｍ以下の短波長側の反射率が数％程度低下している。一方、Ｇｅのイオン注入により、４５０ｎｍ以上の長波長側の反射率が増加している。イオン注入なしのＳｉ（ベアＳｉ）では、３６０ｎｍ及び２７０ｎｍ付近にピークが観測される。これらのピークは、バンド構造の臨界点Ｅ1 （Ｌ3'→Ｌ1 ）及びＥ2 （Ｘ4 →Ｘ1 ）に関連するものである。Ｇｅをイオン注入することにより、これら二つのピークが消失しているが、これは基板表面に多量の結晶欠陥が生じ、結晶の周期性が崩れたことを示唆している。
【００２６】
図６は、Ｘｅフラッシュランプ及びＷハロゲンランプの発光スペクトル（発光強度分布）と、Ｓｉの吸収特性を示したものである。ハロゲンランプでは長波長側で発光強度が強いのに対し、フラッシュランプでは、可視光領域、特に２５０〜５００ｎｍ程度の領域において発光強度が強いことがわかる。また、Ｓｉは可視光領域において光の吸収率が高い。
【００２７】
以上のことからわかるように、フラッシュランプを用いる場合の方が、ハロゲンランプを用いる場合に比べ、発光エネルギーが効率的にシリコンに吸収される。さらに、Ｇｅのイオン注入によってシリコン基板の表面領域に多量の結晶欠陥を生じさせることで、フラッシュランプの発光強度が大きい波長領域において、シリコン基板表面の反射率を下げることができる。すなわち、シリコン基板表面の吸収率を上げることができる。したがって、Ｇｅのイオン注入とフラッシュランプアニールを組み合わせることで加熱効率を高めることができ、Ｂ等の不純物のプロファイルを崩さずに不純物を効率的に活性化することが可能となる。
【００２８】
図７は、本実施形態の図１（ｃ）の工程後の、照射エネルギー密度とシート抵抗の関係を調べた結果である。紫外光をカットしないフラッシュランプを用いた場合（ａ）と、４００ｎｍ以下の紫外光をカットしたフラッシュランプを用いた場合（ｂ）とについて示している。紫外光をカットした場合には、不純物拡散層のシート抵抗の変化から、約３０％パワー損失があることがわかった。すなわち、通常のフラッシュランプの照射では、紫外光が効果的にＳｉ基板を加熱していることがわかった。
【００２９】
また、Ｂを１０ｋｅＶ、５×１０15ｃｍ-2の条件で注入したＳｉ基板と、これと同一の条件でＢを注入した後にＧｅを１ｋｅＶ、５×１０14ｃｍ-2の条件で注入したＳｉ基板を用意し、それぞれの基板に対して、基板温度４００℃、照射エネルギー密度３５Ｊ／ｃｍ2 の条件でフラッシュランプアニール処理を行った。その結果、Ｂのみをイオン注入したサンプルのシート抵抗は３２０Ω／□であったのに対し、ＧｅとＢをイオン注入したサンプルのシート抵抗は１００Ω／□であった。このとき、濃度が１×１０18ｃｍ-3となる深さは、Ｂで約１５０ｎｍ、Ｇｅで約１０ｎｍであった。すなわち、Ｂが含有されている領域全体にＧｅが含有されているわけではない。したがって、上記の結果は、従来のプリアモルファス化の効果やＧｅが高濃度に存在することでＢの活性化率を高める効果とは、異なることを意味する。
【００３０】
さらに、Ｇｅが高濃度に存在する効果でないことを証明するために、Ｇｅをイオン注入し、続いて５５０℃で１時間アニール処理を行うことで結晶状態を回復させ、その後にＢをイオン注入し、さらにその後でフラッシュランプアニール処理を行った。このサンプルの拡散層のシート抵抗を測定したところ７ｋΩ／□であり、シート抵抗値を低下させることはできなかった。
【００３１】
以上のことから、Ｇｅのイオン注入による不純物拡散層のシート抵抗の低下及びシート抵抗の均一性の向上は、ＧｅによってＳｉ基板の表面領域をアモルファス状態にしたために結晶性の回復が良くなったことに加え、フラッシュランプ照射によって加熱効率が上昇したためと考えられる。
【００３２】
以上のように、本実施形態によれば、Ｇｅのイオン注入とフラッシュランプによる短時間の光照射とを組み合わせることにより、不純物のプロファイルを精度よく制御することができる。そのため、高濃度で浅い低抵抗の拡散層を形成することができる。
【００３３】
（実施形態２）
図１０（ａ）〜図１０（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示した断面図である。以下、ｐ型ＭＯＳトランジスタの製造工程を例にして説明する。
【００３４】
本実施形態では、Ｇｅ（所定元素）のイオン注入領域（Ｇｅ拡散層）がＢ（不純物元素）のイオン注入領域（Ｂ拡散層）よりも浅くなるようにしている。具体的には、ｎ型の半導体基板とｐ型のＢ拡散層との境界（ｐｎ接合の境界）において、Ｇｅの濃度の方がＢの濃度よりも低くなるようにしている。別の観点から言うと、Ｇｅ濃度がｐｎ接合の境界におけるＢ濃度に等しくなる位置が、半導体基板の表面とｐｎ接合の境界との間になるようにしている。ｐｎ接合の境界でのＢの濃度は、例えば１×１０18／ｃｍ3 程度である。さらに別の観点から言うと、Ｇｅの濃度分布が最大となる位置が、Ｂの濃度が１×１０19／ｃｍ3 となる深さよりも、浅くなるようにしている。
【００３５】
まず、図１０（ａ）に示すように、通常のｐ型ＭＯＳトランジスタの製造方法に従って、ｎ型シリコン基板１に素子分離領域２を形成する。その後、ゲート絶縁膜（シリコン酸化膜）３を形成し、さらにゲート絶縁膜３上にゲート電極４を形成する。
【００３６】
次に、図１０（ｂ）に示すように、ゲート電極４をマスクとして、ｎ型シリコン基板１の表面領域に、Ｇｅをイオン注入する。イオン注入の条件は、加速エネルギー１ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする。このイオン注入により、シリコン基板１の表面には結晶欠陥領域５が形成される。次に、ゲート電極４をマスクとして、シリコン基板１の表面領域に、Ｂをイオン注入する。イオン注入の条件は、加速エネルギー０．２ｋｅＶ、ドーズ量１×１０15ｃｍ-2とする。このイオン注入により、不純物領域６が、結晶欠陥領域５に重畳するようにして、結晶欠陥領域５よりも下方まで形成される。
【００３７】
次に、図１０（ｃ）に示すように、キセノン（Ｘｅ）フラッシュランプを用いて、光を基板全面に照射する。照射時間は１０ｍｓ以下とし、照射エネルギー密度は３５Ｊ／ｃｍ2 とする。この光照射（フラッシュランプアニール）により、不純物元素が活性化されるとともに、結晶欠陥領域５及び不純物領域６の欠陥が回復し、ｐ型ソース・ドレイン拡散層７が得られる。光照射に際しては、光照射前から予め基板を４００℃程度の温度に加熱しておくことが望ましい。
【００３８】
その後の工程は、図示しないが、例えば常圧ＣＶＤ法により、成膜温度４００℃で、全面に層間絶縁膜としてシリコン酸化膜を形成する。その後、層間絶縁膜にコンタクトホールを開け、さらにソース・ドレイン電極、ゲート電極、配線等を形成する。
【００３９】
図１１は、図１０（ａ）〜図１０（ｃ）の工程によって得られたＧｅ及びＢの濃度分布を示したものである。本実施形態では、濃度が１０18ｃｍ-3となる深さは、Ｇｅで約１０ｎｍ、Ｂで約１４ｎｍである。すなわち、Ｂが注入された不純物領域全体にＧｅが分布しているわけではなく、Ｂ拡散層よりも浅くＧｅ拡散層が形成されている。
【００４０】
また、拡散層のシート抵抗を測定したところ、９６０Ω／□であり、Ｇｅを注しない場合と比べて、著しく低下していた。この結果は、従来のプリアモルファス化の効果やＧｅが高濃度に存在することでＢの活性化率を高める効果とは、異なることを意味する。
【００４１】
また、接合リーク電流を測定したところ、第１の実施形態では２×１０-12 Ａ／μｍ2 であったのに対し、本実施形態では６×１０-17 Ａ／μｍ2 であり、ｐｎ接合特性が大幅に向上していることがわかった。これは、Ｂ拡散層よりも浅い領域にＧｅ拡散層が形成されているために、空乏層内にＧｅに起因する結晶欠陥が存在しないためと考えられる。また、Ｂ拡散層よりも深い領域に結晶欠陥が形成されている場合には、後で行われる熱処理工程においてＢの拡散が誘発され、トランジスタの特性が劣化するおそれがあるが、本実施形態では、このようなＢの拡散を抑制することが可能である。
【００４２】
以上のように、本実施形態によれば、第１の実施形態と同様の作用効果を得ることができる他、Ｇｅ拡散層がＢ拡散層よりも浅くなるようにしているので、リーク電流の低減やＢ拡散の抑制をはかることができ、特性や信頼性に優れた微細なトランジスタを得ることが可能となる。
【００４３】
図８及び図９はそれぞれ、加速エネルギー０．２〜０．５ｋｅＶ、ドーズ量１×１０15ｃｍ-2の条件でＢを注入したＳｉ基板に対して、基板温度４００℃、照射エネルギー密度は３５Ｊ／ｃｍ2 の条件でフラッシュランプアニール処理を行ったときの、Ｇｅのイオン注入加速条件（ドーズ量は５×１０14ｃｍ-2）とシート抵抗との関係、及びＧｅのイオン注入加速エネルギーとｐｎ接合リーク電流との関係を示した図である。
【００４４】
図８に示すように、Ｇｅの加速エネルギーが増加するほど、シート抵抗は低下している。例えば、Ｂの加速エネルギーが０．２ｋｅＶの場合には、Ｇｅを０．８ｋｅＶ以上の加速エネルギーで注入すれば、１０００Ω／□以下のシート抵抗を得ることができる。Ｂの加速エネルギーが０．５ｋｅＶの場合には、Ｇｅを０．５ｋｅＶ以上の加速エネルギーで注入すれば、１０００Ω／□以下のシート抵抗を得ることができる。
【００４５】
一方、図９に示すように、Ｇｅの加速エネルギーが増加するほど、ｐｎ接合リーク電流は増加する。例えば、Ｂの加速エネルギーが０．２ｋｅＶの場合には、Ｇｅの加速エネルギーが４ｋｅＶを越えると、接合リーク電流は１０-16 Ａ／μｍ2 以上となる。Ｂの加速エネルギーが０．５ｋｅＶの場合には、Ｇｅの加速エネルギーが６ｋｅＶを越えると、接合リーク電流は１０-16 Ａ／μｍ2 以上となる。
【００４６】
したがって、Ｂの加速エネルギーが０．２ｋｅＶの場合には、Ｇｅの加速エネルギーが０．８ｋｅＶ以上且つ４ｋｅＶ以下であることが好ましく、Ｂの加速エネルギーが０．５ｋｅＶの場合には、Ｇｅの加速エネルギーが０．５ｋｅＶ以上且つ６ｋｅＶ以下であることが好ましい。
【００４７】
例えば、上記のような条件において、Ｂ濃度が１０18ｃｍ-3となる位置（ｐｎ接合の境界）を、深さ２０ｎｍ以下の領域内に設定することができる。そして、上記のような条件において、Ｇｅイオン注入の平均飛程（Ｇｅの濃度分布の最大点）をｐｎ接合の境界よりも浅くすることができる。また、上記平均飛程に上記濃度分布の標準偏差を加算した値（深さ）を、ｐｎ接合の境界よりも浅くすることも可能である。
【００４８】
なお、上述した第１及び第２の実施形態では、シリコン基板（IV族半導体基板）にIV族元素としてＧｅをイオン注入した後に不純物元素としてＢをイオン注入したが、逆に、不純物元素をイオン注入した後にIV族元素をイオン注入してもよい。また、IV族元素には、Ｇｅの他に、Ｓｉ、Ｓｎ（錫）或いはＰｂ（鉛）を用いることが可能である。また、IV族元素のドーズ量は、Ｓｉ基板の表面領域にある程度以上の結晶欠陥を生じさせる範囲（好ましくは、Ｓｉ基板の表面領域をアモルファス状態にする範囲）であればよく、１×１０14ｃｍ-2以上で１×１０16ｃｍ-2以下の範囲であることが望ましい。
【００４９】
また、上述した第１及び第２の実施形態では、ｐチャネル型ＭＯＳ（ＭＩＳ）ＦＥＴについて説明したが、ｎチャネル型ＭＯＳ（ＭＩＳ）ＦＥＴについても同様の方法を適用することが可能である。この場合、ｐ型シリコン基板に注入されるｎ型不純物には、リン（Ｐ）或いは砒素（Ａｓ）が用いられる。ｎ型不純物の場合、ハロゲンランプを加熱源としたＲＴＡ（Rapid Thermal Anneal）処理では、Ｇｅの添加量が増加するほどキャリア濃度が減少し、拡散層の抵抗値が増加することが知られている。フラッシュランプアニールを用いることにより、加熱効率を高めることができるため、拡散層の抵抗値を効果的に下げることができる。
【００５０】
（実施形態３）
図１２（ａ）〜図１２（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示した断面図である。以下、ｐ型ＭＯＳトランジスタの製造工程を例にして説明する。
【００５１】
本実施形態では、結晶欠陥領域５を形成するための元素として、Ｇｅの代わりにＧａを用いている。また、Ｇａ（所定元素）のイオン注入領域（Ｇａ拡散層）がＢ（不純物元素）のイオン注入領域（Ｂ拡散層）よりも浅くなるようにしている。
【００５２】
まず、図１２（ａ）に示すように、通常のｐ型ＭＯＳトランジスタの製造方法に従って、ｎ型シリコン基板１に素子分離領域２を形成する。その後、ゲート絶縁膜（シリコン酸化膜）３を形成し、さらにゲート絶縁膜３上にゲート電極４を形成する。
【００５３】
次に、図１２（ｂ）に示すように、ゲート電極４をマスクとして、ｎ型シリコン基板１の表面領域に、Ｇａをイオン注入する。イオン注入の条件は、加速エネルギー１ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする。このイオン注入により、シリコン基板１の表面には結晶欠陥領域５として、例えばアモルファス領域が形成される。次に、ゲート電極４をマスクとして、シリコン基板１の表面領域に、Ｂをイオン注入する。イオン注入の条件は、加速エネルギー０．２ｋｅＶ、ドーズ量１×１０15ｃｍ-2とする。このイオン注入により、不純物領域６が、結晶欠陥領域５に重畳するようにして、結晶欠陥領域５よりも下方まで形成される。
【００５４】
次に、図１２（ｃ）に示すように、キセノン（Ｘｅ）フラッシュランプを用いて、光を基板全面に照射する。照射時間は１０ｍｓ以下とし、照射エネルギー密度は３５Ｊ／ｃｍ2 とする。この光照射（フラッシュランプアニール）により、不純物元素が活性化されるとともに、結晶欠陥領域５及び不純物領域６の欠陥が回復し、ｐ型ソース・ドレイン拡散層７が得られる。光照射に際しては、光照射前から予め基板を４００℃程度の温度に加熱しておくことが望ましい。
【００５５】
その後の工程は、図示しないが、例えば常圧ＣＶＤ法により、成膜温度４００℃で、全面に層間絶縁膜としてシリコン酸化膜を形成する。その後、層間絶縁膜にコンタクトホールを開け、さらにソース・ドレイン電極、ゲート電極、配線等を形成する。
【００５６】
図１３は、図１２（ａ）〜図１２（ｃ）の工程によって得られたＧａ及びＢの濃度分布を示したものである。本実施形態では、濃度が１０18ｃｍ-3となる深さは、Ｇａで約１１ｎｍ、Ｂで約１４ｎｍである。すなわち、Ｂが注入された不純物領域全体にＧａが分布しているわけではなく、Ｂ拡散層よりも浅くＧａ拡散層が形成されている。
【００５７】
また、拡散層のシート抵抗を測定したところ、８５０Ω／□であった。第２の実施形態よりもシート抵抗が低いのは、Ｂと同一導電型であるＧａの活性化に起因している。また、接合リーク電流を測定したところ、リーク電流の増加は見られなかった。すなわち、Ｇａのイオン注入に伴う、ｐｎ接合特性の劣化は見られなかった。
【００５８】
以上のように、本実施形態においても、第１の実施形態と同様の作用効果を得ることができる。また、第２の実施形態と同様、Ｇａ拡散層がＢ拡散層よりも浅くなるようにしているので、リーク電流の低減やＢ拡散の抑制をはかることができ、特性や信頼性に優れた微細なトランジスタを得ることが可能となる。
【００５９】
なお、上述した第３の実施形態では、Ｂ（不純物元素）と同族のＧａ（III 族元素）をイオン注入した後にＢをイオン注入したが、逆に、不純物元素をイオン注入した後にIII 族元素をイオン注入してもよい。また、III 族元素には、不純物元素よりも重い（不純物元素よりも質量数が大きい）ものを用いることができ、Ｇａの他に、Ｉｎ（インジウム）或いはＴｌ（タリウム）を用いることが可能である。また、III 元素のドーズ量は、Ｓｉ基板の表面領域にある程度以上の結晶欠陥を生じさせる範囲（好ましくは、Ｓｉ基板の表面領域をアモルファス状態にする範囲）であればよく、１×１０14ｃｍ-2以上で１×１０16ｃｍ-2以下の範囲であることが望ましい。
【００６０】
また、上述した第３の実施形態では、ｐチャネル型ＭＯＳ（ＭＩＳ）ＦＥＴについて説明したが、ｎチャネル型ＭＯＳ（ＭＩＳ）ＦＥＴについても同様の方法を適用することが可能である。この場合、ｐ型シリコン基板に注入されるｎ型不純物には、リン（Ｐ）或いは砒素（Ａｓ）が用いられる。この場合、リン及び砒素と同族の元素（V 族元素）として、リン及び砒素よりも重い（リン及び砒素よりも質量数が大きい）Ｓｂ或いはＢｉを用いることができる。
【００６１】
なお、以上説明した第１〜第３の実施形態では、フラッシュランプアニールの条件として、照射エネルギー密度を３５Ｊ／ｃｍ2 、基板温度を４００℃としたが、基板温度は２００〜５５０℃の範囲で、照射エネルギー密度は１０〜６０Ｊ／ｃｍ2 の範囲で変更可能である。基板温度を５５０℃以下とするのは、フラッシュランプの照射前に、結晶欠陥領域が回復するのを防止するためである。照射エネルギー密度を６０Ｊ／ｃｍ2 以下とするのは、過剰かつ急激な照射エネルギーによる熱応力の増加を防止し、Ｓｉ基板内にスリップやクラック等のダメージが生じるのを防止するためである。基板温度を２００℃以上とするのは、２００℃未満の基板温度では、不純物を活性化するために６０Ｊ／ｃｍ2 を越える照射エネルギーが必要となるためである。基板の予備加熱方法としては、ハロゲンランプ等によるランプ加熱や、ホットプレート等によるヒーター加熱を用いることができる。
【００６２】
また、以上説明した第１〜第３の実施形態では、浅いソース・ドレイン拡散層の形成すなわちエクステンション領域の形成について説明したが、上述した方法は、深いソース・ドレイン拡散層の形成、ポリシリコンゲート電極の形成或いはチャネル領域の形成にも適用可能である。
【００６３】
また、以上説明した第１〜第３の実施形態では、光源としてフラッシュランプを用いたアニールについて説明したが、発光強度分布の最大点が６００ｎｍ以下（望ましくは５００ｎｍ以下）の光であれば、フラッシュランプ以外の光源を用いることも可能である。また、発光期間は、１００ミリ秒以下、より望ましくは１０ミリ秒以下であることが望ましい。フラッシュランプ以外の光源には、エキシマレーザーを用いることが可能である。
【００６４】
（実施形態４）
図１４（ａ）〜図１４（ｆ）は、本発明の第４の実施形態に係る半導体装置の製造方法を示した断面図である。本実施形態は、上述した第１〜第３の実施形態の手法を利用したＭＯＳトランジスタの製造方法に関するものである。したがって、基本的には、第１〜第３の実施形態で述べた各種事項を適宜適用することが可能である（第５〜第７の実施形態についても同様）。
【００６５】
まず、図１４（ａ）に示すように、通常のＭＯＳトランジスタの製造方法に従って、ｎ型シリコン基板１に素子分離領域２を形成する。その後、ゲート絶縁膜（シリコン酸化膜）３を形成し、さらにゲート絶縁膜３上にゲート電極４を形成する。
【００６６】
次に、図１４（ｂ）に示すように、ゲート電極４をマスクとして、シリコン基板１の表面領域に、Ｇｅをイオン注入する。イオン注入の条件は、加速エネルギー１ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする。このイオン注入により、シリコン基板１の表面から深さ１０ｎｍまで結晶欠陥領域５が形成される。次に、ゲート電極４をマスクとして、シリコン基板１の表面領域にＢをイオン注入する。イオン注入の条件は、加速エネルギー０．２ｋｅＶ、ドーズ量１×１０15ｃｍ-2とする。このイオン注入により、不純物領域６が、結晶欠陥領域５に重畳するようにして形成される。
【００６７】
次に、図１４（ｃ）に示すように、基板を４００℃程度の温度に加熱した状態で、Ｘｅフラッシュランプの光を基板全面に照射する。照射時間は１０ｍｓ以下とし、照射エネルギー密度は３５Ｊ／ｃｍ2 とする。この光照射により、不純物元素が活性化されるとともに、結晶欠陥領域５及び不純物領域６の欠陥が回復し、ゲート電極４に隣接する浅いソース・ドレイン拡散層７（エクステンション領域）が得られる。
【００６８】
次に、図１４（ｄ）に示すように、シリコン窒化膜（ＳｉＮ膜）及びシリコン酸化膜（ＳｉＯ2 膜）をＣＶＤ法により順次堆積する。続いて、ＲＩＥ法により、シリコン窒化膜８及びシリコン酸化膜９をゲート電極４の側壁に選択的に残置させ、多層構造の側壁スペーサを形成する。
【００６９】
次に、図１４（ｅ）に示すように、ゲート電極４とシリコン窒化膜８及びシリコン酸化膜９からなる側壁スペーサをマスクとして、Ｂをイオン注入する。イオン注入の条件は、加速エネルギー５ｋｅＶ、ドーズ量３×１０15ｃｍ-2とする。このイオン注入により、ゲート電極４の端部から離間した、深い不純物領域１０が形成される。また、このイオン注入により、ゲート電極（ポリシリコン）中にもＢが注入される。
【００７０】
次に、図１４（ｆ）に示すように、基板を４００℃程度の温度に加熱した状態で、Ｘｅフラッシュランプの光を基板全面に照射する。照射時間は１０ｍｓ以下とし、照射エネルギー密度は３５Ｊ／ｃｍ2 とする。この光照射により、イオン注入された不純物元素が活性化されるとともに、不純物領域１０等の結晶欠陥が回復し、ゲート電極４の端部から離間した深いソース・ドレイン拡散層１１が得られる。
【００７１】
その後の工程は、図示しないが、例えば常圧ＣＶＤ法により、成膜温度４００℃で、全面に層間絶縁膜としてシリコン酸化膜を形成する。その後、層間絶縁膜にコンタクトホールを開け、さらにソース・ドレイン電極、ゲート電極、配線等を形成する。
【００７２】
本実施形態によれば、フラッシュランプアニールを用いることにより、ゲート電極４に隣接する浅い不純物領域６を活性化するための熱処理時間を短くできる。そのため、ゲート電極下への不純物の拡散を最小限に抑えることができ、ショートチャネル効果を抑制することができる。また、フラッシュランプ光照射前のＧｅのイオン注入により、Ｓｉ基板の表面領域に結晶欠陥領域を形成したため、加熱効率が上昇する。そのため、拡散層の抵抗を効果的に下げることができ、ＭＯＳトランジスタの電流駆動能力を向上させることができる。
【００７３】
（実施形態５）
図１５（ａ）〜図１５（ｆ）は、本発明の第５の実施形態に係る半導体装置の製造方法を示した断面図である。本実施形態も、上述した第１〜第３の実施形態の手法を利用したＭＯＳトランジスタの製造方法に関するものである。
【００７４】
まず、図１５（ａ）に示すように、通常のＭＯＳトランジスタの製造方法に従って、ｎ型シリコン基板１に素子分離領域２を形成する。その後、ゲート絶縁膜（シリコン酸化膜）３を形成し、さらにゲート絶縁膜３上にゲート電極４を形成する。
【００７５】
次に、図１５（ｂ）に示すように、ゲート電極４をマスクとして、シリコン基板１の表面領域に、Ｂをイオン注入する。イオン注入の条件は、加速エネルギー０．２ｋｅＶ、ドーズ量１×１０15ｃｍ-2とする。このイオン注入により、不純物領域６が形成される。
【００７６】
次に、図１５（ｃ）に示すように、ハロゲンランプを用いたＲＴＡ処理を行う。アニール条件は、基板温度８００℃、加熱時間１０秒とする。このアニール処理により、不純物元素が活性化されるとともに、不純物領域６の欠陥が回復し、ゲート電極４に隣接する浅いソース・ドレイン拡散層７（エクステンション領域）が得られる。
【００７７】
次に、図１５（ｄ）に示すように、シリコン窒化膜（ＳｉＮ膜）及びシリコン酸化膜（ＳｉＯ2 膜）をＣＶＤ法により順次堆積する。続いて、ＲＩＥ法により、シリコン窒化膜８及びシリコン酸化膜９をゲート電極４の側壁に選択的に残置させ、多層構造の側壁スペーサを形成する。
【００７８】
次に、図１５（ｅ）に示すように、ゲート電極４とシリコン窒化膜８及びシリコン酸化膜９からなる側壁スペーサをマスクとして、Ｇｅをイオン注入する。イオン注入の条件は、加速エネルギー１５ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする。このイオン注入により、シリコン基板１の表面から深さ２０ｎｍまでアモルファス領域（結晶欠陥領域５）が形成される。次に、ゲート電極及び側壁スペーサをマスクとして、Ｂをイオン注入する。イオン注入の条件は、加速エネルギー５ｋｅＶ、ドーズ量３×１０15ｃｍ-2とする。このイオン注入により、ゲート電極４の端部から離間した、深い不純物領域１０が形成される。また、このイオン注入により、ゲート電極（ポリシリコン）中にもＢが注入される。
【００７９】
次に、図１５（ｆ）に示すように、基板を４００℃程度の温度に加熱した状態で、Ｘｅフラッシュランプの光を基板全面に照射する。照射時間は１０ｍｓ以下とし、照射エネルギー密度は３５Ｊ／ｃｍ2 とする。この光照射により、イオン注入された不純物元素が活性化されるとともに、不純物領域１０等の結晶欠陥が回復し、ゲート電極４の端部から離間した深いソース・ドレイン拡散層１１が得られる。
【００８０】
その後の工程は、図示しないが、例えば常圧ＣＶＤ法により、成膜温度４００℃で、全面に層間絶縁膜としてシリコン酸化膜を形成する。その後、層間絶縁膜にコンタクトホールを開け、さらにソース・ドレイン電極、ゲート電極、配線等を形成する。
【００８１】
本実施形態によれば、浅い不純物拡散層７が高温にさらされるのは、深い不純物領域１０を活性化させるためのフラッシュランプアニール工程だけである。そのため、ゲート電極下への不純物の拡散を最小限に抑えることができ、ショートチャネル効果を抑制することができる。また、フラッシュランプの照射回数が減るため、急激な温度上昇に起因する熱応力の発生を抑制することができる。そのため、基板ダメージを低減することができ、歩留まりを向上させることができる。また、フラッシュランプ光照射前のＧｅのイオン注入により、Ｓｉ基板の表面領域をアモルファス状態にしたため、結晶性の回復が良くなるとともに、加熱効率が上昇する。そのため、拡散層の抵抗を効果的に下げることができ、ＭＯＳトランジスタの電流駆動能力を向上させることができる。
【００８２】
（実施形態６）
図１６（ａ）〜図１６（ｆ）は、本発明の第６の実施形態に係る半導体装置の製造方法を示した断面図である。本実施形態も、上述した第１〜第３の実施形態の手法を利用したＭＯＳトランジスタの製造方法に関するものである。
【００８３】
まず、図１６（ａ）に示すように、通常のＭＯＳトランジスタの製造方法に従って、ｎ型シリコン基板１に素子分離領域２を形成する。その後、ゲート絶縁膜（シリコン酸化膜）３を形成し、さらにゲート絶縁膜３上にゲート電極４を形成する。その後、シリコン窒化膜（ＳｉＮ膜）及びシリコン酸化膜（ＳｉＯ2 膜）をＣＶＤ法により順次堆積する。続いて、ＲＩＥ法により、シリコン窒化膜８及びシリコン酸化膜９をゲート電極４の側壁に選択的に残置させ、多層構造の側壁スペーサを形成する。
【００８４】
次に、図１６（ｂ）に示すように、ゲート電極及び側壁スペーサをマスクとして、Ｂをイオン注入する。イオン注入の条件は、加速エネルギー５ｋｅＶ、ドーズ量３×１０15ｃｍ-2とする。このイオン注入により、ゲート電極４の端部から離間した、深い不純物領域１０が形成される。また、このイオン注入により、ゲート電極（ポリシリコン）中にもＢが注入される。
【００８５】
次に、図１６（ｃ）に示すように、ハロゲンランプを用いたＲＴＡ処理を行う。アニール条件は、基板温度１０１５℃、加熱時間１０秒とする。このアニール処理により、不純物元素が活性化されるとともに、不純物領域１０の欠陥が回復し、ゲート電極４から離間した深いソース・ドレイン拡散層１１が得られる。
【００８６】
次に、図１６（ｄ）に示すように、側壁スペーサの一部を構成するシリコン酸化膜９を、フッ酸（ＨＦ）によって選択的にエッチングする。
【００８７】
次に、図１６（ｅ）に示すように、ゲート電極４とシリコン窒化膜８をマスクとして、Ｇｅをイオン注入する。イオン注入の条件は、加速エネルギー１ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする。このイオン注入により、シリコン基板１の表面から深さ１０ｎｍまで結晶欠陥領域５が形成される。次に、ゲート電極４とシリコン窒化膜８をマスクとして、Ｂをイオン注入する。イオン注入の条件は、加速エネルギー０．２ｋｅＶ、ドーズ量１×１０15ｃｍ-2とする。このイオン注入により、ゲート電極４の端部に隣接した、浅い不純物領域６が形成される。
【００８８】
次に、図１６（ｆ）に示すように、基板を４００℃程度の温度に加熱した状態で、Ｘｅフラッシュランプの光を基板全面に照射する。照射時間は１０ｍｓ以下とし、照射エネルギー密度は３５Ｊ／ｃｍ2 とする。この光照射により、イオン注入された不純物元素が活性化されるとともに、不純物領域６等の結晶欠陥が回復し、ゲート電極４に隣接した浅いソース・ドレイン拡散層７が得られる。
【００８９】
その後の工程は、図示しないが、例えば常圧ＣＶＤ法により、成膜温度４００℃で、全面に層間絶縁膜としてシリコン酸化膜を形成する。その後、層間絶縁膜にコンタクトホールを開け、さらにソース・ドレイン電極、ゲート電極、配線等を形成する。
【００９０】
本実施形態によれば、浅いソース・ドレイン拡散層７が、深いソース・ドレイン拡散層１１よりも後に形成される。そのため、深い不純物領域１０を活性化するための秒オーダーの高温に、浅い不純物領域６はさらされない。そのため、ゲート電極下への不純物の拡散を最小限に抑えることができ、ショートチャネル効果を抑制することができる。また、フラッシュランプの照射回数が減るため、急激な温度上昇に起因する熱応力の発生を抑制することができる。そのため、基板ダメージを低減することができ、歩留まりを向上させることができる。また、フラッシュランプ光照射前のＧｅのイオン注入により、Ｓｉ基板の表面領域に結晶欠陥領域を形成したため、加熱効率が上昇する。そのため、拡散層の抵抗を効果的に下げることができ、ＭＯＳトランジスタの電流駆動能力を向上させることができる。
【００９１】
なお、上述した第４〜第６の実施形態では、ｐ型ＭＯＳトランジスタの例について説明したが、ｎ型ＭＯＳトランジスタにも上述した方法を適用可能である。また、第１〜第３の実施形態で説明したような各種変更が可能である。
【００９２】
（実施形態７）
図１７（ａ）〜図１７（ｅ）は、本発明の第７の実施形態に係る半導体装置の製造方法を示した断面図である。
【００９３】
まず、図１７（ａ）に示すように、ｎ型シリコン基板２１上に、ＣＶＤ法によって厚さ２００ｎｍのシリコン酸化膜（ＳｉＯ2 膜）２２を堆積する。次に、図１７（ｂ）に示すように、シリコン酸化膜２２をパターニングして、０．３μｍ×０．３μｍのコンタクト孔２３を開ける。
【００９４】
次に、図１７（ｃ）に示すように、シリコン酸化膜２２をマスクとして、シリコン基板２１の表面領域に、Ｇｅをイオン注入する。イオン注入の条件は、加速エネルギー１５ｋｅＶ、ドーズ量５×１０14ｃｍ-2とする。このイオン注入により、シリコン基板２１の表面には結晶欠陥領域２４として、例えばアモルファス領域が形成される。次に、シリコン酸化膜２２をマスクとして、シリコン基板２１の表面領域に、Ｂをイオン注入する。イオン注入の条件は、加速エネルギー５ｋｅＶ、ドーズ量５×１０15ｃｍ-2とする。このイオン注入により、不純物領域２５が、結晶欠陥領域２４に重畳するようにして、結晶欠陥領域２４よりも下方まで形成される。
【００９５】
次に、図１７（ｄ）に示すように、全面に厚さ３０ｎｍ以下の金属膜２６を形成する。この金属膜２６には、シリコン基板上の自然酸化膜を還元できる金属、例えばＴｉを用いることが望ましい。一般的には、IIIa族、IVa 族、Va族の高融点金属を用いることが可能である。
【００９６】
次に、基板を４００℃程度の温度に加熱した状態で、Ｘｅフラッシュランプの光を基板全面に照射する。照射時間は１０ｍｓ以下とし、照射エネルギー密度は３５Ｊ／ｃｍ2 とする。この光照射（フラッシュランプアニール）により、不純物元素が活性化されるとともに、結晶欠陥領域２４及び不純物領域２５の欠陥が回復し、拡散層２７が得られる。また、このフラッシュランプアニールにより、金属膜２６と拡散層２７との良好なオーミックコンタクトが得られる。
【００９７】
次に、図１７（ｅ）に示すように、抵抗率の低い金属膜２８として、例えばＡｌ膜（膜厚４００ｎ）を堆積する。さらに、金属膜２６及び２８をパターニングして電極を形成する。
【００９８】
上述した工程によって得られたＡｌ電極２８とシリコン基板２１との間のコンタクト抵抗を測定したところ、６×１０-8Ωｃｍ2 であった。これに対して、Ｇｅをイオン注入せずにＢのみをイオン注入した比較例の試料では、コンタクト抵抗は３×１０-7Ωｃｍ2 であった。これらの結果から、本実施形態では比較例に比べて、コンタクト抵抗が著しく低減されていることがわかる。
【００９９】
一般に、金属と半導体との接触では、半導体内に障壁層が存在し、これがコンタクト抵抗の発生要因となっている。Ｇｅをイオン注入することによって、基板表面に結晶欠陥を生じさせる（基板表面をアモルファス化する）ことで、障壁層内に局在的な準位を形成することができる。これにより、熱電子放出電流のようにキャリアが障壁を越えなくても、障壁内に形成された準位を介して容易にキャリアが移動する。したがって、本実施形態では、再結合オーミックコンタクトが形成された結果、コンタクト抵抗が著しく低下したものと考えられる。
【０１００】
なお、上述した実施形態において、Ｇｅ（所定元素）のイオン注入工程、Ｂ（不純物元素）のイオン注入工程及び金属膜（導電膜）２６の形成工程は、任意の順序で行うことが可能である。
【０１０１】
以上のように、本実施形態によれば、第１〜第３の実施形態で述べたように、低抵抗の浅い拡散層が得られる他、良好なオーミックコンタクトを得ることが可能となる。
【０１０２】
なお、本実施形態においても、第１〜第３の実施形態で述べたような各種変更が可能である。例えば、本実施形態ではボロン（Ｂ）をイオン注入することでｐ型拡散層を形成したが、リン（Ｐ）或いは砒素（Ａｓ）をイオン注入することでｎ型拡散層を形成することも可能である。また、Ｇｅをイオン注入する代わりに、IV族元素としてＳｉ、Ｓｎ或いはＰｂをイオン注入することも可能である。また、ｐ型拡散層を形成する場合には、Ｇｅをイオン注入する代わりに、III 族元素であるＧａ、Ｉｎ或いはＴｌをイオン注入することも可能である。さらに、ｎ型拡散層を形成する場合には、Ｇｅをイオン注入する代わりに、V 族元素であるＳｂ或いはＢｉをイオン注入することも可能である。
【０１０３】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【０１０４】
【発明の効果】
本発明によれば、浅く且つ低抵抗の不純物拡散層を形成できる等、不純物のプロファイルを精度よく制御することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を示した断面図。
【図２】第１の実施形態の比較例の製造方法を示した断面図。
【図３】図１（ａ）〜図１（ｃ）の工程によって得られた半導体装置におけるＧｅ及びＢの濃度分布を示した図。
【図４】図２（ａ）及び図２（ｂ）の工程によって得られた半導体装置におけるＢの濃度分布を示した図。
【図５】シリコン基板表面の反射スペクトルを示した図。
【図６】Ｘｅフラッシュランプ及びＷハロゲンランプの発光スペクトル並びにＳｉの吸収特性を示した図。
【図７】照射エネルギー密度とシート抵抗との関係を示した図。
【図８】Ｇｅの加速エネルギーとシート抵抗との関係を示した図。
【図９】Ｇｅの加速エネルギーと接合リーク電流との関係を示した図。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法を示した断面図。
【図１１】図１０（ａ）〜図１０（ｃ）の工程によって得られた半導体装置におけるＧｅ及びＢの濃度分布を示した図。
【図１２】本発明の第３の実施形態に係る半導体装置の製造方法を示した断面図。
【図１３】図１２（ａ）〜図１２（ｃ）の工程によって得られた半導体装置におけるＧａ及びＢの濃度分布を示した図。
【図１４】本発明の第４の実施形態に係る半導体装置の製造方法を示した断面図。
【図１５】本発明の第５の実施形態に係る半導体装置の製造方法を示した断面図。
【図１６】本発明の第６の実施形態に係る半導体装置の製造方法を示した断面図。
【図１７】本発明の第７の実施形態に係る半導体装置の製造方法を示した断面図。
【符号の説明】
１…シリコン基板
２…素子分離領域
３…ゲート絶縁膜
４…ゲート電極
５…結晶欠陥領域
６、１０…不純物領域
７、１１…ソース・ドレイン拡散層
８…シリコン窒化膜
９…シリコン酸化膜
２１…シリコン基板
２２…シリコン酸化膜
２３…コンタクト孔
２４…結晶欠陥領域
２５…不純物領域
２６、２８…金属膜
２７…拡散層

Claims (7)

  1. 半導体領域に不純物元素のイオンを注入する工程と、
    前記半導体領域に、所定元素としてIV族の元素又は前記不純物元素と同一導電型であって前記不純物元素よりも質量数が大きい元素のイオンを注入してアモルファス状態の結晶欠陥領域を形成する工程と、
    前記不純物元素及び前記所定元素が注入された領域にフラッシュランプの光を照射してアニールを行い、前記アモルファス状態の結晶欠陥領域の結晶欠陥を回復させるとともに前記不純物元素を活性化する工程と、
    前記光を照射してアニールを行う工程の前に、前記半導体領域上に導電膜を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 半導体領域に不純物元素のイオンを注入する工程と、
    前記半導体領域に、所定元素としてIV族の元素又は前記不純物元素と同一導電型であって前記不純物元素よりも質量数が大きい元素のイオンを注入してアモルファス状態の結晶欠陥領域を形成する工程と、
    前記不純物元素及び前記所定元素が注入された領域に光を照射してアニールを行い、前記アモルファス状態の結晶欠陥領域の結晶欠陥を回復させるとともに前記不純物元素を活性化する工程と、
    前記光を照射してアニールを行う工程の前に、前記半導体領域上に導電膜を形成する工程と、
    を備え、
    前記光を照射してアニールを行う工程を、前記半導体領域を予め加熱した状態で行う
    ことを特徴とする半導体装置の製造方法。
  3. 前記光は、発光強度分布の最大点を６００ｎｍ以下の波長領域に有するものである
    ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記所定元素は、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｂ及びＢｉの中から選択される
    ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記光は、発光期間が１００ミリ秒以下である
    ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  6. 前記光は、照射エネルギー密度が１０Ｊ／ｃｍ2 以上で６０Ｊ／ｃｍ2 以下である
    ことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  7. 前記光は、フラッシュランプの光である
    ことを特徴とする請求項２に記載の半導体装置の製造方法。
JP2002113570A 2002-04-16 2002-04-16 半導体装置の製造方法 Expired - Fee Related JP3746246B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002113570A JP3746246B2 (ja) 2002-04-16 2002-04-16 半導体装置の製造方法
US10/238,642 US7091114B2 (en) 2002-04-16 2002-09-11 Semiconductor device and method of manufacturing the same
TW091125055A TW571338B (en) 2002-04-16 2002-10-25 Semiconductor device and manufacturing method for the same
KR10-2003-0023609A KR100537120B1 (ko) 2002-04-16 2003-04-15 반도체 장치 및 반도체 장치의 제조 방법
CNB031225098A CN1295763C (zh) 2002-04-16 2003-04-16 半导体装置的制造方法
US11/475,127 US20060273392A1 (en) 2002-04-16 2006-06-27 Semiconductor device and method of manufacturing the same
US12/591,085 US20100055859A1 (en) 2002-04-16 2009-11-06 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002113570A JP3746246B2 (ja) 2002-04-16 2002-04-16 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005217569A Division JP4455441B2 (ja) 2005-07-27 2005-07-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003309079A JP2003309079A (ja) 2003-10-31
JP3746246B2 true JP3746246B2 (ja) 2006-02-15

Family

ID=28786704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002113570A Expired - Fee Related JP3746246B2 (ja) 2002-04-16 2002-04-16 半導体装置の製造方法

Country Status (5)

Country Link
US (3) US7091114B2 (ja)
JP (1) JP3746246B2 (ja)
KR (1) KR100537120B1 (ja)
CN (1) CN1295763C (ja)
TW (1) TW571338B (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255899B2 (en) * 2001-11-12 2007-08-14 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and heat treatment method of substrate
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
WO2004055868A2 (en) * 2002-12-13 2004-07-01 Hrl Laboratories, Llc Integrated circuit modification using well implants
EP1596427A4 (en) * 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
JP2005005405A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置及び半導体装置の製造方法
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
DE10339991A1 (de) * 2003-08-29 2005-03-31 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zum Einstellen einer Eindringtiefe während der Implantation von Ionen in ein Halbleitergebiet
EP1667212A4 (en) * 2003-09-24 2009-03-04 Panasonic Corp METHOD AND DEVICE FOR INTRODUCING CONTAMINATION AND ELECTRONIC COMPONENT MADE THEREFOR
US7060581B2 (en) * 2003-10-09 2006-06-13 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
CN100454491C (zh) * 2003-10-09 2009-01-21 松下电器产业株式会社 制作结的方法以及采用该方法形成的已加工材料
JP2005142344A (ja) 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
WO2005057662A2 (en) * 2003-12-10 2005-06-23 Koninklijke Philips Electronics N.V. Method and apparatus for fabricating ultra-shallow junction metal-oxide semiconductor integrated circuit devices.
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
JPWO2005112088A1 (ja) * 2004-05-14 2008-03-27 松下電器産業株式会社 半導体装置の製造方法および製造装置
CN1993806A (zh) * 2004-06-04 2007-07-04 松下电器产业株式会社 引入杂质的方法
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
JP4594664B2 (ja) 2004-07-07 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006066686A (ja) * 2004-08-27 2006-03-09 Matsushita Electric Ind Co Ltd 不純物導入方法および不純物導入装置
US7531436B2 (en) * 2005-02-14 2009-05-12 Texas Instruments Incorporated Highly conductive shallow junction formation
JP2006294751A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 半導体集積回路及びその製造方法
US20070054460A1 (en) * 2005-06-23 2007-03-08 Atmel Corporation System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
JP4825459B2 (ja) * 2005-06-28 2011-11-30 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
JP5135743B2 (ja) * 2005-09-28 2013-02-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070102834A1 (en) * 2005-11-07 2007-05-10 Enicks Darwin G Strain-compensated metastable compound base heterojunction bipolar transistor
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
EP1996672B1 (en) 2006-03-15 2012-11-21 LG Chem, Ltd. Fabrication method for organic light emitting device and organic light emitting device fabricated by the same method
JP5283827B2 (ja) * 2006-03-30 2013-09-04 富士通セミコンダクター株式会社 半導体装置の製造方法
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US7495250B2 (en) * 2006-10-26 2009-02-24 Atmel Corporation Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
JP4874830B2 (ja) * 2007-02-06 2012-02-15 株式会社東芝 半導体装置の製造方法
KR100877099B1 (ko) * 2007-03-26 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100900234B1 (ko) * 2007-08-24 2009-06-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP5221099B2 (ja) * 2007-10-17 2013-06-26 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
JP2008124489A (ja) * 2007-12-28 2008-05-29 Fujitsu Ltd 半導体装置の製造方法
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
US8377804B2 (en) * 2008-10-02 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US8178430B2 (en) 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors
JP2011086728A (ja) * 2009-10-14 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP5499804B2 (ja) * 2010-03-19 2014-05-21 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101926609B1 (ko) * 2012-06-12 2018-12-10 삼성전자 주식회사 질화갈륨계 반도체 소자 및 그 제조방법
JP6425950B2 (ja) * 2014-09-12 2018-11-21 株式会社Ｓｃｒｅｅｎホールディングス 半導体製造方法および半導体製造装置
JP2018107190A (ja) * 2016-12-22 2018-07-05 トヨタ自動車株式会社 半導体装置の製造方法
CN108695158B (zh) * 2017-04-05 2021-08-13 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法
EP3474314A1 (en) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Semiconductor device and method for manufacturing a semiconductor method
US10347720B2 (en) 2017-10-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature
US10832913B2 (en) * 2018-02-14 2020-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Method and apparatus for forming semiconductor structure
US11251268B2 (en) * 2020-01-28 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with doped structure

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
JPS5750427A (en) 1980-09-12 1982-03-24 Ushio Inc Annealing device and annealing method
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
JP2850319B2 (ja) 1987-04-28 1999-01-27 ソニー株式会社 シリコン薄膜の形成方法
JPH0629235A (ja) 1992-07-09 1994-02-04 Mitsubishi Electric Corp 半導体装置の製造方法
JP2919254B2 (ja) 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
JP2586407B2 (ja) 1994-10-28 1997-02-26 日本電気株式会社 半導体装置の製造方法
JP3070420B2 (ja) * 1994-12-21 2000-07-31 日本電気株式会社 半導体装置の製造方法
JPH0917867A (ja) 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
JP3840697B2 (ja) 1996-07-11 2006-11-01 セイコーエプソン株式会社 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
US6037640A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
JPH11168069A (ja) * 1997-12-03 1999-06-22 Nec Corp 半導体装置の製造方法
KR100260766B1 (ko) * 1998-02-18 2000-08-01 구본준 레이저 어닐 장비
JP2000138177A (ja) 1998-10-29 2000-05-16 Sharp Corp 半導体装置の製造方法
JP2000260728A (ja) 1999-03-08 2000-09-22 Nec Corp 半導体装置の製造方法
JP2000260710A (ja) 1999-03-11 2000-09-22 Seiko Epson Corp 半導体装置の製造方法及びアニール装置
US6333244B1 (en) * 2000-01-26 2001-12-25 Advanced Micro Devices, Inc. CMOS fabrication process with differential rapid thermal anneal scheme
US6417515B1 (en) * 2000-03-17 2002-07-09 International Business Machines Corporation In-situ ion implant activation and measurement apparatus
US6645838B1 (en) * 2000-04-10 2003-11-11 Ultratech Stepper, Inc. Selective absorption process for forming an activated doped region in a semiconductor
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
US6399452B1 (en) * 2000-07-08 2002-06-04 Advanced Micro Devices, Inc. Method of fabricating transistors with low thermal budget
JP3904936B2 (ja) 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
TW490746B (en) * 2001-04-02 2002-06-11 United Microelectronics Corp Formation method of ultra-shallow junction
US20030096490A1 (en) * 2001-11-16 2003-05-22 John Borland Method of forming ultra shallow junctions
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100537120B1 (ko) 2005-12-16
US20030193066A1 (en) 2003-10-16
KR20030082430A (ko) 2003-10-22
CN1452223A (zh) 2003-10-29
US20100055859A1 (en) 2010-03-04
JP2003309079A (ja) 2003-10-31
US7091114B2 (en) 2006-08-15
CN1295763C (zh) 2007-01-17
US20060273392A1 (en) 2006-12-07
TW571338B (en) 2004-01-11

Similar Documents

Publication Publication Date Title
JP3746246B2 (ja) 半導体装置の製造方法
JP3211394B2 (ja) 半導体装置の製造方法
KR100879494B1 (ko) 반도체 게이트의 도핑 방법
JP3277533B2 (ja) 半導体装置の製造方法
JP2004063574A (ja) 半導体装置の製造方法およびアニール装置
JP2003229568A (ja) 半導体装置の製造方法および半導体装置
JPH065536A (ja) 半導体装置の製造方法
US7112499B2 (en) Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal
JP4455441B2 (ja) 半導体装置の製造方法
US20060030109A1 (en) Method to produce highly doped polysilicon thin films
JP2005136198A (ja) 半導体装置の製造方法
US6743689B1 (en) Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions
US7569455B2 (en) Manufacturing method of semiconductor device
US20100317200A1 (en) Method of manufacturing semiconductor device
JP2004311585A (ja) 半導体装置の製造方法
US6703281B1 (en) Differential laser thermal process with disposable spacers
JP2005101196A (ja) 半導体集積回路装置の製造方法
WO2004114413A1 (ja) 半導体装置及びその製造方法
JP2002246329A (ja) 半導体基板の極浅ｐｎ接合の形成方法
JPH0677155A (ja) 半導体基板の熱処理方法
JPH0766152A (ja) 半導体装置の製造方法
JP2005302883A (ja) 半導体装置の製造方法
JP5103695B2 (ja) 電界効果型半導体装置の製造方法
JP5010352B2 (ja) 半導体装置の製造方法
JP4047322B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050727

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees