JPH0766152A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0766152A
JPH0766152A JP5214232A JP21423293A JPH0766152A JP H0766152 A JPH0766152 A JP H0766152A JP 5214232 A JP5214232 A JP 5214232A JP 21423293 A JP21423293 A JP 21423293A JP H0766152 A JPH0766152 A JP H0766152A
Authority
JP
Japan
Prior art keywords
region
high temperature
gate electrode
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5214232A
Other languages
English (en)
Inventor
Hironori Tsukamoto
弘範 塚本
Takashi Noguchi
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5214232A priority Critical patent/JPH0766152A/ja
Publication of JPH0766152A publication Critical patent/JPH0766152A/ja
Priority to US08/841,626 priority patent/US6040224A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 高温加熱を要するソース・ドレイン領域など
の第１の領域と、高温加熱を避けるべき微細な配線パタ
ーンやゲート電極等の第２の領域が共存する半導体基板
に対して光アニール処理する際の微細な配線パターンや
ゲート電極の変形を防止する。 【構成】 半導体基体に高温加熱を要する第１の領域と
高温加熱を避けるべき第２の領域を形成し、その際、第
２の領域を細線部１とその両端に細線部１より幅広の部
分２を一体に有する形状に形成し、半導体基体に対して
光アニール処理を施す。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
【０００２】
【従来の技術】各種半導体装置の製造工程においては、
複数の半導体素子が同一半導体基板上に形成され、半導
体素子同士を分離、あるいは接続するための各種の高温
加熱処理が行われる。
【０００３】また、半導体装置のＬＤＤ（Ｌｉｇｈｔｌ
ｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造や、ソース・ドレイ
ン領域の形成のためにイオン注入処理が行われる。そし
て、イオン注入処理の後、半導体基板の結晶性の回復お
よび注入されたアクセプタイオンやドナーイオンを電気
的に活性化させるために、アニール処理（以下、活性化
アニール処理ともいう）を施す必要がある。
【０００４】更にまた、コンタクト抵抗の低減のため
に、高融点金属（例えばＷ，Ｍｏ，Ｔｉ等）や、Ｐｔ，
Ｐｄのような金属とＳｉとの化合物層であるシリサイド
層の高温加熱処理が必要である。活性化アニール処理や
高温加熱処理として、従来、炉アニール法や、ランプア
ニール等のラビットサーマルアニール（ＲＴＡと略す）
法が採用されている。
【０００５】一方、半導体装置の集積化が進むにつれ
て、個々の半導体素子が縮小化され、ソース・ドレイン
領域において浅い接合が必要とされる。炉アニール法に
て活性化アニール処理を行うと、拡散層が深くなり、ソ
ース・ドレインの接合を浅くして半導体素子を微細化し
高集積化するという要求を満足することができない。
【０００６】ＲＴＡ法にて活性化アニール処理を行う場
合は、炉アニール法に比べて微細化、高集積化が期待さ
れるが、更なる微細化、高集積化には限界がある。その
為、浅い接合の形成方法の一つにパルスレーザ照射によ
る活性化アニール法が提案されている。
【０００７】
【発明が解決しようとする課題】パルスレーザのエネル
ギーは半導体基板の極く表面（約１０ｎｍ）で吸収され
るため、パルスレーザ照射によって半導体基板の極く表
面が融点まで加熱され、熱伝導で約１００ｎｍの深さの
アニール処理が可能である。その為、パルスレーザによ
るアニール処理は浅いＬＤＤ構造、あるいはソース・ド
レイン領域の形成時の活性化アニール処理に適してい
る。
【０００８】しかしながら、半導体装置の製造において
ソース・ドレイン領域の活性化アニール時点では、既に
複数の微細な半導体素子の電極部分が同一半導体基板上
に形成されており、レーザーアニール時には微細な半導
体素子の電極部分にも同時にレーザ照射され、高温に加
熱される。
【０００９】通常、ゲート電極や配線パターンは酸化膜
（ＳｉＯ2 など）等の絶縁膜上に形成されており、ま
た、絶縁膜の熱伝導率は非常に小さく熱を伝えにくいこ
とが知られている。よって、レーザ照射によって高温加
熱された電極部分は絶縁膜上に形成されているため冷却
されにくく、微細なゲート電極や配線パターンはその熱
によって変形してしまうという問題が生じた。
【００１０】この問題を解決するために、レーザのパワ
ーを低下させてゲート電極や配線パターンの発熱を抑え
るという方法が考えられるが、ＬＤＤ領域のアクセプタ
イオンやドナーイオンの活性化率が低下し、抵抗が高く
なるため動作速度が低下したり、加熱温度が低いために
結晶性が悪くリーク電流が増加するなどの問題がある。
【００１１】本発明は、上述の点に鑑み、微細な半導体
装置の製法において、高温熱処理によって低抵抗の浅い
接合を形成し、かつ、同時に例えば微細な電極部分など
の変形を防止できる半導体装置の製造方法を提供するも
のである。
【００１２】
【課題を解決するための手段】本発明は、単一波長光ま
たはレーザ照射による光アニール処理を施す工程を有す
る半導体装置の製造方法において、半導体基体１１に高
温加熱を要する第１の領域２１と、高温加熱を避けるべ
き微細な第２の領域１８を形成し、その際、第２の領域
１８を主たる構成となる細線部１とその一端又は両端に
細線部１より幅広の部分３又は２を一体に有する形状に
形成し、この半導体基体１１に対し、光アニール処理２
３を施すことを特徴とする。
【００１３】ここで、第２の領域１８としては半導体基
体１１の熱伝導率より小なる熱伝導率の膜１３上に形成
される。例えば、第２の領域１８直下の材料はＳｉＯ2
とすることができる。
【００１４】また、第１の領域２１としては例えばソー
ス・ドレイン領域とし、第２の領域１８としては例えば
ゲート電極及び配線とすることができる。
【００１５】
【作用】一般に物質が加熱されて溶融し液化すると、そ
の表面張力によって球状に変形する傾向がある。この
際、表面張力の影響は溶融した体積が小さいほど大き
く、その体積が大きいほど変形しにくい。しかし、全体
の体積が大きくても、最先端に細い領域が存在するとそ
の部分だけが変形し中心方向に収縮してしまう。
【００１６】本発明においては、高温加熱を避けるべき
微細な第２の領域１８を、細線部１の両端に細線部１よ
り幅広の部分２を有する形状とすることによって、表面
張力の影響が小さくなり細線部１の変形が防止され、第
１の領域２１に対する高温加熱が可能となる。
【００１７】また、第２の領域１８の細線部１が短いと
きには細線部１の一端に細線部１より幅広の部分３を設
けるだけでも表面張力の影響が小さくなり、細線部１の
変形が防止され、第１の領域２１に対する高温加熱が可
能となる。
【００１８】
【実施例】イオン注入法により半導体基板内へ導入した
不純物を、レーザ照射により活性化させるためには、レ
ーザの照射エネルギーを大きくすることが望ましい。し
かし、必要以上にエネルギーを大きくすると接合が深く
なり微細なトランジスタに対して好ましくない。
【００１９】不純物を導入した半導体基板に対してレー
ザ照射を行って得られるシート抵抗と接合深さの関係を
図７及び図８に示す。
【００２０】図８は、照射エネルギー（ｍＪ／ｃｍ2 ）
をパラメータとするＰ+ Ｎ接合の深さとシート抵抗の関
係を示すグラフである。試料としては、Ｎ形シリコン基
板にＢＦ2 + を１５ＫｅＶで３×１０15／ｃｍ 2 （ドー
ズ量）イオン注入し、基板表面に反射防止膜として膜厚
５０ｎｍのＳｉＯ2 膜を被着した後、エキシマレーザを
照射した。
【００２１】図８は、照射エネルギー（ｍＪ／ｃｍ2 ）
をパラメータとするＮ+ Ｐ接合の深さとシート抵抗の関
係を示すグラフである。試料としては、Ｐ形シリコン基
板にＡｓ+ を１５ＫｅＶで３×１０15／ｃｍ2（ドーズ
量）イオン注入し、基板表面に反射防止膜として膜厚５
０ｎｍのＳｉＯ 2 膜を被着した後、エキシマレーザを照
射した。
【００２２】図７及び図８から判るように、シート抵抗
を低くし、接合深さを０．１μｍ以下にするためには、
１１００ｍＪ／ｃｍ2 程度の照射エネルギーまで利用す
ることができる。しかし、照射エネルギーが８００ｍＪ
／ｃｍ2 を超えると微細な配線パターンやゲート電極の
場合には溶融し表面張力により収縮し変形してしまう。
特に、この現象は、線幅が０．２μｍ以下の微細パター
ンで起こり、線幅が０．１μｍ以下で顕著になる。
【００２３】本実施例では、図１に示すように、最小線
幅が０．２μｍ以下の微細な配線パターンやゲート電極
など加熱を避けるべき領域において、その主たる構成と
なる細線部１の両端に之と一体に幅ｂ1 が最小線幅ａ1
より約５％〜１０％以上広い幅広部分２を形成する。
【００２４】また、図２に示すように最小線幅ａ1 が
０．２μｍ以下の微細な配線パターンやゲート電極など
加熱を避けるべき領域において、その主たる構成の細線
部１の線長ｃが１０μｍ以内であれば、細線部１の一端
に幅ｂ2 が線幅ａ1 の２倍以上となる幅広部分３を一体
に形成するのみでも可能である。
【００２５】このような構成によれば、イオン注入され
た他部領域に対する活性化アニール時の加熱で配線パタ
ーンやゲート電極パターンが溶融しても、その細線部１
の両端又は１端に設けた幅広部分２又は３により、表面
張力の影響が小さくなり、細線部１の変形を防止するこ
とができる。従って、例えば高温の活性化アニールを要
するソース・ドレイン領域とゲート電極、配線パターン
が共存する半導体基板に対して、例えば照射エネルギー
８００〜１１００ｍＪ／ｃｍ2 程度のレーザ照射で活性
化アニールを施したとき、０．１μｍ以内の浅い接合が
得られると共に、ゲート電極及び配線パターンの変形が
生じない。
【００２６】次に、図３〜図４を用いて本発明の半導体
装置の製造方法の具体例を説明する。なお、各工程は半
導体素子の一部断面図である。
【００２７】先ず、図３Ａに示すように、第１導電形の
シリコン基板１１に選択酸化（ＬＯＣＯＳ）による素子
分離領域（ＳｉＯ2 ）１２を形成した後、図３Ｂに示す
ように、ゲート酸化膜１３、ドープトポリシリコン膜１
４、タングステンシリサイド膜１５、ドープトポリシリ
コン膜１６及び酸化膜（ＳｉＯ2 ）１７を順次形成す
る。ここで、ドープトポリシリコン膜１６は、後述のア
ニール時のタングステンシリサイド膜１５を保護するた
めのものである。
【００２８】次に、図３Ｃに示すように、従来のリソグ
ラフィー法とドライエッチング法によりゲート酸化膜１
３〜酸化膜１７の積層膜をパターニングしてゲート電極
１８を形成する。このときのゲート電極１８のパターン
は、本例では図５に示すように、例えば線幅ａ1 が０．
１μｍの細線部１の両端に幅ｂ1 が０．５μｍの幅広部
分２を形成した形状とした。
【００２９】続いて、素子分離領域１２及びゲート電極
１８のパターンをマスクにセルファラインで第２導電形
の不純物をイオン注入し、第２導電形のライトリードー
プドドレイン１９を形成する。
【００３０】次で、図４Ｄに示すように、ゲート電極１
８の側壁に例えばＳｉＯ2 によるサイドスペーサ２０を
形成した後、第２導電形のソース・ドレイン領域２１へ
のイオン注入処理を行う。
【００３１】第２導電形の不純物がＡｓ+ イオンの場合
には、注入条件を５×２０ＫｅＶ、ドーズ量を１×１０
15〜３×１０15／ｃｍ2 とすることができる。また、第
２導電形の不純物がＢＦ2 + イオンの場合には、注入条
件を５〜２０ＫｅＶ、ドーズ量を１×１０15〜３×１０
15／ｃｍ2 とすることができる。
【００３２】次に、照射光に対して反射率が最小になる
膜厚だけ酸化膜を形成する。本例では、図４Ｅに示すよ
うに、全面に膜厚ｔ1 が５０ｎｍのＳｉＯ2 膜２２を形
成する。この結果、配線パターンやゲート電極など加熱
を避けるべき領域上には、照射光２３に対して反射率が
最大になる膜厚ｔ2 （＝１００ｎｍ）のＳｉＯ2 膜１
７，２２が形成される（図６参照：ＳｉＯ2 膜厚とレー
ザ光（波長３０８ｎｍ）の反射率の関係を示すグラ
フ）。活性化アニールを施すべきソース・ドレイン領域
２１上には照射光２３に対して反射率が最小となる膜厚
ｔ1 （＝５０ｎｍ）のＳｉＯ2 膜２２が形成される（図
６参照）。
【００３３】次に、例えばパルスレーザＸｅＣｌ（波
長：３０８ｎｍ）２３を８００ｍＪ／ｃｍ2 照射して不
純物の活性化を行う。この後の工程は、従来の半導体装
置の製造方法に従う。斯くして目的の半導体装置を得
る。
【００３４】上述の半導体装置の製造方法によれば、レ
ーザ照射プロセスによるゲート電極１８のパターン及び
配線パターンの変形を防止し、しかも０．１μｍ以下の
浅い接合のソース・ドレイン領域２１を形成することが
できるもので、微細なトランジスタの作製を可能にす
る。
【００３５】ＬＤＤ領域のアクセプタイオンやドナーイ
オンの活性化率を向上させ、大きな動作速度を得ること
ができる。また、ソース・ドレイン領域２１のみを高温
加熱できるため結晶性も良好にでき、リーク電流を低減
することができる。
【００３６】パルスレーザアニールとしては、ＸｅＦ
（波長：３５１ｎｍ）、ＸｅＣｌ（波長：３０８ｎ
ｍ）、ＫｒＦ（波長：２４９ｎｍ）、ＡｒＦ（波長：１
９３ｎｍ）等のエキシマレーザを使用することができる
が、安定して大出力が得られるＫｒＦレーザかＸｅＣｌ
レーザを使用することが望ましい。
【００３７】また、レーザ照射に代えて、例えばキャノ
ンランプ等による単一波長光を用いてアニール処理する
こともできる。
【００３８】
【発明の効果】本発明による半導体装置の製造方法によ
れば、光アニール工程において、ゲート電極のパター
ン、配線パターン等の微細な第２の領域の変形を防止す
ることができると共に、加熱を要する第１の領域に対し
高温加熱を施すことができる。従って、微細化、高集積
化した半導体装置の製造を可能にする。
【図面の簡単な説明】
【図１】本発明に係る配線パターンやゲート電極のパタ
ーン等の微細な領域の一例を示す平面図である。
【図２】本発明に係る配線パターンやゲート電極のパタ
ーン等の微細な領域の他の例を示す平面図である。
【図３】Ａ 本発明の半導体装置の製造方法の一例に係
る工程図である。 Ｂ 本発明の半導体装置の製造方法の一例に係る工程図
である。 Ｃ 本発明の半導体装置の製造方法の一例に係る工程図
である。
【図４】Ｄ 本発明の半導体装置の製造方法の一例に係
る工程図である。 Ｅ 本発明の半導体装置の製造方法の一例に係る工程図
である。
【図５】本発明の半導体装置の製造方法の一例に係るゲ
ート電極のパターンの平面図である。
【図６】ＳｉＯ2 膜厚と波長３０８ｎｍのレーザ光の反
射率の関係を示すグラフである。
【図７】Ｐ+ Ｎ接合の場合の、レーザの照射エネルギー
をパラメータとした不純物領域のシート抵抗と接合深さ
の関係を示すグラフである。
【図８】Ｎ+ Ｐ接合の場合のレーザの照射エネルギーを
パラメータとした不純物領域のシート抵抗と接合深さの
関係を示すグラフである。
【符号の説明】
１ 細線部 ２，３ 幅広部分 １１ 第１導電形のシリコン基板 １２ 選択酸化による素子分離領域 １３ ゲート酸化膜 １４ ドープトポリシリコン膜 １５ タングステンシリサイド膜 １６ ドープトポリシリコン膜 １７ 酸化膜 １８ ゲート電極 １９ ライトリードプドドレイン ２０ サイドスペーサ ２１ 第２導電形のソース・ドレイン領域 ２２ ＳｉＯ2 膜 ２３ パルスレーザＸｅＣｌ（照射光）

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基体に高温加熱を要する第１の領
    域と、高温加熱を避けるべき微細な第２の領域を形成
    し、 その際、前記第２の領域を細線部とその一端又は両端に
    該細線部より幅広の部分を一体に有する形状に形成し、 上記半導体基体に対して、光アニール処理を施すことを
    特徴とする半導体装置の製造方法。
JP5214232A 1993-08-30 1993-08-30 半導体装置の製造方法 Pending JPH0766152A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5214232A JPH0766152A (ja) 1993-08-30 1993-08-30 半導体装置の製造方法
US08/841,626 US6040224A (en) 1993-08-30 1997-04-30 Method of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5214232A JPH0766152A (ja) 1993-08-30 1993-08-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0766152A true JPH0766152A (ja) 1995-03-10

Family

ID=16652381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5214232A Pending JPH0766152A (ja) 1993-08-30 1993-08-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6040224A (ja)
JP (1) JPH0766152A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274008A (ja) * 2007-06-22 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2007324620A (ja) * 2007-08-06 2007-12-13 Toshiba Corp 半導体装置の製造方法
JP2013016707A (ja) * 2011-07-05 2013-01-24 Hitachi Ltd 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353445A (ja) 2001-05-30 2002-12-06 Sony Corp 溝ゲート型電界効果トランジスタの製造方法
JP3977246B2 (ja) * 2002-12-27 2007-09-19 富士通株式会社 半導体装置及びその製造方法
US20050145893A1 (en) * 2003-12-29 2005-07-07 Doczy Mark L. Methods for fabricating metal gate structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US28703A (en) * 1860-06-12 Richard vose
USRE28703E (en) 1966-04-14 1976-02-03 U.S. Philips Corporation Method of manufacturing a semiconductor device
US4431459A (en) * 1981-07-17 1984-02-14 National Semiconductor Corporation Fabrication of MOSFETs by laser annealing through anti-reflective coating
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS5827363A (ja) * 1981-08-10 1983-02-18 Fujitsu Ltd 電界効果トランジスタの製造法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JP3211377B2 (ja) * 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
JP3211394B2 (ja) * 1992-08-13 2001-09-25 ソニー株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274008A (ja) * 2007-06-22 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2007324620A (ja) * 2007-08-06 2007-12-13 Toshiba Corp 半導体装置の製造方法
JP2013016707A (ja) * 2011-07-05 2013-01-24 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US6040224A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
JP3211394B2 (ja) 半導体装置の製造方法
US5401666A (en) Method for selective annealing of a semiconductor device
US5236865A (en) Method for simultaneously forming silicide and effecting dopant activation on a semiconductor wafer
JP3746246B2 (ja) 半導体装置の製造方法
JP4729175B2 (ja) シリコン本体にシリサイド領域を形成する方法
JP3277533B2 (ja) 半導体装置の製造方法
CN101207011B (zh) 半导体器件的制造方法
US5998272A (en) Silicidation and deep source-drain formation prior to source-drain extension formation
US6825115B1 (en) Post silicide laser thermal annealing to avoid dopant deactivation
KR20020096930A (ko) 융기된 소스/드레인 영역들을 형성하기 위한 선택적인레이저 어닐링을 이용하는 ｃｍｏｓ 장치 구조
JP2002525868A (ja) 集積素子にシリサイド領域を形成する方法
US20090137107A1 (en) Method of manufacturing semiconductor device
US6902966B2 (en) Low-temperature post-dopant activation process
JP4455441B2 (ja) 半導体装置の製造方法
US7098111B2 (en) Manufacturing method of semiconductor integrated circuit device
JPH07112063B2 (ja) 電界効果トランジスタの製作方法
JPH0766152A (ja) 半導体装置の製造方法
JPH0677155A (ja) 半導体基板の熱処理方法
JP2002246329A (ja) 半導体基板の極浅ｐｎ接合の形成方法
KR100466397B1 (ko) 반도체 소자의 제조방법
JP3185386B2 (ja) 半導体装置の製造方法
JPH08204193A (ja) 半導体装置の製造方法
JP2005302883A (ja) 半導体装置の製造方法
JPH05299434A (ja) 半導体装置の製造方法
JP2821628B2 (ja) 半導体装置の製造方法