JP3824497B2 - 発光素子アレイ - Google Patents
発光素子アレイ Download PDFInfo
- Publication number
- JP3824497B2 JP3824497B2 JP2001119581A JP2001119581A JP3824497B2 JP 3824497 B2 JP3824497 B2 JP 3824497B2 JP 2001119581 A JP2001119581 A JP 2001119581A JP 2001119581 A JP2001119581 A JP 2001119581A JP 3824497 B2 JP3824497 B2 JP 3824497B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- light emitting
- electrically connected
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
- G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
- G09G3/14—Semiconductor devices, e.g. diodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、いわゆる多層配線構造を有する発光素子アレイに関するものである。
【０００２】
【従来の技術】
発光素子アレイは、複数の発光素子を直線状に配置したものである。発光素子としてＬＥＤ（light emitting diode；発光ダイオード）を採用したものがＬＥＤアレイである。ＬＥＤアレイは、例えば、電子写真プリンタの露光光源として使用されている。
【０００３】
ＬＥＤアレイとしては、例えば、「ＬＥＤプリンタの設計」トリケップス社の第６０頁に開示されている（図１７および図１８）。図１７は、従来のＬＥＤアレイの断面図である。図１８は、従来のＬＥＤアレイの上面図である。
【０００４】
図１７および図１８に示されるように、このＬＥＤアレイは、ｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓ０．６Ｐ０．４層２を形成し、Ｚｎ等のｐ型不純物の選択拡散により複数の発光部３をアレイ状に配置する。各発光部３のそれぞれのＡｌ電極（個別電極）４は、それぞれの発光部３に電気的に接続されるように絶縁層６を挟んでｐ型ＧａＡｓ０．６Ｐ０．４層３上に形成される。これらのＡｌ電極４は、それぞれのワイヤボンド電極部（以下、電極パッドいう）７に電気的に接続されている。Ａｕ−Ｇｅ−Ｎｉ電極（共通電極）５は、ｎ型ＧａＡｓ基板１と電気的に接続されるように、その下方に形成される。
【０００５】
図１９は、従来の多層配線型ＬＥＤアレイのセルを示す図である。図２０は、図１９に示されるＡ部の拡大図である。
図１９に示される多層配線型ＬＥＤアレイは、近年、発明者等により提案されたものであり、電極パッド数の低減を主要目的とし、さらに、発光素子の順方向電圧を小さくし消費電力を低減するとともに、ＩＣチップのサイズを小さくし製造コストを低減することを目的としている。
【０００６】
図１９に示されるように、多層配線型ＬＥＤアレイは、ＬＥＤ（発光素子）２０に電気的に接続されるｐ側配線３２とｐ側電極パッド３３に電気的に接続される共通配線６０とを層間絶縁膜５０を介して積層したものである。この多層配線型ＬＥＤアレイでは、ｐ側配線３２と共通配線６０とが直交するように形成されるとともに、ＬＥＤ（発光素子）２０を構成する半導体層１２が相互に分離（アイソレート）され、複数のブロック１０に分割されている。
【０００７】
多層配線型ＬＥＤアレイは、例えば、次のような方法により製造することができる。まず、高抵抗基板１１上にｎ型の半導体層１２が形成される。次に、素子分離溝１３が形成され、半導体層がＭ個のブロック１０に電気的に分離される。次に、拡散マスク２１を介して選択的にｐ型不純物が拡散され、各ブロック毎にＮ個のＬＥＤ（ｐ側半導体領域（発光素子））２０が形成される。
【０００８】
次に、Ｎ個のＬＥＤ２０に１対１で接続されるｐ側電極３１と、これらのｐ側電極３１に１対１で接続されるｐ側配線３２と、各ブロック１０の１つのｐ側配線３２が接続されるｐ側電極パッド３３とが形成される。次に、拡散マスク２１の一部が剥離され、各ブロックのｎ型の半導体層１２に１対１で接続されるｎ側電極４１が形成される。次に、ｎ側電極４１に１対１で接続されるｎ側配線４２と、ｎ側配線４２に１対１で接続されるｎ側電極パッド４３とが形成される。
【０００９】
次に、各ｐ側配線３２の所定位置が露出する開口部５１が層間絶縁膜５０に形成される。次に、Ｎ個のブロック１０にまたがるようにそれぞれのブロック１０の１つのｐ側配線３２に接続されるＮ個の共通配線６０が形成される。
【００１０】
この多層配線型ＬＥＤアレイによれば、ｎ側電極４１をＬＥＤ（ｐ型不純物拡散領域（発光素子））２０に近接させて形成し、高抵抗基板１１の抵抗成分による電圧降下の影響を小さくする。これにより、ＬＥＤの順方向電圧を小さくし、消費電力を低減することができる。また、ワイヤボンディング用のｐ側電極パッド３３およびｎ側電極パッド４３をセルの片側に配置することにより、チップサイズを小さくし、製造コストを低減することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の多層配線型ＬＥＤアレイには、ｐ側電極パッド３３とｎ側電極パッド４３とを交互に配置すると、セルの右半分において、ｐ側電極パッド３３のｐ側配線３２とｎ側電極パッド４３のｎ側引出配線４２とが重なるように形成されてしまう（図２０）。この重なりは、
１）配線不良が発生する要因になる
２）これらを同一材料で構成することができない
３）これらを同一工程で形成することができない
といった問題を生じさせる。
【００１２】
この発明は、かかる問題点を解決するためになされたものであり、配線不良の可能性を小さくし、信頼性を向上させるとともに、ｐ側電極パッド、ｐ側配線およびｐ側電極、並びに、ｎ側電極パッドおよびｎ側配線を同一材料、同一工程で形成し、工程を簡略化することができる発光素子アレイを提供することにある。
【００１３】
【課題を解決するための手段】
請求項１に係る発光素子アレイは、基板上に形成されるセル内の半導体層がエッチングにより形成される素子分離溝により分割される複数のブロックを備え、各ブロックは、選択拡散により半導体層にアレイ状に形成される複数の発光素子と、複数の発光素子のそれぞれに電気的に接続される複数の第１電極と、複数の第１電極のそれぞれに電気的に接続される複数の第１配線と、複数の第１配線のうち１つの第１配線が接続される第１電極パッドと、複数の発光素子に近接するように形成される第２電極と、第２電極に電気的に接続される第２配線と、第２配線に電気的に接続される第２電極パッドとをそれぞれ有し、セル内には、複数のブロックにまたがり形成されるブロック内の発光素子数と同数の共通配線であり、各ブロックそれぞれの１つの第１配線に層間絶縁膜の開口部を通して電気的に接続される複数の共通配線を有する多層配線構造の発光素子アレイにおいて、セル内の複数の第１電極パッドおよび複数の第２電極パッドは、同一ブロック内で前記第１配線と前記第２配線とが交差しないよう、該ブロック内の第１電極パッドと第２電極パッドがセル内の長手方向における中央を境界に対称かつ交互に配置されることを特徴とするものである。
【００１４】
請求項２に係る発光素子アレイは、基板上に形成されるセル内の半導体層がエッチングにより形成される素子分離溝により分離される複数のブロックを備え、各ブロックは、選択拡散により半導体層にアレイ状に形成される複数の発光素子と、複数の発光素子のそれぞれに電気的に接続される複数の第１電極と、複数の第１電極のそれぞれに電気的に接続される複数の第１配線と、複数の第１配線のうち１つの第１配線が接続される第１電極パッドと、複数の発光素子に近接するように形成される第２電極と、第２電極の中央部に電気的に接続される第２配線と、第２配線に電気的に接続される第２電極パッドとをそれぞれ有し、セル内には、複数のブロックにまたがり形成されるブロック内の発光素子数と同数の共通配線であり、各ブロックそれぞれの１つの第１配線に層間絶縁膜の開口部を通して電気的に接続される複数の共通配線を有する多層配線構造の発光素子アレイにおいて、セル内の複数の第１電極パッドおよび複数の第２電極パッドは、同一ブロック内で前記第１配線と前記第２配線とが交差しないよう、該ブロック内の第１電極パッドと第２電極パッドがセル内の長手方向における中央を境界に対称かつ交互に配置されることを特徴とするものである。
【００１７】
【発明の実施の形態】
以下、本発明に係る発光素子アレイの好ましい実施の形態を図面を参照して説明する。
実施の形態１および２において、多層配線型のＬＥＤアレイを例とし、第１導電型をｐ型、第２導電型をｎ型としているが、第１導電型をｎ型、第２導電型をｐ型としてもよい。基板、電極、配線、不純物等の材料および組成は、実施の形態１および２のものに限られず、種々のものを採用することができる。
【００１８】
発光素子アレイは、ＬＥＤアレイに限られず、例えば半導体レーザのような他の発光素子に適用することができる。さらに、例えばドライバＩＣのような他の半導体素子にも適用することができる。
【００１９】
実施の形態１．
図２は、この発明に係る実施の形態１のＬＥＤアレイの概念図である。図１は、図２に示されるセルの構成を示す図である。図３は、図１に示されるＡ部断面図である。
【００２０】
図２に示されるように、ＬＥＤアレイは、その長手方向にリニア状に配置される複数のセル１００から構成される多層配線型のＬＥＤアレイである。
【００２１】
図１および図３に示されるように、この多層配線型のＬＥＤアレイは、高抵抗基板１１上に形成される第２導電型半導体層１２を備える。高抵抗基板１１としては、例えば半絶縁性ＧａＡｓ基板を用いることができる。第２導電性の半導体層１２としては、例えばエピキャピタル成長したｎ型ＡｌＧａＡｓ層を用いることができる。セル１００内の第２導電型半導体層１２は、エッチングにより形成される素子分離溝１３によりＭ個のブロック１０に電気的に分離される。
【００２２】
各ブロック１０は、第２導電型半導体層１２内における不純物の拡散によりｐｎ接合を構成するＮ個のＬＥＤ（第１導電型半導体領域（発光素子））２０を有する。これらＮ個のＬＥＤ２０は、セル１００の一方の側にセル１００の長手方向に１列に配列される。不純物としては、例えばＺｎを用いることができる。
【００２３】
各ブロック１０は、１列に配列されるＮ個のＬＥＤ２０に電気的に接続されるＮ個のｐ側電極３１と、これらのｐ側電極３１のそれぞれに電気的に接続されるＮ個のｐ側配線３２と、これらのｐ側配線３２のうち１つのｐ側配線３２と電気的に接続されるｐ側電極パッド３３とを有する。
【００２４】
Ｎ個のｐ側電極３１は、それぞれのＬＥＤ２０に電気的に接続されるように絶縁膜（拡散マスク）２１を挟んで形成される。Ｎ個のｐ側配線３２は、セル１００内の一方の側から他方の側に、セル１００の長手方向と直交する方向に延在する。ｐ側電極パッド３３は、セル１００内の他方の側に配置される。
【００２５】
Ｎ個のｐ側電極３１、Ｎ個のｐ側配線３２およびｐ側電極パッド３３は、後述するように、同一材料により同時に形成することができる。これらは、一体に形成することができる。これらは、例えばＡｕ積層膜を用いることができる。なお、ｐ側電極パッド３３は、Ｎ個のｐ側電極３１およびＮ個のｐ側配線３２と別体として形成されてもよい。
【００２６】
各ブロック１０は、１つのｎ側電極４１と、ｎ側電極４１に電気的に接続されるｎ側配線４２と、ｎ側配線４２に電気的に接続されるｎ側電極パッド４３とを有する。ｎ側電極４１は、Ｎ個のＬＥＤ２０に近接し沿うように、セル１００の一方の側のＬＥＤ２０より外側に配置される。ｎ側電極パッド４３は、ｐ側電極パッド３３と１列に並ぶようにセル１００の他方の側に配置されている。ｎ側配線４２は、ｎ側電極４１とｎ側電極パッド４３とを電気的に接続するように、セル１００内の一方の側から他方の側に、セル１００の長手方向と直交する方向に延在する。
【００２７】
ｎ側電極４１は、例えばＡｕ合金膜を用いることができる。ｎ側配線４２およびｎ側電極パッド４３は、後述するように、複数のｐ側電極３１、複数のｐ側配線３２およびｐ側電極パッド３３と同一材料により同時に形成することができる。ｎ側配線４２およびｎ側電極パッド４３は、一体に形成することができる。
【００２８】
ｎ側電極４１は、複数のＬＥＤ２０に近接するように配置されるので、高抵抗基板１１の抵抗成分による電圧降下の影響を小さくすることができる。したがって、ＬＥＤの順方向電圧を小さくし、消費電力を低減することができる。また、ｐ側電極パッド３３およびｎ側電極パッド４３をセル１００の他方の側に配置することにより、チップサイズを小さくし、製造コストを低減することができる。
【００２９】
ｎ側配線４２は、ｎ側電極４１の中央部に接続されるように形成されるのが好ましい。これにより、図２におけるｎ側配線４２の左右に配列されるＮ個のＬＥＤ２０とｎ側配線４２との間のそれぞれの距離の差を小さくすることができるので、Ｎ個のＬＥＤの発光エネルギ（明るさ）を均一化することができる。
【００３０】
セル１００内のＭ個のｐ側電極パッド３３およびＭ個のｎ側電極パッド４３は、セル１００の長手方向における中央を境界に対称かつ交互に１列に配置される。これにより、セル１００の中央から右側におけるｎ側配線４２とｐ側配線３２とがｎ側電極パッド４３およびｐ側電極パッド３３の近傍で重ならないように形成することができる。したがって、ｐ側電極３１、ｐ側配線３２、ｐ側電極パッド３３、ｎ側配線４２およびｎ側電極パッド４３を同一材料により同時に形成することができる。
【００３１】
セル１００は、Ｍ個のブロック１０にまたがるように層間絶縁膜５０を介して形成されるＮ個（ブロック１０内のＬＥＤ２０と同数）の共通配線６０を有する。Ｎ個の共通配線６０は、それぞれセル１００の長手方向に延在する。Ｎ個の共通配線６０は、Ｍ個のブロック１０のそれぞれの１つのｐ側配線３２に電気的に接続される。
【００３２】
Ｎ個の共通配線６０とそれぞれのＭ個のｐ側配線３２とが交差する位置における層間絶縁膜５０には、それぞれの共通配線６０およびそれぞれのｐ側配線３２が電気的に接続されるようにコンタクト孔５１が形成されている。共通配線６０としては、例えばＡｕ積層膜を用いることができる。層間絶縁膜５０としては、例えばポリイミド樹脂を用いることができる。
【００３３】
Ｍ個のブロック１０のそれぞれの１つのＬＥＤ２０および対応するｐ側電極パッド３３は、ｐ側電極３１およびｐ側配線３２を介して１つのコンタクト孔５１を通る共通配線６０に電気的に接続される。このため、共通配線６０上に２つのコンタクト孔５１を設け、一方のコンタクト孔５１を通してＬＥＤ２０および共通配線６０を電気的に接続し、他方のコンタクト孔５１を通して共通配線６０およびｐ側電極パッド３３を電気的に接続する場合に比べ、コンタクト孔５１の数を少なくすることができる。したがって、ＬＥＤアレイの歩留まりを向上させることができる。
【００３４】
図４〜図１４は、ＬＥＤアレイの製造工程を示す図である。図４〜図９は、セル１００の断面図であり、図１０〜図１４は、セル１００の上面図である。
【００３５】
図４に示されるように、高抵抗基板１１上に第２導電型半導体層１２が形成され、半導体層１２上に拡散マスク２１が成膜され、複数のＬＥＤ２０のそれぞれの形成予定領域に開口２０ａが形成される。拡散マスク２１としては、例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法により成膜することができる。ＬＥＤ２０の形成予定領域の開口２０ａは、フォトリソグラフィ法またはエッチング法により形成することができる（拡散マスク成膜工程）。
【００３６】
次に、図５に示されるように、開口２０ａを含む拡散マスク２１上に拡散源膜２２が成膜される。拡散源膜２２としては、例えばＺｎＯ−ＳｉＯ２膜を用いることができる。ＺｎＯ−ＳｉＯ２膜は、例えばスパッタ法により成膜することができる（拡散源膜成膜工程）。
【００３７】
次に、図６に示されるように、拡散源膜２２上にアニールキャップ２３が成膜される。アニールキャップ２３としては、例えばＡｌＮ膜をを用いることができる。ＡｌＮ膜は、例えばスパッタ法により成膜することができる（アニールキャップ成膜工程）。
【００３８】
次に、図７に示されるように、第２導電型半導体層１２に第１導電型不純物の拡散領域が選択拡散により形成するためのアニールが行われる。前述のように、第１導電型不純物としては、例えばＺｎを用いることができる。窒素大気圧下６５０℃で約３時間アニールすることにより複数のＬＥＤ形成予定領域である開口２０ａに拡散領域を形成することができる。これにより、約１μｍの拡散深さを有するＬＥＤ２０が形成される（選択拡散アニール工程）。
【００３９】
次に、図８に示されるように、アニールキャップ２３および拡散源膜２２が剥離される。これらの剥離は、選択エッチングにより行うことができる（アニールキャップ／拡散源膜剥離工程）。
【００４０】
次に、図９に示されるように、セル１００内にその深さが高抵抗基板１１に達する（Ｍ−１）個の素子分離溝１３が形成され、セル１００内の第２導電型半導体層１２がＭ個のブロック１０に電気的に分離される。素子分離溝１３は、例えばリン酸化水をエッチャントとして第２導電型半導体層１２を選択的にエッチングすることにより形成することができる（素子分離溝形成工程）。
【００４１】
次に、図１０に示されるように、後に形成されるｎ側電極パッド４３と第２導電型半導体層１２とのコンタクトを取るためにｎ側電極４１の形成予定領域の拡散マスク２１が剥離される。剥離は、フォトリソグラフィ法またはエッチング法により行うことができる（拡散マスク剥離工程）。
【００４２】
次に、図１１に示されるように、ｎ側電極４１が成膜される。ｎ側電極４１のパターンは、例えばリフトオフ法により形成される（ｎ側電極成膜工程）。
【００４３】
次に、図１２に示されるように、複数のｐ側電極３１、複数のｐ側配線３２、複数のｐ側電極パッド３３、複数のｎ側配線４２および複数のｎ側電極パッド４３が成膜される。各ブロック１０のＮ個のｐ側電極３１、Ｎ個のｐ側配線３２およびｐ側電極パッド３３は一体に成膜され、ｎ側配線４２およびｎ側電極パッド４３は一体に成膜される。それぞれのパターンは、例えばリフトオフ法により形成することができる（ｐ側電極等形成工程）。
【００４４】
次に、図１３に示されるように、層間絶縁膜５０が形成される。層間絶縁膜５０には、共通配線６０のコンタクト孔５１となる開口、ＬＥＤ２０が形成されている領域の開口およびｐ側電極パッド３３が形成されている領域の開口が形成される。層間絶縁膜５０のこれらの開口のパターンは、フォトリソグラフィ法またはエッチング法により形成することができる（層間絶縁膜成膜）。
【００４５】
次に、図１４に示されるように、セル１００内にＮ個の共通配線６０が形成される。１個の共通配線６０は、Ｍ個のブロック１０のそれぞれの１つのＬＥＤ２０に対応するＭ個のコンタクト孔５１を通し、それぞれのｐ側配線３２に電気的に接続される。共通配線６０のパターンは、例えばリフトオフ法により形成することができる（共通配線形成工程）。
【００４６】
なお、図１０〜図１２に示される拡散マスク剥離工程、ｎ側電極成膜工程およびｐ側電極等形成工程の工程順はこれに限るものではない。拡散マスク剥離工程をｎ側電極成膜工程よりも前に行えばよい。例えば、ｐ側電極等形成工程、拡散マスク剥離工程、ｎ側電極成膜工程の順に行うこともできる。
【００４７】
また、ｐ側電極等形成工程を、ｐ側電極３１、ｐ側配線３２およびｐ側電極パッド３３を形成する工程と、ｎ側配線４２およびｎ側電極パッド４３を形成する工程とに分けてもよい。この場合、いずれの工程を先に行ってもよい。
【００４８】
実施の形態２．
図１５は、この発明に係る実施の形態２のＬＥＤアレイの概念図である。図１６は、図１５に示されるセルの構成を示す図である。
図１５および図１６に示されるように、実施の形態２のＬＥＤアレイは、セル２００内の複数のｐ側電極パッド３３および複数のｎ側電極パッド４３の配置が実施の形態１のＬＥＤアレイと異なる。
【００４９】
実施の形態２のセル２００内の複数のｐ側電極パッド３３および複数のｎ側電極パッド４３は、セル２００内の長手方向における中央を境界に対称かつ交互に配置される点で実施の形態１と共通する。しかし、実施の形態１の複数のｐ側電極パッド３３および複数のｎ側電極パッド４３は、セル１００の長手方向に１列に配置されているのに対し、実施の形態２の複数のｐ側電極パッド３３および複数のｎ側電極パッド４３は、セル２００の長手方向に２列に配置されている点が異なる。
【００５０】
実施の形態２によれば、複数のｐ側電極パッド３３および複数のｎ側電極パッド４３は、セル２００の長手方向に２列に配置されているため、パットサイズを大きくすることができる。したがって、ワイヤボンディングの信頼性を向上させることができる。
【００５１】
【発明の効果】
この発明によれば、各ブロック内の第１電極パッドと第２電極パッドとの相対位置を変えることにより、各ブロックの第１配線および引出配線が交差しないように形成することができる。したがって、配線の交差による配線不良を防止し、ＬＥＤアレイの信頼性を向上させることができる。また、ｐ側電極パッド、その第１配線およびｐ側電極、並びに、ｎ側電極パッド及びその引出配線を同一材料、同一工程で形成し、工程を簡略化することができる。
【図面の簡単な説明】
【図１】 図２に示されるセルの構成を示す図である。
【図２】 この発明に係る実施の形態１のＬＥＤアレイの概念図である。
【図３】 図２に示されるＡ部断面図である。
【図４】 拡散マスク成膜工程を示す図である。
【図５】 拡散源膜成膜工程を示す図である。
【図６】 アニールキャップ成膜工程を示す図である。
【図７】 選択拡散アニール工程を示す図である。
【図８】 アニールキャップ／拡散源膜剥離工程を示す図である。
【図９】 素子分離溝形成工程を示す図である。
【図１０】 拡散マスク剥離工程を示す図である。
【図１１】 ｎ側電極成膜工程を示す図である。
【図１２】 ｐ側電極等形成工程を示す図である。
【図１３】 層間絶縁膜成膜工程を示す図である。
【図１４】 共通配線形成工程を示す図である。
【図１５】 この発明に係る実施の形態２のＬＥＤアレイの概念図である。
【図１６】 図１５に示されるセルの構成を示す図である。
【図１７】 従来のＬＥＤアレイの断面図である。
【図１８】 従来のＬＥＤのアレイの上面図である。
【図１９】 従来の多層配線型ＬＥＤのセルの構成を示す図である。
【図２０】 図１９に示されるＢ部拡大図である。
【符号の説明】
１０ ブロック
１１ 高抵抗基板
１２ 半導体層
１３ 素子分離溝
２０ ＬＥＤ
３１ ｐ側電極
３２ ｐ側配線
３３ ｐ側電極
４１ ｎ側電極
４２ ｎ側配線
４３ ｎ側電極パッド
５０ 層間絶縁膜
５１ コンタクト孔
６０ 共通配線
１００ セル
【発明の属する技術分野】
この発明は、いわゆる多層配線構造を有する発光素子アレイに関するものである。
【０００２】
【従来の技術】
発光素子アレイは、複数の発光素子を直線状に配置したものである。発光素子としてＬＥＤ（light emitting diode；発光ダイオード）を採用したものがＬＥＤアレイである。ＬＥＤアレイは、例えば、電子写真プリンタの露光光源として使用されている。
【０００３】
ＬＥＤアレイとしては、例えば、「ＬＥＤプリンタの設計」トリケップス社の第６０頁に開示されている（図１７および図１８）。図１７は、従来のＬＥＤアレイの断面図である。図１８は、従来のＬＥＤアレイの上面図である。
【０００４】
図１７および図１８に示されるように、このＬＥＤアレイは、ｎ型ＧａＡｓ基板１上にｎ型ＧａＡｓ０．６Ｐ０．４層２を形成し、Ｚｎ等のｐ型不純物の選択拡散により複数の発光部３をアレイ状に配置する。各発光部３のそれぞれのＡｌ電極（個別電極）４は、それぞれの発光部３に電気的に接続されるように絶縁層６を挟んでｐ型ＧａＡｓ０．６Ｐ０．４層３上に形成される。これらのＡｌ電極４は、それぞれのワイヤボンド電極部（以下、電極パッドいう）７に電気的に接続されている。Ａｕ−Ｇｅ−Ｎｉ電極（共通電極）５は、ｎ型ＧａＡｓ基板１と電気的に接続されるように、その下方に形成される。
【０００５】
図１９は、従来の多層配線型ＬＥＤアレイのセルを示す図である。図２０は、図１９に示されるＡ部の拡大図である。
図１９に示される多層配線型ＬＥＤアレイは、近年、発明者等により提案されたものであり、電極パッド数の低減を主要目的とし、さらに、発光素子の順方向電圧を小さくし消費電力を低減するとともに、ＩＣチップのサイズを小さくし製造コストを低減することを目的としている。
【０００６】
図１９に示されるように、多層配線型ＬＥＤアレイは、ＬＥＤ（発光素子）２０に電気的に接続されるｐ側配線３２とｐ側電極パッド３３に電気的に接続される共通配線６０とを層間絶縁膜５０を介して積層したものである。この多層配線型ＬＥＤアレイでは、ｐ側配線３２と共通配線６０とが直交するように形成されるとともに、ＬＥＤ（発光素子）２０を構成する半導体層１２が相互に分離（アイソレート）され、複数のブロック１０に分割されている。
【０００７】
多層配線型ＬＥＤアレイは、例えば、次のような方法により製造することができる。まず、高抵抗基板１１上にｎ型の半導体層１２が形成される。次に、素子分離溝１３が形成され、半導体層がＭ個のブロック１０に電気的に分離される。次に、拡散マスク２１を介して選択的にｐ型不純物が拡散され、各ブロック毎にＮ個のＬＥＤ（ｐ側半導体領域（発光素子））２０が形成される。
【０００８】
次に、Ｎ個のＬＥＤ２０に１対１で接続されるｐ側電極３１と、これらのｐ側電極３１に１対１で接続されるｐ側配線３２と、各ブロック１０の１つのｐ側配線３２が接続されるｐ側電極パッド３３とが形成される。次に、拡散マスク２１の一部が剥離され、各ブロックのｎ型の半導体層１２に１対１で接続されるｎ側電極４１が形成される。次に、ｎ側電極４１に１対１で接続されるｎ側配線４２と、ｎ側配線４２に１対１で接続されるｎ側電極パッド４３とが形成される。
【０００９】
次に、各ｐ側配線３２の所定位置が露出する開口部５１が層間絶縁膜５０に形成される。次に、Ｎ個のブロック１０にまたがるようにそれぞれのブロック１０の１つのｐ側配線３２に接続されるＮ個の共通配線６０が形成される。
【００１０】
この多層配線型ＬＥＤアレイによれば、ｎ側電極４１をＬＥＤ（ｐ型不純物拡散領域（発光素子））２０に近接させて形成し、高抵抗基板１１の抵抗成分による電圧降下の影響を小さくする。これにより、ＬＥＤの順方向電圧を小さくし、消費電力を低減することができる。また、ワイヤボンディング用のｐ側電極パッド３３およびｎ側電極パッド４３をセルの片側に配置することにより、チップサイズを小さくし、製造コストを低減することができる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の多層配線型ＬＥＤアレイには、ｐ側電極パッド３３とｎ側電極パッド４３とを交互に配置すると、セルの右半分において、ｐ側電極パッド３３のｐ側配線３２とｎ側電極パッド４３のｎ側引出配線４２とが重なるように形成されてしまう（図２０）。この重なりは、
１）配線不良が発生する要因になる
２）これらを同一材料で構成することができない
３）これらを同一工程で形成することができない
といった問題を生じさせる。
【００１２】
この発明は、かかる問題点を解決するためになされたものであり、配線不良の可能性を小さくし、信頼性を向上させるとともに、ｐ側電極パッド、ｐ側配線およびｐ側電極、並びに、ｎ側電極パッドおよびｎ側配線を同一材料、同一工程で形成し、工程を簡略化することができる発光素子アレイを提供することにある。
【００１３】
【課題を解決するための手段】
請求項１に係る発光素子アレイは、基板上に形成されるセル内の半導体層がエッチングにより形成される素子分離溝により分割される複数のブロックを備え、各ブロックは、選択拡散により半導体層にアレイ状に形成される複数の発光素子と、複数の発光素子のそれぞれに電気的に接続される複数の第１電極と、複数の第１電極のそれぞれに電気的に接続される複数の第１配線と、複数の第１配線のうち１つの第１配線が接続される第１電極パッドと、複数の発光素子に近接するように形成される第２電極と、第２電極に電気的に接続される第２配線と、第２配線に電気的に接続される第２電極パッドとをそれぞれ有し、セル内には、複数のブロックにまたがり形成されるブロック内の発光素子数と同数の共通配線であり、各ブロックそれぞれの１つの第１配線に層間絶縁膜の開口部を通して電気的に接続される複数の共通配線を有する多層配線構造の発光素子アレイにおいて、セル内の複数の第１電極パッドおよび複数の第２電極パッドは、同一ブロック内で前記第１配線と前記第２配線とが交差しないよう、該ブロック内の第１電極パッドと第２電極パッドがセル内の長手方向における中央を境界に対称かつ交互に配置されることを特徴とするものである。
【００１４】
請求項２に係る発光素子アレイは、基板上に形成されるセル内の半導体層がエッチングにより形成される素子分離溝により分離される複数のブロックを備え、各ブロックは、選択拡散により半導体層にアレイ状に形成される複数の発光素子と、複数の発光素子のそれぞれに電気的に接続される複数の第１電極と、複数の第１電極のそれぞれに電気的に接続される複数の第１配線と、複数の第１配線のうち１つの第１配線が接続される第１電極パッドと、複数の発光素子に近接するように形成される第２電極と、第２電極の中央部に電気的に接続される第２配線と、第２配線に電気的に接続される第２電極パッドとをそれぞれ有し、セル内には、複数のブロックにまたがり形成されるブロック内の発光素子数と同数の共通配線であり、各ブロックそれぞれの１つの第１配線に層間絶縁膜の開口部を通して電気的に接続される複数の共通配線を有する多層配線構造の発光素子アレイにおいて、セル内の複数の第１電極パッドおよび複数の第２電極パッドは、同一ブロック内で前記第１配線と前記第２配線とが交差しないよう、該ブロック内の第１電極パッドと第２電極パッドがセル内の長手方向における中央を境界に対称かつ交互に配置されることを特徴とするものである。
【００１７】
【発明の実施の形態】
以下、本発明に係る発光素子アレイの好ましい実施の形態を図面を参照して説明する。
実施の形態１および２において、多層配線型のＬＥＤアレイを例とし、第１導電型をｐ型、第２導電型をｎ型としているが、第１導電型をｎ型、第２導電型をｐ型としてもよい。基板、電極、配線、不純物等の材料および組成は、実施の形態１および２のものに限られず、種々のものを採用することができる。
【００１８】
発光素子アレイは、ＬＥＤアレイに限られず、例えば半導体レーザのような他の発光素子に適用することができる。さらに、例えばドライバＩＣのような他の半導体素子にも適用することができる。
【００１９】
実施の形態１．
図２は、この発明に係る実施の形態１のＬＥＤアレイの概念図である。図１は、図２に示されるセルの構成を示す図である。図３は、図１に示されるＡ部断面図である。
【００２０】
図２に示されるように、ＬＥＤアレイは、その長手方向にリニア状に配置される複数のセル１００から構成される多層配線型のＬＥＤアレイである。
【００２１】
図１および図３に示されるように、この多層配線型のＬＥＤアレイは、高抵抗基板１１上に形成される第２導電型半導体層１２を備える。高抵抗基板１１としては、例えば半絶縁性ＧａＡｓ基板を用いることができる。第２導電性の半導体層１２としては、例えばエピキャピタル成長したｎ型ＡｌＧａＡｓ層を用いることができる。セル１００内の第２導電型半導体層１２は、エッチングにより形成される素子分離溝１３によりＭ個のブロック１０に電気的に分離される。
【００２２】
各ブロック１０は、第２導電型半導体層１２内における不純物の拡散によりｐｎ接合を構成するＮ個のＬＥＤ（第１導電型半導体領域（発光素子））２０を有する。これらＮ個のＬＥＤ２０は、セル１００の一方の側にセル１００の長手方向に１列に配列される。不純物としては、例えばＺｎを用いることができる。
【００２３】
各ブロック１０は、１列に配列されるＮ個のＬＥＤ２０に電気的に接続されるＮ個のｐ側電極３１と、これらのｐ側電極３１のそれぞれに電気的に接続されるＮ個のｐ側配線３２と、これらのｐ側配線３２のうち１つのｐ側配線３２と電気的に接続されるｐ側電極パッド３３とを有する。
【００２４】
Ｎ個のｐ側電極３１は、それぞれのＬＥＤ２０に電気的に接続されるように絶縁膜（拡散マスク）２１を挟んで形成される。Ｎ個のｐ側配線３２は、セル１００内の一方の側から他方の側に、セル１００の長手方向と直交する方向に延在する。ｐ側電極パッド３３は、セル１００内の他方の側に配置される。
【００２５】
Ｎ個のｐ側電極３１、Ｎ個のｐ側配線３２およびｐ側電極パッド３３は、後述するように、同一材料により同時に形成することができる。これらは、一体に形成することができる。これらは、例えばＡｕ積層膜を用いることができる。なお、ｐ側電極パッド３３は、Ｎ個のｐ側電極３１およびＮ個のｐ側配線３２と別体として形成されてもよい。
【００２６】
各ブロック１０は、１つのｎ側電極４１と、ｎ側電極４１に電気的に接続されるｎ側配線４２と、ｎ側配線４２に電気的に接続されるｎ側電極パッド４３とを有する。ｎ側電極４１は、Ｎ個のＬＥＤ２０に近接し沿うように、セル１００の一方の側のＬＥＤ２０より外側に配置される。ｎ側電極パッド４３は、ｐ側電極パッド３３と１列に並ぶようにセル１００の他方の側に配置されている。ｎ側配線４２は、ｎ側電極４１とｎ側電極パッド４３とを電気的に接続するように、セル１００内の一方の側から他方の側に、セル１００の長手方向と直交する方向に延在する。
【００２７】
ｎ側電極４１は、例えばＡｕ合金膜を用いることができる。ｎ側配線４２およびｎ側電極パッド４３は、後述するように、複数のｐ側電極３１、複数のｐ側配線３２およびｐ側電極パッド３３と同一材料により同時に形成することができる。ｎ側配線４２およびｎ側電極パッド４３は、一体に形成することができる。
【００２８】
ｎ側電極４１は、複数のＬＥＤ２０に近接するように配置されるので、高抵抗基板１１の抵抗成分による電圧降下の影響を小さくすることができる。したがって、ＬＥＤの順方向電圧を小さくし、消費電力を低減することができる。また、ｐ側電極パッド３３およびｎ側電極パッド４３をセル１００の他方の側に配置することにより、チップサイズを小さくし、製造コストを低減することができる。
【００２９】
ｎ側配線４２は、ｎ側電極４１の中央部に接続されるように形成されるのが好ましい。これにより、図２におけるｎ側配線４２の左右に配列されるＮ個のＬＥＤ２０とｎ側配線４２との間のそれぞれの距離の差を小さくすることができるので、Ｎ個のＬＥＤの発光エネルギ（明るさ）を均一化することができる。
【００３０】
セル１００内のＭ個のｐ側電極パッド３３およびＭ個のｎ側電極パッド４３は、セル１００の長手方向における中央を境界に対称かつ交互に１列に配置される。これにより、セル１００の中央から右側におけるｎ側配線４２とｐ側配線３２とがｎ側電極パッド４３およびｐ側電極パッド３３の近傍で重ならないように形成することができる。したがって、ｐ側電極３１、ｐ側配線３２、ｐ側電極パッド３３、ｎ側配線４２およびｎ側電極パッド４３を同一材料により同時に形成することができる。
【００３１】
セル１００は、Ｍ個のブロック１０にまたがるように層間絶縁膜５０を介して形成されるＮ個（ブロック１０内のＬＥＤ２０と同数）の共通配線６０を有する。Ｎ個の共通配線６０は、それぞれセル１００の長手方向に延在する。Ｎ個の共通配線６０は、Ｍ個のブロック１０のそれぞれの１つのｐ側配線３２に電気的に接続される。
【００３２】
Ｎ個の共通配線６０とそれぞれのＭ個のｐ側配線３２とが交差する位置における層間絶縁膜５０には、それぞれの共通配線６０およびそれぞれのｐ側配線３２が電気的に接続されるようにコンタクト孔５１が形成されている。共通配線６０としては、例えばＡｕ積層膜を用いることができる。層間絶縁膜５０としては、例えばポリイミド樹脂を用いることができる。
【００３３】
Ｍ個のブロック１０のそれぞれの１つのＬＥＤ２０および対応するｐ側電極パッド３３は、ｐ側電極３１およびｐ側配線３２を介して１つのコンタクト孔５１を通る共通配線６０に電気的に接続される。このため、共通配線６０上に２つのコンタクト孔５１を設け、一方のコンタクト孔５１を通してＬＥＤ２０および共通配線６０を電気的に接続し、他方のコンタクト孔５１を通して共通配線６０およびｐ側電極パッド３３を電気的に接続する場合に比べ、コンタクト孔５１の数を少なくすることができる。したがって、ＬＥＤアレイの歩留まりを向上させることができる。
【００３４】
図４〜図１４は、ＬＥＤアレイの製造工程を示す図である。図４〜図９は、セル１００の断面図であり、図１０〜図１４は、セル１００の上面図である。
【００３５】
図４に示されるように、高抵抗基板１１上に第２導電型半導体層１２が形成され、半導体層１２上に拡散マスク２１が成膜され、複数のＬＥＤ２０のそれぞれの形成予定領域に開口２０ａが形成される。拡散マスク２１としては、例えばＳｉＮ膜を用いることができる。ＳｉＮ膜は、例えばＣＶＤ法により成膜することができる。ＬＥＤ２０の形成予定領域の開口２０ａは、フォトリソグラフィ法またはエッチング法により形成することができる（拡散マスク成膜工程）。
【００３６】
次に、図５に示されるように、開口２０ａを含む拡散マスク２１上に拡散源膜２２が成膜される。拡散源膜２２としては、例えばＺｎＯ−ＳｉＯ２膜を用いることができる。ＺｎＯ−ＳｉＯ２膜は、例えばスパッタ法により成膜することができる（拡散源膜成膜工程）。
【００３７】
次に、図６に示されるように、拡散源膜２２上にアニールキャップ２３が成膜される。アニールキャップ２３としては、例えばＡｌＮ膜をを用いることができる。ＡｌＮ膜は、例えばスパッタ法により成膜することができる（アニールキャップ成膜工程）。
【００３８】
次に、図７に示されるように、第２導電型半導体層１２に第１導電型不純物の拡散領域が選択拡散により形成するためのアニールが行われる。前述のように、第１導電型不純物としては、例えばＺｎを用いることができる。窒素大気圧下６５０℃で約３時間アニールすることにより複数のＬＥＤ形成予定領域である開口２０ａに拡散領域を形成することができる。これにより、約１μｍの拡散深さを有するＬＥＤ２０が形成される（選択拡散アニール工程）。
【００３９】
次に、図８に示されるように、アニールキャップ２３および拡散源膜２２が剥離される。これらの剥離は、選択エッチングにより行うことができる（アニールキャップ／拡散源膜剥離工程）。
【００４０】
次に、図９に示されるように、セル１００内にその深さが高抵抗基板１１に達する（Ｍ−１）個の素子分離溝１３が形成され、セル１００内の第２導電型半導体層１２がＭ個のブロック１０に電気的に分離される。素子分離溝１３は、例えばリン酸化水をエッチャントとして第２導電型半導体層１２を選択的にエッチングすることにより形成することができる（素子分離溝形成工程）。
【００４１】
次に、図１０に示されるように、後に形成されるｎ側電極パッド４３と第２導電型半導体層１２とのコンタクトを取るためにｎ側電極４１の形成予定領域の拡散マスク２１が剥離される。剥離は、フォトリソグラフィ法またはエッチング法により行うことができる（拡散マスク剥離工程）。
【００４２】
次に、図１１に示されるように、ｎ側電極４１が成膜される。ｎ側電極４１のパターンは、例えばリフトオフ法により形成される（ｎ側電極成膜工程）。
【００４３】
次に、図１２に示されるように、複数のｐ側電極３１、複数のｐ側配線３２、複数のｐ側電極パッド３３、複数のｎ側配線４２および複数のｎ側電極パッド４３が成膜される。各ブロック１０のＮ個のｐ側電極３１、Ｎ個のｐ側配線３２およびｐ側電極パッド３３は一体に成膜され、ｎ側配線４２およびｎ側電極パッド４３は一体に成膜される。それぞれのパターンは、例えばリフトオフ法により形成することができる（ｐ側電極等形成工程）。
【００４４】
次に、図１３に示されるように、層間絶縁膜５０が形成される。層間絶縁膜５０には、共通配線６０のコンタクト孔５１となる開口、ＬＥＤ２０が形成されている領域の開口およびｐ側電極パッド３３が形成されている領域の開口が形成される。層間絶縁膜５０のこれらの開口のパターンは、フォトリソグラフィ法またはエッチング法により形成することができる（層間絶縁膜成膜）。
【００４５】
次に、図１４に示されるように、セル１００内にＮ個の共通配線６０が形成される。１個の共通配線６０は、Ｍ個のブロック１０のそれぞれの１つのＬＥＤ２０に対応するＭ個のコンタクト孔５１を通し、それぞれのｐ側配線３２に電気的に接続される。共通配線６０のパターンは、例えばリフトオフ法により形成することができる（共通配線形成工程）。
【００４６】
なお、図１０〜図１２に示される拡散マスク剥離工程、ｎ側電極成膜工程およびｐ側電極等形成工程の工程順はこれに限るものではない。拡散マスク剥離工程をｎ側電極成膜工程よりも前に行えばよい。例えば、ｐ側電極等形成工程、拡散マスク剥離工程、ｎ側電極成膜工程の順に行うこともできる。
【００４７】
また、ｐ側電極等形成工程を、ｐ側電極３１、ｐ側配線３２およびｐ側電極パッド３３を形成する工程と、ｎ側配線４２およびｎ側電極パッド４３を形成する工程とに分けてもよい。この場合、いずれの工程を先に行ってもよい。
【００４８】
実施の形態２．
図１５は、この発明に係る実施の形態２のＬＥＤアレイの概念図である。図１６は、図１５に示されるセルの構成を示す図である。
図１５および図１６に示されるように、実施の形態２のＬＥＤアレイは、セル２００内の複数のｐ側電極パッド３３および複数のｎ側電極パッド４３の配置が実施の形態１のＬＥＤアレイと異なる。
【００４９】
実施の形態２のセル２００内の複数のｐ側電極パッド３３および複数のｎ側電極パッド４３は、セル２００内の長手方向における中央を境界に対称かつ交互に配置される点で実施の形態１と共通する。しかし、実施の形態１の複数のｐ側電極パッド３３および複数のｎ側電極パッド４３は、セル１００の長手方向に１列に配置されているのに対し、実施の形態２の複数のｐ側電極パッド３３および複数のｎ側電極パッド４３は、セル２００の長手方向に２列に配置されている点が異なる。
【００５０】
実施の形態２によれば、複数のｐ側電極パッド３３および複数のｎ側電極パッド４３は、セル２００の長手方向に２列に配置されているため、パットサイズを大きくすることができる。したがって、ワイヤボンディングの信頼性を向上させることができる。
【００５１】
【発明の効果】
この発明によれば、各ブロック内の第１電極パッドと第２電極パッドとの相対位置を変えることにより、各ブロックの第１配線および引出配線が交差しないように形成することができる。したがって、配線の交差による配線不良を防止し、ＬＥＤアレイの信頼性を向上させることができる。また、ｐ側電極パッド、その第１配線およびｐ側電極、並びに、ｎ側電極パッド及びその引出配線を同一材料、同一工程で形成し、工程を簡略化することができる。
【図面の簡単な説明】
【図１】 図２に示されるセルの構成を示す図である。
【図２】 この発明に係る実施の形態１のＬＥＤアレイの概念図である。
【図３】 図２に示されるＡ部断面図である。
【図４】 拡散マスク成膜工程を示す図である。
【図５】 拡散源膜成膜工程を示す図である。
【図６】 アニールキャップ成膜工程を示す図である。
【図７】 選択拡散アニール工程を示す図である。
【図８】 アニールキャップ／拡散源膜剥離工程を示す図である。
【図９】 素子分離溝形成工程を示す図である。
【図１０】 拡散マスク剥離工程を示す図である。
【図１１】 ｎ側電極成膜工程を示す図である。
【図１２】 ｐ側電極等形成工程を示す図である。
【図１３】 層間絶縁膜成膜工程を示す図である。
【図１４】 共通配線形成工程を示す図である。
【図１５】 この発明に係る実施の形態２のＬＥＤアレイの概念図である。
【図１６】 図１５に示されるセルの構成を示す図である。
【図１７】 従来のＬＥＤアレイの断面図である。
【図１８】 従来のＬＥＤのアレイの上面図である。
【図１９】 従来の多層配線型ＬＥＤのセルの構成を示す図である。
【図２０】 図１９に示されるＢ部拡大図である。
【符号の説明】
１０ ブロック
１１ 高抵抗基板
１２ 半導体層
１３ 素子分離溝
２０ ＬＥＤ
３１ ｐ側電極
３２ ｐ側配線
３３ ｐ側電極
４１ ｎ側電極
４２ ｎ側配線
４３ ｎ側電極パッド
５０ 層間絶縁膜
５１ コンタクト孔
６０ 共通配線
１００ セル
Claims (6)
- 基板上に形成されるセル内の半導体層がエッチングにより形成される素子分離溝により電気的に分離される複数のブロックを備え、
各ブロックは、
選択拡散により半導体層にアレイ状に形成される複数の発光素子と、
複数の発光素子のそれぞれに電気的に接続される複数の第１電極と、
複数の第１電極のそれぞれに電気的に接続される複数の第１配線と、
複数の第１配線のうち１つの第１配線が接続される第１電極パッドと、
複数の発光素子に近接するように形成される第２電極と、
第２電極に電気的に接続される第２配線と、
第２配線に電気的に接続される第２電極パッドとをそれぞれ有し、
セル内には、
複数のブロックにまたがり形成されるブロック内の発光素子数と同数の共通配線であり、各ブロックのそれぞれの１つの第１配線に層間絶縁膜の開口部を通して電気的に接続される複数の共通配線を有する多層配線構造の発光素子アレイにおいて、
セル内の複数の第１電極パッドおよび第２電極パッドは、同一ブロック内で前記第１配線と前記第２配線とが交差しないよう、該ブロック内の第１電極パッドと第２電極パッドがセル内の長手方向における中央を境界に対称かつ交互に配置される
ことを特徴とする発光素子アレイ。 - 基板上に形成されるセル内の半導体層がエッチングにより形成される素子分離溝により電気的に分離される複数のブロックを備え、
各ブロックは、
選択拡散により半導体層にアレイ状に形成される複数の発光素子と、
複数の発光素子のそれぞれに電気的に接続される複数の第１電極と、
複数の第１電極のそれぞれに電気的に接続される複数の第１配線と、
複数の第１配線のうち１つの第１配線が接続される第１電極パッドと、
複数の発光素子に近接するように形成される第２電極と、
第２電極の中央部に電気的に接続される第２配線と、
第２配線に電気的に接続される第２電極パッドとをそれぞれ有し、
セル内には、
複数のブロックにまたがり形成されるブロック内の発光素子数と同数の共通配線であり、各ブロックのそれぞれの１つの第１配線に層間絶縁膜の開口部を通して電気的に接続される複数の共通配線を有する多層配線構造の発光素子アレイにおいて、
セル内の複数の第１電極パッドおよび第２電極パッドは、同一ブロック内で前記第１配線と前記第２配線とが交差しないよう、該ブロック内の第１電極パッドと第２電極パッドがセル内の長手方向における中央を境界に対称かつ交互に配置される
ことを特徴とする発光素子アレイ。 - 請求項１又は２に記載の発光素子アレイにおいて、
複数の第１電極、複数の第１配線および第１電極パッド、並びに、第２配線および第２電極パッドは、同一材料から構成されることを特徴とする発光素子アレイ。 - 請求項１又は２に記載の発光素子アレイにおいて、
セル内の複数の第１電極パッドおよび複数の第２の電極パッドは、セルの長手方向に１列に配置されることを特徴とする発光素子アレイ。 - 請求項１又は２に記載の発光素子アレイにおいて、
セル内の複数の第１電極パッドおよび複数の第２の電極パッドは、セルの長手方向に２列に配置されることを特徴とする発光素子アレイ。 - 請求項１又は２に記載の発光素子アレイにおいて、
第１配線及び第２配線がセル内の長手方向における中央を境界に対称かつ交互に配置されることを特徴とする発光素子アレイ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119581A JP3824497B2 (ja) | 2001-04-18 | 2001-04-18 | 発光素子アレイ |
| US10/123,354 US6621105B2 (en) | 2001-04-18 | 2002-04-16 | Array of light-emitting elements with multilayer wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119581A JP3824497B2 (ja) | 2001-04-18 | 2001-04-18 | 発光素子アレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314134A JP2002314134A (ja) | 2002-10-25 |
| JP3824497B2 true JP3824497B2 (ja) | 2006-09-20 |
Family
ID=18969773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119581A Expired - Lifetime JP3824497B2 (ja) | 2001-04-18 | 2001-04-18 | 発光素子アレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6621105B2 (ja) |
| JP (1) | JP3824497B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4960665B2 (ja) * | 2006-08-11 | 2012-06-27 | キヤノン株式会社 | 発光素子アレイ及び画像形成装置 |
| US7287678B2 (en) * | 2001-11-16 | 2007-10-30 | Vamco International Inc. | Method and apparatus for determining and setting material release mechanism timing for a material feed mechanism |
| JP4631248B2 (ja) * | 2003-02-24 | 2011-02-16 | 富士ゼロックス株式会社 | 光書込みヘッド、光プリンタおよび光量補正方法 |
| JP4604468B2 (ja) * | 2003-07-31 | 2011-01-05 | 富士ゼロックス株式会社 | 発光素子アレイ |
| US6894315B2 (en) * | 2003-08-12 | 2005-05-17 | Opto Tech Corp. | Structure of light-emitting diode array module |
| JP4484039B2 (ja) * | 2004-06-04 | 2010-06-16 | 日立電線株式会社 | 発光ダイオードアレイ |
| KR100665116B1 (ko) * | 2005-01-27 | 2007-01-09 | 삼성전기주식회사 | Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법 |
| KR100616415B1 (ko) * | 2005-08-08 | 2006-08-29 | 서울옵토디바이스주식회사 | 교류형 발광소자 |
| US8901575B2 (en) * | 2005-08-09 | 2014-12-02 | Seoul Viosys Co., Ltd. | AC light emitting diode and method for fabricating the same |
| DE112006002927B4 (de) * | 2006-01-09 | 2010-06-02 | Seoul Opto Device Co. Ltd., Ansan | Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen |
| US20100156761A1 (en) * | 2008-12-19 | 2010-06-24 | Janos Veres | Edge emissive display device |
| US7952106B2 (en) * | 2009-04-10 | 2011-05-31 | Everlight Electronics Co., Ltd. | Light emitting diode device having uniform current distribution and method for forming the same |
| KR102480220B1 (ko) | 2016-04-08 | 2022-12-26 | 삼성전자주식회사 | 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널 |
| JP2021145084A (ja) * | 2020-03-13 | 2021-09-24 | キオクシア株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3612850B2 (ja) * | 1996-03-28 | 2005-01-19 | 富士ゼロックス株式会社 | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 |
-
2001
- 2001-04-18 JP JP2001119581A patent/JP3824497B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-16 US US10/123,354 patent/US6621105B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6621105B2 (en) | 2003-09-16 |
| US20020153846A1 (en) | 2002-10-24 |
| JP2002314134A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7285801B2 (en) | LED with series-connected monolithically integrated mesas | |
| US5955747A (en) | High-density light-emitting-diode array utilizing a plurality of isolation channels | |
| JP3813123B2 (ja) | 半導体装置及びｌｅｄヘッド | |
| JP3824497B2 (ja) | 発光素子アレイ | |
| TWI397996B (zh) | Semiconductor light emitting device and manufacturing method thereof | |
| US7271421B2 (en) | Light-emitting diode array | |
| US20110079798A1 (en) | Light emitting apparatus | |
| KR101949718B1 (ko) | 웨이퍼 레벨의 발광 다이오드 어레이 | |
| KR20010088929A (ko) | AlGaInN계 반도체 LED 소자 및 그 제조 방법 | |
| KR101798134B1 (ko) | 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법 | |
| JP2004207325A (ja) | 半導体装置 | |
| JP4233280B2 (ja) | Ｌｅｄアレイ | |
| JP4023893B2 (ja) | 発光素子アレイ及び発光素子 | |
| JP3681306B2 (ja) | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ | |
| JP4115197B2 (ja) | 発光素子アレイ | |
| JP3340626B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JP3681236B2 (ja) | 半導体装置 | |
| TWI532215B (zh) | 發光二極體元件 | |
| US20030071267A1 (en) | Light-emitting thyristor matrix array | |
| JP2001308375A (ja) | 発光素子および発光素子アレイ | |
| JP2001077431A (ja) | 発光素子アレイ | |
| JP4036800B2 (ja) | 発光素子アレイ | |
| JP2005039041A (ja) | 発光素子アレイ及び光プリントヘッド | |
| JP3891833B2 (ja) | 半導体装置及びｌｅｄアレイ | |
| JP2000294830A (ja) | 発光素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3824497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |