JP3612850B2 - 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 - Google Patents
光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 Download PDFInfo
- Publication number
- JP3612850B2 JP3612850B2 JP7496196A JP7496196A JP3612850B2 JP 3612850 B2 JP3612850 B2 JP 3612850B2 JP 7496196 A JP7496196 A JP 7496196A JP 7496196 A JP7496196 A JP 7496196A JP 3612850 B2 JP3612850 B2 JP 3612850B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- chip
- emitting element
- light
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
- Non-Portable Lighting Devices Or Systems Thereof (AREA)
- Facsimile Scanning Arrangements (AREA)
- Semiconductor Lasers (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体発光素子アレイを用いた光源装置に係り、特にＬＥＤプリンタやレーザプリンタ、レーザディスプレイ、イメージセンサなどに用いられる光源装置に関する。
【０００２】
【従来の技術】
通常のＬＥＤプリンタは、図１１に示すように１次元に配列された発光点ＬＰを有する長方形のＬＥＤ発光素子チップＣｈ１，Ｃｈ２を一列に接続してマルチチップヘッドとし、これを光源として用いている。
【０００３】
素子配列の高密度化をはかるためにいろいろな方法が提案されており、例えば発光点を千鳥状に配列したチップを形成し、これを接続する方法が提案されている（特開平２−１４７２５９号）。この方法では、１チップ内において発光点が千鳥状に配列されているために、発光点間の距離が広がり、配線スペースが広くなることにより、歩留まりが向上する。しかしながら、接続面のチップ端面は副走査方向（ドラムの回転方向に対応するＬＥＤチップ面内の方向）に平行であるため、発光点密度が高くなると、チップ端面と発光点が接近する。チップ端面と発光点との距離は、図１２に示すように、チップ切断の位置精度の問題からある値のマージンが設けられている。発光点と切断端面との間の距離は切断ダメージの問題から数μｍ 以上とる必要があるが、チップ切断の位置精度ばらつきが、±５μｍ以上あることから端面と発光点との距離のばらつきは５〜１５μｍとなる。１５μｍの場合、チップを接続すると３０μｍとなり、 １２００ｄｐｉの２１μｍピッチが実現できなくなってしまうという問題があった。
【０００４】
また、発光素子列を２列設け、各列を、チップを順次接続したアレイ光源で構成し、この２列を各々に対応するロッドレンズで感光ドラム面上に一直線に結像点が配列されるようにした光ヘッドも提案されている（特開平５−９４０８０号）。この方法では、記録密度の１／２の発光点密度を持つ発光点アレイを各列に設ければよく発光点密度が低いので実現し易い。しかし、各列の結像点をドラム面上の端から端まで精度よく位置合わせを行うことは不可能に近い。現実には発光点の位置精度はミクロンオーダーが要求されており、極めて困難である上、組み立てに多大な時間とコストがかかり現実的ではなかった。
【０００５】
さらに、発光ダイオードチップの接続における位置調整を簡単にするために、２つ以上のブロックに分けられた発光ダイオード列を有する半導体チップを発光ダイオード列に対してチップ接続端面を９０度から５度傾けるようにした発光ダイオードアレイヘッドが示されている（特開昭５９−１６４１６１号）。
この技術は、チップ接続の際の位置調整を簡単にするものであるが、発光ダイオード列を２つ以上のブロックに分けると、電極配線を片側に配置させなければならないことから、その発光点配列密度が高い場合、配線密度が高くなり、ワイヤボンディングなどの実施が困難となる。従って、発光点密度の高い発光素子アレイには適用できないという問題があった。また各ブロックの電極配線のスペースの関係から、各ブロックを交互に千鳥配列することになり、実質的には２列以上に配列することは難しく、２次元的に発光点を自由に配列することができないという問題があった。
【０００６】
【発明が解決しようとする課題】
このように、従来のマルチチップの半導体素子アレイでは、チップ接続方向の素子配列密度を高くすると、チップ接続端面と半導体素子との間隔が接近してくる。現状では、チップ切断の位置精度の誤差やチップボンディングの位置精度の誤差が少なくとも数μｍ はあるので、チップ切断端面がチップ接続方向に対して垂直であると、１２００ｄｐｉなどの高密度の発光点配列のチップを接続することは不可能であった。また素子配列密度が高くなってくると、１次元的な発光点配列では配線スペースやワイヤボンディングスペースをとることが困難になってくる。従って、発光点を２次元に配列して発光点間隔を広くとる必要があった。
本発明は前記実情に鑑みてなされたもので、チップ接続方向に対する発光点密度が高く信頼性の高い半導体発光素子アレイを用いた光源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の発明は、二次元配列せしめられた発光点を形成する発光素子アレイと、前記発光点からの光を収束する収束手段と、前記収束手段を介して前記光が収束せしめられ、結像点を形成する位置に設けられた受光手段と、あらかじめ決定された方向に、前記受光手段に対して相対的に前記結像点を移送する移送手段とを具備し、前記発光素子アレイは、複数の半導体チップで構成され、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記移送方向に対して傾斜するように結合せしめられていることを特徴とする。
【０００８】
請求項２の発明は、二次元配列せしめられた複数の光電変換部を構成する光電変換素子アレイ装置において、前記光電変換素子アレイは、２次元配列された複数の光電変換部を具備してなる複数の半導体チップが１列に配列せしめられて構成され、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記光電変換部の主配列方向に対して傾斜するように結合せしめられていることを特徴とする。
【０００９】
請求項３の発明は、半導体基板表面に、二次元配列せしめられた複数の発光点を有する発光素子基板を形成する発光素子基板形成工程と、前記発光素子基板を、所望の位置でダイシングし、複数の発光点を有する発光素子チップを形成する発光素子チップ形成工程と、支持基板上に、前記発光素子チップを配列し固着する発光素子チップ接続工程とを含み、前記収束手段を介して前記発光点を収束することによって形成される複数の結像点を受光手段で受光すべく、あらかじめ決定された移送方向に沿って前記受光手段に対して相対的に前記結像点を移送するように構成された光源装置の製造方法において、前記半導体チップ形成工程および半導体素子チップ接続工程は、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記移送方向に対して傾斜するようにダイシングされ接続せしめる工程であることを特徴とする。
【００１１】
【作用】
かかる構成によれば、主走査方向の発光点の配列密度は所望の状態に保持しつつ、最近接発光点までの距離を拡大することができる。
【００１２】
そしてその最近接発光点を結ぶ直線を２等分し、かつ発光点配列とほぼ平行な直線をチップ接続端面とすることにより、チップ切断の誤差などが問題にならない程度まで発光点とチップ端面との間隔を広くとることができ、主走査方向の高密度化を実現することが可能となる。
【００１３】
隣接するチップの最近接発光点までの間隔を広くとることができるので，チップ切断位置のマージンを大きくとることができると共にチップボンディングに際して、位置のマージンを大きくとることができる。
【００１４】
チップ端面から発光点までの間隔を大きくとることができるため、チップ切断のダメージを最小限に抑えることができる。
【００１５】
また、主走査方向の発光点密度を高密度にしたマルチチップ半導体アレイ素子を実現することができる。
【００１６】
１チップ内の最近接発光点の間隔を大きくとることができるため、電極のスペースが広く、電極形成が容易で、高歩留まりを実現することができる。また、発光点近傍における放熱性がよく、半導体素子の劣化を低減することができる。
【００１７】
１チップのサイズを適宜変更すれば、１チップ内に配列される素子数を変更することができるため、良品歩留まりの高いチップサイズを簡単に選択することができる。
【００１８】
また、１チップのサイズを自由に変更することができるため、１チップ内の半導体素子の歩留まりが高くなるようにサイズを設定することができ、低コスト化をはかることが可能となる。
【００１９】
なお、以上の構成は発光点のみならず受光点にも適用可能である。つまり、光電変換部を配列した光電変換素子アレイ装置に適用可能である。
【００２０】
また、２次元の結像点配列を結像点の相対的な移動方向に垂直となるような軸上に投影したその一次元配列が、一定の周期をなすように構成することにより、実質的に高密度で信頼性の高い光源を得ることができる。
【００２１】
さらにまた各発光素子への電流供給のための電極が、発光点配列の両側に別れて配線されていることを特徴とする。
【００２２】
さらにまた各発光素子への電流供給のための電極がマトリックス配線であることを特徴とする。
【００２３】
なお光源装置においては、結像手段が発光素子アレイからのすべての光線をその口径内に含むフィールドレンズと、これを精度よく結像するための結像レンズで構成するようにすれば、より高精度で信頼性の高い光源を得ることができる。
また結像手段をマイクロレンズアレイで構成しても良い。
【００２４】
さらにまた、結像信号を受け取る手段を感光ドラムで構成するとともに、結像点の移送は、感光ドラムの回転によって達成するようにしてもよい。
【００２５】
また結像点の移送手段は、ビーム走査機構によって達成しても良い。
【００２６】
【実施例】
以下、本発明について、図面を参照しつつ詳細に説明する。
図１は、本発明実施例の光源装置に用いられる面発光型レーザアレイ装置の説明図、図２は概要図、図３は同装置の平面説明図、図４（ａ）および（ｂ）は要部の断面図および上面図である。
このレーザアレイ装置は図１に示すように第１辺が主走査方向に平行な素子配列となるように平行四辺形状のチップに分離し、第１辺に隣接した第２辺がそれぞれ隣接素子の該当する辺に相対向するように接続したことを特徴とする。
【００２７】
このレーザアレイ装置は、ｎ個のレーザチップを配列して形成され、各レーザチップは２×１０１８／ｃｍ３シリコンドープのｎ型 ＧａＡｓ基板１とこの上層に有機金属気相成長法（ＭＯＣＶＤ）を用いて形成された膜厚０．２μｍ の３×１０１８／ｃｍ３のシリコンドープｎ型 ＧａＡｓバッファ層２と、バッファ層２の上層に形成された３×１シリコンドープのｎ型半導体多層反射膜３と、さらにこの上層に形成された量子井戸活性層４と、３×１０１８ベリリウムドープのｐ型半導体多層反射膜５と、２×１０１９／ｃｍ３、膜厚１０ｎｍの高濃度ドープのＧａＡｓコンタクト層との積層構造体からなり、非発光領域をプロトン注入により形成し、電極パターン６を形成することにより得られ、直径５μｍ の円形状の発光点ＬＰが配列形成されている。そして、この図２に拡大説明図を示すように主走査方向に沿って１列に配置されるとともに副走査方向に４行となるように発光点が配列されたレーザチップが、この発光点の主配列方向（主走査方向に）対して端面Ｓ１，Ｓ２が６０度の角度をなすように配列接続せしめられている。
【００２８】
次にこのレーザアレイ装置の製造工程に従って詳細に説明する。
【００２９】
まず２×１００１８／ｃｍ３シリコンドープの（１００）ｎ型ＧａＡｓ結晶で構成されたｎ型 ＧａＡｓ基板１表面に、有機金属気相成長法（ＭＯＣＶＤ）により膜厚０．２μｍ のＧａＡｓバッファ層２を形成する。成長に際しては、原料ガスとしてトリエチルガリウム（ＴＥＧａ），トリエチルアルミニウム（ＴＥＡｌ），トリエチルインジウム （ＴＥＩｎ），アルシン（ ＡｓＨ３ ）を使用し、成長温度６００℃、反応管内を １×１０−４ Ｐａに減圧し、水素キャリアガスをも含めて全ガス流量を４リットル／分とした。またドーピング用の不純物として、シリコン（Ｓｉ）を用いた。
【００３０】
次に、このｎ型ＧａＡｓバッファ層２表面にｎ型半導体多層反射膜３を形成する。まず、ＭＯＣＶＤ装置の反応管内に所望の分圧のＴＥＧａと、ＴＥＡｌと、 ＡｓＨ３を流し、ＧａＡｌＡｓ層を成長させる。次にそのままでガスを切り替え、 ＡｓＨ３ 、ＴＥＡｌを所望の分圧で、反応管内に供給すればＡｌＡｓ層が形成される。さらにＭＯＣＶＤ装置の反応管内にＴＥＧａと、ＴＥＡｌと、ＡｓＨ３とを流しＧａＡｌＡｓ層を成長させる。このようにして膜厚９．９ｎｍのＡｌ０．５８Ｇａ０．４２Ａｓ、膜厚６０．４ｎｍのＡｌＡｓ，膜厚５１．５ｎｍのＡｌ０．１６Ｇａ０．８４Ａｓの積層体を２７．５周期繰り返した積層構造でｎ型半導体多層反射膜を形成する。
続いてＭＯＣＶＤ装置に、ＴＥＧａと、ＴＥＡｌと、 ＡｓＨ３ とを所望の分圧にして流し順次、膜厚７．０ｎｍのＡｌ０．３０Ｇａ０．７０Ａｓ、膜厚１０ｎｍのＡｌＡｓ，膜厚８９．８ｎｍのＡｌ０．６０Ｇａ０．４０Ａｓの積層体を４周期繰り返した積層構造で活性層４を形成する。
【００３１】
同様にしてガスを切り替え、膜厚９．９ｎｍのＡｌ０．５８Ｇａ０．４２Ａｓ、膜厚６０．４ｎｍのＡｌＡｓ，膜厚５１．５ｎｍのＡｌ０．１６Ｇａ０．８４Ａｓの積層体を１９周期繰り返した積層構造でｐ型半導体多層反射膜５を形成する。
この後、２×１０１９／ｃｍ３、膜厚１０ｎｍの高濃度ドープのＧａＡｓコンタクト層６ｃを形成し、最後に、プロトン注入により非発光領域を形成し、直径５μｍ の円形状の発光点ＬＰを形成する。発光点の配列パターン６は、主走査方向に ２１μｍピッチ、副走査方向には３６μｍ ピッチの４列とした。ただし、ダイシングマシーンで切断する場所の第１列目の発光点と第４列目の発光点との間の主走査方向のピッチは２１μｍ より大きくした。さらに電流注入のためのＡｕＺｎ層からなるｐ側電極パターン６を形成する。ここでボンディングパッドＢＰは副走査方向の両側に引き出して形成した。この後、ＧａＡｓ基板の裏面全体にＡｕＧｅＮｉ層を蒸着してｎ側電極７を形成する。
【００３２】
このようにして形成されたレーザ基板をダイシングマシンにより、第１列目の発光点と第４列目の発光点との間を発光点配列方向と平行に切断し、平行四辺形形状のチップを切り出した。このときのチップ端面と発光点の距離は約３０μｍ とし、主走査方向のチップ長さは５ｍｍ、副走査方向のチップ幅は１ｍｍとした。このチップをダイボンディングマシーンでセラミック板に６０個固着接続し、最終的には３００ｍｍ長さのレーザアレイ装置を作製した。
【００３３】
そのチップ接続後の位置関係は図３に示すように、同じ列の発光点の主走査方向の間隔が８４μｍ で、隣接するチップの最近接発光点の間隔は７２μｍ とした。これにより、長手方向には２１μｍ ピッチと高密度の発光点密度を達成することができた。
【００３４】
なお、前記実施例では、各チップを１直線状に配列したが、このチップを図２，図３の副走査方向に平行移動し、千鳥状の配置にして接続することもできる。この場合、隣接するチップの最近接発光点の距離はさらに拡大され、チップ接続端面と発光点との間のマージンを大きくとることができる。
【００３５】
次に、本発明の第２の実施例について説明する。
前記第１の実施例では、ｐ側電極を裏面に形成したが、この例ではｎ側電極ｐ側電極共に表面側に取り出し、マトリックス配線を行う。
発光点の形成のためのプロトン注入まで前記実施例と同様にして面発光レーザを形成するが、電極形成に際し、図５に示すように発光点ＬＰの横方向の電極をｐ側電極１６とし、斜め方向の電極をｎ側電極１７とした。
【００３６】
製造に際しては、各層を形成し、プロトン注入により発光点を形成した後、各発光点の近傍にｎ型半導体多層反射膜に達するまで矩形のエッチングを施し、この上層にｎ側電極１７となるＡｕＧｅＮｉ膜を蒸着し、パターニングする。
【００３７】
次に絶縁層として窒化シリコン層をスパッタリング法により形成し、ｎ側電極のボンディングパッドに相当する部分と、発光点に対して前記矩形の部分に対して反対側の部分に位置する矩形部分とに、開口を形成し、さらに前記矩形部分にコンタクトするようにｐ側電極１６を形成する。
【００３８】
このようにして形成されたマトリックス配線の面発光アレイレーザを、前記第１の実施例と同様に発光点に対して斜めに（θ＝６０度）なるように切断し、平行四辺形のチップを作製した。
【００３９】
そしてこれらをセラミック基板上に載置して固着接続し、長手方向の発光点密度の高いレーザアレイ装置を得る。
【００４０】
この例では発光点密度は前記第１の実施例と同様であるが、このように電極をマトリックス配線することにより電極配線数を約１／４に低減することができ、配線スペースに余裕をもたせることができ、配線接触を防ぐことができ歩留まりが大幅に向上する。
【００４１】
次に本発明の第３の実施例として、前記第１および第２の実施例で説明したレーザアレイ装置を用いて形成した光源装置について説明する。
【００４２】
この光源装置は図６に示すように、前記第１の実施例で形成したマルチチップレーザアレイ装置１０を発光点の前面にすべての発光点の光束を結像レンズ３０に導くためのフィールドレンズ２０と、フィールドレンズ２０の前方に配設され、感光ドラム４０上に結像する結像レンズ３０とから構成されている。
【００４３】
この光源装置によれば、感光ドラム面上に１対１の倍率で主走査方向に１２００ｄｐｉの結像点密度の高画質印字を達成することが可能となる。
【００４４】
次に本発明の第４の実施例として、前記第１および第２の実施例で説明したレーザアレイ装置を用いて形成した光源装置について説明する。
【００４５】
この光源装置は図７に示すように、前記第１の実施例で形成したマルチチップレーザアレイ装置１０を発光点の前面にすべての発光点の光束をフィールドレンズ結像レンズ５０に導き、さらに球面ミラー６０を介してポリゴンミラー７０、ｆθレンズ７１に導き平面ミラー８０で反射しスクリーン面９０に導くようになっている。
【００４６】
この装置では簡単に高精彩度の映像を大画面に映し出すことができる。
【００４７】
なお前記実施例ではマルチチップレーザアレイを１個用いた例について説明したが、赤色、緑色、青色を出射する３種類のマルチチップレーザアレイを用いてもよいことはいうまでもない。
【００４８】
次に本発明の第５の実施例として、シリコン基板上に形成したＣＣＤ受光素子アレイチップを接続して受光素子アレイ装置を構成する例について説明する。
【００４９】
図８に示すように、この受光素子アレイ装置は、受光点ＳＰが、縦方向に１００μｍ ピッチ（ｙ），横方向に８０μｍ ピッチ（ｘ）で１０×１０の格子をなすように規則正しく配列された長方形形状にアレイチップを形成する。
【００５０】
このチップでは、受光点の配列方向と、チップ端面とは垂直になっている。この受光素子アレイチップを受光信号の移動方向に対して
θ＝ｔａｎ−１（８／１００）となる角度θ（４．５７）だけ傾けて、図の基線にあわせてセラミック基板の上に順次５個のチップＣｈ１，Ｃｈ２…を固着した。 かかる構成によれば、基線方向の受光素子密度は７．９７μｍ ピッチと高密度であるが、隣接するチップの最近接受光点の間隔は１００μｍ と８０μｍ であり、チップ端面と受光点の間隔を余裕をもつて広くとることができる。ここでもチップ端面は最近接受光点を結ぶ線の垂直２等分線上にある。
【００５１】
このように格子状に規則正しく配列された受光点をもつ長方形チップを斜めに傾けて接続するのみで、チップ繋ぎ面の受光点間隔がひろく、切断しやすくかつ固定し易くかつ受光点の配列密度の高いマルチチップ受光素子アレイ装置を得ることができる。
【００５２】
なお、配列数やピッチについては前記実施例に限定されることなく適宜変更可能である。
【００５３】
また、前記実施例では、受光手段としてＣＣＤ受光素子アレイチップを用いたが、アモルファスシリコン受光素子あるいは多結晶シリコン受光素子等を用いても良いことはいうまでもない。
【００５４】
なお、以上に示した実施例では、各チップは平行四辺形または長方形をなすように切断をおこなったがこれに限定されることなく図９（ａ） および（ｂ） に示すように矩形でも長方形でも三角形でもよい。
【００５５】
さらにまた図１０に示すように、少なくとも２つの三角形状のチップの間に台形状のチップを配列した構造も有効である。なおこの例では、円形などの半導体ウェハから平行四辺形などのチップを切り出した後に残る、切り端部分を三角形形状で有効に切り出し利用することができるという効果がある。
【００５６】
【発明の効果】
以上説明してきたように、本発明によれば、主走査方向の発光点の配列密度は所望の状態に保持しつつ、最近接発光点までの距離を拡大することができる。
【００５７】
そしてその最近接発光点を結ぶ直線を２等分し、かつ発光点配列とほぼ平行な直線をチップ接続端面とすることにより、チップ切断の誤差などが問題にならない程度まで発光点とチップ端面との間隔を広くとることができ、主走査方向の高密度化を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明実施例の光源装置に用いられる面発光型レーザアレイ装置の説明図
【図２】同装置の概要図
【図３】同装置の平面図
【図４】同装置の要部の断面図および上面図
【図５】本発明の第２の実施例のレーザアレイを示す図
【図６】本発明の第３の実施例の光源装置を示す図
【図７】本発明の第４の実施例の光源装置を示す図
【図８】本発明の第５の実施例の受光素子アレイを示す図
【図９】本発明の他の実施例のチップ配列を示す図
【図１０】本発明の他の実施例の発光点とチップ配列とを示す図
【図１１】従来例のＬＥＤプリンタ用光源の発光素子アレイを示す図
【図１２】従来例のマルチチップアレイを示す図
【符号の説明】
１ ｎ型ＧａＡｓ基板
２ ｎ型バッファ層
３ ｎ型半導体多層反射膜
４ 活性層
５ ｐ型半導体多層反射膜
６ｃ ｐ型コンタクト層
６ ｐ側電極
７ ｎ側電極
１０ マルチチップレーザアレイ装置
２０ フィールドレンズ
３０ 結像レンズ
４０ 感光ドラム
５０ 結像レンズ
６０ 球面ミラー
７０ ポリゴンミラー
７１ ｆθレンズ
８０ 平面ミラー
９０ スクリーン面
ＬＰ 発光点
ＢＰ ボンディングパッド
Ｃｈ１，Ｃｈ２ 半導体チップ
ＳＰ 受光点
【産業上の利用分野】
本発明は、半導体発光素子アレイを用いた光源装置に係り、特にＬＥＤプリンタやレーザプリンタ、レーザディスプレイ、イメージセンサなどに用いられる光源装置に関する。
【０００２】
【従来の技術】
通常のＬＥＤプリンタは、図１１に示すように１次元に配列された発光点ＬＰを有する長方形のＬＥＤ発光素子チップＣｈ１，Ｃｈ２を一列に接続してマルチチップヘッドとし、これを光源として用いている。
【０００３】
素子配列の高密度化をはかるためにいろいろな方法が提案されており、例えば発光点を千鳥状に配列したチップを形成し、これを接続する方法が提案されている（特開平２−１４７２５９号）。この方法では、１チップ内において発光点が千鳥状に配列されているために、発光点間の距離が広がり、配線スペースが広くなることにより、歩留まりが向上する。しかしながら、接続面のチップ端面は副走査方向（ドラムの回転方向に対応するＬＥＤチップ面内の方向）に平行であるため、発光点密度が高くなると、チップ端面と発光点が接近する。チップ端面と発光点との距離は、図１２に示すように、チップ切断の位置精度の問題からある値のマージンが設けられている。発光点と切断端面との間の距離は切断ダメージの問題から数μｍ 以上とる必要があるが、チップ切断の位置精度ばらつきが、±５μｍ以上あることから端面と発光点との距離のばらつきは５〜１５μｍとなる。１５μｍの場合、チップを接続すると３０μｍとなり、 １２００ｄｐｉの２１μｍピッチが実現できなくなってしまうという問題があった。
【０００４】
また、発光素子列を２列設け、各列を、チップを順次接続したアレイ光源で構成し、この２列を各々に対応するロッドレンズで感光ドラム面上に一直線に結像点が配列されるようにした光ヘッドも提案されている（特開平５−９４０８０号）。この方法では、記録密度の１／２の発光点密度を持つ発光点アレイを各列に設ければよく発光点密度が低いので実現し易い。しかし、各列の結像点をドラム面上の端から端まで精度よく位置合わせを行うことは不可能に近い。現実には発光点の位置精度はミクロンオーダーが要求されており、極めて困難である上、組み立てに多大な時間とコストがかかり現実的ではなかった。
【０００５】
さらに、発光ダイオードチップの接続における位置調整を簡単にするために、２つ以上のブロックに分けられた発光ダイオード列を有する半導体チップを発光ダイオード列に対してチップ接続端面を９０度から５度傾けるようにした発光ダイオードアレイヘッドが示されている（特開昭５９−１６４１６１号）。
この技術は、チップ接続の際の位置調整を簡単にするものであるが、発光ダイオード列を２つ以上のブロックに分けると、電極配線を片側に配置させなければならないことから、その発光点配列密度が高い場合、配線密度が高くなり、ワイヤボンディングなどの実施が困難となる。従って、発光点密度の高い発光素子アレイには適用できないという問題があった。また各ブロックの電極配線のスペースの関係から、各ブロックを交互に千鳥配列することになり、実質的には２列以上に配列することは難しく、２次元的に発光点を自由に配列することができないという問題があった。
【０００６】
【発明が解決しようとする課題】
このように、従来のマルチチップの半導体素子アレイでは、チップ接続方向の素子配列密度を高くすると、チップ接続端面と半導体素子との間隔が接近してくる。現状では、チップ切断の位置精度の誤差やチップボンディングの位置精度の誤差が少なくとも数μｍ はあるので、チップ切断端面がチップ接続方向に対して垂直であると、１２００ｄｐｉなどの高密度の発光点配列のチップを接続することは不可能であった。また素子配列密度が高くなってくると、１次元的な発光点配列では配線スペースやワイヤボンディングスペースをとることが困難になってくる。従って、発光点を２次元に配列して発光点間隔を広くとる必要があった。
本発明は前記実情に鑑みてなされたもので、チップ接続方向に対する発光点密度が高く信頼性の高い半導体発光素子アレイを用いた光源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の発明は、二次元配列せしめられた発光点を形成する発光素子アレイと、前記発光点からの光を収束する収束手段と、前記収束手段を介して前記光が収束せしめられ、結像点を形成する位置に設けられた受光手段と、あらかじめ決定された方向に、前記受光手段に対して相対的に前記結像点を移送する移送手段とを具備し、前記発光素子アレイは、複数の半導体チップで構成され、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記移送方向に対して傾斜するように結合せしめられていることを特徴とする。
【０００８】
請求項２の発明は、二次元配列せしめられた複数の光電変換部を構成する光電変換素子アレイ装置において、前記光電変換素子アレイは、２次元配列された複数の光電変換部を具備してなる複数の半導体チップが１列に配列せしめられて構成され、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記光電変換部の主配列方向に対して傾斜するように結合せしめられていることを特徴とする。
【０００９】
請求項３の発明は、半導体基板表面に、二次元配列せしめられた複数の発光点を有する発光素子基板を形成する発光素子基板形成工程と、前記発光素子基板を、所望の位置でダイシングし、複数の発光点を有する発光素子チップを形成する発光素子チップ形成工程と、支持基板上に、前記発光素子チップを配列し固着する発光素子チップ接続工程とを含み、前記収束手段を介して前記発光点を収束することによって形成される複数の結像点を受光手段で受光すべく、あらかじめ決定された移送方向に沿って前記受光手段に対して相対的に前記結像点を移送するように構成された光源装置の製造方法において、前記半導体チップ形成工程および半導体素子チップ接続工程は、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記移送方向に対して傾斜するようにダイシングされ接続せしめる工程であることを特徴とする。
【００１１】
【作用】
かかる構成によれば、主走査方向の発光点の配列密度は所望の状態に保持しつつ、最近接発光点までの距離を拡大することができる。
【００１２】
そしてその最近接発光点を結ぶ直線を２等分し、かつ発光点配列とほぼ平行な直線をチップ接続端面とすることにより、チップ切断の誤差などが問題にならない程度まで発光点とチップ端面との間隔を広くとることができ、主走査方向の高密度化を実現することが可能となる。
【００１３】
隣接するチップの最近接発光点までの間隔を広くとることができるので，チップ切断位置のマージンを大きくとることができると共にチップボンディングに際して、位置のマージンを大きくとることができる。
【００１４】
チップ端面から発光点までの間隔を大きくとることができるため、チップ切断のダメージを最小限に抑えることができる。
【００１５】
また、主走査方向の発光点密度を高密度にしたマルチチップ半導体アレイ素子を実現することができる。
【００１６】
１チップ内の最近接発光点の間隔を大きくとることができるため、電極のスペースが広く、電極形成が容易で、高歩留まりを実現することができる。また、発光点近傍における放熱性がよく、半導体素子の劣化を低減することができる。
【００１７】
１チップのサイズを適宜変更すれば、１チップ内に配列される素子数を変更することができるため、良品歩留まりの高いチップサイズを簡単に選択することができる。
【００１８】
また、１チップのサイズを自由に変更することができるため、１チップ内の半導体素子の歩留まりが高くなるようにサイズを設定することができ、低コスト化をはかることが可能となる。
【００１９】
なお、以上の構成は発光点のみならず受光点にも適用可能である。つまり、光電変換部を配列した光電変換素子アレイ装置に適用可能である。
【００２０】
また、２次元の結像点配列を結像点の相対的な移動方向に垂直となるような軸上に投影したその一次元配列が、一定の周期をなすように構成することにより、実質的に高密度で信頼性の高い光源を得ることができる。
【００２１】
さらにまた各発光素子への電流供給のための電極が、発光点配列の両側に別れて配線されていることを特徴とする。
【００２２】
さらにまた各発光素子への電流供給のための電極がマトリックス配線であることを特徴とする。
【００２３】
なお光源装置においては、結像手段が発光素子アレイからのすべての光線をその口径内に含むフィールドレンズと、これを精度よく結像するための結像レンズで構成するようにすれば、より高精度で信頼性の高い光源を得ることができる。
また結像手段をマイクロレンズアレイで構成しても良い。
【００２４】
さらにまた、結像信号を受け取る手段を感光ドラムで構成するとともに、結像点の移送は、感光ドラムの回転によって達成するようにしてもよい。
【００２５】
また結像点の移送手段は、ビーム走査機構によって達成しても良い。
【００２６】
【実施例】
以下、本発明について、図面を参照しつつ詳細に説明する。
図１は、本発明実施例の光源装置に用いられる面発光型レーザアレイ装置の説明図、図２は概要図、図３は同装置の平面説明図、図４（ａ）および（ｂ）は要部の断面図および上面図である。
このレーザアレイ装置は図１に示すように第１辺が主走査方向に平行な素子配列となるように平行四辺形状のチップに分離し、第１辺に隣接した第２辺がそれぞれ隣接素子の該当する辺に相対向するように接続したことを特徴とする。
【００２７】
このレーザアレイ装置は、ｎ個のレーザチップを配列して形成され、各レーザチップは２×１０１８／ｃｍ３シリコンドープのｎ型 ＧａＡｓ基板１とこの上層に有機金属気相成長法（ＭＯＣＶＤ）を用いて形成された膜厚０．２μｍ の３×１０１８／ｃｍ３のシリコンドープｎ型 ＧａＡｓバッファ層２と、バッファ層２の上層に形成された３×１シリコンドープのｎ型半導体多層反射膜３と、さらにこの上層に形成された量子井戸活性層４と、３×１０１８ベリリウムドープのｐ型半導体多層反射膜５と、２×１０１９／ｃｍ３、膜厚１０ｎｍの高濃度ドープのＧａＡｓコンタクト層との積層構造体からなり、非発光領域をプロトン注入により形成し、電極パターン６を形成することにより得られ、直径５μｍ の円形状の発光点ＬＰが配列形成されている。そして、この図２に拡大説明図を示すように主走査方向に沿って１列に配置されるとともに副走査方向に４行となるように発光点が配列されたレーザチップが、この発光点の主配列方向（主走査方向に）対して端面Ｓ１，Ｓ２が６０度の角度をなすように配列接続せしめられている。
【００２８】
次にこのレーザアレイ装置の製造工程に従って詳細に説明する。
【００２９】
まず２×１００１８／ｃｍ３シリコンドープの（１００）ｎ型ＧａＡｓ結晶で構成されたｎ型 ＧａＡｓ基板１表面に、有機金属気相成長法（ＭＯＣＶＤ）により膜厚０．２μｍ のＧａＡｓバッファ層２を形成する。成長に際しては、原料ガスとしてトリエチルガリウム（ＴＥＧａ），トリエチルアルミニウム（ＴＥＡｌ），トリエチルインジウム （ＴＥＩｎ），アルシン（ ＡｓＨ３ ）を使用し、成長温度６００℃、反応管内を １×１０−４ Ｐａに減圧し、水素キャリアガスをも含めて全ガス流量を４リットル／分とした。またドーピング用の不純物として、シリコン（Ｓｉ）を用いた。
【００３０】
次に、このｎ型ＧａＡｓバッファ層２表面にｎ型半導体多層反射膜３を形成する。まず、ＭＯＣＶＤ装置の反応管内に所望の分圧のＴＥＧａと、ＴＥＡｌと、 ＡｓＨ３を流し、ＧａＡｌＡｓ層を成長させる。次にそのままでガスを切り替え、 ＡｓＨ３ 、ＴＥＡｌを所望の分圧で、反応管内に供給すればＡｌＡｓ層が形成される。さらにＭＯＣＶＤ装置の反応管内にＴＥＧａと、ＴＥＡｌと、ＡｓＨ３とを流しＧａＡｌＡｓ層を成長させる。このようにして膜厚９．９ｎｍのＡｌ０．５８Ｇａ０．４２Ａｓ、膜厚６０．４ｎｍのＡｌＡｓ，膜厚５１．５ｎｍのＡｌ０．１６Ｇａ０．８４Ａｓの積層体を２７．５周期繰り返した積層構造でｎ型半導体多層反射膜を形成する。
続いてＭＯＣＶＤ装置に、ＴＥＧａと、ＴＥＡｌと、 ＡｓＨ３ とを所望の分圧にして流し順次、膜厚７．０ｎｍのＡｌ０．３０Ｇａ０．７０Ａｓ、膜厚１０ｎｍのＡｌＡｓ，膜厚８９．８ｎｍのＡｌ０．６０Ｇａ０．４０Ａｓの積層体を４周期繰り返した積層構造で活性層４を形成する。
【００３１】
同様にしてガスを切り替え、膜厚９．９ｎｍのＡｌ０．５８Ｇａ０．４２Ａｓ、膜厚６０．４ｎｍのＡｌＡｓ，膜厚５１．５ｎｍのＡｌ０．１６Ｇａ０．８４Ａｓの積層体を１９周期繰り返した積層構造でｐ型半導体多層反射膜５を形成する。
この後、２×１０１９／ｃｍ３、膜厚１０ｎｍの高濃度ドープのＧａＡｓコンタクト層６ｃを形成し、最後に、プロトン注入により非発光領域を形成し、直径５μｍ の円形状の発光点ＬＰを形成する。発光点の配列パターン６は、主走査方向に ２１μｍピッチ、副走査方向には３６μｍ ピッチの４列とした。ただし、ダイシングマシーンで切断する場所の第１列目の発光点と第４列目の発光点との間の主走査方向のピッチは２１μｍ より大きくした。さらに電流注入のためのＡｕＺｎ層からなるｐ側電極パターン６を形成する。ここでボンディングパッドＢＰは副走査方向の両側に引き出して形成した。この後、ＧａＡｓ基板の裏面全体にＡｕＧｅＮｉ層を蒸着してｎ側電極７を形成する。
【００３２】
このようにして形成されたレーザ基板をダイシングマシンにより、第１列目の発光点と第４列目の発光点との間を発光点配列方向と平行に切断し、平行四辺形形状のチップを切り出した。このときのチップ端面と発光点の距離は約３０μｍ とし、主走査方向のチップ長さは５ｍｍ、副走査方向のチップ幅は１ｍｍとした。このチップをダイボンディングマシーンでセラミック板に６０個固着接続し、最終的には３００ｍｍ長さのレーザアレイ装置を作製した。
【００３３】
そのチップ接続後の位置関係は図３に示すように、同じ列の発光点の主走査方向の間隔が８４μｍ で、隣接するチップの最近接発光点の間隔は７２μｍ とした。これにより、長手方向には２１μｍ ピッチと高密度の発光点密度を達成することができた。
【００３４】
なお、前記実施例では、各チップを１直線状に配列したが、このチップを図２，図３の副走査方向に平行移動し、千鳥状の配置にして接続することもできる。この場合、隣接するチップの最近接発光点の距離はさらに拡大され、チップ接続端面と発光点との間のマージンを大きくとることができる。
【００３５】
次に、本発明の第２の実施例について説明する。
前記第１の実施例では、ｐ側電極を裏面に形成したが、この例ではｎ側電極ｐ側電極共に表面側に取り出し、マトリックス配線を行う。
発光点の形成のためのプロトン注入まで前記実施例と同様にして面発光レーザを形成するが、電極形成に際し、図５に示すように発光点ＬＰの横方向の電極をｐ側電極１６とし、斜め方向の電極をｎ側電極１７とした。
【００３６】
製造に際しては、各層を形成し、プロトン注入により発光点を形成した後、各発光点の近傍にｎ型半導体多層反射膜に達するまで矩形のエッチングを施し、この上層にｎ側電極１７となるＡｕＧｅＮｉ膜を蒸着し、パターニングする。
【００３７】
次に絶縁層として窒化シリコン層をスパッタリング法により形成し、ｎ側電極のボンディングパッドに相当する部分と、発光点に対して前記矩形の部分に対して反対側の部分に位置する矩形部分とに、開口を形成し、さらに前記矩形部分にコンタクトするようにｐ側電極１６を形成する。
【００３８】
このようにして形成されたマトリックス配線の面発光アレイレーザを、前記第１の実施例と同様に発光点に対して斜めに（θ＝６０度）なるように切断し、平行四辺形のチップを作製した。
【００３９】
そしてこれらをセラミック基板上に載置して固着接続し、長手方向の発光点密度の高いレーザアレイ装置を得る。
【００４０】
この例では発光点密度は前記第１の実施例と同様であるが、このように電極をマトリックス配線することにより電極配線数を約１／４に低減することができ、配線スペースに余裕をもたせることができ、配線接触を防ぐことができ歩留まりが大幅に向上する。
【００４１】
次に本発明の第３の実施例として、前記第１および第２の実施例で説明したレーザアレイ装置を用いて形成した光源装置について説明する。
【００４２】
この光源装置は図６に示すように、前記第１の実施例で形成したマルチチップレーザアレイ装置１０を発光点の前面にすべての発光点の光束を結像レンズ３０に導くためのフィールドレンズ２０と、フィールドレンズ２０の前方に配設され、感光ドラム４０上に結像する結像レンズ３０とから構成されている。
【００４３】
この光源装置によれば、感光ドラム面上に１対１の倍率で主走査方向に１２００ｄｐｉの結像点密度の高画質印字を達成することが可能となる。
【００４４】
次に本発明の第４の実施例として、前記第１および第２の実施例で説明したレーザアレイ装置を用いて形成した光源装置について説明する。
【００４５】
この光源装置は図７に示すように、前記第１の実施例で形成したマルチチップレーザアレイ装置１０を発光点の前面にすべての発光点の光束をフィールドレンズ結像レンズ５０に導き、さらに球面ミラー６０を介してポリゴンミラー７０、ｆθレンズ７１に導き平面ミラー８０で反射しスクリーン面９０に導くようになっている。
【００４６】
この装置では簡単に高精彩度の映像を大画面に映し出すことができる。
【００４７】
なお前記実施例ではマルチチップレーザアレイを１個用いた例について説明したが、赤色、緑色、青色を出射する３種類のマルチチップレーザアレイを用いてもよいことはいうまでもない。
【００４８】
次に本発明の第５の実施例として、シリコン基板上に形成したＣＣＤ受光素子アレイチップを接続して受光素子アレイ装置を構成する例について説明する。
【００４９】
図８に示すように、この受光素子アレイ装置は、受光点ＳＰが、縦方向に１００μｍ ピッチ（ｙ），横方向に８０μｍ ピッチ（ｘ）で１０×１０の格子をなすように規則正しく配列された長方形形状にアレイチップを形成する。
【００５０】
このチップでは、受光点の配列方向と、チップ端面とは垂直になっている。この受光素子アレイチップを受光信号の移動方向に対して
θ＝ｔａｎ−１（８／１００）となる角度θ（４．５７）だけ傾けて、図の基線にあわせてセラミック基板の上に順次５個のチップＣｈ１，Ｃｈ２…を固着した。 かかる構成によれば、基線方向の受光素子密度は７．９７μｍ ピッチと高密度であるが、隣接するチップの最近接受光点の間隔は１００μｍ と８０μｍ であり、チップ端面と受光点の間隔を余裕をもつて広くとることができる。ここでもチップ端面は最近接受光点を結ぶ線の垂直２等分線上にある。
【００５１】
このように格子状に規則正しく配列された受光点をもつ長方形チップを斜めに傾けて接続するのみで、チップ繋ぎ面の受光点間隔がひろく、切断しやすくかつ固定し易くかつ受光点の配列密度の高いマルチチップ受光素子アレイ装置を得ることができる。
【００５２】
なお、配列数やピッチについては前記実施例に限定されることなく適宜変更可能である。
【００５３】
また、前記実施例では、受光手段としてＣＣＤ受光素子アレイチップを用いたが、アモルファスシリコン受光素子あるいは多結晶シリコン受光素子等を用いても良いことはいうまでもない。
【００５４】
なお、以上に示した実施例では、各チップは平行四辺形または長方形をなすように切断をおこなったがこれに限定されることなく図９（ａ） および（ｂ） に示すように矩形でも長方形でも三角形でもよい。
【００５５】
さらにまた図１０に示すように、少なくとも２つの三角形状のチップの間に台形状のチップを配列した構造も有効である。なおこの例では、円形などの半導体ウェハから平行四辺形などのチップを切り出した後に残る、切り端部分を三角形形状で有効に切り出し利用することができるという効果がある。
【００５６】
【発明の効果】
以上説明してきたように、本発明によれば、主走査方向の発光点の配列密度は所望の状態に保持しつつ、最近接発光点までの距離を拡大することができる。
【００５７】
そしてその最近接発光点を結ぶ直線を２等分し、かつ発光点配列とほぼ平行な直線をチップ接続端面とすることにより、チップ切断の誤差などが問題にならない程度まで発光点とチップ端面との間隔を広くとることができ、主走査方向の高密度化を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明実施例の光源装置に用いられる面発光型レーザアレイ装置の説明図
【図２】同装置の概要図
【図３】同装置の平面図
【図４】同装置の要部の断面図および上面図
【図５】本発明の第２の実施例のレーザアレイを示す図
【図６】本発明の第３の実施例の光源装置を示す図
【図７】本発明の第４の実施例の光源装置を示す図
【図８】本発明の第５の実施例の受光素子アレイを示す図
【図９】本発明の他の実施例のチップ配列を示す図
【図１０】本発明の他の実施例の発光点とチップ配列とを示す図
【図１１】従来例のＬＥＤプリンタ用光源の発光素子アレイを示す図
【図１２】従来例のマルチチップアレイを示す図
【符号の説明】
１ ｎ型ＧａＡｓ基板
２ ｎ型バッファ層
３ ｎ型半導体多層反射膜
４ 活性層
５ ｐ型半導体多層反射膜
６ｃ ｐ型コンタクト層
６ ｐ側電極
７ ｎ側電極
１０ マルチチップレーザアレイ装置
２０ フィールドレンズ
３０ 結像レンズ
４０ 感光ドラム
５０ 結像レンズ
６０ 球面ミラー
７０ ポリゴンミラー
７１ ｆθレンズ
８０ 平面ミラー
９０ スクリーン面
ＬＰ 発光点
ＢＰ ボンディングパッド
Ｃｈ１，Ｃｈ２ 半導体チップ
ＳＰ 受光点
Claims (3)
- 二次元配列せしめられた発光点を形成する発光素子アレイと、
前記発光点からの光を収束する収束手段と、
前記収束手段を介して前記光が収束せしめられ、結像点を形成する位置に設けられた受光手段と、
あらかじめ決定された方向に、前記受光手段に対して相対的に前記結像点を移送する移送手段と
を具備し、
前記発光素子アレイは、複数の半導体チップで構成され、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記移送方向に対して傾斜するように結合せしめられている
ことを特徴とする半導体発光素子アレイを用いた光源装置。 - 二次元配列せしめられた複数の光電変換部を構成する光電変換素子アレイ装置において、
前記光電変換素子アレイは、２次元配列された複数の光電変換部を具備してなる複数の半導体チップが１列に配列せしめられて構成され、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記光電変換部の主配列方向に対して傾斜するように結合せしめられていることを特徴とする光電変換素子アレイ装置。 - 半導体基板表面に、二次元配列せしめられた複数の発光点を有する発光素子基板を形成する発光素子基板形成工程と、
前記発光素子基板を、所望の位置でダイシングし、複数の発光点を有する発光素子チップを形成する発光素子チップ形成工程と、
支持基板上に、前記発光素子チップを配列し固着する発光素子チップ接続工程と
を含み、
前記収束手段を介して前記発光点を収束することによって形成される複数の結像点を受光手段で受光すべく、あらかじめ決定された移送方向に沿って前記受光手段に対して相対的に前記結像点を移送するように構成された光源装置の製造方法において、
前記半導体チップ形成工程および半導体素子チップ接続工程は、前記半導体チップの相対向する接続端面が隣接する半導体チップの最近接発光点を結ぶ直線を垂直二等分する直線となるように前記移送方向に対して傾斜するようにダイシングされ接続せしめる工程であることを特徴とする半導体発光素子アレイを用いた光源装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7496196A JP3612850B2 (ja) | 1996-03-28 | 1996-03-28 | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 |
| US08/827,358 US5990494A (en) | 1996-03-28 | 1997-03-27 | Optoelectro transducer array, and light-emitting device array and fabrication process thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7496196A JP3612850B2 (ja) | 1996-03-28 | 1996-03-28 | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266329A JPH09266329A (ja) | 1997-10-07 |
| JP3612850B2 true JP3612850B2 (ja) | 2005-01-19 |
Family
ID=13562427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7496196A Expired - Fee Related JP3612850B2 (ja) | 1996-03-28 | 1996-03-28 | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5990494A (ja) |
| JP (1) | JP3612850B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3824497B2 (ja) * | 2001-04-18 | 2006-09-20 | 株式会社沖データ | 発光素子アレイ |
| JP2007242686A (ja) * | 2006-03-06 | 2007-09-20 | Ricoh Co Ltd | 面発光レーザアレイおよびそれを備えた画像形成装置 |
| JP5127481B2 (ja) * | 2007-02-16 | 2013-01-23 | キヤノン株式会社 | 発光素子アレイチップおよび露光光源装置 |
| JP5781409B2 (ja) * | 2011-09-12 | 2015-09-24 | スタンレー電気株式会社 | 半導体発光素子アレイ及び車両用灯具 |
| WO2013117760A1 (en) * | 2012-02-10 | 2013-08-15 | University College Cork, National University Of Ireland, Cork | Light emitting diode chip |
| JP6533501B2 (ja) * | 2016-08-25 | 2019-06-19 | Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 | 光照射装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4728999A (en) * | 1980-06-25 | 1988-03-01 | Pitney Bowes Inc. | Light emitting diode assembly |
| JPS59164161A (ja) * | 1983-03-09 | 1984-09-17 | Mitsubishi Electric Corp | 発光ダイオ−ドアレイヘツド |
| JPH02147259A (ja) * | 1988-11-29 | 1990-06-06 | Nec Corp | Ｌｅｄヘッド |
| JPH0594080A (ja) * | 1991-10-03 | 1993-04-16 | Matsushita Electric Ind Co Ltd | 光ヘツド |
-
1996
- 1996-03-28 JP JP7496196A patent/JP3612850B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-27 US US08/827,358 patent/US5990494A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09266329A (ja) | 1997-10-07 |
| US5990494A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317170A (en) | High density, independently addressable, surface emitting semiconductor laser/light emitting diode arrays without a substrate | |
| TWI553902B (zh) | 發光系統及用於將準直儀對準一光源之方法 | |
| US6773943B2 (en) | Display unit and method of fabricating the same | |
| JP2005093649A (ja) | 半導体複合装置、ｌｅｄプリントヘッド、及び、それを用いた画像形成装置 | |
| JP3612850B2 (ja) | 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法 | |
| JP2008277615A (ja) | 面発光レーザアレイおよびその製造方法ならびに半導体装置 | |
| EP0844707A2 (en) | Multiple beam light source device and multiple beam scanning optical apparatus using the device | |
| JPH06326358A (ja) | 半導体発光素子 | |
| JPH10173230A (ja) | 発光素子 | |
| JPS62269385A (ja) | 半導体レ−ザ装置 | |
| US20230420623A1 (en) | Pixel of microdisplay having integrated catadioptric light extraction system | |
| JP4128015B2 (ja) | 発光ダイオードアレイ | |
| CN120092325A (zh) | 包括横向结构多色发光器件像素的显示器及其制造方法 | |
| JP3093439B2 (ja) | 半導体発光装置 | |
| JP3573976B2 (ja) | マルチビームレーザダイオード | |
| JP3229403B2 (ja) | 半導体発光装置 | |
| JP2885463B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JP3205049B2 (ja) | 光プリンター用光源 | |
| US20260047252A1 (en) | Semiconductor device including a plurality of micro-leds | |
| JPH05136459A (ja) | 半導体発光装置 | |
| JP3115576B2 (ja) | 半導体発光装置 | |
| JPH0121804Y2 (ja) | ||
| JPH0653542A (ja) | 発光ダイオードアレイ | |
| JPH1098211A (ja) | 発光素子 | |
| JP3359503B2 (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |