JP3847166B2 - 射出成形技術を用いて電子部品をパッケージングするデバイス - Google Patents
射出成形技術を用いて電子部品をパッケージングするデバイス Download PDFInfo
- Publication number
- JP3847166B2 JP3847166B2 JP2001564393A JP2001564393A JP3847166B2 JP 3847166 B2 JP3847166 B2 JP 3847166B2 JP 2001564393 A JP2001564393 A JP 2001564393A JP 2001564393 A JP2001564393 A JP 2001564393A JP 3847166 B2 JP3847166 B2 JP 3847166B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- substrate
- ceramic
- metal layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/121—Arrangements for protection of devices protecting against mechanical damage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
本発明は、射出成形技術を用いて電子部品をパッケージングするデバイス、およびこのデバイスを用いて電子部品をパッケージングする方法に関する。
【0002】
電子部品をパッケージングするこのようなデバイスは、サブキャリア(Zwischentraegaer)の第1の面上の複数の電子部品に成形材料を流し込むために、CSP技術(Chip Size Packaging)において用いられる。この複数の部品は、このために、サブキャリアの第1の面上の所定の位置に配置され、このサブキャリアは、導体路(Leiterbahnen)、電子部品の極微の小さい接触面と接続するための接触パッド(Kontaktanschlussflaechen)、およびスルーホール接続(Durchkontakt)を有する。このスルーホール接続は、サブキャリアの第2の面上で導体路と接続され、この第2の面上の所定の位置において接触外部パッドまたは接触バンプ(Kontakthoecker)が取り付けられる。この場合、サブキャリアの第1の面の反対側に第2の面が配置される。
【0003】
このようなデバイスにおいて、これらの素子が高周波用途または論理用途のために構築されている場合、このサブキャリアは、いわゆるBGA素子(ボールグリッドアレイ)用の、ガラス繊維によって強化されたエポキシド基板を含む。通常、サブキャリアの第1の面上の半導体チップに配置される電子部品を損傷から守るために、射出成形法を用いてデバイス全体が樹脂で封止される。この射出成形法は、「トランスファー成形」として標準化されている。この場合、サブキャリアは、高い負荷に耐えなければならない。なぜなら、射出成形用具とサブキャリアとの間の継ぎ目を封止するために、デバイスの射出成形用具およびサブキャリアが接合されるからである。ここでは、高い押し付け圧がサブキャリアの周縁部に作用し、従って、サブキャリアと射出成形用具との間に樹脂材料が流れ出さない。
【0004】
この標準プロセスは、射出成形プロセスにおいて必要とされる、射出成形用具とサブキャリアとの間の高い負荷により、セラミックが破損される危険が大きいため、サブキャリアとしてのセラミック基板に用いることはできない。しかしながら、これまで用いられた、例えば、ガラス繊維によって強化されたエポキシド基板を含むサブキャリアは、ハンダ付け工程等の製造工程およびさらなる処理工程の融解温度で、水分による膨れ(Feuchtifkeitsblasen)がガラス繊維で強化されたエポキシ樹脂基板の中で破裂し、従って、電子部品を損傷する危険が生じる。
【0005】
米国特許第5,270,262号公報から、サブキャリアは、特に、Oリング等のシール素子を備えることが公知である。このシール素子は、樹脂材料で覆われた後、ふたたび除去されなければならない。このような方法は経済的でないと思われる。なぜなら、標準プロセスに加えさらなるプロセス工程が必要とされるからである。
【0006】
本発明の課題は、従来技術の不利な点を克服し、セラミックを含むサブキャリア上に電子部品を実装し、高度に自動化された射出成形法を用いてパッケージングするデバイスを提供することである。さらに、本発明の課題は、対応するデバイスを使用して、電子部品をパッケージングする方法を提供することである。
【0007】
この課題は、独立請求項の具体的特徴を用いて解決される。本発明の好適な実施形態は、従属請求項から明らかである。
【0008】
そのために、サブキャリアはセラミック基板であり、この基板は、電子部品も配置されている第1の面のその周縁領域において、環状に配置された延性の金属層も有する。この延性の金属層を用いて、セラミック基板の周縁領域において、射出成形用具をはめ込み、周縁領域をシールし得、ここで、セラミック基板の非平坦性は補償される。さらに、有利にも、射出成形の後、電子部品をパッケージングするためのデバイスを分離する(vereinzeln)際に、延性の金属層を有する周縁領域は容易に切り落とされ得る。
【0009】
トランスファー成形の高度の自動化された標準プロセスにおいて、樹脂材料は、約180℃の高温および約8MPaの高圧で、デバイスのサブキャリア上に付与された空洞に向かって注入される。このために、樹脂ハウジングを形成する空洞を有する射出成形用具は、非密閉性、および空洞から樹脂材料が流れ出ることにつながり得る撓みおよび起伏を補償するために、大きい力でサブキャリア上の付与されなければならない、ここで生じる高い応力は、延性金属を用いるために、通常はもろいセラミックに損をもはやもたらさない。なぜなら、延性金属は、可塑的に変形し、応力を低減するからである。同時に、セラミック基板の使用によりポップコーン効果が回避される。セラミック基板材料は大きい硬度および剛性を有するが、延性金属層を通じて、射出成形用具の高い磨損が回避され、これは、高度に自動化された標準プロセスのコストを下げる。
【0010】
これらの理由から、電子部品を保護するために、セラミック基板を用いる際に使用される金属キャップ、あるいは個別に各部品または部品群ごとに用いられる鋳型に流す液体エポキシ樹脂材料が放棄され得、樹脂材料で鋳固めされたCSP素子およびMCP素子(マルチチップパッケージ)はセラミック基板を用いて経済的に製作される。
【0011】
本発明のデバイスを用いて、セラミック基板を用いるCSP素子またはMCP素子を、セラミック基板を破損することなく製造することが可能である。従って、同時に、高度に自動化された標準プロセスの金属に特有の制限が克服されるので、素子は、有利に、トランスファー成形法によって、セラミック基板を用いて、信頼性および経済性をともなって樹脂材料で被覆され得る。
【0012】
さらに、このデバイスは、セラミック基板を含むサブキャリアを用いて、幅が狭い導体路、比較的小さい接触接続および改良された電気的実行(elektrische Ausfuehrungen)により、高い構造密度が達成され得るという利点を提供する。さらに、「ポップコーン効果」が完全に回避され、例えば、接触外部パッド(Kontaktaussenanschlussflaechen)を後から取り付けるか、または接触バンプをハンダ付けする際に、多孔性の樹脂基板において、吸収された水分子による損害が発生しない。さらに、セラミック基板は、電子素子用の基板を通る放熱が改善されるという利点を有するので、さらなる冷却デバイスが節約され得る。最後に、セラミック基板は、対応して調製されたセラミック層間のセラミック基板において、抵抗器、誘導構造およびコンデンサといった集積された受動的構造を有する多層素子を実現する可能性を提供する。
【0013】
本発明の実施形態において、環状に配置された金属層は、閉金属環を形成する。閉金属環の利点は、樹脂材料の注入中にセラミック基板と射出成形用具との間に環状のシールが達成され得ることの信頼性である。
【0014】
本発明のさらなる実施形態において、環状に配置された金属層は中断部分を有する。この中断部分は、樹脂材料を注入する場合、この樹脂材料がこの中断部分内で凝固するように狭い幅で形成される。これは、基板および金属層の異なった広がりによって生じる応力の、より有利な分散が達成され得るという利点を有する。中断部分は、環状に配置された金属層が、環状の構成に横向きに位置合せされる、直線に並べられた複数の金属帯から構成されるように配置され得る。
【0015】
本発明の別の実施形態において、セラミック基板の第2の面から突き出る接触バンプがハンダボールから製作される。これらのハンダボールは、電子部品を射出成形した後に始めて、セラミック基板の第2の面上の所定の位置に付与される。
【0016】
本発明のさらなる実施形態において、セラミック基板は複数層(mehrschchtig)の基板であり、その複数の層は、異なった熱膨張係数を有する。ここで、中心部の内部セラミック層は、隣接する外部層よりも高い熱膨張係数を有する。従って、高度に自動化された射出成形プロセスにおいて、負荷よりも高い基板の抵抗力を達成することは有利である。すなわち、射出成形プロセスにおいて、表面の実質的に有効な引張り応力が低減される。
【0017】
外部層の膨張係数は、この実施形態においては中心部の内部層の膨張係数よりも小さいため、ほぼ応力のない状態になる焼結温度の冷却時に、外部層に圧力応力(Druckspannung)および内部領域に引張り応力が生じる。従って、外部層における圧力応力は、射出成形の際に有効な引張り応力によって表面の負荷を低減する。
【0018】
本発明のさらなる実施形態において、セラミック基板は複数層(mehrschchtig)の基板であり、その複数の層は、異なった弾性係数を有する。ここで、中心部の内部セラミック層は、隣接する外部層よりも高い弾性係数を有する。表面に近い領域において、セラミックの撓み易さ(Nachgiebigkeit)が局所的に高く、射出成形用具を載せる際に最大の変形が生じるために、この表面に近い領域において発生する応力は低減される。低応力にもかかわらず場合によって形成され、表面から始まって中心にまで広がる亀裂は、内部の中心層への遷移で停止する。さらなる処理工程のために必要とされる、結合の強度(Festigkeit)および剛性(Steifigkeit)は、高い強度および高い弾性係数を有する内部の中心層によって有利に保証される。
【0019】
本発明のさらなる実施形態において、セラミック基板は複数層(mehrlagig)基板であり、内部応力を低減するためのセラミック層および金属層を有する。その結果、システム全体の剛性が有利に低減され、従って、セラミック基板が破損する危険が低減される。
【0020】
本発明のさらなる実施形態において、セラミック基板は複数層(mehrlagig)基板であり、セラミック層、および導体路と受動的素子とに構造化された金属層を有する。ここで、スルーホール接続は、異なった金属層レベルにおいて金属線(Metallbahn)と素子を選択的に互いに接続する。このようなセラミック基板を用いて、多層素子が有利に実現され得る。ここで、個々の金属層における抵抗器、誘導構造およびコンデンサといった受動的構造が、セラミック基板の焼結の際に生成される。
【0021】
本発明による、環状に構成された延性の金属層は、ハウジングの形態を規定する射出成形用具を載せる領域に配置されるので、有利にも、射出成形用具は、硬質のセラミック基板に直接的には触れず、従って、従来のセラミック基板よりも磨損が少ない。これは、射出成形用具がセラミック基板とではなく、延性金属層とのみ接触し、このことは、射出成形用具のより長い耐用期間と結びつくからである。
【0022】
同時にシール作用も有する延性金属層は、十分に厚く寸法調整されなければならない。しかしながら、このことは、金属層を付与する際にセラミック基板が歪められる危険と結びついている。このような不利な作用を補償するために、セラミック層に、第2の面のその周縁部分において、環状に配置された延性の閉金属層がさらに提供される。さらに、セラミックが負荷過重された場合の予定破損箇所を、セラミック基板の危険のない周縁領域において提供するために、セラミック基板は、第2の面のその周縁領域において、環状に配置される溝をさらに有し得る。この溝は、射出成形用具を載せる領域内にあり、従って、活性電子半導体構造の内部領域において応力を有利に低減する。その結果、溝自体の領域における局所的応力は確かに高くはなるが、この溝は、セラミックにおける、負荷による亀裂が周辺領域においてのみ発生し、電子部品のために利用可能な面においては発生しないようにする。
【0023】
セラミック基板の材料として、純度≧96%の細粒状のAl2O3が用いられる。この酸化アルミニウムは、良好な電気特性と機械特性の組み合わせ、ならびに比較的安い価格およびその利用可能性ゆえに、電子部品をパッケージングする、本発明によるデバイスにとって最も適したセラミック基板材料である。薄膜技術にも用いられるように、標準寸法では、Al2O3は比較的安い価格で利用可能である。確かに、Al2O3の弾性係数は比較的高く、その結果、射出成形の際に、セラミック基板に高い応力が誘導されるが、金属の強度が高いために、この高い応力は甘受され得る。さらに、上述のように、応力のピーク(Spannungsspitzen)は、対応して基板を複数層にすることによって、特に、好適にセラミック基板の第2の面上に溝を提供することによってさらに低減され得る。
【0024】
セラミックの細粒状は、Al2O3にMgOを添加することによって改良され得る。なぜなら、酸化マグネシウムはAl2O3セラミックの中で粒子成長抑制因子(Kornwachstumsinhibitor)として作用し、その結果、異常な粒子成長によってセラミック基板粒子が過剰に大きくなり、および不均質性が過剰に大きくなる。堆積した(eingelagert)ZrO2粒子を付加することによって、部分的に安定したZrO2セラミックに関して公知および典型的なメカニズムは、酸化アルミニウムセラミックにも転用可能になる。この場合、適切なプロセス技術処置によって、ZrO2粒子の微細構造は単斜晶形であるだけでなく、さらに、室温で準安定の四角形の位相をとるように調整される。このZrO2の四角形の位相は、まず、亀裂の先端の周辺における応力界の影響下で、マルテンサイトに関して安定した単斜晶形に変わる。これは、体積の増加と結びついており、圧力応力を生成する。この圧力応力は、亀裂の拡大に対して責任を負う引張り応力界を局所的に回避し、従って、沈積したZrO2粒子を有する酸化アルミニウムセラミックにおいて亀裂の拡大を回避する。
【0025】
本発明の実施形態において、細粒状のステアタイト(Steatit)および/またはフォルステライトを含むセラミック基板が製作される。ステアタイトおよびフォルステライトの分子構造に基づいて、熱伝導率は酸化アルミニウムの場合よりも低いが、同時に弾性係数も低いので、この材料は、高度に自動化された方法におけるハウジングの射出成形のために全く適切であるようである。
【0026】
セラミック基板として、細粒状の窒化アルミニウムも用いられ得る。特に、窒化アルミニウムは高い熱伝導率を達成し、その機械特性は、酸化アルミニウムの機械特性に匹敵し得るためなおさらである。さらに、窒化アルミニウムに関しては半導体シリコンにより近い、低い熱膨張率は、たいていの用途にとってさらなる利点であり得る。しかしながら、セラミック基板の反りおよび歪みをわずかになるために、セラミック基板の熱膨張係数が樹脂射出成形材料の大きさの範囲内にあるならば、それは射出成形にとっては、より有利であるようである。
【0027】
これは、セラミック基板としてガラスセラミック材料を用いることによって達成され得る。このようなガラスセラミック材料は、例えば、酸化アルミニウム等のセラミックの他に、ガラスを含む。ここで、低温ガラスセラミック材料の場合には、高温ガラスセラミック材料の場合よりもガラスが占める割合が高い。このような低温ガラスセラミック材料は、ガラス含有量が比較的高いため、対応して、850〜1000℃の比較的低い温度で焼結され得る。
【0028】
しかしながら、ガラスセラミック材料に基づくこれらの材料系は、ガラス成分とセラミック成分の混合比率の構成を最適化することによって、電子部品をパッケージングするデバイス用に基板特性を合わせることができる。従って、ガラスセラミックの膨張係数は、樹脂材料の膨張係数に適合され得、これによって純Al2O3セラミックと比較して、定期的な温度変化に対するより高い抵抗力が獲得され得る。
【0029】
上述のデバイスを用いて電子部品をパッケージングする方法は、以下の方法工程を特長とする:
接触バンプを所定の位置に取り付けるために、導体路、接触パッドおよびスルーホール接続を有するセラミック基板を提供する工程であり、このセラミック基板は、その周縁領域に延性金属層を有し、その延性金属層内に電子部品を有する工程、
ハウジングの形を形成する射出成形用具を提供する工程、
セラミック基板の周縁領域において環状に配置された延性の金属層に射出成形用具を気密にして押し付ける工程、
射出成形用具と、部品を有するセラミック基板の第1の面との間の空洞に樹脂成形材料を注入する工程、
セラミック基板の第2の面の所定の位置に接触バンプを付与する工程、
鋳つけたハウジングを有する電子部品を分離する工程。
【0030】
この方法は、今や、高度に自動化された標準プロセス、すなわち、いわゆるトランスファー成形を用いて、セラミック基板上の電子部品が射出成形材料で包み込まれ得るという利点を有する。これによって、基板が高温および圧縮負荷を有するために、ガラス繊維によって強化されたエポキシ基板材料またはポリイミド基板材料のみが使用される従来の技術に対して、今や、特に、基板の周縁領域において延性金属層を有する、本発明によるセラミック基板の構造化に基づいて、射出成形用具が気密にしてセラミック基板上に載せられ得、延性金属層と射出成形用具との間のこのシールは、約8MPaもの高圧に耐えることが可能である。
【0031】
セラミック基板を用いて、より幅の狭い導体路およびより小さいスルーホール接続部分が使用可能であることによって、エポキシ基板材料またはポリイミド基板材料よりも高い構造密度が実現され得る。さらに、この方法を用いて、特に、鋳固めが完了した部品における接触バンプにハンダボールをハンダ付けする際に効果をもたらす、樹脂基板について公知の「ポップコーン効果」が克服される。なぜなら、セラミック基板は、従来の樹脂基板とは対照的に、対応する高温で焼結され、従って、吸収される湿気をもはや含まないからである。この方法のさらなる利点は、射出成形用具の磨損が延性金属層によってわずかになることである。これは、この用具が硬質のセラミック基板の表面と摩損させる接触を被らないからである。
【0032】
従来の方法においても、樹脂製のサブキャリアの周縁領域は、電子部品を分離する際に分離されて除かれるため、付与された延性金属備える周縁領域を有する本発明による方法においても、方法の実施において、これらの周縁領域は、プロセスの終了時に、電子部品を分離する際に、分離されて除かれる。
【0033】
セラミック基板として、方法をさらに実施する際に、複数層の基板が用いられ得る。この基板の複数の層は、異なった熱膨張係数を有し、少なくとも1つの中心部の内部セラミック層が、隣接する外部層よりも高い熱膨張係数を有するようにされる。異なった膨張係数を有する複数層の基板を使用することは、射出成形工程において高いプロセス圧(Verfahrensdruecke)を適用する場合にセラミック基板が破損する危険が低減される利点を有する。これは、隣接する外部層において、焼結後、セラミック基板を冷却する際に圧力応力が誘導され、注入工程の間、およびさらなる熱に関する後処理の間、引張り応力のもとで亀裂が形成される危険が低減されるからである。
【0034】
方法のさらなる実施において、セラミック基板として、複数層の基板が用いられる。この基板の複数の層は、異なった弾性係数を有し、中心部の内部セラミック層は、隣接する外部層よりも高い弾性係数を有する。セラミック基板におけるこの層の連続は、上述の利点を有し、注入工程においてセラミック基板が破損する危険を低減する。
【0035】
類似の作用は、セラミック基板を構成する際に構造化された金属層を中間に挿入することによって達成され得、従って、その金属層は、内部応力を低減することに貢献する。
【0036】
本発明による方法には、複数層のセラミック基板も用いられ得る。ここで、セラミック層の他に、導体路機能および受動的素子の機能を引き受ける構造化された金属層が基板に存在する。基板の外部金属層と接続するために、さらに、この複数層のセラミック基板における異なったセラミック層を通るスルーホール接続が提供される。ここで、セラミック基板またはセラミック層として、ガラスセラミックも使用される。
【0037】
延性金属層を付与するため、めっき技術が用いられる。このめっき技術の場合、延性材料は帯状の形で付与される。別の好適な金属層の積層方法は、シルクスクリーン法(Siebdruckverfahren)およびステンシル印刷法(Schablonendruckverfahren)であり、これらの方法は、多数のセラミック基板の周縁部に、自動化された方法で、金属層が付与され得るという利点を有する。
【0038】
環状に配置された延性の金属層に延性の銅合金が用いられる場合、直接的に銅をボンディングする工程が用いられ得る(DCB法)。これは、特に、酸化アルミニウム基板に適用され得る。
【0039】
鉄/ニッケル合金も、延性の閉環状金属層として用いられ得る。これは、特に、場合によっては、非常に軟質のアルミニウム合金の場合にも発生し得るような、射出成形用具に金属の残滓がたまることがないという利点を有する。
【0040】
延性金属層を付与するさらなる方法の変形は、活性ハンダ(Aktivloeten)である。この方法の場合、セラミックと反応する添加剤を有するマスク(Kaschierung)がハンダ付けされる。
【0041】
本発明による方法のさらなる実施例は、第2の面の周縁領域におけるセラミック基板上に、さらなる環状に配置された延性の金属層が付与されることにある。この方法工程を用いて、場合によっては起こりうる第1の面の歪みが、この第1の面に環状に配置された金属層が取り付けられることによって有利に補償される。さらに、第2の面上のセラミック基板の周縁領域において、閉環状の溝がはめ込まれ得る。この方法工程を用いて、周縁領域において予定破損箇所が生じ、この予定破損箇所が、亀裂がセラミック基板の周縁領域から中心部の中間領域に延びることを回避することが保証される。
【0042】
セラミック基板の材料については、詳細に述べられた。この材料と結びついた利点は、対応する方法工程にも転用可能であるので、本明細書中でさらには説明されない。
【0043】
本発明の実施形態は、次に、添付の図面を用いて詳細に説明される。
【0044】
図1aは、本発明の実施形態に対応する射出成型技術を用いて、電子部品をパッケージングするデバイスの斜視図を示す。これには、複数の部品1がセラミック基板11の第1の面2上の所定の位置4に配置される。セラミック基板11は、図4に示される導体路5、接触面6およびスルーホール接続8を有する。ここで、本発明の実施形態において、セラミック基板11の周縁部12には、第1の面2上に環状に配置された延性の金属層13、および第1の面2の反対側にある第2の面10上に、環状に配置されたさらなる延性の金属層21が配置される。これらの環状に配置された金属層13および21は、図1aの実施形態において、閉金属環34として形成されうる。延性金属層13、21の、この対称的な構成によって、セラミック基板11の延性金属層13、21を付与する際の引きつりおよび反りは有利に回避される。
【0045】
セラミック基板11は、図1aに示されるように、複数のセラミック層14、15および16から構成され得る。これらの複数のセラミック層間に、構造化された金属層17および18が配置され得る。異なった金属層レベル17、18および19は、導体路と受動的素子とに構造化され得、スルーホール接続8を通じて、図4に示されるように、互いに接続され得る。電子部品は、図4に見出されるように、接触面7を有する。この接触面は、接触接続面を介してセラミック基板11上で導体路19と接続される。この接続は、フリップチップ技術または、図4に示されるように、ワイヤーボンディング(Bonddrahtverbindung)27を用いて実現され得る。本実施形態において、半導体チップを含む電子部品1の各々は、各々のチップ上にこのような複数の接触面7を有し、それに応じて、導体路レベル19の領域において、セラミック基板11上の接触接続面6への複数の接続を有する。
【0046】
図1bは、本発明の1実施形態を示す。ここでは、応力は、サブキャリアまたはセラミック基板の第1の面2および第2の面10上に環状に閉じた金属コーティングを付与することによって補償されるのではなく、中断部分33が提供された、環状に配置された金属層13によってより有利に分散される。中断部分33は幅狭く形成され、図2および図3に見出されるように、樹脂材料を射出成型用具20と、セラミック製のサブキャリア3との間に注入する際に、図4に見出されるような樹脂材料24が中断部分34の範囲内で凝固するようにする。中断部分33は、直線に並べられた複数の金属帯35から、環状に配置された金属層13が構成され、この環状の配置を横切るように配置され得る。
【0047】
セラミック基板11は引張り応力に対して極めて敏感であり、従って、セラミック基板11の周縁領域12において高い圧縮負荷を有する射出成型技術は、セラミック基板11を破損させ得るので、射出成型技術を用いて電子部品をパッケージングする、本発明のデバイスにおいて、環状に配置される延性の金属層13が提供される。この金属層には、図2および図3に見出されるように、射出成型用具20がはめ込まれ、従って、比較的硬いセラミック基板の非平坦性は補償される。このような非平坦性は、従来のセラミック基板においては5〜100μmの範囲内であるので、延性の閉環状の金属層は、例えば、40×40mm2の面を有するセラミック基板の、この非平坦性を補償するために、50〜250μmの厚さで全く十分である。図3に見出されるような、たとえば、セラミック層間における異なった構造を有する金属層に受動的素子構造を有し得る方形のセラミック基板の場合、射出成型用具を載せる領域において、周縁領域12において、サブキャリア3またはセラミック基板11の第2の面10上のセラミック基板に環状溝がさらにはめ込まれる。このような環状溝は、予定破損箇所(Sollbruchstelle)のように作用し、周縁領域において、セラミックの中に負荷軽減亀裂(Entlastungsrisse)を形成するので、素子1を載せているセラミック面の方向には負荷軽減亀裂は出現しない。
【0048】
図2は、射出成型用具20が載せられた、本発明の実施形態によるデバイスの、部分的断面の部分図である。セラミック基板11の寸法または厚さは、この図2の図示では大きく拡大される。セラミックの厚さは、この単層の実施形態においては、100〜600μmであり、セラミック基板11の周縁領域12における延性金属層13および21は、50〜250μmである。複数層のセラミック基板の場合、その厚さは層の数に対応して、単層の実施形態の数倍であるので、内部に受動的素子を有するセラミックは、1000μmの厚さにまで達し得る。基板上を押し付ける際に、この延性の金属層の中に用具20がはめ込まれ得、従って、セラミック基板11の非平坦性、起伏および他の表面欠陥は補償され得る。同時に、拡大された尺度の図2は、負荷軽減する環状溝22を閉める。この環状溝は、周縁領域12において、サブキャリア3またはセラミック基板11の下方の面、または第2の面10にはめ込まれる。
【0049】
図3は、射出成型用具20が載せられた、本発明のさらなる実施形態を示し、サブキャリア3またはセラミック基板11の、素子1を載せている第1の面2上に空洞25が見出される。この空洞に、約8MPaの圧力のもとで樹脂材料が矢印方向Aに流し込まれる。射出成型技術を用いて電子部品1をパッケージングするためにデバイスの周縁部を気密を保持(dichthalten)しておくために、環状に配置された延性の金属層13上に射出成型用具20が矢印方向Bに押し付けられ、従って、空洞25は密閉されるので、樹脂材料24は流れ出し得ない。電子部品1とセラミック基板11との厚さの比率は、図3に図示する都合上、事実に忠実に再現されていない。電子部品1は、実質的に、100〜500μmの厚さの、集積回路を載せている半導体チップから構成される一方で、セラミック基板11は、100から1000μmにまで及ぶ範囲の厚さを有する。セラミック基板11の反りも、問題を明確にするために拡大して図示される。
【0050】
図4は、電子部品1をパッケージングし、所定の位置においてハンダボール30を少し溶かして接触バンプ9にした後、周縁領域12の幅bの鋸刃28を用いて切り離すことを示す。
【0051】
射出成形用具は、この図4の図示においては、すでに除去され、樹脂材料24は冷却および凝固されて、電子部品1の保護ハウジングを形成する。射出成形工程において、樹脂材料は、すべての空洞に進入し、導電性コンポーネント間に絶縁層を形成する。図4に明瞭に示されるように、図示されない集積回路は、電子部品1の半導体チップがワイヤーボンディング27を用いて半導体チップ上の接触面7を介してセラミック基板上の接触接続面6と、およびセラミック基板の第1の面上の導体路2がスルーホール接続8を介してサブキャリア3またはセラミック基板の第2の面10上の導体路6と接続されて配線される。ここで、セラミック基板11の第2の面10上の導体路6の末端領域31において、ハンダ接触面は接触バンプを受け取る。この接触バンプ9は、ハンダボール30を少し溶かすことによってハンダ接触面29上に形成される。このようにして、次に、射出成形技術を用いて電子部品をパッケージングするデバイスをばらばらにすると、所定の位置に配置された接触接続面または接触バンプ9を有する個々の部品が生成される。接触接続面または接触バンプは、セラミック基板11の第2の面10上の射出成形ハウジング上に配置される。
【図面の簡単な説明】
【図1a】 図1aは、射出成形技術を用いて電子部品をパッケージングするデバイスの斜視図において、本発明の実施形態を示す。
【図1b】 図1bは、射出成形技術を用いて電子部品をパッケージングするデバイスの斜視図において、本発明の実施形態を示す。
【図2】 図2は、射出成形用具が載せられた、本発明の実施形態によるデバイスの部分的断面の部分図を示す。
【図3】 図3は、射出成形用具が載せられた、本発明のさらなる実施形態を示す。
【図4】 図4は、電子部品1をパッケージングし、所定の位置においてハンダボール30を少し溶かして接触バンプにした後の周縁領域の切り離しを示す。
Claims (37)
- 射出成形技術を用いて電子部品をパッケージングするデバイスであって、複数の部品(1)がサブキャリア(3)の第1の面(2)上の所定の位置(4)に配置され、該サブキャリア(3)は、導体路(5)、該電子部品(1)の接触面(7)と接続するための接触パッド(6)、および外部接触パッドまたは接触バンプ(9)を第2の面(10)上に提供するスルーホール接続(8)を有し、該第2の面は、該第1の面(2)の反対側に存在し、該サブキャリア(3)は、セラミック基板(11)であり、該セラミック基板は、該第1の面(2)の周縁領域(12)において、第1の環状に配置された延性金属層(13)を有し、かつ、該第2の面(10)の周縁領域(12)において、第2の環状に配置された延性金属層(21)を有する、デバイス。
- 前記第1および第2の環状に配置された延性金属層は、閉じた金属環を形成することを特徴とする、請求項1に記載のデバイス。
- 前記第1の環状に配置された延性金属層(13)は、中断部分を有することを特徴とする、請求項1に記載のデバイス。
- 前記接触バンプ(9)は、ハンダボールから製作されることを特徴とする、請求項1〜3の1つに記載のデバイス。
- 前記セラミック基板(11)は、複数層の基板であり、該基板の複数の層(14、15、16)は、異なった熱膨張係数を有し、中心部の内部セラミック層(14)は、該隣接する外部層(15、16)よりも高い熱膨張係数を有することを特徴とする、請求項1〜4の1つに記載のデバイス。
- 前記セラミック基板(11)は、複数層の基板であり、該基板の複数の層(14、15、16)は、異なった弾性係数を有し、中心部の内部セラミック層(14)は、該隣接する外部層(15、16)よりも高い弾性係数を有することを特徴とする、請求項1〜5の1つに記載のデバイス。
- 前記セラミック基板(11)は、複数層の基板であり、内部応力を低減するために前記セラミック層(14、15、16)および金属層(17、18)を有することを特徴とする、請求項1〜6の1つに記載のデバイス。
- 前記セラミック基板(11)は、複数層の基板であり、前記セラミック層(14、15、16)、および導体路(5)と受動的素子とに構造化された金属層(17、18)を有し、スルーホール接続(8)は、異なった金属層レベル(17、18、19)における該導体路と素子を選択的に互いに接続することを特徴とする、請求項1〜7の1つに記載のデバイス。
- 前記第1の環状に配置された延性金属層(13)は、ハウジングの形を規定する射出成形用具(20)の配置領域に配置されることを特徴とする、請求項1〜8の1つに記載のデバイス。
- 前記セラミック基板(11)は、前記第2の面(10)の周縁領域(12)において、環状に配置された溝(22)をさらに有することを特徴とする、請求項1〜9の1つに記載のデバイス。
- 前記溝(22)は、前記射出成形用具(20)の配置領域(23)の内に配置されることを特徴とする、請求項10に記載のデバイス。
- 前記セラミック基板(11)は、純度96%以上の細粒状のAl2O3から製作されることを特徴とする、請求項1〜11の1つに記載のデバイス。
- 前記セラミック基板(11)は、純度96%以上の細粒状のAl2O3にMgOを付加して製作されることを特徴とする、請求項1〜12の1つに記載のデバイス。
- 前記セラミック基板(11)は、純度96%以上の細粒状のAl2O3に、堆積したZrO2粒子を付加して製作されることを特徴とする、請求項1〜13の1つに記載のデバイス。
- 前記セラミック基板(11)は、細粒状のステアタイトおよびフォルステライトの少なくとも1つから製作されることを特徴とする、請求項1〜11の1つに記載のデバイス。
- 前記セラミック基板(11)は、細粒状の窒化アルミニウムから製作されることを特徴とする、請求項1〜11の1つに記載のデバイス。
- 前記セラミック基板(11)は、ガラスセラミック材料を含む、請求項1〜11の1つに記載のデバイス。
- 請求項1〜17の1つに記載のデバイスを用いて、電子部品をパッケージングする方法であって、
外部接触パッドまたは接触バンプ(9)を所定の位置において提供するために、導体路(5)、接触パッド(6)およびスルーホール接続(8)を有し、第1の面および第2の面を有するセラミック基板(11)を提供するステップであって、該セラミック基板は、該第1の面の周縁領域(12)に第1の環状に配置された延性金属層(13)を有し、かつ、該第2の面の周縁領域(12)に第2の環状に配置された延性金属層(21)を有し、該第1の環状に配置された延性金属層(13)内に電子部品(1)を保有する、ステップと、
ハウジングの形を形成する射出成形用具(20)を提供するステップと、
該セラミック基板(11)の該周縁領域(12)において該第1の環状に配置された延性金属層(13)に該射出成形用具(20)を気密状態でプレスするステップと、
該射出成形用具(20)と、部品(1)を保有する該セラミック基板(11)の第1の面(2)との間の空洞(25)に樹脂成形材料(24)を注入するステップと、
該セラミック基板の第2の面の所定の位置において、外部接触パッドまたは接触バンプ(9)を付与するステップと、
成形されたハウジング(26)を有する該電子部品(1)を個々に分離するステップと
を包含することを特徴とする、方法。 - 樹脂成形された部品(1)を個々に分離する際に、前記第1および第2の環状に配置された延性金属層を有する前記セラミック基板(11)の前記周縁領域(12)は分離されることを特徴とする、請求項18に記載の方法。
- 前記接触バンプ(9)は、ハンダボールを融解することによって製作されることを特徴とする、請求項18または19に記載の方法。
- セラミック基板(11)として、複数層の基板が用いられ、該基板の複数の層は、異なった熱膨張係数を有し、中心部の内部セラミック層(14)は、隣接する外部層(15、16)よりも高い熱膨張係数を有することを特徴とする、請求項18〜20の1つに記載の方法。
- セラミック基板(11)として、複数層の基板が用いられ、該基板の複数の層は、異なった弾性係数を有し、中心部の内部セラミック層(14)は、前記隣接する外部層(15、16)よりも高い弾性係数を有することを特徴とする、請求項18〜21の1つに記載の方法。
- セラミック基板(11)として、複数層の基板が用いられ、該基板は、内部応力を低減するために、セラミック層(14、15、16)および金属層(17、18)から製作されることを特徴とする、請求項18〜22の1つに記載の方法。
- セラミック基板(11)として、複数層の基板が用いられ、該基板は、セラミック層(14、15、16)、および導体路(5)と受動的素子とに構造化された金属層(17、18)から製作され、異なった金属層レベル(17、18、19)における該導体路(5)と該素子は、スルーホール接続(8)を用いて、選択的に互いに接続されることを特徴とする、請求項18〜23の1つに記載の方法。
- 前記第1の環状に配置された延性金属層(13)の材料として、延性銅合金が用いられることを特徴とする、請求項18〜24の1つに記載の方法。
- 前記銅合金は、直接的に銅をボンディングすることによって付与されることを特徴とする、請求項25に記載の方法。
- 前記第1の環状に配置された延性金属層(13)の材料として、延性アルミニウム合金が用いられることを特徴とする、請求項18〜24の1つに記載の方法。
- 前記第1の環状に配置された延性金属層(13)の材料として、延性鉄/ニッケル合金が用いられることを特徴とする、請求項18〜24の1つに記載の方法。
- 前記第1の環状に配置された延性金属層(13)は、活性ハンダを用いて付与されることを特徴とする、請求項18〜28の1つに記載の方法。
- 前記セラミック基板(11)の周縁領域(12)において、前記第2の面(10)上に閉環状の延性金属層(31)が該セラミック基板(11)にさらに付与されることを特徴とする、請求項18〜29の1つに記載の方法。
- 前記第2の面(10)の前記セラミック基板(11)の周縁領域(12)において、該セラミック基板(11)に閉環状の溝(22)がさらに機械加工されることを特徴とする、請求項18〜30の1つに記載の方法。
- 前記セラミック基板(11)は、純度96%以上の細粒状のAl2O3から製作されることを特徴とする、請求項18〜31の1つに記載の方法。
- 前記セラミック基板(11)は、純度96%以上の細粒状のAl2O3にMgOを付加して製作されることを特徴とする、請求項18〜32の1つに記載の方法。
- 前記セラミック基板(11)は、純度96%以上の細粒状のAl2O3に、堆積したZrO2粒子を付加して製作されることを特徴とする、請求項18〜33の1つに記載の方法。
- 前記セラミック基板(11)は、細粒状のステアタイトおよびフォルステライトの少なくとも1つから製作されることを特徴とする、請求項18〜31の1つに記載の方法。
- 前記セラミック基板(11)は、細粒状の窒化アルミニウムから製作されることを特徴とする、請求項18〜31の1つに記載の方法。
- 前記セラミック基板(11)は、ガラスセラミック材料から製作されることを特徴とする、請求項18〜31の1つに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10010461.4 | 2000-03-03 | ||
| DE2000110461 DE10010461A1 (de) | 2000-03-03 | 2000-03-03 | Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik |
| PCT/DE2001/000778 WO2001065601A2 (de) | 2000-03-03 | 2001-03-02 | Vorrichtung zum verpacken elektronischer bauteile mittels spritzgusstechnik |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005209309A Division JP2005354095A (ja) | 2000-03-03 | 2005-07-19 | 射出成形技術を用いて電子部品をパッケージングするデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003526208A JP2003526208A (ja) | 2003-09-02 |
| JP3847166B2 true JP3847166B2 (ja) | 2006-11-15 |
Family
ID=7633423
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001564393A Expired - Fee Related JP3847166B2 (ja) | 2000-03-03 | 2001-03-02 | 射出成形技術を用いて電子部品をパッケージングするデバイス |
| JP2005209309A Pending JP2005354095A (ja) | 2000-03-03 | 2005-07-19 | 射出成形技術を用いて電子部品をパッケージングするデバイス |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005209309A Pending JP2005354095A (ja) | 2000-03-03 | 2005-07-19 | 射出成形技術を用いて電子部品をパッケージングするデバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7215010B2 (ja) |
| EP (1) | EP1259986A2 (ja) |
| JP (2) | JP3847166B2 (ja) |
| DE (1) | DE10010461A1 (ja) |
| WO (1) | WO2001065601A2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10317596A1 (de) * | 2003-04-16 | 2004-11-11 | Epcos Ag | Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement |
| US20060043635A1 (en) * | 2003-10-31 | 2006-03-02 | Groth Lauren A | Singular and co-molded pre-forms |
| US7224040B2 (en) * | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| DE102007017855A1 (de) * | 2007-04-16 | 2008-10-23 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement |
| WO2009065105A2 (en) * | 2007-11-16 | 2009-05-22 | Continental Automotive Systems Us, Inc. | Thermal packaging of transmission controller using carbon composite printed circuit board material |
| JP5481854B2 (ja) * | 2008-12-16 | 2014-04-23 | Tdk株式会社 | 電子部品 |
| JP5514559B2 (ja) * | 2010-01-12 | 2014-06-04 | 新光電気工業株式会社 | 配線基板及びその製造方法並びに半導体パッケージ |
| JP5469546B2 (ja) | 2010-06-22 | 2014-04-16 | 株式会社ジェイデバイス | 半導体装置の製造方法 |
| JP5606243B2 (ja) | 2010-09-24 | 2014-10-15 | 株式会社ジェイデバイス | 半導体装置の製造方法 |
| CN104123179A (zh) | 2013-04-29 | 2014-10-29 | 敦南科技股份有限公司 | 中断控制方法及其电子系统 |
| EP2799964A3 (en) * | 2013-04-29 | 2017-04-26 | Dyna Image Corporation | Motion sensor and packaging method thereof |
| JP6365360B2 (ja) * | 2015-03-12 | 2018-08-01 | 株式会社デンソー | 電子装置及びその製造方法 |
| CN108738366B (zh) * | 2017-02-20 | 2022-03-15 | 新电元工业株式会社 | 电子装置 |
| WO2020121680A1 (ja) * | 2018-12-10 | 2020-06-18 | 富士電機株式会社 | 半導体装置 |
| EP3937226B1 (en) | 2020-07-06 | 2025-02-12 | Infineon Technologies AG | Base plate for a semiconductor module arrangement and method for producing a base plate |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5638830A (en) * | 1979-09-07 | 1981-04-14 | Fujitsu Ltd | Sealing method |
| JPS6272576A (ja) * | 1985-09-26 | 1987-04-03 | 株式会社東芝 | セラミツクス−金属接合体 |
| US5024883A (en) * | 1986-10-30 | 1991-06-18 | Olin Corporation | Electronic packaging of components incorporating a ceramic-glass-metal composite |
| JPH01121656A (ja) | 1987-11-04 | 1989-05-15 | Rinnai Corp | 給湯器の凍結防止用ヒータ取付方法 |
| JPH01278755A (ja) * | 1988-05-02 | 1989-11-09 | Matsushita Electron Corp | リードフレームおよびこれを用いた樹脂封止型半導体装置 |
| US5071793A (en) * | 1990-08-23 | 1991-12-10 | Aluminum Company Of America | Low dielectric inorganic composition for multilayer ceramic package |
| US5270262A (en) * | 1991-02-28 | 1993-12-14 | National Semiconductor Corporation | O-ring package |
| KR970002295B1 (ko) | 1993-02-23 | 1997-02-27 | 미쯔비시 덴끼 가부시끼가이샤 | 성형방법 |
| US5753972A (en) * | 1993-10-08 | 1998-05-19 | Stratedge Corporation | Microelectronics package |
| KR0143870B1 (ko) * | 1993-12-27 | 1998-07-01 | 사토 후미오 | 고열전도성 질화규소 구조부재 및 반도체 패키지, 히터, 서멀헤드 |
| JPH08124955A (ja) * | 1994-10-26 | 1996-05-17 | Toyota Motor Corp | 電子部品の製造方法 |
| JPH08236560A (ja) * | 1995-03-01 | 1996-09-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| GB2301937A (en) * | 1995-06-06 | 1996-12-18 | Circuit Components Inc | IC package with a ball grid array on a single layer ceramic substrate |
| JP3274343B2 (ja) * | 1996-02-09 | 2002-04-15 | 株式会社東芝 | 半導体装置 |
| US5918112A (en) * | 1997-07-24 | 1999-06-29 | Motorola, Inc. | Semiconductor component and method of fabrication |
| JP3055669B2 (ja) * | 1997-10-16 | 2000-06-26 | 日本電気株式会社 | 樹脂封止型bgaおよびbga用樹脂封止金型 |
| JP3069654B2 (ja) | 1997-11-14 | 2000-07-24 | 工業技術院長 | ポリジフェニルシロキサンの製膜方法 |
| JPH11251149A (ja) | 1998-02-27 | 1999-09-17 | Sumida Electric Co Ltd | セラミックチップコイル |
| TW421833B (en) | 1998-07-10 | 2001-02-11 | Apic Yamada Corp | Method of manufacturing semiconductor devices and resin molding machine |
| JP3901427B2 (ja) | 1999-05-27 | 2007-04-04 | 松下電器産業株式会社 | 電子装置とその製造方法およびその製造装置 |
-
2000
- 2000-03-03 DE DE2000110461 patent/DE10010461A1/de not_active Withdrawn
-
2001
- 2001-03-02 JP JP2001564393A patent/JP3847166B2/ja not_active Expired - Fee Related
- 2001-03-02 EP EP01919152A patent/EP1259986A2/de not_active Withdrawn
- 2001-03-02 WO PCT/DE2001/000778 patent/WO2001065601A2/de not_active Ceased
- 2001-03-02 US US10/220,752 patent/US7215010B2/en not_active Expired - Fee Related
-
2005
- 2005-07-19 JP JP2005209309A patent/JP2005354095A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE10010461A1 (de) | 2001-09-13 |
| EP1259986A2 (de) | 2002-11-27 |
| WO2001065601A3 (de) | 2002-06-20 |
| US20030178747A1 (en) | 2003-09-25 |
| JP2003526208A (ja) | 2003-09-02 |
| US7215010B2 (en) | 2007-05-08 |
| WO2001065601A2 (de) | 2001-09-07 |
| JP2005354095A (ja) | 2005-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12183647B2 (en) | Packaging of a semiconductor device with dual sealing materials | |
| US5737191A (en) | Structure and process for mounting semiconductor chip | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US7429502B2 (en) | Integrated circuit device incorporating metallurgical bond to enhance thermal conduction to a heat sink | |
| JP2005354095A (ja) | 射出成形技術を用いて電子部品をパッケージングするデバイス | |
| CN110383439B (zh) | 半导体装置、其制造方法以及半导体模块 | |
| JPH1098134A (ja) | 素子の樹脂封止構造 | |
| JP3632960B2 (ja) | 半導体装置 | |
| US5311399A (en) | High power ceramic microelectronic package | |
| JP2001110845A (ja) | フリップチップの実装構造 | |
| JP2003224234A (ja) | 半導体装置 | |
| JP4646642B2 (ja) | 半導体素子用パッケージ | |
| JPWO2010109703A1 (ja) | 電子装置、基板および電子装置の製造方法 | |
| JPH0432251A (ja) | 半導体パッケージ及びその製造方法 | |
| WO2021149637A1 (ja) | 電子装置および電子装置の製造方法 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JPS6395637A (ja) | 半導体集積回路装置 | |
| US20230317554A1 (en) | Embedded heat slug in a substrate | |
| US20250105197A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR100503277B1 (ko) | 플립칩 패키지 형성 방법 | |
| JP2004327554A (ja) | 半導体装置及びその製造方法 | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| JPH10275879A (ja) | 半導体パッケージ | |
| JP4614579B2 (ja) | 混成集積回路装置の製造方法 | |
| JP2000091457A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050117 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050413 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050812 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051114 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060724 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |