JPH10275879A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH10275879A
JPH10275879A JP8105797A JP8105797A JPH10275879A JP H10275879 A JPH10275879 A JP H10275879A JP 8105797 A JP8105797 A JP 8105797A JP 8105797 A JP8105797 A JP 8105797A JP H10275879 A JPH10275879 A JP H10275879A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
ceramic substrate
wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8105797A
Other languages
English (en)
Inventor
Hironori Asai
博紀 浅井
Keiichi Yano
圭一 矢野
Yasushi Iyogi
靖 五代儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8105797A priority Critical patent/JPH10275879A/ja
Publication of JPH10275879A publication Critical patent/JPH10275879A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 特に高消費電力化された半導体素子等を搭載
する半導体パッケージにおいて、信号配線の電気特性の
向上や配線密度の高密度化等を達成し、さらには製造コ
ストの低減を実現した上で、半導体素子の実装信頼性お
よび放熱フィンの接合信頼性を共に高めることを可能に
する。 【解決手段】 金属製支持基板2の一方の主面(下面)
2a側には、半導体素子搭載部となるセラミックス基板
4が接合されている。金属製支持基板2のセラミックス
基板4の接合面側には、配線層9aを有する樹脂配線基
材10が接合固定されている。半導体素子5はセラミッ
クス基板4に接合され、このセラミックス基板4を介し
て金属製支持基板2に支持させる。半導体素子5は配線
層9aと電気的に接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信号配線の低抵抗
化、高配線密度化、パッケージの低コスト化等を実現し
た上で、半導体素子や放熱フィンの接合信頼性を向上さ
せた半導体パッケージに関する。
【0002】
【従来の技術】近年の半導体製造技術の進歩に伴って、
半導体素子は高集積化、高速動作化、高消費電力化、多
端子化する傾向にあり、また半導体素子の性能や機能自
体も急速に向上している。このように、高機能化された
半導体素子、特に消費電力の高い半導体素子を搭載する
パッケージには、まず素子機能を低下させることなく動
作させる上で、高放熱性が要求される。
【0003】現在のパッケージとしては安価なプラスチ
ックパッケージが主流であるが、プラスチックパッケー
ジの場合には単体で適応できる消費電力は低く、消費電
力の増大に対応するためにはヒートシンクや放熱フィン
を使用する必要がある。また、プラスチックパッケージ
は半導体素子との熱膨張係数の差が大きいことから、大
型の半導体素子を搭載すると素子に割れ等が生じるおそ
れがある。
【0004】このようなことから、消費電力が高くかつ
大型化された半導体素子を搭載する場合には、セラミッ
クスパッケージが主として使用されている。例えば、ア
ルミナセラミックスを用いたパッケージでは、W−Cu
合金からなるヒートシンクを使用したものが一般的であ
る。また、高熱伝導性の窒化アルミニウムセラミックス
等を用いたパッケージでは、半導体素子を直接窒化アル
ミニウム基板上に搭載したものが使用されている。
【0005】上述したような各種の半導体パッケージに
おいて、半導体素子で発生する熱を効率的に除去するた
めには、半導体素子をパッケージ基体の下面側に接合し
たキャビティダウン(フェイスダウン)構造のパッケー
ジが有効である。このような構造のパッケージによれ
ば、半導体素子の裏面側から直接熱を奪うことができ、
また放熱フィンを使用すれば半導体素子から奪った熱を
効率よく放熱することができる。
【0006】また、近年の半導体素子の高機能化は消費
電力を想像以上に高いものにしている。例えば、消費電
力が5W以下の半導体素子であれば、放熱フィンや冷却用
ファンなしに熱抵抗を下げる工夫が可能であるが、 10W
程度となるとそれらの処置が不可避になる。このような
点に対して、上記したフェイスダウン構造のパッケージ
は放熱フィンの設置が容易であるため、プラスチップパ
ッケージおよびセラミックスパッケージにかかわらず、
フェイスダウン構造の半導体パッケージは高消費電力型
の半導体素子に適したパッケージ構造と言うことができ
る。
【0007】ただし、プラスチップパッケージは、上述
したように半導体素子との熱膨張係数の差が大きく、特
に大型の半導体素子を搭載する場合に割れ等が発生しや
すい等、実装信頼性の点で劣るという難点を有してい
る。一方、従来のセラミックスパッケージは実装信頼性
の点では優れるものの、セラミックス基板との同時焼成
導体層により主として信号配線を取り回しているため、
配線抵抗が高くなりやすく、また配線密度の高密度化に
も限界があり、加えて製造コストも高いというよう難点
を有している。
【0008】こうした事情に対処するべく、例えば高熱
伝導性のセラミックス基材とプリント基板のような樹脂
配線基板とを併用した半導体パッケージが提案されてい
る(IMC 1996, Proceedings p24-27)。この半導体パッケ
ージは、窒化アルミニウム製のヒートスプレッダを用
い、その下面側に半導体素子を搭載すると共に、その周
囲に樹脂配線基板を接合し、半導体素子の信号配線を樹
脂配線基板の配線層で取り回すようにしたものである。
このような半導体パッケージは、半導体素子の高消費電
力化等への対応、信号配線の低抵抗化や高密度化、パッ
ケージの低コスト化等を達成し得るパッケージとして期
待されている。
【0009】しかしながら、上述した窒化アルミニウム
基板をヒートスプレッダとして用いた半導体パッケージ
においては、例えば素子サイズが20mm角というような半
導体素子を搭載する場合、それに応じて窒化アルミニウ
ム基板も大きくしなければならない。このような大型の
窒化アルミニウム基板の上面全面に金属製放熱フィンを
接合すると、熱サイクルが印加された際に窒化アルミニ
ウム基板と金属製放熱フィンとの間の熱膨張差により亀
裂等が生じるおそれがある。
【0010】一方、ヒートスプレッダに銅板等の金属板
を用いた半導体パッケージも提案されているが、銅板は
半導体素子との熱膨張係数の差が大きいため、熱サイク
ルが印加された際に、半導体素子にダメージを及ぼすお
それが大きい。
【0011】
【発明が解決しようとする課題】上述したように、窒化
アルミニウム基板等の高熱伝導性セラミックスや銅板等
の金属板をヒートスプレッダとして用い、かつ配線層と
して樹脂配線基板を用いた半導体パッケージには、半導
体素子の高消費電力化等への対応、信号配線の低抵抗化
や高密度化、パッケージの低コスト化等を達成し得るパ
ッケージとして期待されている。しかしながら、ヒート
スプレッダに高熱伝導性セラミックスのみを用いた場合
には、本来高放熱性パッケージとして期待されているフ
ェースダウン構造において放熱フィンの接合信頼性が低
下し、一方銅板等を用いた場合には半導体素子の実装信
頼性が低下してしまうという問題がある。
【0012】本発明は、このような課題に対処するべく
なされたもので、信号配線の電気特性の向上や配線密度
の高密度化を達成し、さらには製造コストの低減を実現
した上で、半導体素子の実装信頼性および放熱フィンの
接合信頼性を共に高めることを可能にした、特に高消費
電力化された半導体素子への適合性を高めた半導体パッ
ケージを提供することを目的としている。
【0013】
【課題を解決するための手段】本発明の半導体パッケー
ジは、一方の主面側に半導体素子搭載部となるセラミッ
クス基板が接合された金属製支持基板と、前記金属製支
持基板の前記セラミックス基板の接合面側に接合固定さ
れ、かつ配線層を有する樹脂配線基材と、前記セラミッ
クス基板を介して前記金属製支持基板に支持され、前記
配線層と電気的に接続された半導体素子とを具備するこ
とを特徴としている。
【0014】本発明の半導体パッケージにおいては、金
属製支持基板に半導体素子搭載部となるセラミックス基
板を接合し、このセラミックス基板を介して前記金属製
支持基板に半導体素子を搭載している。金属製支持基板
は一般に半導体素子との熱膨張係数の差が大きいもの
の、セラミックス基板の熱膨張係数は半導体素子に近い
ため、セラミックス基板が熱膨張緩和層としての役割を
果たす。従って、半導体素子の実装信頼性を向上させる
ことができる。
【0015】半導体素子で発生した熱は、セラミックス
基板を介して金属製支持基板に伝えることができるた
め、高放熱性を達成することができる。そして、金属製
放熱フィンを取り付ける場合においても、金属製放熱フ
ィンは金属製支持基板に接合することになるため、この
接合部の熱履歴信頼性等を大幅に高めることができる。
さらに、信号配線は樹脂配線基材に設けた配線層により
取り回しているため、この配線層に銅等を用いることに
よって、信号配線の低抵抗化、高配線密度化等を図るこ
とができる。加えて、樹脂基材はセラミックス基板に比
べて誘電率が低いため、パッケージ内配線の電気的特性
を高めることができる。またさらに、樹脂配線基材で信
号配線を取り回すことによって、半導体パッケージの製
造コストを低減することができる。
【0016】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
【0017】図1は、本発明の半導体パッケージの一実
施形態の概略構造を示す断面図である。同図に示す半導
体パッケージ1は、金属製支持基板2を有している。こ
の金属製支持基板2には、例えば銅、銅合金、アルミニ
ウム、アルミニウム合金等の熱伝導性に優れる金属材料
が用いられる。このような金属製支持基板2は、その一
方の主面すなわち下面2a側にキャビティ3が設けられ
ており、このキャビティ3内に半導体素子搭載部となる
セラミックス基板4が接合されている。なお、キャビテ
ィ3は必要に応じて設けられるものであり、後述する外
部接続端子の形成領域の確保が可能であれば、単板状の
金属製支持基板を用いてもよい。
【0018】そして、セラミックス基板4の下面には、
半導体素子5がその裏面側を上にして接合されている。
すなわち、半導体素子5はセラミックス基板4を介し
て、フェイスダウン構造を構成するように金属製支持基
板2に搭載支持されている。ここで、搭載する半導体素
子5は限定されるものではないが、消費電力が例えば3W
以上と高く、また素子サイズが10mm角以上というような
高消費電力で大型の半導体素子に対して本発明は特に有
効である。本発明の半導体パッケージにおいては、この
ような半導体素子5を高信頼性の下で搭載することがで
きる。
【0019】半導体素子搭載部となるセラミックス基板
4には、窒化アルミニウム(AlN)焼結体、窒化ケイ
素(Si3 4 )焼結体、アルミナ(Al2 3 )焼結
体、炭化ケイ素(SiC)焼結体、窒化硼素(BN)焼
結体、ダイヤモンド等、各種セラミックス材料を使用す
ることができる。ここで、金属製支持基板2は一般に半
導体素子5との熱膨張係数の差が大きいものの、セラミ
ックス基板4の熱膨張係数は半導体素子5に近いため、
セラミックス基板4が熱膨張緩和層としての役割も果た
す。従って、半導体素子5の実装信頼性を向上させるこ
とができる。
【0020】このように、セラミックス基板4は金属製
支持基板2と半導体素子5との間の熱膨張緩和層として
の役割を果たすと共に、熱伝達層としての機能をも有す
るものである。従って、セラミックス基板4には、特に
半導体素子(Si)5と熱膨張係数が近似し、かつ熱伝
導性に優れるAlN焼結体、Si3 4 焼結体、SiC
焼結体等が好ましく用いられる。
【0021】これらのうち、AlN焼結体は熱伝導率が
大きいことから、半導体パッケージ1の高放熱性化を図
る上で好ましい材料である。セラミックス基板4に使用
するAlN焼結体としては、一般的に基板材料として使
用されている熱伝導率が70W/m K 以上のものが好ましく
用いられる。また、Si3 4 焼結体は高強度特性と比
較的良好な熱伝導性とを合せ持つことから、半導体パッ
ケージ1の高信頼性化と高放熱性化を図る上で好ましい
材料である。セラミックス基板4に使用するSi3 4
焼結体としては、特に50W/m K 以上の熱伝導率を有する
ものが好ましい。Si3 4 焼結体は高強度・高靭性の
セラミックス焼結体としてよく知られており、さらに例
えば焼結体原料となる窒化ケイ素粉末の微粒子化、高純
度化、焼結助剤組成等の組成制御等を行うことによっ
て、本来の高強度・高靭性という機械的特性を損うこと
なく、50W/m K 以上というように比較的熱伝導性に優れ
たSi3 4 焼結体が得られる。
【0022】セラミックス基板4は半導体素子5とほぼ
同様な外周形状を有していることが好ましい。すなわ
ち、セラミックス基板4と金属製支持基板2との熱膨張
差に起因する不具合、具体的には熱サイクルが印加され
た際のセラミックス基板4の割れ等を抑制する上で、セ
ラミックス基板4と金属製支持基板2との接合面積は小
さい方が有利であるため、半導体素子5を接合するのに
必要な領域のみにセラミックス基板4を配置すること
が、言い換えると半導体素子5を接合搭載することが可
能な範囲でセラミックス基板4の面積を小さくすること
が好ましい。
【0023】また、セラミックス基板4には基本的に単
板構造の配線層を有しない基板が用いられるが、金属製
支持基板2をグランドとして使用したり、あるいはセラ
ミックス基板4にグランド層を設ける場合には、セラミ
ックス基板4にメタライズ層やスルーホールを形成して
もよい。
【0024】セラミックス基板4と金属製支持基板2と
の接合は、例えば活性金属を用いたろう付け法、セラミ
ックス基板4にメタライズを施した上で半田や一般的な
ろう材を用いて接合する方法、一般的な樹脂系の接着剤
を用いて接合する方法等、これらによる接合層6を介し
て実施することができる。また、金属製支持基板2が銅
や銅合金からなる場合には、いわゆるDBC法(Direct
Bonding Cupper法)を適用して、セラミックス基板4を
金属製支持基板2に直接接合することも可能である。ま
た、セラミックス基板4と半導体素子5とは、ろう材、
半田、ガラス系接着剤等の接合材層7を介して接合され
ている。
【0025】金属製支持基板2の半導体素子搭載面であ
る下面2aにおいて、キャビティ3を除く周辺部には、
樹脂フィルム8に銅箔等で導体層9を形成した樹脂配線
基材10が接着剤層11を介して接合固定されている。
ここで、樹脂フィルム8としては、液晶ポリマー、ポリ
イミド樹脂、ガラスエポキシ樹脂等の各種絶縁性樹脂か
らなる厚さ20〜 100μm 程度のフィルムを使用すること
ができる。これらのうち、特に液晶ポリマーは誘電率が
低く、また安価であるため、本発明において好ましく用
いられる。また、接着剤層11には、熱硬化性樹脂シー
ト、熱硬化性樹脂ペースト等を使用することができる。
【0026】この実施形態の半導体パッケージ1におい
ては、樹脂フィルム8の両面に厚さ12μm 程度の銅箔等
の金属箔を熱圧着して導体層9a、9bを形成してい
る。これらのうち、下側の導体層9aすなわち最表面側
の銅箔等からなる導体層は、所望の配線パターンにエッ
チングされており、配線層として機能するものである。
上側の導体層9bすなわち金属製支持基板2側の導体層
は、金属製支持基板2との接合性を高めると共に、マイ
クロストリップ線路を形成するためのものであり、必要
に応じて形成するものとする。また、下側導体層9aの
表面は電気的な接続部を除いて、絶縁性樹脂等で絶縁コ
ーティングしてもよい。
【0027】樹脂配線基材10の下側導体層9aすなわ
ち配線層は、半導体素子5の電極とボンディングワイヤ
12を介して電気的に接続されている。また、配線層9
aの他方の端部側には、例えばPb−Sn系半田ボール
やIn系半田ボールのような導体ボール13が接合され
ている。これら導体ボール13は外部接続端子として機
能するものである。なお、導体ボール13には金属ボー
ルや金属コーティング樹脂ボール等、少なくとも表面部
が導電性を有する各種の導体ボールを使用することがで
きる。
【0028】すなわち、半導体素子5の電極と外部接続
端子としての導体ボール13とは、樹脂配線基材10の
配線層9aおよびボンディングワイヤ12を介して電気
的に接続されており、半導体素子5の信号配線は基本的
に樹脂配線基材10の配線層9aで取り回している。な
お、半導体素子5はボンディングワイヤ12を含めてポ
ッティング樹脂14等で封止されている。
【0029】このように、この実施形態の半導体パッケ
ージ1は、フェイスダウン構造のBGAパッケージを構
成するものである。この実施形態の半導体パッケージ1
は、例えば多層プリント基板等の実装ボード上に実装さ
れる。この際、半導体パッケージ1の外部接続端子とし
ての導体ボール13は、実装ボードの配線層と電気的に
接続され、半導体実装部品が構成される。
【0030】上述した半導体パッケージ1おいては、3W
程度の半導体素子5であれば樹脂フィルム8が熱抵抗層
となるものの、導体ボール13および樹脂配線基材10
の配線層9a具体的には銅箔等を介して、熱を実装ボー
ド側に伝えることが可能であるため、放熱フィンを用い
ることなく使用することができる。さらに、高消費電力
の半導体素子5を搭載する場合には、図2に示すよう
に、金属製支持基板2の他方の主面すなわち上面2b側
に放熱フィン15を接着剤層16を介して接合すること
によって、十分な放熱性を確保することができる。
【0031】この際、放熱フィン15は通常、銅、銅合
金、アルミニウム、アルミニウム合金等からなるもので
あるが、この実施形態の半導体パッケージ1では金属製
放熱フィン15の接合面は金属製支持基板2により提供
されている。従って、例えば素子サイズが40mm角という
ような半導体素子5を搭載し、それに応じて金属製支持
基板2も大型化しなければならない場合においても、金
属製放熱フィン15の接合部は金属−金属接合となるた
め、金属製放熱フィン14の接合信頼性を大幅に高める
ことができる。
【0032】上述した実施形態の半導体パッケージ1に
おいては、樹脂配線基板10を支持する基板として金属
製支持基板2を使用した上で、半導体素子5はそれと熱
膨張係数が近似するセラミックス基板4を介して金属製
支持基板2に接合搭載しているため、まず半導体素子5
の実装信頼性に関しては金属製支持基板に直接接合した
場合に比べて、中間のセラミックス基板4により大幅に
向上させることが可能となる。
【0033】半導体パッケージ1の放熱性に関しては、
基本的に半導体素子5で発生した熱を効率的に除去する
ことが可能なフェイスダウン構造を有していると共に、
半導体素子5から金属製支持基板2への熱伝達をセラミ
ックス基板4が阻害するようなこともないため、良好な
放熱性を得ることができる。そして、金属製放熱フィン
15を接合する場合においても、上述したように金属−
金属の接合となるため、熱サイクルが印加された際の金
属製放熱フィン15の接合信頼性を十分に確保すること
ができる。なお、セラミックス基板4と金属製支持基板
2との接合部に関しては、セラミックス基板2の大きさ
を半導体素子5が搭載し得る範囲で極力小さくすること
によって、十分な信頼性を得ることができる。
【0034】また、樹脂フィルム8に設けた配線層9a
には上述したように、銅箔等の厚さが 100μm 以下とい
うような金属箔を使用することができる。銅箔等の金属
箔によれば、セラミックス基板の内部配線層として一般
的に使用されているWやMo等の焼成層に比べて、信号
配線の配線抵抗や高周波特性等を大幅に改善することが
できる。さらに、銅箔等をエッチングしてパターニング
することによって、例えば配線幅が30μm 、配線間距離
が20μm というような高密度配線を実現することができ
るため、入出力数の多い半導体素子5であっても信号配
線を容易に取り回すことができる。
【0035】さらに、信号配線は基本的には樹脂配線基
材10の配線層9aで取り回しているため、金属製支持
基板2やセラミックス基板4は基本的には単板構造の支
持基板とすることができるため、内部に複雑な多層配線
を形成していた従来のセラミックス多層配線基板に比べ
て、セラミックス基板4の製造コストおよび製造工数を
大幅に低減することができ、ひいては半導体パッケージ
1の製造コストを低減することが可能となる。
【0036】上述したように、この実施形態のBGA構
造の半導体パッケージ1は、信号配線の低抵抗化や高密
度化、パッケージの低コスト化、高放熱化等を達成した
上で、半導体素子5の実装信頼性を高めたものであり、
さらに金属製放熱フィン15を接合する場合にはその接
合信頼性を高めることを可能にしたものである。
【0037】このようなフェイスダウン構造の半導体パ
ッケージ1を、消費電力が5Wで 400ピンの半導体素子を
搭載するパッケージとして作製した。まず、樹脂配線基
材10として、液晶ポリマーを主剤とし、その両面に銅
箔を熱圧着したものを作製した。配線層9aとなる銅箔
はエッチングしてパターンを形成し、その上には絶縁樹
脂をコーティングした。もう一方の銅箔はそのままとし
た。樹脂配線基材10の厚さは0.14mmであり、チップ実
装はワイヤボンディング対応である。
【0038】セラミックス基板4には、熱伝導率が 180
W/m K のAlNセラミックスを用いた。基板厚さは 0.6
mmであり、大きさは10mm角である。このようなAlNセ
ラミックス基板4を、外形41mm角×厚さ 0.3mmのAl製
支持基板2にエポキシ系接着剤を使用して接合した。こ
のようなAl製支持基板2に、さらに上記した樹脂配線
基材10をエポキシ系接着剤を使用して接合した。そし
て、AlNセラミックス基板4上に銀ペーストを用いて
5W、 400ピンの半導体素子5を接合し、ワイヤボンディ
ング実装を行って、この実施例の半導体パッケージ1と
した。
【0039】一方、本発明との比較例として、支持基板
にAlNセラミックスの単板を用いる以外は、上記した
実施例と同様な構造の半導体パッケージ(比較例1)、
および支持基板にAl単板を用いる以外は、上記した実
施例と同様な構造の半導体パッケージ(比較例2)をそ
れぞれ作製した。
【0040】上記した実施例の半導体パッケージと比較
例1、2による半導体パッケージにそれぞれAl製放熱
フィン(外形39mm角、高さ18mm)15を接着剤で接合
し、温度サイクル試験に供した。温度サイクル試験は、
228K−室温−393Kを 1サイクルとして1000サイクル印加
した。各例毎に10個ずつ試験し、支持基板とAl製放熱
フィンとの間でクラックが発生したもの、および支持基
板と半導体素子との間でクラック等が生じたものを計測
した。その結果をパッケージの熱抵抗比と併せて表1に
示す。なお、表1の熱抵抗比は実施例を 1とした場合の
相対値である。
【0041】
【表1】 表1から明らかなように、本発明の実施例による半導体
パッケージは、比較例1に対して熱抵抗に優れるだけで
なく、半導体素子および放熱フィンの接合(実装)信頼
性が共に優れることが分かる。また、比較例2に対して
も放熱フィンの接合性に優れていることが分かる。
【0042】次に、本発明の他の実施形態について、図
3、図4および図5を参照して説明する。
【0043】図3に示すように、樹脂配線基材としては
前述した樹脂フィルムに銅箔等を接着したものに限ら
ず、内部配線層もしくは表面配線層等の配線層17aを
有する樹脂配線基板、いわゆるプリント配線基板17を
使用することができる。なお、これ以外の構成は前述し
た実施形態と同様である。ただし、配線密度の高密度化
という点においては樹脂フィルムに例えば厚さ 100μm
以下というような金属箔を熱圧着等で張り付けたものを
使用することが好ましい。
【0044】また、図4に示すように、金属製支持基板
2には単板状の金属基板を用い、この金属製支持基板2
とプリント配線基板17との間にセラミックス板や金属
板等からなるスペーサ18を介在させて、セラミックス
基板4と半導体素子5の収容スペースを形成するように
してもよい。この構造は前述した実施形態にも適用可能
である。
【0045】さらに、図5に示すように、半導体素子5
と配線層との電気的な接続はボンディングワイヤ12に
代えて、いわゆるTABリード19等を用いて行うこと
もできる。TABリード19はTABテープ20に支持
されているため、このTABテープ20を樹脂基材とし
て使用することができる。この場合には、半導体素子5
にいわゆるTABチップが用いられる。
【0046】このように本発明の半導体パッケージは種
々の形態に対して適用可能である。またさらに、本発明
の半導体パッケージのBGAパッケージに限らず、外部
接続端子に導体ボール以外のものを使用したパッケージ
等にも適用可能である。
【0047】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、信号配線の低抵抗化や高密度化、製
造コストの低減等を実現し、さらに高放熱化を達成した
上で半導体素子の実装信頼性を高めることができ、また
放熱フィンを接合する場合にはその接合信頼性を高める
ことができる。このような半導体パッケージによれば、
例えば高消費電力で大型の半導体素子等も高信頼性の下
でパッケージングすることができる。
【図面の簡単な説明】
【図1】 本発明の半導体パッケージの一実施形態の概
略構造を示す断面図である。
【図2】 図1に示す半導体パッケージの変形例を示す
断面図である。
【図3】 本発明の半導体パッケージの他の実施形態の
概略構造を示す断面図である。
【図4】 図3に示す半導体パッケージの変形例を示す
断面図である。
【図5】 本発明の半導体パッケージのさらに他の実施
形態の概略構造を示す断面図である。
【符号の説明】
1………半導体パッケージ 2………金属製支持基板 4………セラミックス基板 5………半導体素子 8………樹脂フィルム 9………導体層 9a……配線層 10……樹脂配線基材 13……導体ボール 15……放熱フィン

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 一方の主面側に半導体素子搭載部となる
    セラミックス基板が接合された金属製支持基板と、 前記金属製支持基板の前記セラミックス基板の接合面側
    に接合固定され、かつ配線層を有する樹脂配線基材と、 前記セラミックス基板を介して前記金属製支持基板に支
    持され、かつ前記配線層と電気的に接続された半導体素
    子とを具備することを特徴とする半導体パッケージ。
  2. 【請求項2】 請求項1記載の半導体パッケージにおい
    て、 前記金属製支持基板の前記セラミックス基板接合面と反
    対面側に、金属製放熱フィンが接合されていることを特
    徴とする半導体パッケージ。
  3. 【請求項3】 請求項1記載の半導体パッケージにおい
    て、 前記樹脂配線基材の配線層には外部接続端子が設けられ
    ていることを特徴とする半導体パッケージ。
  4. 【請求項4】 請求項1記載の半導体パッケージにおい
    て、 前記金属製支持基板は、銅、銅合金、アルミニウムおよ
    びアルミニウム合金から選ばれる 1種からなり、かつ前
    記セラミックス基板は、窒化アルミニウム、窒化ケイ
    素、炭化珪素、窒化硼素およびダイヤモンドから選ばれ
    る少なくとも 1種を主成分とすることを特徴とする半導
    体パッケージ。
JP8105797A 1997-03-31 1997-03-31 半導体パッケージ Withdrawn JPH10275879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8105797A JPH10275879A (ja) 1997-03-31 1997-03-31 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8105797A JPH10275879A (ja) 1997-03-31 1997-03-31 半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH10275879A true JPH10275879A (ja) 1998-10-13

Family

ID=13735789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8105797A Withdrawn JPH10275879A (ja) 1997-03-31 1997-03-31 半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH10275879A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067903B2 (en) 2002-11-07 2006-06-27 Kabushiki Kaisha Kobe Seiko Sho Heat spreader and semiconductor device and package using the same
JP2019019353A (ja) * 2017-07-13 2019-02-07 株式会社村田製作所 セラミック基板の製造方法、及びパワーモジュールの製造方法
KR20200137867A (ko) * 2019-05-31 2020-12-09 주식회사 코스텍시스 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법
CN115116986A (zh) * 2021-03-22 2022-09-27 天津工业大学 一种3d双面散热封装结构的功率模块

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067903B2 (en) 2002-11-07 2006-06-27 Kabushiki Kaisha Kobe Seiko Sho Heat spreader and semiconductor device and package using the same
JP2019019353A (ja) * 2017-07-13 2019-02-07 株式会社村田製作所 セラミック基板の製造方法、及びパワーモジュールの製造方法
KR20200137867A (ko) * 2019-05-31 2020-12-09 주식회사 코스텍시스 고방열 반도체 디바이스 패키지 및 고방열 반도체 디바이스 패키지를 형성하는 방법
CN115116986A (zh) * 2021-03-22 2022-09-27 天津工业大学 一种3d双面散热封装结构的功率模块

Similar Documents

Publication Publication Date Title
JP3013831B2 (ja) Mmicパッケージ
US5753974A (en) Electronic device assembly
EP0509825A2 (en) Package structure for semiconductor device
JPH10256429A (ja) 半導体パッケージ
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP3793562B2 (ja) セラミック回路基板
JP2003100924A (ja) 半導体装置
JP2001168443A (ja) 光半導体素子収納用パッケージ
JP2000323610A (ja) フィルムキャリア型半導体装置
JP3850335B2 (ja) セラミック回路基板
JPH10275879A (ja) 半導体パッケージ
JPH10275522A (ja) 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ
JPH06334286A (ja) 回路基板
JPH10256428A (ja) 半導体パッケージ
JPH10275878A (ja) 半導体パッケージ
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JP2000183253A (ja) 半導体素子収納用パッケージ
JPH10256413A (ja) 半導体パッケージ
JP2521624Y2 (ja) 半導体装置
JPH10242322A (ja) 半導体パッケージ
JP3285763B2 (ja) 半導体装置
JPH04144162A (ja) 半導体装置
JP4377748B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH09266265A (ja) 半導体パッケージ
JPH08274225A (ja) 半導体部品

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601