JP3961773B2 - 位相検波回路 - Google Patents
位相検波回路 Download PDFInfo
- Publication number
- JP3961773B2 JP3961773B2 JP2001048498A JP2001048498A JP3961773B2 JP 3961773 B2 JP3961773 B2 JP 3961773B2 JP 2001048498 A JP2001048498 A JP 2001048498A JP 2001048498 A JP2001048498 A JP 2001048498A JP 3961773 B2 JP3961773 B2 JP 3961773B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- transistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、色搬送波の復調に用いられる位相検波回路に関するもので、特に、カラーテレビジョン受像機におけるＡＰＣ（Ａｕｔｏ Ｐｈａｓｅ Ｃｏｎｔｏｒｏｌ）検波回路に関する。
【０００２】
【従来の技術】
通常、カラーテレビジョン受像機においては、色搬送波を構成しているバースト信号とＶＣＸＯ（電圧制御型クリスタルオシレータ）回路で生成される基準ＣＷ（連続波）信号との同期検波を行うＡＰＣ検波回路が設けられている。すなわち、色搬送波の復調は、たとえば図２に示すように、ＶＣＸＯ回路で生成される基準ＣＷ信号と色搬送波に含まれる搬送色信号とを位相検波することによって行われている。その際、上記基準ＣＷ信号は、たとえば図３に示すように、ＡＰＣ検波回路によって色搬送波に含まれているバースト信号と位相検波されることにより、色搬送波との同期が取られている。
【０００３】
図４は、従来のＡＰＣ検波回路の構成例を示すものである。このＡＰＣ検波回路の場合、たとえば、ｎｐｎトランジスタＱ１〜Ｑ６で構成されるダブルバランス回路１１の、上記トランジスタＱ１のベースには入力端子１３よりバースト信号が入力される。また、上記トランジスタＱ２のベースには電圧源Ｖ１からの電圧が印加される。
【０００４】
上記トランジスタＱ３および上記トランジスタＱ６の各ベースには、ＶＣＸＯ回路１５からの基準ＣＷ信号ＣＷ１が入力される。また、上記トランジスタＱ４および上記トランジスタＱ５の各ベースには、上記基準ＣＷ信号ＣＷ１と逆相の基準ＣＷ信号ＣＷ２が、上記ＶＣＸＯ回路１５より入力される。
【０００５】
上記トランジスタＱ３および上記トランジスタＱ４の各エミッタは、上記トランジスタＱ１のコレクタと接続され、上記トランジスタＱ５および上記トランジスタＱ６の各エミッタは、上記トランジスタＱ２のコレクタと接続されている。
【０００６】
エミッタ結合回路を構成する、上記トランジスタＱ１および上記トランジスタＱ２の共通エミッタには、電流源Ｉ１および電流源Ｉ２が接続されている。上記電流源Ｉ１からは、標準時のＡＰＣ検波感度に対応する第１の電流が流れる。一方、上記電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と上記第１の電流との差分に相当する第３の電流が流れる。また、この電流源Ｉ２は、上記エミッタ結合回路の共通エミッタとの接続が、スイッチＳＷ１により選択的に制御されるようになっている。
【０００７】
上記ダブルバランス回路１１を構成する、上記トランジスタＱ３および上記トランジスタＱ５の各コレクタには、カレントミラー回路１７の入力である、ｐｎｐトランジスタＱ７のコレクタおよびベースが接続されている。上記カレントミラー回路１７は、抵抗Ｒ１，Ｒ３および上記トランジスタＱ７とｐｎｐトランジスタＱ８とで構成されている。
【０００８】
また、上記ダブルバランス回路１１を構成する、上記トランジスタＱ４および上記トランジスタＱ６の各コレクタには、カレントミラー回路１９の入力である、ｐｎｐトランジスタＱ９のコレクタおよびベースが接続されている。カレントミラー回路１９は、抵抗Ｒ２，Ｒ４および上記トランジスタＱ９とｐｎｐトランジスタＱ１０とで構成されている。
【０００９】
一方、抵抗Ｒ５，Ｒ６およびｎｐｎトランジスタＱ１１，Ｑ１２，Ｑ１３で構成されるカレントミラー回路２１の入力である、上記トランジスタＱ１１のコレクタと上記トランジスタＱ１２のベースとの接続点には、上記カレントミラー回路１７の出力である、上記トランジスタＱ８のコレクタが接続されている。また、カレントミラー回路２１の出力である、上記トランジスタＱ１３のコレクタには、上記カレントミラー回路１９の出力である、上記トランジスタＱ１０のコレクタが接続されるとともに、ＡＰＣフィルタ２３の接続用端子２５および上記ＶＣＸＯ回路１５がそれぞれ接続されている。
【００１０】
ここで、バースト信号に対して、基準ＣＷ信号ＣＷ１が９０度進んだ位相を持ち、基準ＣＷ信号ＣＷ２が９０度遅れた位相をもっているとする。今仮に、基準ＣＷ信号ＣＷ１，ＣＷ２がともに上記の設定より進んだ位相に変化した場合について考える。
【００１１】
この場合、上記ダブルバランス回路１１によって、カレントミラー回路１７の入力電流（すなわち、上記トランジスタＱ３，Ｑ５に流れる電流）は増加し、カレントミラー回路１９の入力電流（すなわち、上記トランジスタＱ４，Ｑ６に流れる電流）は減少する。これに伴って、カレントミラー回路１７，１９の出力電流も同じように変化する。したがって、カレントミラー回路２１の入力方向に流れ込む電流は増加し、出力方向に流れる電流は減少することになる。
【００１２】
この際、カレントミラー回路２１の出力電流も増加する。しかし、カレントミラー回路１９からの電流が減少しているため、この差分を補うように、ＡＰＣフィルタ２３より電流が引き抜かれ、同フィルタ２３の電位が下がる。この電位は、ＶＣＸＯ回路１５にも供給されている。そのため、ＶＣＸＯ回路１５では、この電位によって基準ＣＷ信号ＣＷ１，ＣＷ２の位相を遅らせるように働く。これにより、バースト信号の位相および基準ＣＷ信号ＣＷ１，ＣＷ２の位相は、それぞれ、９０度遅れた位相と進んだ位相とで安定するように制御される。
【００１３】
ＡＰＣ検波感度とは、バースト信号の位相に対して、基準ＣＷ信号ＣＷ１，ＣＷ２の位相が安定するまでの応答性の速さを示すものである。これは、ＡＰＣフィルタ２３の接続用端子２５の端子電圧が変化する早さに等しく、つまりは、ＡＰＣフィルタ２３に流れ込む電流量またはＡＰＣフィルタ２３より引き抜く電流量に等しい。この電流量は、上記電流源Ｉ１，Ｉ２の電流量により決定される。
【００１４】
すなわち、従来のＡＰＣ検波回路においては、ＡＰＣ検波感度の切換えが、エミッタ結合回路の共通エミッタに対して電流源Ｉ１のみが接続されている場合と、電流源Ｉ１，Ｉ２が接続されている場合の、２通りであることが分かる。上記電流源Ｉ２は、色搬送波の入力がない無信号状態か白黒信号と判別された場合にのみ接続される。つまり、従来回路の場合、無信号状態または白黒信号と判別された場合と、その他の場合とで、ＡＰＣ検波感度の切換えを行っている。
【００１５】
さらに言うと、従来のＡＰＣ検波回路では、色搬送波にバースト信号が含まれていない白黒信号または無信号状態のときにはＡＰＣ検波感度が高くなるように制御される。また、色搬送波にバースト信号が含まれているカラー信号のときには、白黒信号または無信号状態のときよりもＡＰＣ検波感度が低くなるように制御される。
【００１６】
後掲する表１は、カラー信号が入力されているときのＡＰＣ検波感度を「標準状態」とした場合の、色搬送波とＡＰＣ検波感度との関係を示すものである。
【００１７】
【表１】
【００１８】
白黒信号または無信号状態の時にＡＰＣ検波感度を高くしている理由は、白黒信号または無信号状態からカラー信号の状態になったときにすばやく同期が取れるようにするためである。また、カラー信号状態時のＡＰＣ検波感度を、白黒信号または無信号状態の時よりも下げている理由は、ＡＰＣフリッカを抑えるためである。
【００１９】
以下に、ＡＰＣフリッカについて説明する。
【００２０】
基準ＣＷ信号は、最低でも、次のバースト信号が入力されるまでの期間、つまり、１水平周期間はその位相が保持される。よって、何らかの要因により位相の変化（位相ずれ）した基準ＣＷ信号によって色搬送波の復調を行った場合、色相がずれる結果となる。つまり、復調された色差信号の位相ずれは、最低でも、１水平周期間は発生することになる。これを、テレビジョン受像機の画面上で見ると、横スジまたは横帯がついているように見える。
【００２１】
このような基準ＣＷ信号の位相ずれは、バースト信号のノイズや位相ずれに対して、基準ＣＷ信号が追従しようとするために発生する。
【００２２】
また、色搬送波は、電波の状態などによって電界強度が下がり、弱電界状態ではＳ／Ｎ（信号対ノイズ比）が悪化する場合がある。これにより、たとえば図５に示すように、バースト信号のＳ／Ｎも悪化し、バースト信号のノイズや位相ずれが顕著に現れる。
【００２３】
バースト信号のＳ／Ｎが悪化すると、バースト信号のノイズに応答して、基準ＣＷ信号の位相が不安定な状態となる。このような状態の基準ＣＷ信号で搬送色信号の位相検波を行うと、復調された色差信号の位相も安定せず、これがＡＰＣフリッカと呼ばれる色むらを発生させる原因となっていた。
【００２４】
【発明が解決しようとする課題】
上記したように、従来においては、弱電界状態ではバースト信号のＳ／Ｎが悪化するが、バースト信号は存在しているためにカラー信号と判別される。すると、ＡＰＣ検波感度は標準状態となり、基準ＣＷ信号がバースト信号のノイズにも追従する結果、基準ＣＷ信号の位相が水平同期ごとに変化してしまい、これがＡＰＣフリッカを起こす原因となっているという問題があった。
【００２５】
そこで、この発明は、電界強度に応じてＡＰＣ検波感度を制御でき、弱電界状態でのＡＰＣフリッカの発生を低減することが可能な位相検波回路を提供することを目的としている。
【００２６】
【課題を解決するための手段】
上記の目的を達成するために、この発明の位相検波回路にあっては、第１〜第６のトランジスタを有し、前記第３および前記第６のトランジスタの各ベースには第１の基準信号が供給され、前記第４および前記第５のトランジスタの各ベースには第２の基準信号が供給されるダブルバランス回路と、このダブルバランス回路の、前記第１および前記第２のトランジスタの各エミッタに共通に接続された第１の電流源と、前記ダブルバランス回路の、前記第３および前記第５のトランジスタに入力が接続された第１および第２の出力を有する第１のカレントミラー回路と、前記ダブルバランス回路の、前記第４および前記第６のトランジスタに入力が接続された第１および第２の出力を有する第２のカレントミラー回路と、少なくとも、前記第１のカレントミラー回路の第２の出力に入力が接続され、前記第２のカレントミラー回路の第２の出力に出力が接続された第３のカレントミラー回路と、この第３のカレントミラー回路の出力と前記第２のカレントミラー回路の第２の出力との接続点に接続され、前記接続点における電位にもとづいて、前記第１の基準信号および前記第２の基準信号を供給する発振回路と、第１の状態では、前記第１のカレントミラー回路の第１，第２の各出力からの電流および前記第２のカレントミラー回路の第１，第２の各出力からの電流をそれぞれ前記第３のカレントミラー回路へと流し、第２の状態では、前記第１のカレントミラー回路の第２の出力からの電流および前記第２のカレントミラー回路の第２の出力からの電流をそれぞれ前記第３のカレントミラー回路へと流すための切換え手段とを具備したことを特徴とする。
【００２７】
また、この発明の位相検波回路にあっては、ベースにバースト信号が供給される第１のｎｐｎトランジスタと、この第１のトランジスタのエミッタにエミッタが共通に接続された第２のｎｐｎトランジスタと、この第２のトランジスタのベースに接続された第１の電圧源と、前記第１および前記第２のトランジスタの各エミッタに共通に接続され、標準時のＡＰＣ検波感度に対応する第１の電流を供給する第１の電流源と、前記第１および前記第２のトランジスタの各エミッタに共通に接続され、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と前記第１の電流との差分に相当する第３の電流を供給する第２の電流源と、この第２の電流源に接続された第１のスイッチ回路と、前記第１のトランジスタのコレクタにエミッタが接続され、ベースに第１の基準信号が供給される第３のｎｐｎトランジスタと、この第３のトランジスタのエミッタにエミッタが共通に接続され、ベースに前記第１の基準信号とは逆相の第２の基準信号が供給される第４のｎｐｎトランジスタと、前記第２のトランジスタのコレクタにエミッタが接続され、ベースに前記第２の基準信号が供給される第５のｎｐｎトランジスタと、この第５のトランジスタのエミッタにエミッタが共通に接続され、ベースに前記第１の基準信号が供給される第６のｎｐｎトランジスタと、前記第３および前記第５のトランジスタの各コレクタにコレクタおよびベースが接続された第７のｐｎｐトランジスタと、この第７のトランジスタのコレクタおよびベースにベースが接続された第８および第９のｐｎｐトランジスタと、前記第４および前記第６のトランジスタの各コレクタにコレクタおよびベースが接続された第１０のｐｎｐトランジスタと、この第１０のトランジスタのコレクタおよびベースにベースが接続された第１１および第１２のｐｎｐトランジスタと、前記第９のトランジスタのコレクタにコレクタが共通に接続された第１３のｎｐｎトランジスタと、前記第９のトランジスタのコレクタにベースが接続された第１４のｎｐｎトランジスタと、この第１４のトランジスタのエミッタおよび前記第１３のトランジスタのベースにベースが接続され、前記第１２のトランジスタのコレクタにコレクタが共通に接続された第１５のｎｐｎトランジスタと、この第１５のトランジスタおよび前記第１２のトランジスタの両コレクタの接続点に接続されたフィルタ接続用端子と、前記第１５のトランジスタおよび前記第１２のトランジスタの両コレクタの接続点に接続され、前記第１の基準信号および前記第２の基準信号を供給する電圧制御型の発振回路と、前記第８のトランジスタのコレクタにエミッタが接続された第１６のｐｎｐトランジスタと、前記第８のトランジスタのコレクタにエミッタが接続され、コレクタが前記第９のトランジスタのコレクタに共通に接続された第１７のｐｎｐトランジスタと、前記第１１のトランジスタのコレクタにエミッタが接続され、コレクタが前記第１６のトランジスタのコレクタに共通に接続された第１８のｐｎｐトランジスタと、前記第１１のトランジスタのコレクタにエミッタが接続され、コレクタが前記第１２のトランジスタのコレクタに共通に接続された第１９のｐｎｐトランジスタと、前記第１６および前記第１８のトランジスタの各ベースにそれぞれ接続され、弱電界検出結果により制御される第２のスイッチ回路と、この第２のスイッチ回路が通常電界時に接続される第２の電圧源と、前記第２のスイッチ回路が弱電界時に接続される第３の電圧源と、前記第１７および前記第１９のトランジスタの各ベースに接続された第４の電圧源とを具備したことを特徴とする。
【００２８】
この発明の位相検波回路によれば、弱電界検出結果によりＡＰＣ検波感度を低下できるようになる。これにより、通常電界時には従来と同様のＡＰＣ検波感度を確保しつつ、弱電界時にはバースト信号のノイズの影響を軽減することが可能となるものである。
【００２９】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００３０】
図１は、本発明の一実施形態にかかるＡＰＣ検波回路の構成例を示すものである。なお、ここでは図４に示した従来回路と異なる部分について、主に説明する。
【００３１】
このＡＰＣ検波回路の場合、たとえば、ｎｐｎトランジスタ（第１〜第６のトランジスタ）Ｑ１〜Ｑ６で構成されるダブルバランス回路１１の、上記トランジスタＱ１のベースには入力端子１３よりバースト信号が入力される。また、上記トランジスタＱ２のベースには電圧源（第１の電圧源）Ｖ１からの電圧が印加される。上記電圧源Ｖ１は、接地電位ＧＮＤに接続されている。
【００３２】
上記トランジスタＱ３および上記トランジスタＱ６の各ベースには、ＶＣＸＯ回路（電圧制御型の発振回路）１５からの基準ＣＷ信号（第１の基準ＣＷ信号）ＣＷ１が入力される。また、上記トランジスタＱ４および上記トランジスタＱ５の各ベースには、上記基準ＣＷ信号ＣＷ１と逆相の基準ＣＷ信号（第２の基準ＣＷ信号）ＣＷ２が、上記ＶＣＸＯ回路１５より入力される。
【００３３】
上記トランジスタＱ３および上記トランジスタＱ４の各エミッタは、上記トランジスタＱ１のコレクタと接続され、上記トランジスタＱ５および上記トランジスタＱ６の各エミッタは、上記トランジスタＱ２のコレクタと接続されている。
【００３４】
エミッタ結合回路を構成する、上記トランジスタＱ１および上記トランジスタＱ２の共通エミッタには、電流源（第１の電流源）Ｉ１および電流源（第２の電流源）Ｉ２が接続されている。上記電流源Ｉ１からは、標準時のＡＰＣ検波感度に対応する第１の電流が流れる。一方、上記電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と上記第１の電流との差分に相当する第３の電流が流れる。また、この電流源Ｉ２は、上記エミッタ結合回路の共通エミッタとの接続が、スイッチ（第１のスイッチ回路）ＳＷ１により選択的に制御されるようになっている。上記電流源Ｉ１は直に、上記電流源Ｉ２は上記スイッチＳＷ１を介して、それぞれ接地電位ＧＮＤに接続されている。
【００３５】
上記ダブルバランス回路１１を構成する、上記トランジスタＱ３および上記トランジスタＱ５の各コレクタには、カレントミラー回路（第１のカレントミラー回路）３０の入力である、ｐｎｐトランジスタ（第７のトランジスタ）Ｑ３１のコレクタおよびベースが接続されている。上記カレントミラー回路３０は、抵抗Ｒ３１，Ｒ３２，Ｒ３３と上記トランジスタＱ３１およびｐｎｐトランジスタ（第８，第９のトランジスタ）Ｑ３２，Ｑ３３とで構成されている。上記抵抗Ｒ３１，Ｒ３２，Ｒ３３は、それぞれ、電源電位ＶＣＣに接続されている。
【００３６】
また、上記ダブルバランス回路１１を構成する、上記トランジスタＱ４および上記トランジスタＱ６の各コレクタには、カレントミラー回路（第２のカレントミラー回路）４０の入力である、ｐｎｐトランジスタ（第１０のトランジスタ）Ｑ４１のコレクタおよびベースが接続されている。カレントミラー回路４０は、抵抗Ｒ４１，Ｒ４２，Ｒ４３と上記トランジスタＱ４１およびｐｎｐトランジスタ（第１１，第１２のトランジスタ）Ｑ４２，Ｑ４３とで構成されている。上記抵抗Ｒ４１，Ｒ４２，Ｒ４３は、それぞれ、電源電位ＶＣＣに接続されている。
【００３７】
上記カレントミラー回路３０の第１の出力である、上記トランジスタＱ３２のコレクタには、ｐｎｐトランジスタ（第１６，第１７のトランジスタ）Ｑ５１，Ｑ５２の各エミッタが接続されている。上記トランジスタＱ５１のコレクタは、接地電位ＧＮＤに接続されている。上記トランジスタＱ５２のコレクタは、上記カレントミラー回路３０の第２の出力である、上記トランジスタＱ３３のコレクタに接続されている。
【００３８】
上記カレントミラー回路４０の第１の出力である、上記トランジスタＱ４２のコレクタには、ｐｎｐトランジスタ（第１８，第１９のトランジスタ）Ｑ５３，Ｑ５４の各エミッタが接続されている。上記トランジスタＱ５３のコレクタは、接地電位ＧＮＤに接続されている。上記トランジスタＱ５４のコレクタは、上記カレントミラー回路４０の第２の出力である、上記トランジスタＱ４３のコレクタに接続されている。
【００３９】
上記トランジスタＱ５１，Ｑ５３の各ベースには、スイッチ（第２のスイッチ回路）ＳＷ２を介して、電圧源（第２の電圧源）Ｖ２または電圧源（第３の電圧源）Ｖ３のいずれかが選択的に接続されるようになっている。また、上記トランジスタＱ５２，Ｑ５４の各ベースには、電圧源（第４の電圧源）Ｖ４が接続されている。上記電圧源Ｖ２，Ｖ３，Ｖ４は、それぞれ、接地電位ＧＮＤに接続されている。
【００４０】
なお、本実施形態の発明回路においては、上記トランジスタＱ５１，Ｑ５２，Ｑ５３，Ｑ５４、上記スイッチＳＷ２、および、上記電圧源Ｖ２，Ｖ３，Ｖ４によって、切換え手段２７が構成されている。
【００４１】
一方、抵抗Ｒ５，Ｒ６およびｎｐｎトランジスタ（第１３，第１４，第１５のトランジスタ）Ｑ１１，Ｑ１２，Ｑ１３で構成されるカレントミラー回路（第３のカレントミラー回路）２１の入力である、上記トランジスタＱ１１のコレクタと上記トランジスタＱ１２のベースとの接続点には、上記カレントミラー回路３０の第２の出力である、上記トランジスタＱ３３のコレクタが接続されている。また、カレントミラー回路２１の出力である、上記トランジスタＱ１３のコレクタには、上記カレントミラー回路４０の第２の出力である、上記トランジスタＱ４３のコレクタが接続されるとともに、ＡＰＣフィルタ（フィルタ回路）２３の接続用端子２５および上記ＶＣＸＯ回路１５がそれぞれ接続されている。上記トランジスタＱ１２のコレクタは、電源電位ＶＣＣに接続されている。上記抵抗Ｒ５，Ｒ６は、それぞれ、接地電位ＧＮＤに接続されている。
【００４２】
上記ＡＰＣフィルタ２３は、たとえば、抵抗素子Ｒｆ１と、これに直列に接続された容量素子Ｃｆ１、および、これらに並列に接続された容量素子Ｃｆ２を有する外付け素子として構成されている。上記容量素子Ｃｆ１，Ｃｆ２は、それぞれ、接地電位ＧＮＤに接続されている。
【００４３】
なお、外付けのＡＰＣフィルタ２３に代えて、カレントミラー回路２１の出力となる上記トランジスタＱ１３のコレクタに流れる電流、換言すれば、カレントミラー回路３０，４０の出力電流の差分に相当する電流を電圧に変換した上で、上記ＶＣＸＯ回路１５に供給する回路を、係数回路内に内蔵させてもよい。
【００４４】
上記スイッチＳＷ２は、弱電界検出の結果により制御されるようになっている。ここでは、たとえば、同期信号部分に含まれるノイズのうち、任意に設定されたしきい値（スレッシュ）レベルを超えるノイズ数をカウントし、そのノイズ数が設定値以上あり、かつ、同期が安定している場合を弱電界状態として検出するようになっている。
【００４５】
ここで、上記電圧源Ｖ２，Ｖ３，Ｖ４の各出力が、
Ｖ２＞Ｖ４＞Ｖ３
の関係にあるとする。
【００４６】
そして、上記スイッチＳＷ２が、通常電界時にはＡ側（電圧源Ｖ２側）、弱電界時にはＢ側（電圧源Ｖ３側）に接続されるように動作するものとする。
【００４７】
また、本実施形態にかかる発明回路のカレントミラー回路３０，４０の入出力電流比が、それぞれ、
入力：第１の出力：第２の出力＝３：２：１
の条件を満足するとする（ただし、図４に示した従来回路のカレントミラー回路１７，１９の入出力電流比の条件を、入力：出力＝１：１とする）。
【００４８】
この場合、各電界におけるＡＰＣ検波感度は以下のようになる。なお、バースト信号が色搬送波に含まれていない場合に、上記スイッチＳＷ１が投入されて、電流源Ｉ２が上記エミッタ結合回路の共通エミッタに接続され、バースト信号が色搬送波に含まれているカラー信号が入力されているときは、上記エミッタ結合回路の共通エミッタに電流源Ｉ１のみが接続されているものとする。
【００４９】
通常電界時は、スイッチＳＷ２がＡ側に接続されるため、上記トランジスタＱ５２，Ｑ５４は動作状態となり、上記トランジスタＱ５１，Ｑ５３は非動作状態となる。よって、カレントミラー回路３０の第１および第２の出力である、上記トランジスタＱ３２，Ｑ３３の各コレクタから出力される電流は、すべてカレントミラー回路２１の入力に流れ込む。また、カレントミラー回路４０の第１および第２の出力である、上記トランジスタＱ４２，Ｑ４３の各コレクタから出力される電流は、すべてカレントミラー回路２１の出力方向へと流れる。これにより、カレントミラー回路２１に流れ込む電流は、カレントミラー回路３０，４０の第１，第２の出力がともに足し合わされたものとなり、ＡＰＣ検波感度は従来回路の場合と同様となる。
【００５０】
弱電界時は、スイッチＳＷ２がＢ側に接続されるため、上記トランジスタＱ５１，Ｑ５３は動作状態となり、上記トランジスタＱ５２，Ｑ５４は非動作状態となる。よって、カレントミラー回路３０の第１の出力である、上記トランジスタＱ３２から出力される電流は、上記トランジスタＱ５１を介して接地電位ＧＮＤへと流れ込み、第２の出力である、上記トランジスタＱ３３から出力される電流のみがカレントミラー回路２１の入力へと流れ込む。また、カレントミラー回路４０の第１の出力である、上記トランジスタＱ４２から出力される電流は、上記トランジスタＱ５３を介して接地電位ＧＮＤへと流れ込み、第２の出力である、上記トランジスタＱ４３から出力される電流のみがカレントミラー回路２１の出力方向へと流れる。これにより、カレントミラー回路２１に流れ込む電流は、カレントミラー回路３０，４０それぞれの第２の出力のみとなる。
【００５１】
このときの電流量は、上述した前提条件によると従来回路の１／３となる。したがって、ＡＰＣ検波感度も従来回路の１／３となる。
【００５２】
すなわち、弱電界状態でのＡＰＣフリッカを抑えるためには、基準ＣＷ信号がバースト信号のノイズや位相ずれに追従しないようにすればよい。また、そのためには、弱電界時のＡＰＣ検波感度を低くすればよい。
【００５３】
後掲する表２は、カラー信号が入力されている通常電界時のＡＰＣ検波感度を「標準状態」とした場合の、色搬送波とＡＰＣ検波感度との関係を示すものである。
【００５４】
【表２】
【００５５】
このように、弱電界時のＡＰＣ検波感度を低くすることにより、通常電界時には従来通りのＡＰＣ検波感度を確保しつつ、弱電界状態でのＡＰＣフリッカの発生を低減させることが可能となるものである。
【００５６】
上記したように、弱電界検出結果によりＡＰＣ検波感度を低下できるようにしている。
【００５７】
すなわち、弱電界時のＡＰＣ検波感度を低くするようにしている。これにより、弱電界状態では基準ＣＷ信号がバースト信号のノイズや位相ずれに追従しないように、ＡＰＣ検波回路を構成することが可能となる。その結果、通常電界時には従来と同様のＡＰＣ検波感度を確保しつつ、弱電界時にはバースト信号のノイズの影響を軽減できるようになる。したがって、弱電界状態でのＡＰＣフリッカの発生を低減することが可能となるものである。
【００５８】
なお、上記した実施形態においては、弱電界時のＡＰＣ検波感度が従来回路の１／３になるようにした場合の例について示したが、これに限らず、たとえばカレントミラー回路３０，４０の入出力電流比を変えることにより、白黒信号または無信号状態および通常電界時（カラー信号）のＡＰＣ検波感度は従来通りとしつつ、弱電界時（カラー信号）のＡＰＣ検波感度のみを任意に設定することが可能である。
【００５９】
また、第２の電流源Ｉ２は、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と第１の電流との差分に相当する第３の電流を供給するものに限らず、たとえば、第１の電流源Ｉ１からの第１の電流の供給を選択的に制御できるようにした場合には、第２の電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流を供給するように構成することもできる。
【００６０】
さらに、トランジスタＱ２のゲートにバースト信号を入力し、トランジスタＱ１のゲートに第１の電圧源Ｖ１を接続する構成とすることも可能である。
【００６１】
また、トランジスタＱ３およびトランジスタＱ６の各ベース、並びに、トランジスタＱ４およびトランジスタＱ５の各ベースのうちの、一方の組のみに基準ＣＷ信号を入力し、他方の組には所定の基準電圧を入力することもできる。
【００６２】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００６３】
【発明の効果】
以上、詳述したようにこの発明によれば、電界強度に応じてＡＰＣ検波感度を制御でき、弱電界状態でのＡＰＣフリッカの発生を低減することが可能な位相検波回路を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかるＡＰＣ検波回路の構成例を示す回路図。
【図２】従来技術とその問題点を説明するために示す、色搬送波の波形図。
【図３】同じく、基準ＣＷ信号とバースト信号との同期検波の例を示す概略図。
【図４】同じく、従来のＡＰＣ検波回路の構成例を示す回路図。
【図５】同じく、弱電界状態におけるバースト信号の例を示す波形図。
【符号の説明】
１１…ダブルバランス回路
Ｑ１〜Ｑ６…ｎｐｎトランジスタ
１３…入力端子
１５…ＶＣＸＯ回路
２１…カレントミラー回路
Ｑ１１，Ｑ１２，Ｑ１３…ｎｐｎトランジスタ
Ｒ５，Ｒ６…抵抗
２３…ＡＰＣフィルタ
Ｒｆ１…抵抗素子
Ｃｆ１，Ｃｆ２…容量素子
２５…接続用端子
２７…切換え手段
３０…カレントミラー回路
Ｑ３１，Ｑ３２，Ｑ３３…ｐｎｐトランジスタ
Ｒ３１，Ｒ３２，Ｒ３３…抵抗
４０…カレントミラー回路
Ｑ４１，Ｑ４２，Ｑ４３…ｐｎｐトランジスタ
Ｒ４１，Ｒ４２，Ｒ４３…抵抗
ＣＷ１，ＣＷ２…基準ＣＷ信号
Ｉ１，Ｉ２…電流源
Ｖ１，Ｖ２，Ｖ３，Ｖ４…電圧源
ＳＷ１，ＳＷ２…スイッチ
Ｑ５１，Ｑ５２，Ｑ５３，Ｑ５４…ｐｎｐトランジスタ
ＶＣＣ…電源電位
ＧＮＤ…接地電位
【発明の属する技術分野】
この発明は、色搬送波の復調に用いられる位相検波回路に関するもので、特に、カラーテレビジョン受像機におけるＡＰＣ（Ａｕｔｏ Ｐｈａｓｅ Ｃｏｎｔｏｒｏｌ）検波回路に関する。
【０００２】
【従来の技術】
通常、カラーテレビジョン受像機においては、色搬送波を構成しているバースト信号とＶＣＸＯ（電圧制御型クリスタルオシレータ）回路で生成される基準ＣＷ（連続波）信号との同期検波を行うＡＰＣ検波回路が設けられている。すなわち、色搬送波の復調は、たとえば図２に示すように、ＶＣＸＯ回路で生成される基準ＣＷ信号と色搬送波に含まれる搬送色信号とを位相検波することによって行われている。その際、上記基準ＣＷ信号は、たとえば図３に示すように、ＡＰＣ検波回路によって色搬送波に含まれているバースト信号と位相検波されることにより、色搬送波との同期が取られている。
【０００３】
図４は、従来のＡＰＣ検波回路の構成例を示すものである。このＡＰＣ検波回路の場合、たとえば、ｎｐｎトランジスタＱ１〜Ｑ６で構成されるダブルバランス回路１１の、上記トランジスタＱ１のベースには入力端子１３よりバースト信号が入力される。また、上記トランジスタＱ２のベースには電圧源Ｖ１からの電圧が印加される。
【０００４】
上記トランジスタＱ３および上記トランジスタＱ６の各ベースには、ＶＣＸＯ回路１５からの基準ＣＷ信号ＣＷ１が入力される。また、上記トランジスタＱ４および上記トランジスタＱ５の各ベースには、上記基準ＣＷ信号ＣＷ１と逆相の基準ＣＷ信号ＣＷ２が、上記ＶＣＸＯ回路１５より入力される。
【０００５】
上記トランジスタＱ３および上記トランジスタＱ４の各エミッタは、上記トランジスタＱ１のコレクタと接続され、上記トランジスタＱ５および上記トランジスタＱ６の各エミッタは、上記トランジスタＱ２のコレクタと接続されている。
【０００６】
エミッタ結合回路を構成する、上記トランジスタＱ１および上記トランジスタＱ２の共通エミッタには、電流源Ｉ１および電流源Ｉ２が接続されている。上記電流源Ｉ１からは、標準時のＡＰＣ検波感度に対応する第１の電流が流れる。一方、上記電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と上記第１の電流との差分に相当する第３の電流が流れる。また、この電流源Ｉ２は、上記エミッタ結合回路の共通エミッタとの接続が、スイッチＳＷ１により選択的に制御されるようになっている。
【０００７】
上記ダブルバランス回路１１を構成する、上記トランジスタＱ３および上記トランジスタＱ５の各コレクタには、カレントミラー回路１７の入力である、ｐｎｐトランジスタＱ７のコレクタおよびベースが接続されている。上記カレントミラー回路１７は、抵抗Ｒ１，Ｒ３および上記トランジスタＱ７とｐｎｐトランジスタＱ８とで構成されている。
【０００８】
また、上記ダブルバランス回路１１を構成する、上記トランジスタＱ４および上記トランジスタＱ６の各コレクタには、カレントミラー回路１９の入力である、ｐｎｐトランジスタＱ９のコレクタおよびベースが接続されている。カレントミラー回路１９は、抵抗Ｒ２，Ｒ４および上記トランジスタＱ９とｐｎｐトランジスタＱ１０とで構成されている。
【０００９】
一方、抵抗Ｒ５，Ｒ６およびｎｐｎトランジスタＱ１１，Ｑ１２，Ｑ１３で構成されるカレントミラー回路２１の入力である、上記トランジスタＱ１１のコレクタと上記トランジスタＱ１２のベースとの接続点には、上記カレントミラー回路１７の出力である、上記トランジスタＱ８のコレクタが接続されている。また、カレントミラー回路２１の出力である、上記トランジスタＱ１３のコレクタには、上記カレントミラー回路１９の出力である、上記トランジスタＱ１０のコレクタが接続されるとともに、ＡＰＣフィルタ２３の接続用端子２５および上記ＶＣＸＯ回路１５がそれぞれ接続されている。
【００１０】
ここで、バースト信号に対して、基準ＣＷ信号ＣＷ１が９０度進んだ位相を持ち、基準ＣＷ信号ＣＷ２が９０度遅れた位相をもっているとする。今仮に、基準ＣＷ信号ＣＷ１，ＣＷ２がともに上記の設定より進んだ位相に変化した場合について考える。
【００１１】
この場合、上記ダブルバランス回路１１によって、カレントミラー回路１７の入力電流（すなわち、上記トランジスタＱ３，Ｑ５に流れる電流）は増加し、カレントミラー回路１９の入力電流（すなわち、上記トランジスタＱ４，Ｑ６に流れる電流）は減少する。これに伴って、カレントミラー回路１７，１９の出力電流も同じように変化する。したがって、カレントミラー回路２１の入力方向に流れ込む電流は増加し、出力方向に流れる電流は減少することになる。
【００１２】
この際、カレントミラー回路２１の出力電流も増加する。しかし、カレントミラー回路１９からの電流が減少しているため、この差分を補うように、ＡＰＣフィルタ２３より電流が引き抜かれ、同フィルタ２３の電位が下がる。この電位は、ＶＣＸＯ回路１５にも供給されている。そのため、ＶＣＸＯ回路１５では、この電位によって基準ＣＷ信号ＣＷ１，ＣＷ２の位相を遅らせるように働く。これにより、バースト信号の位相および基準ＣＷ信号ＣＷ１，ＣＷ２の位相は、それぞれ、９０度遅れた位相と進んだ位相とで安定するように制御される。
【００１３】
ＡＰＣ検波感度とは、バースト信号の位相に対して、基準ＣＷ信号ＣＷ１，ＣＷ２の位相が安定するまでの応答性の速さを示すものである。これは、ＡＰＣフィルタ２３の接続用端子２５の端子電圧が変化する早さに等しく、つまりは、ＡＰＣフィルタ２３に流れ込む電流量またはＡＰＣフィルタ２３より引き抜く電流量に等しい。この電流量は、上記電流源Ｉ１，Ｉ２の電流量により決定される。
【００１４】
すなわち、従来のＡＰＣ検波回路においては、ＡＰＣ検波感度の切換えが、エミッタ結合回路の共通エミッタに対して電流源Ｉ１のみが接続されている場合と、電流源Ｉ１，Ｉ２が接続されている場合の、２通りであることが分かる。上記電流源Ｉ２は、色搬送波の入力がない無信号状態か白黒信号と判別された場合にのみ接続される。つまり、従来回路の場合、無信号状態または白黒信号と判別された場合と、その他の場合とで、ＡＰＣ検波感度の切換えを行っている。
【００１５】
さらに言うと、従来のＡＰＣ検波回路では、色搬送波にバースト信号が含まれていない白黒信号または無信号状態のときにはＡＰＣ検波感度が高くなるように制御される。また、色搬送波にバースト信号が含まれているカラー信号のときには、白黒信号または無信号状態のときよりもＡＰＣ検波感度が低くなるように制御される。
【００１６】
後掲する表１は、カラー信号が入力されているときのＡＰＣ検波感度を「標準状態」とした場合の、色搬送波とＡＰＣ検波感度との関係を示すものである。
【００１７】
【表１】
白黒信号または無信号状態の時にＡＰＣ検波感度を高くしている理由は、白黒信号または無信号状態からカラー信号の状態になったときにすばやく同期が取れるようにするためである。また、カラー信号状態時のＡＰＣ検波感度を、白黒信号または無信号状態の時よりも下げている理由は、ＡＰＣフリッカを抑えるためである。
【００１９】
以下に、ＡＰＣフリッカについて説明する。
【００２０】
基準ＣＷ信号は、最低でも、次のバースト信号が入力されるまでの期間、つまり、１水平周期間はその位相が保持される。よって、何らかの要因により位相の変化（位相ずれ）した基準ＣＷ信号によって色搬送波の復調を行った場合、色相がずれる結果となる。つまり、復調された色差信号の位相ずれは、最低でも、１水平周期間は発生することになる。これを、テレビジョン受像機の画面上で見ると、横スジまたは横帯がついているように見える。
【００２１】
このような基準ＣＷ信号の位相ずれは、バースト信号のノイズや位相ずれに対して、基準ＣＷ信号が追従しようとするために発生する。
【００２２】
また、色搬送波は、電波の状態などによって電界強度が下がり、弱電界状態ではＳ／Ｎ（信号対ノイズ比）が悪化する場合がある。これにより、たとえば図５に示すように、バースト信号のＳ／Ｎも悪化し、バースト信号のノイズや位相ずれが顕著に現れる。
【００２３】
バースト信号のＳ／Ｎが悪化すると、バースト信号のノイズに応答して、基準ＣＷ信号の位相が不安定な状態となる。このような状態の基準ＣＷ信号で搬送色信号の位相検波を行うと、復調された色差信号の位相も安定せず、これがＡＰＣフリッカと呼ばれる色むらを発生させる原因となっていた。
【００２４】
【発明が解決しようとする課題】
上記したように、従来においては、弱電界状態ではバースト信号のＳ／Ｎが悪化するが、バースト信号は存在しているためにカラー信号と判別される。すると、ＡＰＣ検波感度は標準状態となり、基準ＣＷ信号がバースト信号のノイズにも追従する結果、基準ＣＷ信号の位相が水平同期ごとに変化してしまい、これがＡＰＣフリッカを起こす原因となっているという問題があった。
【００２５】
そこで、この発明は、電界強度に応じてＡＰＣ検波感度を制御でき、弱電界状態でのＡＰＣフリッカの発生を低減することが可能な位相検波回路を提供することを目的としている。
【００２６】
【課題を解決するための手段】
上記の目的を達成するために、この発明の位相検波回路にあっては、第１〜第６のトランジスタを有し、前記第３および前記第６のトランジスタの各ベースには第１の基準信号が供給され、前記第４および前記第５のトランジスタの各ベースには第２の基準信号が供給されるダブルバランス回路と、このダブルバランス回路の、前記第１および前記第２のトランジスタの各エミッタに共通に接続された第１の電流源と、前記ダブルバランス回路の、前記第３および前記第５のトランジスタに入力が接続された第１および第２の出力を有する第１のカレントミラー回路と、前記ダブルバランス回路の、前記第４および前記第６のトランジスタに入力が接続された第１および第２の出力を有する第２のカレントミラー回路と、少なくとも、前記第１のカレントミラー回路の第２の出力に入力が接続され、前記第２のカレントミラー回路の第２の出力に出力が接続された第３のカレントミラー回路と、この第３のカレントミラー回路の出力と前記第２のカレントミラー回路の第２の出力との接続点に接続され、前記接続点における電位にもとづいて、前記第１の基準信号および前記第２の基準信号を供給する発振回路と、第１の状態では、前記第１のカレントミラー回路の第１，第２の各出力からの電流および前記第２のカレントミラー回路の第１，第２の各出力からの電流をそれぞれ前記第３のカレントミラー回路へと流し、第２の状態では、前記第１のカレントミラー回路の第２の出力からの電流および前記第２のカレントミラー回路の第２の出力からの電流をそれぞれ前記第３のカレントミラー回路へと流すための切換え手段とを具備したことを特徴とする。
【００２７】
また、この発明の位相検波回路にあっては、ベースにバースト信号が供給される第１のｎｐｎトランジスタと、この第１のトランジスタのエミッタにエミッタが共通に接続された第２のｎｐｎトランジスタと、この第２のトランジスタのベースに接続された第１の電圧源と、前記第１および前記第２のトランジスタの各エミッタに共通に接続され、標準時のＡＰＣ検波感度に対応する第１の電流を供給する第１の電流源と、前記第１および前記第２のトランジスタの各エミッタに共通に接続され、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と前記第１の電流との差分に相当する第３の電流を供給する第２の電流源と、この第２の電流源に接続された第１のスイッチ回路と、前記第１のトランジスタのコレクタにエミッタが接続され、ベースに第１の基準信号が供給される第３のｎｐｎトランジスタと、この第３のトランジスタのエミッタにエミッタが共通に接続され、ベースに前記第１の基準信号とは逆相の第２の基準信号が供給される第４のｎｐｎトランジスタと、前記第２のトランジスタのコレクタにエミッタが接続され、ベースに前記第２の基準信号が供給される第５のｎｐｎトランジスタと、この第５のトランジスタのエミッタにエミッタが共通に接続され、ベースに前記第１の基準信号が供給される第６のｎｐｎトランジスタと、前記第３および前記第５のトランジスタの各コレクタにコレクタおよびベースが接続された第７のｐｎｐトランジスタと、この第７のトランジスタのコレクタおよびベースにベースが接続された第８および第９のｐｎｐトランジスタと、前記第４および前記第６のトランジスタの各コレクタにコレクタおよびベースが接続された第１０のｐｎｐトランジスタと、この第１０のトランジスタのコレクタおよびベースにベースが接続された第１１および第１２のｐｎｐトランジスタと、前記第９のトランジスタのコレクタにコレクタが共通に接続された第１３のｎｐｎトランジスタと、前記第９のトランジスタのコレクタにベースが接続された第１４のｎｐｎトランジスタと、この第１４のトランジスタのエミッタおよび前記第１３のトランジスタのベースにベースが接続され、前記第１２のトランジスタのコレクタにコレクタが共通に接続された第１５のｎｐｎトランジスタと、この第１５のトランジスタおよび前記第１２のトランジスタの両コレクタの接続点に接続されたフィルタ接続用端子と、前記第１５のトランジスタおよび前記第１２のトランジスタの両コレクタの接続点に接続され、前記第１の基準信号および前記第２の基準信号を供給する電圧制御型の発振回路と、前記第８のトランジスタのコレクタにエミッタが接続された第１６のｐｎｐトランジスタと、前記第８のトランジスタのコレクタにエミッタが接続され、コレクタが前記第９のトランジスタのコレクタに共通に接続された第１７のｐｎｐトランジスタと、前記第１１のトランジスタのコレクタにエミッタが接続され、コレクタが前記第１６のトランジスタのコレクタに共通に接続された第１８のｐｎｐトランジスタと、前記第１１のトランジスタのコレクタにエミッタが接続され、コレクタが前記第１２のトランジスタのコレクタに共通に接続された第１９のｐｎｐトランジスタと、前記第１６および前記第１８のトランジスタの各ベースにそれぞれ接続され、弱電界検出結果により制御される第２のスイッチ回路と、この第２のスイッチ回路が通常電界時に接続される第２の電圧源と、前記第２のスイッチ回路が弱電界時に接続される第３の電圧源と、前記第１７および前記第１９のトランジスタの各ベースに接続された第４の電圧源とを具備したことを特徴とする。
【００２８】
この発明の位相検波回路によれば、弱電界検出結果によりＡＰＣ検波感度を低下できるようになる。これにより、通常電界時には従来と同様のＡＰＣ検波感度を確保しつつ、弱電界時にはバースト信号のノイズの影響を軽減することが可能となるものである。
【００２９】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００３０】
図１は、本発明の一実施形態にかかるＡＰＣ検波回路の構成例を示すものである。なお、ここでは図４に示した従来回路と異なる部分について、主に説明する。
【００３１】
このＡＰＣ検波回路の場合、たとえば、ｎｐｎトランジスタ（第１〜第６のトランジスタ）Ｑ１〜Ｑ６で構成されるダブルバランス回路１１の、上記トランジスタＱ１のベースには入力端子１３よりバースト信号が入力される。また、上記トランジスタＱ２のベースには電圧源（第１の電圧源）Ｖ１からの電圧が印加される。上記電圧源Ｖ１は、接地電位ＧＮＤに接続されている。
【００３２】
上記トランジスタＱ３および上記トランジスタＱ６の各ベースには、ＶＣＸＯ回路（電圧制御型の発振回路）１５からの基準ＣＷ信号（第１の基準ＣＷ信号）ＣＷ１が入力される。また、上記トランジスタＱ４および上記トランジスタＱ５の各ベースには、上記基準ＣＷ信号ＣＷ１と逆相の基準ＣＷ信号（第２の基準ＣＷ信号）ＣＷ２が、上記ＶＣＸＯ回路１５より入力される。
【００３３】
上記トランジスタＱ３および上記トランジスタＱ４の各エミッタは、上記トランジスタＱ１のコレクタと接続され、上記トランジスタＱ５および上記トランジスタＱ６の各エミッタは、上記トランジスタＱ２のコレクタと接続されている。
【００３４】
エミッタ結合回路を構成する、上記トランジスタＱ１および上記トランジスタＱ２の共通エミッタには、電流源（第１の電流源）Ｉ１および電流源（第２の電流源）Ｉ２が接続されている。上記電流源Ｉ１からは、標準時のＡＰＣ検波感度に対応する第１の電流が流れる。一方、上記電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と上記第１の電流との差分に相当する第３の電流が流れる。また、この電流源Ｉ２は、上記エミッタ結合回路の共通エミッタとの接続が、スイッチ（第１のスイッチ回路）ＳＷ１により選択的に制御されるようになっている。上記電流源Ｉ１は直に、上記電流源Ｉ２は上記スイッチＳＷ１を介して、それぞれ接地電位ＧＮＤに接続されている。
【００３５】
上記ダブルバランス回路１１を構成する、上記トランジスタＱ３および上記トランジスタＱ５の各コレクタには、カレントミラー回路（第１のカレントミラー回路）３０の入力である、ｐｎｐトランジスタ（第７のトランジスタ）Ｑ３１のコレクタおよびベースが接続されている。上記カレントミラー回路３０は、抵抗Ｒ３１，Ｒ３２，Ｒ３３と上記トランジスタＱ３１およびｐｎｐトランジスタ（第８，第９のトランジスタ）Ｑ３２，Ｑ３３とで構成されている。上記抵抗Ｒ３１，Ｒ３２，Ｒ３３は、それぞれ、電源電位ＶＣＣに接続されている。
【００３６】
また、上記ダブルバランス回路１１を構成する、上記トランジスタＱ４および上記トランジスタＱ６の各コレクタには、カレントミラー回路（第２のカレントミラー回路）４０の入力である、ｐｎｐトランジスタ（第１０のトランジスタ）Ｑ４１のコレクタおよびベースが接続されている。カレントミラー回路４０は、抵抗Ｒ４１，Ｒ４２，Ｒ４３と上記トランジスタＱ４１およびｐｎｐトランジスタ（第１１，第１２のトランジスタ）Ｑ４２，Ｑ４３とで構成されている。上記抵抗Ｒ４１，Ｒ４２，Ｒ４３は、それぞれ、電源電位ＶＣＣに接続されている。
【００３７】
上記カレントミラー回路３０の第１の出力である、上記トランジスタＱ３２のコレクタには、ｐｎｐトランジスタ（第１６，第１７のトランジスタ）Ｑ５１，Ｑ５２の各エミッタが接続されている。上記トランジスタＱ５１のコレクタは、接地電位ＧＮＤに接続されている。上記トランジスタＱ５２のコレクタは、上記カレントミラー回路３０の第２の出力である、上記トランジスタＱ３３のコレクタに接続されている。
【００３８】
上記カレントミラー回路４０の第１の出力である、上記トランジスタＱ４２のコレクタには、ｐｎｐトランジスタ（第１８，第１９のトランジスタ）Ｑ５３，Ｑ５４の各エミッタが接続されている。上記トランジスタＱ５３のコレクタは、接地電位ＧＮＤに接続されている。上記トランジスタＱ５４のコレクタは、上記カレントミラー回路４０の第２の出力である、上記トランジスタＱ４３のコレクタに接続されている。
【００３９】
上記トランジスタＱ５１，Ｑ５３の各ベースには、スイッチ（第２のスイッチ回路）ＳＷ２を介して、電圧源（第２の電圧源）Ｖ２または電圧源（第３の電圧源）Ｖ３のいずれかが選択的に接続されるようになっている。また、上記トランジスタＱ５２，Ｑ５４の各ベースには、電圧源（第４の電圧源）Ｖ４が接続されている。上記電圧源Ｖ２，Ｖ３，Ｖ４は、それぞれ、接地電位ＧＮＤに接続されている。
【００４０】
なお、本実施形態の発明回路においては、上記トランジスタＱ５１，Ｑ５２，Ｑ５３，Ｑ５４、上記スイッチＳＷ２、および、上記電圧源Ｖ２，Ｖ３，Ｖ４によって、切換え手段２７が構成されている。
【００４１】
一方、抵抗Ｒ５，Ｒ６およびｎｐｎトランジスタ（第１３，第１４，第１５のトランジスタ）Ｑ１１，Ｑ１２，Ｑ１３で構成されるカレントミラー回路（第３のカレントミラー回路）２１の入力である、上記トランジスタＱ１１のコレクタと上記トランジスタＱ１２のベースとの接続点には、上記カレントミラー回路３０の第２の出力である、上記トランジスタＱ３３のコレクタが接続されている。また、カレントミラー回路２１の出力である、上記トランジスタＱ１３のコレクタには、上記カレントミラー回路４０の第２の出力である、上記トランジスタＱ４３のコレクタが接続されるとともに、ＡＰＣフィルタ（フィルタ回路）２３の接続用端子２５および上記ＶＣＸＯ回路１５がそれぞれ接続されている。上記トランジスタＱ１２のコレクタは、電源電位ＶＣＣに接続されている。上記抵抗Ｒ５，Ｒ６は、それぞれ、接地電位ＧＮＤに接続されている。
【００４２】
上記ＡＰＣフィルタ２３は、たとえば、抵抗素子Ｒｆ１と、これに直列に接続された容量素子Ｃｆ１、および、これらに並列に接続された容量素子Ｃｆ２を有する外付け素子として構成されている。上記容量素子Ｃｆ１，Ｃｆ２は、それぞれ、接地電位ＧＮＤに接続されている。
【００４３】
なお、外付けのＡＰＣフィルタ２３に代えて、カレントミラー回路２１の出力となる上記トランジスタＱ１３のコレクタに流れる電流、換言すれば、カレントミラー回路３０，４０の出力電流の差分に相当する電流を電圧に変換した上で、上記ＶＣＸＯ回路１５に供給する回路を、係数回路内に内蔵させてもよい。
【００４４】
上記スイッチＳＷ２は、弱電界検出の結果により制御されるようになっている。ここでは、たとえば、同期信号部分に含まれるノイズのうち、任意に設定されたしきい値（スレッシュ）レベルを超えるノイズ数をカウントし、そのノイズ数が設定値以上あり、かつ、同期が安定している場合を弱電界状態として検出するようになっている。
【００４５】
ここで、上記電圧源Ｖ２，Ｖ３，Ｖ４の各出力が、
Ｖ２＞Ｖ４＞Ｖ３
の関係にあるとする。
【００４６】
そして、上記スイッチＳＷ２が、通常電界時にはＡ側（電圧源Ｖ２側）、弱電界時にはＢ側（電圧源Ｖ３側）に接続されるように動作するものとする。
【００４７】
また、本実施形態にかかる発明回路のカレントミラー回路３０，４０の入出力電流比が、それぞれ、
入力：第１の出力：第２の出力＝３：２：１
の条件を満足するとする（ただし、図４に示した従来回路のカレントミラー回路１７，１９の入出力電流比の条件を、入力：出力＝１：１とする）。
【００４８】
この場合、各電界におけるＡＰＣ検波感度は以下のようになる。なお、バースト信号が色搬送波に含まれていない場合に、上記スイッチＳＷ１が投入されて、電流源Ｉ２が上記エミッタ結合回路の共通エミッタに接続され、バースト信号が色搬送波に含まれているカラー信号が入力されているときは、上記エミッタ結合回路の共通エミッタに電流源Ｉ１のみが接続されているものとする。
【００４９】
通常電界時は、スイッチＳＷ２がＡ側に接続されるため、上記トランジスタＱ５２，Ｑ５４は動作状態となり、上記トランジスタＱ５１，Ｑ５３は非動作状態となる。よって、カレントミラー回路３０の第１および第２の出力である、上記トランジスタＱ３２，Ｑ３３の各コレクタから出力される電流は、すべてカレントミラー回路２１の入力に流れ込む。また、カレントミラー回路４０の第１および第２の出力である、上記トランジスタＱ４２，Ｑ４３の各コレクタから出力される電流は、すべてカレントミラー回路２１の出力方向へと流れる。これにより、カレントミラー回路２１に流れ込む電流は、カレントミラー回路３０，４０の第１，第２の出力がともに足し合わされたものとなり、ＡＰＣ検波感度は従来回路の場合と同様となる。
【００５０】
弱電界時は、スイッチＳＷ２がＢ側に接続されるため、上記トランジスタＱ５１，Ｑ５３は動作状態となり、上記トランジスタＱ５２，Ｑ５４は非動作状態となる。よって、カレントミラー回路３０の第１の出力である、上記トランジスタＱ３２から出力される電流は、上記トランジスタＱ５１を介して接地電位ＧＮＤへと流れ込み、第２の出力である、上記トランジスタＱ３３から出力される電流のみがカレントミラー回路２１の入力へと流れ込む。また、カレントミラー回路４０の第１の出力である、上記トランジスタＱ４２から出力される電流は、上記トランジスタＱ５３を介して接地電位ＧＮＤへと流れ込み、第２の出力である、上記トランジスタＱ４３から出力される電流のみがカレントミラー回路２１の出力方向へと流れる。これにより、カレントミラー回路２１に流れ込む電流は、カレントミラー回路３０，４０それぞれの第２の出力のみとなる。
【００５１】
このときの電流量は、上述した前提条件によると従来回路の１／３となる。したがって、ＡＰＣ検波感度も従来回路の１／３となる。
【００５２】
すなわち、弱電界状態でのＡＰＣフリッカを抑えるためには、基準ＣＷ信号がバースト信号のノイズや位相ずれに追従しないようにすればよい。また、そのためには、弱電界時のＡＰＣ検波感度を低くすればよい。
【００５３】
後掲する表２は、カラー信号が入力されている通常電界時のＡＰＣ検波感度を「標準状態」とした場合の、色搬送波とＡＰＣ検波感度との関係を示すものである。
【００５４】
【表２】
このように、弱電界時のＡＰＣ検波感度を低くすることにより、通常電界時には従来通りのＡＰＣ検波感度を確保しつつ、弱電界状態でのＡＰＣフリッカの発生を低減させることが可能となるものである。
【００５６】
上記したように、弱電界検出結果によりＡＰＣ検波感度を低下できるようにしている。
【００５７】
すなわち、弱電界時のＡＰＣ検波感度を低くするようにしている。これにより、弱電界状態では基準ＣＷ信号がバースト信号のノイズや位相ずれに追従しないように、ＡＰＣ検波回路を構成することが可能となる。その結果、通常電界時には従来と同様のＡＰＣ検波感度を確保しつつ、弱電界時にはバースト信号のノイズの影響を軽減できるようになる。したがって、弱電界状態でのＡＰＣフリッカの発生を低減することが可能となるものである。
【００５８】
なお、上記した実施形態においては、弱電界時のＡＰＣ検波感度が従来回路の１／３になるようにした場合の例について示したが、これに限らず、たとえばカレントミラー回路３０，４０の入出力電流比を変えることにより、白黒信号または無信号状態および通常電界時（カラー信号）のＡＰＣ検波感度は従来通りとしつつ、弱電界時（カラー信号）のＡＰＣ検波感度のみを任意に設定することが可能である。
【００５９】
また、第２の電流源Ｉ２は、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と第１の電流との差分に相当する第３の電流を供給するものに限らず、たとえば、第１の電流源Ｉ１からの第１の電流の供給を選択的に制御できるようにした場合には、第２の電流源Ｉ２からは、標準時よりも高いＡＰＣ検波感度に対応する第２の電流を供給するように構成することもできる。
【００６０】
さらに、トランジスタＱ２のゲートにバースト信号を入力し、トランジスタＱ１のゲートに第１の電圧源Ｖ１を接続する構成とすることも可能である。
【００６１】
また、トランジスタＱ３およびトランジスタＱ６の各ベース、並びに、トランジスタＱ４およびトランジスタＱ５の各ベースのうちの、一方の組のみに基準ＣＷ信号を入力し、他方の組には所定の基準電圧を入力することもできる。
【００６２】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００６３】
【発明の効果】
以上、詳述したようにこの発明によれば、電界強度に応じてＡＰＣ検波感度を制御でき、弱電界状態でのＡＰＣフリッカの発生を低減することが可能な位相検波回路を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態にかかるＡＰＣ検波回路の構成例を示す回路図。
【図２】従来技術とその問題点を説明するために示す、色搬送波の波形図。
【図３】同じく、基準ＣＷ信号とバースト信号との同期検波の例を示す概略図。
【図４】同じく、従来のＡＰＣ検波回路の構成例を示す回路図。
【図５】同じく、弱電界状態におけるバースト信号の例を示す波形図。
【符号の説明】
１１…ダブルバランス回路
Ｑ１〜Ｑ６…ｎｐｎトランジスタ
１３…入力端子
１５…ＶＣＸＯ回路
２１…カレントミラー回路
Ｑ１１，Ｑ１２，Ｑ１３…ｎｐｎトランジスタ
Ｒ５，Ｒ６…抵抗
２３…ＡＰＣフィルタ
Ｒｆ１…抵抗素子
Ｃｆ１，Ｃｆ２…容量素子
２５…接続用端子
２７…切換え手段
３０…カレントミラー回路
Ｑ３１，Ｑ３２，Ｑ３３…ｐｎｐトランジスタ
Ｒ３１，Ｒ３２，Ｒ３３…抵抗
４０…カレントミラー回路
Ｑ４１，Ｑ４２，Ｑ４３…ｐｎｐトランジスタ
Ｒ４１，Ｒ４２，Ｒ４３…抵抗
ＣＷ１，ＣＷ２…基準ＣＷ信号
Ｉ１，Ｉ２…電流源
Ｖ１，Ｖ２，Ｖ３，Ｖ４…電圧源
ＳＷ１，ＳＷ２…スイッチ
Ｑ５１，Ｑ５２，Ｑ５３，Ｑ５４…ｐｎｐトランジスタ
ＶＣＣ…電源電位
ＧＮＤ…接地電位
Claims (11)
- 第１〜第６のトランジスタを有し、前記第３および前記第６のトランジスタの各ベースには第１の基準信号が供給され、前記第４および前記第５のトランジスタの各ベースには第２の基準信号が供給されるダブルバランス回路と、
このダブルバランス回路の、前記第１および前記第２のトランジスタの各エミッタに共通に接続された第１の電流源と、
前記ダブルバランス回路の、前記第３および前記第５のトランジスタに入力が接続された第１および第２の出力を有する第１のカレントミラー回路と、
前記ダブルバランス回路の、前記第４および前記第６のトランジスタに入力が接続された第１および第２の出力を有する第２のカレントミラー回路と、
少なくとも、前記第１のカレントミラー回路の第２の出力に入力が接続され、前記第２のカレントミラー回路の第２の出力に出力が接続された第３のカレントミラー回路と、
この第３のカレントミラー回路の出力と前記第２のカレントミラー回路の第２の出力との接続点に接続され、前記接続点における電位にもとづいて、前記第１の基準信号および前記第２の基準信号を供給する発振回路と、
第１の状態では、前記第１のカレントミラー回路の第１，第２の各出力からの電流および前記第２のカレントミラー回路の第１，第２の各出力からの電流をそれぞれ前記第３のカレントミラー回路へと流し、第２の状態では、前記第１のカレントミラー回路の第２の出力からの電流および前記第２のカレントミラー回路の第２の出力からの電流をそれぞれ前記第３のカレントミラー回路へと流すための切換え手段と
を具備したことを特徴とする位相検波回路。 - 前記ダブルバランス回路の、前記第１および前記第２のトランジスタは、各エミッタが共通に接続されてエミッタ結合回路を構成していることを特徴とする請求項１に記載の位相検波回路。
- 前記第１および前記第２のトランジスタの各ゲートのいずれか一方にはバースト信号が入力され、いずれか他方には第１の電圧源が接続されていることを特徴とする請求項２に記載の位相検波回路。
- 前記第１および前記第２の基準信号は互いに逆相を有することを特徴とする請求項１に記載の位相検波回路。
- 前記第１のカレントミラー回路は、入力となる第７のトランジスタ、第１の出力となる第８のトランジスタ、および、第２の出力となる第９のトランジスタを有して構成されることを特徴とする請求項１に記載の位相検波回路。
- 前記第２のカレントミラー回路は、入力となる第１０のトランジスタ、第１の出力となる第１１のトランジスタ、および、第２の出力となる第１２のトランジスタを有して構成されることを特徴とする請求項５に記載の位相検波回路。
- 前記第３のカレントミラー回路は、入力となる第１３のトランジスタ、この第１３のトランジスタのコレクタ・ベース間にベース・エミッタ間が接続された第１４のトランジスタ、および、出力となる第１５のトランジスタを有して構成されることを特徴とする請求項６に記載の位相検波回路。
- 前記切換え手段は、
前記第８のトランジスタのコレクタにエミッタどうしが共通に接続された第１６および第１７のトランジスタと、
前記第１１のトランジスタのコレクタにエミッタどうしが共通に接続された第１８および第１９のトランジスタと、
前記第１６および前記第１８のトランジスタの各ベースに接続され、弱電界検出結果により制御される第２のスイッチ回路と、
この第２のスイッチ回路が通常電界時に接続される第２の電圧源と、
前記第２のスイッチ回路が弱電界時に接続される第３の電圧源と、
前記第１７および前記第１９のトランジスタの各ベースに接続された第４の電圧源と
を有して構成されることを特徴とする請求項６に記載の位相検波回路。 - ベースにバースト信号が供給される第１のｎｐｎトランジスタと、
この第１のトランジスタのエミッタにエミッタが共通に接続された第２のｎｐｎトランジスタと、
この第２のトランジスタのベースに接続された第１の電圧源と、
前記第１および前記第２のトランジスタの各エミッタに共通に接続され、標準時のＡＰＣ検波感度に対応する第１の電流を供給する第１の電流源と、
前記第１および前記第２のトランジスタの各エミッタに共通に接続され、標準時よりも高いＡＰＣ検波感度に対応する第２の電流と前記第１の電流との差分に相当する第３の電流を供給する第２の電流源と、
この第２の電流源に接続された第１のスイッチ回路と、
前記第１のトランジスタのコレクタにエミッタが接続され、ベースに第１の基準信号が供給される第３のｎｐｎトランジスタと、
この第３のトランジスタのエミッタにエミッタが共通に接続され、ベースに前記第１の基準信号とは逆相の第２の基準信号が供給される第４のｎｐｎトランジスタと、
前記第２のトランジスタのコレクタにエミッタが接続され、ベースに前記第２の基準信号が供給される第５のｎｐｎトランジスタと、
この第５のトランジスタのエミッタにエミッタが共通に接続され、ベースに前記第１の基準信号が供給される第６のｎｐｎトランジスタと、
前記第３および前記第５のトランジスタの各コレクタにコレクタおよびベースが接続された第７のｐｎｐトランジスタと、
この第７のトランジスタのコレクタおよびベースにベースが接続された第８および第９のｐｎｐトランジスタと、
前記第４および前記第６のトランジスタの各コレクタにコレクタおよびベースが接続された第１０のｐｎｐトランジスタと、
この第１０のトランジスタのコレクタおよびベースにベースが接続された第１１および第１２のｐｎｐトランジスタと、
前記第９のトランジスタのコレクタにコレクタが共通に接続された第１３のｎｐｎトランジスタと、
前記第９のトランジスタのコレクタにベースが接続された第１４のｎｐｎトランジスタと、
この第１４のトランジスタのエミッタおよび前記第１３のトランジスタのベースにベースが接続され、前記第１２のトランジスタのコレクタにコレクタが共通に接続された第１５のｎｐｎトランジスタと、
この第１５のトランジスタおよび前記第１２のトランジスタの両コレクタの接続点に接続されたフィルタ接続用端子と、
前記第１５のトランジスタおよび前記第１２のトランジスタの両コレクタの接続点に接続され、前記第１の基準信号および前記第２の基準信号を供給する電圧制御型の発振回路と、
前記第８のトランジスタのコレクタにエミッタが接続された第１６のｐｎｐトランジスタと、
前記第８のトランジスタのコレクタにエミッタが接続され、コレクタが前記第９のトランジスタのコレクタに共通に接続された第１７のｐｎｐトランジスタと、
前記第１１のトランジスタのコレクタにエミッタが接続され、コレクタが前記第１６のトランジスタのコレクタに共通に接続された第１８のｐｎｐトランジスタと、
前記第１１のトランジスタのコレクタにエミッタが接続され、コレクタが前記第１２のトランジスタのコレクタに共通に接続された第１９のｐｎｐトランジスタと、
前記第１６および前記第１８のトランジスタの各ベースにそれぞれ接続され、弱電界検出結果により制御される第２のスイッチ回路と、
この第２のスイッチ回路が通常電界時に接続される第２の電圧源と、
前記第２のスイッチ回路が弱電界時に接続される第３の電圧源と、
前記第１７および前記第１９のトランジスタの各ベースに接続された第４の電圧源と
を具備したことを特徴とする位相検波回路。 - 前記第１および前記第２の各トランジスタによってエミッタ結合回路が構成されていることを特徴とする請求項９に記載の位相検波回路。
- 前記第１〜前記第６の各トランジスタによってダブルバランス回路が構成されていることを特徴とする請求項９に記載の位相検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001048498A JP3961773B2 (ja) | 2001-02-23 | 2001-02-23 | 位相検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001048498A JP3961773B2 (ja) | 2001-02-23 | 2001-02-23 | 位相検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252857A JP2002252857A (ja) | 2002-09-06 |
| JP3961773B2 true JP3961773B2 (ja) | 2007-08-22 |
Family
ID=18909753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001048498A Expired - Fee Related JP3961773B2 (ja) | 2001-02-23 | 2001-02-23 | 位相検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3961773B2 (ja) |
-
2001
- 2001-02-23 JP JP2001048498A patent/JP3961773B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002252857A (ja) | 2002-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4402029A (en) | Protective circuit for output transformer-less circuit | |
| US5910748A (en) | Power amplifier in bicmos technology having an output stage in MOS technology | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| JPH06350337A (ja) | 発振器 | |
| JPH04230114A (ja) | チューナの範囲切換用回路装置 | |
| CA1095128A (en) | Integrated front end circuit for vhf receiver | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| HU207627B (en) | Color televisor | |
| JP2002252857A (ja) | 位相検波回路 | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JPH08167819A (ja) | 送信回路 | |
| US5666076A (en) | Negative input voltage comparator | |
| JPH0510430Y2 (ja) | ||
| JPS6022862A (ja) | 電源回路 | |
| KR930003451Y1 (ko) | 자동이득조절형 영상수신장의 에지이득조절회로 | |
| JP2570864B2 (ja) | チャージポンプ回路 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| JP2925243B2 (ja) | ビデオ信号切換回路 | |
| JP3847415B2 (ja) | 水平リニアリティ補正回路 | |
| JPH0540456Y2 (ja) | ||
| KR900008278Y1 (ko) | Tv/비디오 자동모드 선택회로 | |
| JPH0138993Y2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |