JP3994703B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3994703B2 JP3994703B2 JP2001259995A JP2001259995A JP3994703B2 JP 3994703 B2 JP3994703 B2 JP 3994703B2 JP 2001259995 A JP2001259995 A JP 2001259995A JP 2001259995 A JP2001259995 A JP 2001259995A JP 3994703 B2 JP3994703 B2 JP 3994703B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- drift layer
- region
- layer
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
- H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/051—Forming charge compensation regions, e.g. superjunctions
- H10D62/054—Forming charge compensation regions, e.g. superjunctions by high energy implantations in bulk semiconductor bodies, e.g. forming pillars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/125—Shapes of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
特開２００１−１４４２９２号公報には、スーパージャンクションを具備する炭化珪素半導体装置が開示されている。詳しくは、図１４に示すように、Ｎ+型ＳｉＣ基板１００の上にＮ型層１０１が形成されるとともに、Ｎ型層１０１の表層部にはＰ型ベース領域１０２ａ，１０２ｂ、Ｎ型ソース領域１０３、Ｎ型チャネル層１０４が形成され、さらに、基板の上面にはゲート酸化膜１０５を介してゲート電極１０６が配置されている。一方、Ｎ型層１０１の内部にＰ型領域１０７が並設され、Ｎ型領域１０１ａとＰ型領域１０７を横方向に交互に埋設してスーパージャンクションとしている。このスーパージャンクションにより高耐圧とすることができる。しかしながら、スーパージャンクションの設計をフレキシブルに行いたいという要求がある。
【０００３】
【発明が解決しようとする課題】
本発明はこのような背景のもとになされたものであり、その目的は、より設計の自由度を増すことができる炭化珪素半導体装置およびその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
請求項１に記載の発明では、スーパージャンクションでの不純物領域は、深さ方向において最も深い領域において最も薄く、最も浅い領域において最も濃くなっていることを特徴としている。このように、深さ方向における濃度勾配を所望にできることにより設計の自由度が増す。
【０００５】
請求項２に記載の発明では、スーパージャンクションでの不純物領域は、横方向の幅が深さ方向において最も深い領域で最も広く、最も浅い領域で最も狭くなっていることを特徴としている。このように、深さ方向において幅を所望に変化させることができることにより設計の自由度が増す。
【０００６】
請求項３に記載の発明では、スーパージャンクションでの不純物領域は、横方向の幅が深さ方向において最も深い領域で最も狭く、最も浅い領域で最も広くなっていることを特徴としている。このように、深さ方向における濃度勾配を所望にできること、および、深さ方向において幅を所望に変化させることができることにより設計の自由度が増す。
【０００７】
製造方法として、請求項４に記載のように、エピタキシャル成長により第１導電型のＳｉＣ基板の上に第１導電型のドリフト層を形成する。そして、ドリフト層に対しマスクを用いて一回目のイオン注入を行って、マスク開口部の下方におけるドリフト層内に第２導電型の第１の不純物領域を埋設する。さらに、ドリフト層に対し別のマスクを用いて二回目のイオン注入を行って、マスク開口部の下方におけるドリフト層内に第１の不純物領域の不純物濃度より高い第２導電型の第２の不純物領域を一回目のイオン注入による第１の不純物領域とつながるように第１の不純物領域の上に埋設する。
【０００８】
これにより請求項１，２，３に記載の炭化珪素半導体装置を製造することが可能となる。
【０００９】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１には本実施の形態における炭化珪素半導体装置の縦断面図を示す。
【００１０】
図１において、ドレイン領域となるＮ+型（第１導電型）のＳｉＣ基板１の上に、エピタキシャル層よりなるＮ-型（低濃度な第１導電型）のドリフト層２と、エピタキシャル層よりなるＰ+型（第２導電型）の第１のゲート層３と、エピタキシャル層よりなるＮ+型（第１導電型）のソース層４とが順に積層されている。ソース層４と第１のゲート層３とを貫通してドリフト層２に達するトレンチ５が形成されている。さらに、このトレンチ５の内壁にエピタキシャル層よりなるＮ-型（第１導電型）のチャネル層６が形成されるとともに、その内方にエピタキシャル層よりなるＰ+型（第２導電型）の第２のゲート層７が形成されている。
【００１１】
また、基板上面には絶縁膜（ＬＴＯ膜）８が形成され、この絶縁膜８に設けたコンタクトホールを通して第１ゲート電極１１，１２が第１のゲート層３と、第２ゲート電極９，１０が第２のゲート層７と、ソース電極１３がＮ+ソース層４と、それぞれ接続されている。電極材９，１１にはアルミを、電極材１０，１２にはニッケルを用いている。なお、Ｎ型ＳｉＣ層と接触する場合には金属材９，１１は不要である。また、基板１の裏面（下面）にはドレイン電極１４が全面に形成されている。
【００１２】
トランジスタ動作としては、第１および第２のゲート端子への電圧によって両ゲート層３，７に挟まれたチャネル層６において空乏層の幅を調整することによりチャネル幅を変えてドレイン電流を調整する。
【００１３】
さらに、トランジスタセル形成領域の外周部（チップ外周部）にはソース層４と第１のゲート層３とを貫通してドリフト層２に達するトレンチ２０が形成されている。このトレンチ２０の内壁にはＰ+型のＳｉＣ層２１が形成され、Ｐ+型ＳｉＣ層２１がガードリングとして機能する。Ｐ+型ＳｉＣ層２１（チップ外周部）の上面は絶縁膜（ＬＴＯ膜）８にて覆われている。
【００１４】
一方、トランジスタセル形成領域でのドリフト層２においてその内部にＰ型（第２導電型）の不純物領域３０を並設しており、これにより、ドリフト層２にＮ型（第１導電型）の不純物領域とＰ型の不純物領域３０を横方向に交互に埋設してスーパージャンクションとしている。
【００１５】
ここで、本実施の形態においては埋設したＰ型不純物領域３０に関して、深さ方向において濃度が異なるとともに、横方向の幅が深さ方向において異なっている。詳しくは、濃度については、深さ方向において３段階の濃度を有し、最も深い領域３１においては最も薄く（Ｐ-）、中間の深さの領域３２においては中間の濃度であり（Ｐ）、最も浅い領域３２においては最も濃く（Ｐ+）なっている。一方、横方向の幅については、最も深い領域３１においては最も広く、中間の深さの領域３２においては中間の幅であり、最も浅い領域３２においては最も狭くなっている。
【００１６】
各領域３１，３２，３３の濃度については、不純物にアルミを用いた場合、例えば、Ｐ-領域３１が５×１０16〜１×１０18ａｔｍｓ／ｃｍ3で、Ｐ領域３２が５×１０17〜１×１０19ａｔｍｓ／ｃｍ3で、Ｐ+領域３３が５×１０18〜５×１０20ａｔｍｓ／ｃｍ3である。
【００１７】
このように、スーパージャンクションでの不純物領域３０に関して、深さ方向における濃度勾配を所望にできること、および、深さ方向において幅を所望に変化させることにより、スーパージャンクションの設計の自由度が増す。
【００１８】
なお、スーパージャンクションを構成するＰ型不純物領域３０の電位はフローティングとしても、ソースと共にグランド電位としてもよい。図１にはフローティングとした場合を、また、図２にはグランド電位とした場合を示す。
【００１９】
一方、トランジスタセルの外周部（チップ外周部）におけるガードリング部にはＰ型不純物領域３０によるスーパージャンクションは形成されていない。つまり、トランジスタセルの形成領域においてのみスーパージャンクション構造を採り、トランジスタセルの形成領域の外周部においてはスーパージャンクション構造を採らないようにしている。これにより耐圧が下がるのを防ぐことができる。
【００２０】
次に、製造方法を説明する。
図３（ａ）に示すように、Ｎ+型のＳｉＣ基板１の上に、エピタキシャル成長によりＮ-ドリフト層２を形成する。そして、Ｎ-ドリフト層２の上にパーニングしたマスク４０を配置する。つまり、開口部４１を有するマスク４０を形成する。この状態でアルミのイオン注入を行う。このイオン注入は、高い注入エネルギー（例えば４００ｋｅＶ）で、しかも低い注入量で行う。その結果、スーパージャンクションの最も深く、かつ低濃度なＰ型領域（Ｐ-領域）３１が形成される。
【００２１】
引き続き、図３（ｂ）に示すように、マスク４０の上にパーニングしたマスク４２を配置する。このとき、マスク４０の開口部４１がマスク４２にて塞がれるとともに当該領域に開口部４１よりも面積の小さい開口部４３が形成される。開口部４１の中心と開口部４２の中心は一致している。この状態でアルミのイオン注入を行う。このイオン注入は、中程度の注入エネルギー（例えば２００ｋｅＶ）で、しかも中程度の注入量で行う。その結果、スーパージャンクションの中間の深さで、かつ中程度の濃度のＰ型領域３２が形成される。
【００２２】
引き続き、図４（ａ）に示すように、マスク４２の上にパーニングしたマスク４４を配置する。このとき、マスク４２の開口部４３がマスク４４にて塞がれるとともに当該領域に開口部４３よりも面積の小さい開口部４５が形成される。開口部４３の中心と開口部４５の中心は一致している。この状態でアルミのイオン注入を行う。このイオン注入は、低い注入エネルギー（例えば１００ｋｅＶ）で、しかも高い注入量で行う。その結果、スーパージャンクションの最も浅く、かつ高濃度なＰ型領域（Ｐ+領域）３３が形成される。
【００２３】
その後、図４（ｂ）に示すように、Ｎ-ドリフト層２の上に、連続エピタキシャル成長により、第１のゲート層（Ｐ+層）３とＮ+ソース層４を形成する。
そして、図５（ａ）に示すように、ソース層４と第１のゲート層３とを貫通してドリフト層２に達するトレンチ５，２０を形成する。
【００２４】
その後、図５（ｂ）に示すように、トレンチ５，２０内を含む基板上に、エピタキシャル成長により、Ｎ-型エピタキシャル層６を形成する。そして、図６（ａ）に示すように、トランジスタセル形成領域の外周部におけるＮ-型エピ層６をＲＩＥにより所定量ｔ１だけエッチングして薄くする。さらに、図６（ｂ）に示すように、熱拡散によりＮ-型エピ層６の表層部にＰ+層７を形成する。これにより、トランジスタセル形成領域の外周部におけるガードリング形成領域では全てＰ+層７となる。なお、熱拡散によりＰ+層７を形成したが、エピタキシャル成長あるいはイオン注入にてＰ+層７を形成してもよい。
【００２５】
引き続き、図７（ａ）に示すように、トランジスタセル形成領域におけるソースコンタクト領域Ａ１のＮ-型エピ層６およびＰ+層７をＲＩＥにより除去する。さらに、図７（ｂ）に示すように、トランジスタセル形成領域における第１のゲートコンタクト領域Ａ２のソース層４をＲＩＥにより除去する。
【００２６】
その後、図１に示すように、絶縁膜８のデポおよびコンタクトホールの形成を行った後、ゲート電極９，１０とゲート電極１１，１２とソース電極１３を形成する。また、基板の裏面にドレイン電極１４を形成する。
【００２７】
このようにして、図３（ａ）のドリフト層２に対しマスク４０を用いて一回目のイオン注入を行って、マスク開口部４１の下方におけるドリフト層２での所定の深さにＰ-型の不純物領域３１を埋設する工程と、図３（ｂ）のドリフト層２に対し別のマスク４２を用いて二回目のイオン注入を行って、マスク開口部４３の下方におけるドリフト層２での所定の深さにＰ型の不純物領域３２を一回目のイオン注入によるＰ型不純物領域３１とつながる状態で埋設する工程とを備え（二回目のイオン注入に対する三回目のイオン注入も同様）、一回目のイオン注入でのマスク開口部４１と二回目のイオン注入でのマスク開口部４３とは中心が同じあって、その面積と、一回目のイオン注入での注入エネルギーと二回目のイオン注入での注入エネルギーと、イオンの注入量をともに異ならせた。その結果、不純物領域３０について、深さ方向において濃度を異ならせることができるとともに、横方向の幅を深さ方向において異ならせることができる。
【００２８】
図１に代わる別の例として図８に示すように、横方向の幅に関して、最も深いＰ-領域５１においては最も狭く、中間の深さのＰ領域５２においては中間の幅であり、最も浅いＰ+領域５２においては最も広くしてもよい。
【００２９】
製造の際には、図９（ａ），（ｂ），（ｃ）に示すようにマスク６０，６２，６４の開口部６１，６３，６５の幅を狭くしつつイオン注入する際に、注入エネルギーと注入量を調整すればよい。
【００３０】
また、図１においてはＪＦＥＴに適用したが、これに限ることなく、図１０に示すようにＭＯＳＦＥＴに適用してもよい。つまり、Ｎ+型ＳｉＣ基板７０の上にＮ型エピ層７１が形成されるとともに、Ｎ型エピ層７１の表層部にＰ型ベース領域７２，７３、Ｎ+型ソース領域７４、Ｎ-型チャネル層７５が形成され、さらに、基板の上面にはゲート酸化膜７６を介してゲート電極７７が配置されている。ソース電極７８はＮ+ソース領域７４とＰ+ベース領域７３に接している。基板７０の裏面にはドレイン電極７９が形成されている。このＭＯＳＦＥＴにおいて、Ｎ型ドリフト層７１の内部に、Ｐ-領域３１とＰ領域３２とＰ+領域３３とを積層したＰ型領域３０を並べて埋設する。製造方法としては、図１１に示すように、Ｎ+型ＳｉＣ基板７０の上にＮ型エピ層７１を所定の厚さだけ成長させた後、Ｐ型領域３０をイオン注入により形成し、その後に、Ｎ型エピ層７１を引き続き成長させればよい。
【００３１】
さらに、図１においては、不純物領域３０は深さ方向において濃度が異なるとともに横方向の幅が深さ方向において異なっていたが、これに限ることなく、図１２に示すように不純物領域３０は横方向の幅が深さ方向において同一で、深さ方向において濃度が異なっていたり、あるいは、図１３に示すように、不純物領域３０は深さ方向において濃度が同一で、横方向の幅が深さ方向において異なっているようにしてもよい。
【００３２】
さらには、図１ではトレンチ５は側面が斜状となっていたが、垂直であってもよい。
【図面の簡単な説明】
【図１】実施の形態における炭化珪素半導体装置の縦断面図。
【図２】炭化珪素半導体装置の縦断面図。
【図３】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図４】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図５】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図６】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図７】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図８】別例の炭化珪素半導体装置の縦断面図。
【図９】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図１０】別例の炭化珪素半導体装置の縦断面図。
【図１１】別例の炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図１２】別例の炭化珪素半導体装置の縦断面図。
【図１３】別例の炭化珪素半導体装置の縦断面図。
【図１４】従来技術を説明するための炭化珪素半導体装置の縦断面図。
【符号の説明】
１…Ｎ+型ＳｉＣ基板、２…Ｎ-ドリフト層、３…第１のゲート層（Ｐ+層）、４…Ｎ+ソース層、５…トレンチ、６…Ｎ-チャネル層、７…第２のゲート層（Ｐ+層）、３０…Ｐ型不純物領域、３１…Ｐ-領域、３２…Ｐ領域、３３…Ｐ+領域。
【発明の属する技術分野】
本発明は、炭化珪素半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
特開２００１−１４４２９２号公報には、スーパージャンクションを具備する炭化珪素半導体装置が開示されている。詳しくは、図１４に示すように、Ｎ+型ＳｉＣ基板１００の上にＮ型層１０１が形成されるとともに、Ｎ型層１０１の表層部にはＰ型ベース領域１０２ａ，１０２ｂ、Ｎ型ソース領域１０３、Ｎ型チャネル層１０４が形成され、さらに、基板の上面にはゲート酸化膜１０５を介してゲート電極１０６が配置されている。一方、Ｎ型層１０１の内部にＰ型領域１０７が並設され、Ｎ型領域１０１ａとＰ型領域１０７を横方向に交互に埋設してスーパージャンクションとしている。このスーパージャンクションにより高耐圧とすることができる。しかしながら、スーパージャンクションの設計をフレキシブルに行いたいという要求がある。
【０００３】
【発明が解決しようとする課題】
本発明はこのような背景のもとになされたものであり、その目的は、より設計の自由度を増すことができる炭化珪素半導体装置およびその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
請求項１に記載の発明では、スーパージャンクションでの不純物領域は、深さ方向において最も深い領域において最も薄く、最も浅い領域において最も濃くなっていることを特徴としている。このように、深さ方向における濃度勾配を所望にできることにより設計の自由度が増す。
【０００５】
請求項２に記載の発明では、スーパージャンクションでの不純物領域は、横方向の幅が深さ方向において最も深い領域で最も広く、最も浅い領域で最も狭くなっていることを特徴としている。このように、深さ方向において幅を所望に変化させることができることにより設計の自由度が増す。
【０００６】
請求項３に記載の発明では、スーパージャンクションでの不純物領域は、横方向の幅が深さ方向において最も深い領域で最も狭く、最も浅い領域で最も広くなっていることを特徴としている。このように、深さ方向における濃度勾配を所望にできること、および、深さ方向において幅を所望に変化させることができることにより設計の自由度が増す。
【０００７】
製造方法として、請求項４に記載のように、エピタキシャル成長により第１導電型のＳｉＣ基板の上に第１導電型のドリフト層を形成する。そして、ドリフト層に対しマスクを用いて一回目のイオン注入を行って、マスク開口部の下方におけるドリフト層内に第２導電型の第１の不純物領域を埋設する。さらに、ドリフト層に対し別のマスクを用いて二回目のイオン注入を行って、マスク開口部の下方におけるドリフト層内に第１の不純物領域の不純物濃度より高い第２導電型の第２の不純物領域を一回目のイオン注入による第１の不純物領域とつながるように第１の不純物領域の上に埋設する。
【０００８】
これにより請求項１，２，３に記載の炭化珪素半導体装置を製造することが可能となる。
【０００９】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１には本実施の形態における炭化珪素半導体装置の縦断面図を示す。
【００１０】
図１において、ドレイン領域となるＮ+型（第１導電型）のＳｉＣ基板１の上に、エピタキシャル層よりなるＮ-型（低濃度な第１導電型）のドリフト層２と、エピタキシャル層よりなるＰ+型（第２導電型）の第１のゲート層３と、エピタキシャル層よりなるＮ+型（第１導電型）のソース層４とが順に積層されている。ソース層４と第１のゲート層３とを貫通してドリフト層２に達するトレンチ５が形成されている。さらに、このトレンチ５の内壁にエピタキシャル層よりなるＮ-型（第１導電型）のチャネル層６が形成されるとともに、その内方にエピタキシャル層よりなるＰ+型（第２導電型）の第２のゲート層７が形成されている。
【００１１】
また、基板上面には絶縁膜（ＬＴＯ膜）８が形成され、この絶縁膜８に設けたコンタクトホールを通して第１ゲート電極１１，１２が第１のゲート層３と、第２ゲート電極９，１０が第２のゲート層７と、ソース電極１３がＮ+ソース層４と、それぞれ接続されている。電極材９，１１にはアルミを、電極材１０，１２にはニッケルを用いている。なお、Ｎ型ＳｉＣ層と接触する場合には金属材９，１１は不要である。また、基板１の裏面（下面）にはドレイン電極１４が全面に形成されている。
【００１２】
トランジスタ動作としては、第１および第２のゲート端子への電圧によって両ゲート層３，７に挟まれたチャネル層６において空乏層の幅を調整することによりチャネル幅を変えてドレイン電流を調整する。
【００１３】
さらに、トランジスタセル形成領域の外周部（チップ外周部）にはソース層４と第１のゲート層３とを貫通してドリフト層２に達するトレンチ２０が形成されている。このトレンチ２０の内壁にはＰ+型のＳｉＣ層２１が形成され、Ｐ+型ＳｉＣ層２１がガードリングとして機能する。Ｐ+型ＳｉＣ層２１（チップ外周部）の上面は絶縁膜（ＬＴＯ膜）８にて覆われている。
【００１４】
一方、トランジスタセル形成領域でのドリフト層２においてその内部にＰ型（第２導電型）の不純物領域３０を並設しており、これにより、ドリフト層２にＮ型（第１導電型）の不純物領域とＰ型の不純物領域３０を横方向に交互に埋設してスーパージャンクションとしている。
【００１５】
ここで、本実施の形態においては埋設したＰ型不純物領域３０に関して、深さ方向において濃度が異なるとともに、横方向の幅が深さ方向において異なっている。詳しくは、濃度については、深さ方向において３段階の濃度を有し、最も深い領域３１においては最も薄く（Ｐ-）、中間の深さの領域３２においては中間の濃度であり（Ｐ）、最も浅い領域３２においては最も濃く（Ｐ+）なっている。一方、横方向の幅については、最も深い領域３１においては最も広く、中間の深さの領域３２においては中間の幅であり、最も浅い領域３２においては最も狭くなっている。
【００１６】
各領域３１，３２，３３の濃度については、不純物にアルミを用いた場合、例えば、Ｐ-領域３１が５×１０16〜１×１０18ａｔｍｓ／ｃｍ3で、Ｐ領域３２が５×１０17〜１×１０19ａｔｍｓ／ｃｍ3で、Ｐ+領域３３が５×１０18〜５×１０20ａｔｍｓ／ｃｍ3である。
【００１７】
このように、スーパージャンクションでの不純物領域３０に関して、深さ方向における濃度勾配を所望にできること、および、深さ方向において幅を所望に変化させることにより、スーパージャンクションの設計の自由度が増す。
【００１８】
なお、スーパージャンクションを構成するＰ型不純物領域３０の電位はフローティングとしても、ソースと共にグランド電位としてもよい。図１にはフローティングとした場合を、また、図２にはグランド電位とした場合を示す。
【００１９】
一方、トランジスタセルの外周部（チップ外周部）におけるガードリング部にはＰ型不純物領域３０によるスーパージャンクションは形成されていない。つまり、トランジスタセルの形成領域においてのみスーパージャンクション構造を採り、トランジスタセルの形成領域の外周部においてはスーパージャンクション構造を採らないようにしている。これにより耐圧が下がるのを防ぐことができる。
【００２０】
次に、製造方法を説明する。
図３（ａ）に示すように、Ｎ+型のＳｉＣ基板１の上に、エピタキシャル成長によりＮ-ドリフト層２を形成する。そして、Ｎ-ドリフト層２の上にパーニングしたマスク４０を配置する。つまり、開口部４１を有するマスク４０を形成する。この状態でアルミのイオン注入を行う。このイオン注入は、高い注入エネルギー（例えば４００ｋｅＶ）で、しかも低い注入量で行う。その結果、スーパージャンクションの最も深く、かつ低濃度なＰ型領域（Ｐ-領域）３１が形成される。
【００２１】
引き続き、図３（ｂ）に示すように、マスク４０の上にパーニングしたマスク４２を配置する。このとき、マスク４０の開口部４１がマスク４２にて塞がれるとともに当該領域に開口部４１よりも面積の小さい開口部４３が形成される。開口部４１の中心と開口部４２の中心は一致している。この状態でアルミのイオン注入を行う。このイオン注入は、中程度の注入エネルギー（例えば２００ｋｅＶ）で、しかも中程度の注入量で行う。その結果、スーパージャンクションの中間の深さで、かつ中程度の濃度のＰ型領域３２が形成される。
【００２２】
引き続き、図４（ａ）に示すように、マスク４２の上にパーニングしたマスク４４を配置する。このとき、マスク４２の開口部４３がマスク４４にて塞がれるとともに当該領域に開口部４３よりも面積の小さい開口部４５が形成される。開口部４３の中心と開口部４５の中心は一致している。この状態でアルミのイオン注入を行う。このイオン注入は、低い注入エネルギー（例えば１００ｋｅＶ）で、しかも高い注入量で行う。その結果、スーパージャンクションの最も浅く、かつ高濃度なＰ型領域（Ｐ+領域）３３が形成される。
【００２３】
その後、図４（ｂ）に示すように、Ｎ-ドリフト層２の上に、連続エピタキシャル成長により、第１のゲート層（Ｐ+層）３とＮ+ソース層４を形成する。
そして、図５（ａ）に示すように、ソース層４と第１のゲート層３とを貫通してドリフト層２に達するトレンチ５，２０を形成する。
【００２４】
その後、図５（ｂ）に示すように、トレンチ５，２０内を含む基板上に、エピタキシャル成長により、Ｎ-型エピタキシャル層６を形成する。そして、図６（ａ）に示すように、トランジスタセル形成領域の外周部におけるＮ-型エピ層６をＲＩＥにより所定量ｔ１だけエッチングして薄くする。さらに、図６（ｂ）に示すように、熱拡散によりＮ-型エピ層６の表層部にＰ+層７を形成する。これにより、トランジスタセル形成領域の外周部におけるガードリング形成領域では全てＰ+層７となる。なお、熱拡散によりＰ+層７を形成したが、エピタキシャル成長あるいはイオン注入にてＰ+層７を形成してもよい。
【００２５】
引き続き、図７（ａ）に示すように、トランジスタセル形成領域におけるソースコンタクト領域Ａ１のＮ-型エピ層６およびＰ+層７をＲＩＥにより除去する。さらに、図７（ｂ）に示すように、トランジスタセル形成領域における第１のゲートコンタクト領域Ａ２のソース層４をＲＩＥにより除去する。
【００２６】
その後、図１に示すように、絶縁膜８のデポおよびコンタクトホールの形成を行った後、ゲート電極９，１０とゲート電極１１，１２とソース電極１３を形成する。また、基板の裏面にドレイン電極１４を形成する。
【００２７】
このようにして、図３（ａ）のドリフト層２に対しマスク４０を用いて一回目のイオン注入を行って、マスク開口部４１の下方におけるドリフト層２での所定の深さにＰ-型の不純物領域３１を埋設する工程と、図３（ｂ）のドリフト層２に対し別のマスク４２を用いて二回目のイオン注入を行って、マスク開口部４３の下方におけるドリフト層２での所定の深さにＰ型の不純物領域３２を一回目のイオン注入によるＰ型不純物領域３１とつながる状態で埋設する工程とを備え（二回目のイオン注入に対する三回目のイオン注入も同様）、一回目のイオン注入でのマスク開口部４１と二回目のイオン注入でのマスク開口部４３とは中心が同じあって、その面積と、一回目のイオン注入での注入エネルギーと二回目のイオン注入での注入エネルギーと、イオンの注入量をともに異ならせた。その結果、不純物領域３０について、深さ方向において濃度を異ならせることができるとともに、横方向の幅を深さ方向において異ならせることができる。
【００２８】
図１に代わる別の例として図８に示すように、横方向の幅に関して、最も深いＰ-領域５１においては最も狭く、中間の深さのＰ領域５２においては中間の幅であり、最も浅いＰ+領域５２においては最も広くしてもよい。
【００２９】
製造の際には、図９（ａ），（ｂ），（ｃ）に示すようにマスク６０，６２，６４の開口部６１，６３，６５の幅を狭くしつつイオン注入する際に、注入エネルギーと注入量を調整すればよい。
【００３０】
また、図１においてはＪＦＥＴに適用したが、これに限ることなく、図１０に示すようにＭＯＳＦＥＴに適用してもよい。つまり、Ｎ+型ＳｉＣ基板７０の上にＮ型エピ層７１が形成されるとともに、Ｎ型エピ層７１の表層部にＰ型ベース領域７２，７３、Ｎ+型ソース領域７４、Ｎ-型チャネル層７５が形成され、さらに、基板の上面にはゲート酸化膜７６を介してゲート電極７７が配置されている。ソース電極７８はＮ+ソース領域７４とＰ+ベース領域７３に接している。基板７０の裏面にはドレイン電極７９が形成されている。このＭＯＳＦＥＴにおいて、Ｎ型ドリフト層７１の内部に、Ｐ-領域３１とＰ領域３２とＰ+領域３３とを積層したＰ型領域３０を並べて埋設する。製造方法としては、図１１に示すように、Ｎ+型ＳｉＣ基板７０の上にＮ型エピ層７１を所定の厚さだけ成長させた後、Ｐ型領域３０をイオン注入により形成し、その後に、Ｎ型エピ層７１を引き続き成長させればよい。
【００３１】
さらに、図１においては、不純物領域３０は深さ方向において濃度が異なるとともに横方向の幅が深さ方向において異なっていたが、これに限ることなく、図１２に示すように不純物領域３０は横方向の幅が深さ方向において同一で、深さ方向において濃度が異なっていたり、あるいは、図１３に示すように、不純物領域３０は深さ方向において濃度が同一で、横方向の幅が深さ方向において異なっているようにしてもよい。
【００３２】
さらには、図１ではトレンチ５は側面が斜状となっていたが、垂直であってもよい。
【図面の簡単な説明】
【図１】実施の形態における炭化珪素半導体装置の縦断面図。
【図２】炭化珪素半導体装置の縦断面図。
【図３】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図４】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図５】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図６】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図７】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図８】別例の炭化珪素半導体装置の縦断面図。
【図９】炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図１０】別例の炭化珪素半導体装置の縦断面図。
【図１１】別例の炭化珪素半導体装置の製造工程を説明するための縦断面図。
【図１２】別例の炭化珪素半導体装置の縦断面図。
【図１３】別例の炭化珪素半導体装置の縦断面図。
【図１４】従来技術を説明するための炭化珪素半導体装置の縦断面図。
【符号の説明】
１…Ｎ+型ＳｉＣ基板、２…Ｎ-ドリフト層、３…第１のゲート層（Ｐ+層）、４…Ｎ+ソース層、５…トレンチ、６…Ｎ-チャネル層、７…第２のゲート層（Ｐ+層）、３０…Ｐ型不純物領域、３１…Ｐ-領域、３２…Ｐ領域、３３…Ｐ+領域。
Claims (5)
- ドレイン領域となる第１導電型のＳｉＣ基板（１）の上にＳｉＣよりなる低濃度な第１導電型のドリフト層（２）が形成されるとともに、当該ドリフト層（２）の上またはドリフト層（２）の表層部にＳｉＣよりなる第１導電型のソース層（４）を配し、さらに、ドリフト層（２）の内部に第２導電型の不純物領域（３０）を並設することにより、ドリフト層（２）に第１導電型の不純物領域と第２導電型の不純物領域を横方向に交互に埋設してスーパージャンクションとした炭化珪素半導体装置において、
前記不純物領域（３０）の不純物濃度は、深さ方向において最も深い領域において最も薄く、最も浅い領域において最も濃くなっていることを特徴とする炭化珪素半導体装置。 - ドレイン領域となる第１導電型のＳｉＣ基板（１）の上にＳｉＣよりなる低濃度な第１導電型のドリフト層（２）が形成されるとともに、当該ドリフト層（２）の上またはドリフト層（２）の表層部にＳｉＣよりなる第１導電型のソース層（４）を配し、さらに、ドリフト層（２）の内部に第２導電型の不純物領域（３０）を並設することにより、ドリフト層（２）に第１導電型の不純物領域と第２導電型の不純物領域を横方向に交互に埋設してスーパージャンクションとした炭化珪素半導体装置において、
前記不純物領域（３０）は、横方向の幅が深さ方向において最も深い領域で最も広く、最も浅い領域で最も狭くなっていることを特徴とする炭化珪素半導体装置。 - ドレイン領域となる第１導電型のＳｉＣ基板（１）の上にＳｉＣよりなる低濃度な第１導電型のドリフト層（２）が形成されるとともに、当該ドリフト層（２）の上またはドリフト層（２）の表層部にＳｉＣよりなる第１導電型のソース層（４）を配し、さらに、ドリフト層（２）の内部に第２導電型の不純物領域（３０）を並設することにより、ドリフト層（２）に第１導電型の不純物領域と第２導電型の不純物領域を横方向に交互に埋設してスーパージャンクションとした炭化珪素半導体装置において、
前記不純物領域（３０）は、横方向の幅が深さ方向において最も深い領域で最も狭く、最も浅い領域で最も広くなっていることを特徴とする炭化珪素半導体装置。 - ドレイン領域となる第１導電型のＳｉＣ基板（１）の上にＳｉＣよりなる低濃度な第１導電型のドリフト層（２）が形成されるとともに、当該ドリフト層（２）の上またはドリフト層（２）の表層部にＳｉＣよりなる第１導電型のソース層（４）を配し、さらに、ドリフト層（２）の内部に第２導電型の不純物領域（３０）を並設することにより、ドリフト層（２）に第１導電型の不純物領域と第２導電型の不純物領域を横方向に交互に埋設してスーパージャンクションとした炭化珪素半導体装置の製造方法であって、
エピタキシャル成長により第１導電型のＳｉＣ基板（１）の上に低濃度な第１導電型のドリフト層（２）を形成する工程と、
ドリフト層（２）に対しマスク（４０）を用いて一回目のイオン注入を行って、マスク開口部（４１）の下方におけるドリフト層（２）内に第２導電型の第１の不純物領域（３１）を埋設する工程と、
ドリフト層（２）に対し別のマスク（４２）を用いて二回目のイオン注入を行って、マスク開口部（４３）の下方におけるドリフト層（２）内に第１の不純物領域（３１）の不純物濃度より高い第２導電型の第２の不純物領域（３２）を一回目のイオン注入による第１の不純物領域（３１）とつながる状態となるように第１の不純物領域（３１）の上に埋設する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 一回目のイオン注入でのマスク開口部（４１）と二回目のイオン注入でのマスク開口部（４３）とは中心が同じあって、その面積と、一回目のイオン注入での注入エネルギーと二回目のイオン注入での注入エネルギーと、イオンの注入量がいずれも異なっていることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259995A JP3994703B2 (ja) | 2001-08-29 | 2001-08-29 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259995A JP3994703B2 (ja) | 2001-08-29 | 2001-08-29 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003069040A JP2003069040A (ja) | 2003-03-07 |
| JP3994703B2 true JP3994703B2 (ja) | 2007-10-24 |
Family
ID=19087263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001259995A Expired - Fee Related JP3994703B2 (ja) | 2001-08-29 | 2001-08-29 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994703B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10317383B4 (de) * | 2003-04-15 | 2008-10-16 | Infineon Technologies Ag | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsgebiet und Feldplatte |
| JP5196980B2 (ja) * | 2007-12-10 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
| JP4577355B2 (ja) * | 2007-12-26 | 2010-11-10 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP5271022B2 (ja) * | 2008-10-01 | 2013-08-21 | 株式会社豊田中央研究所 | 半導体装置 |
| JP5880311B2 (ja) * | 2012-06-26 | 2016-03-09 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| DE102015202121B4 (de) * | 2015-02-06 | 2017-09-14 | Infineon Technologies Ag | SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser |
| US9735237B2 (en) * | 2015-06-26 | 2017-08-15 | General Electric Company | Active area designs for silicon carbide super-junction power devices |
| DE112017002020B4 (de) * | 2016-04-14 | 2023-03-02 | National Institute Of Advanced Industrial Science And Technology | Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben |
| SE541571C2 (en) * | 2017-09-15 | 2019-11-05 | Ascatron Ab | A double grid structure |
| CN114823308A (zh) * | 2021-01-29 | 2022-07-29 | 格科微电子（上海）有限公司 | 离子注入方法 |
| JP7703992B2 (ja) * | 2021-10-11 | 2025-07-08 | 住友電気工業株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| CN114335146B (zh) * | 2021-12-31 | 2024-04-26 | 清纯半导体(宁波)有限公司 | 一种半导体结构及其制备方法 |
| CN114823908B (zh) * | 2022-03-16 | 2026-01-06 | 东莞清芯半导体科技有限公司 | 功率半导体器件及其应用 |
| CN118825085B (zh) * | 2024-09-11 | 2025-02-11 | 山东大学 | 一种碳化硅沟槽结势垒肖特基二极管及制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4447065B2 (ja) * | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
| JP4450122B2 (ja) * | 1999-11-17 | 2010-04-14 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP4483001B2 (ja) * | 2000-02-17 | 2010-06-16 | 富士電機システムズ株式会社 | 半導体素子 |
-
2001
- 2001-08-29 JP JP2001259995A patent/JP3994703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003069040A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770539B2 (en) | Vertical type MOSFET and manufacturing method thereof | |
| US10374079B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| US6551865B2 (en) | Silicon carbide semiconductor device and method of fabricating the same | |
| JP4450122B2 (ja) | 炭化珪素半導体装置 | |
| US6262439B1 (en) | Silicon carbide semiconductor device | |
| EP0923137A2 (en) | Trenched field effect transistor and method of its manufacture | |
| US7569900B2 (en) | Silicon carbide high breakdown voltage semiconductor device | |
| JP3994703B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2018110164A (ja) | 半導体装置 | |
| CN101399268A (zh) | 半导体装置及其制造方法 | |
| US20250015138A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009200300A (ja) | 半導体装置およびその製造方法 | |
| KR20060048998A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2020191409A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN115732558A (zh) | 半导体器件及其制造方法 | |
| CN114072922B (zh) | 半导体装置及其制造方法 | |
| US20210043765A1 (en) | Silicon carbide semiconductor device and manufacturing method of same | |
| JP4764003B2 (ja) | 半導体装置 | |
| JP2012094920A (ja) | 半導体装置 | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JP2023070568A (ja) | 半導体装置およびその製造方法 | |
| JP2006140250A (ja) | 半導体装置及びその製造方法 | |
| US20250120120A1 (en) | Silicon carbide semiconductor device and method of manufacturing thereof | |
| JP2020096080A (ja) | 半導体装置の製造方法 | |
| JP7443853B2 (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3994703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |