JP4017601B2 - キャパシタ形成方法及びキャパシタ誘電体層形成方法 - Google Patents

キャパシタ形成方法及びキャパシタ誘電体層形成方法 Download PDF

Info

Publication number
JP4017601B2
JP4017601B2 JP2003550264A JP2003550264A JP4017601B2 JP 4017601 B2 JP4017601 B2 JP 4017601B2 JP 2003550264 A JP2003550264 A JP 2003550264A JP 2003550264 A JP2003550264 A JP 2003550264A JP 4017601 B2 JP4017601 B2 JP 4017601B2
Authority
JP
Japan
Prior art keywords
capacitor
oxygen
forming
containing layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003550264A
Other languages
English (en)
Other versions
JP2005539366A (ja
Inventor
デニス， エム． エピック，
ケビン， エル． ビーマン，
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2005539366A publication Critical patent/JP2005539366A/ja
Application granted granted Critical
Publication of JP4017601B2 publication Critical patent/JP4017601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、キャパシタの形成方法及びキャパシタ誘電体層の形成方法に関する。
キャパシタは、例えばＤＲＡＭ回路等の半導体回路内に一般的に用いられる電気部品である。集積回路の密度の増加に伴い、キャパシタ領域の減少にも拘わらず、十分に高い蓄積容量を確保するための努力が弛み無く続けられている。典型的なキャパシタは、非導電性誘電体領域によって分離された二つの導電性電極からなる。誘電体領域は、好ましくは高誘電率及び低漏洩電流特性を具えた、一つ又はそれ以上の材料からなることが好ましい。例示的な材料には、ＳｉＯ２及びＳｉ３Ｎ４等のシリコン化合物が含まれる。より高い誘電率であることにより、Ｓｉ３Ｎ４の方がＳｉＯ２よりも典型的には好ましい。
より高密度の集積回路に用いられる、より小さいキャパシタ装置を製造することに関連して増加する厳格な条件を満足するために、種々のキャパシタ誘電体材料が、過去においてもまた現在においても開発されている。しかしながら、これらの材料の殆どは、従来のＳｉＯ２及びＳｉ３Ｎ４キャパシタ誘電体材料を用いることに比べて、処理過程の複雑さ又はコストを増加させるものである。
今日用いられている一つの誘電体領域は、シリコン酸化物層及びシリコン窒化物層の合成又は複合体を含む。具体的には、第１キャパシタ電極は、その上に、６〜１０Åの典型的には二酸化シリコンである、シリコン酸化物含有層を有するように形成される。それは、堆積により、又はより通常には、クリーンルームの周囲雰囲気に露出されたとき、第１電極材料（例えば、導電性ドープトポリシリコン）の酸化により、周囲即ち自然酸化物形成によって形成されれば良い。その後、シリコン窒化物層が典型的には、低圧化学気相堆積により堆積される。しかしながら、この方法は、特に薄い層が２００Å以下において、シリコン窒化物層内に非常に小さいピンホールを不都合に形成することになる。特に、このピンホールは、層の厚さが７５Åと同等又はそれよりも薄い場合には、問題となるものである。これらのピンホールは、不都合にフィルム密度を下げ、そして実際の動作中に不要な漏洩電流をもたらすことになる。
そのようなピンホールを充填する一つの技術は、例えば７５０℃〜８００℃、大気圧、Ｈ２を５ｓｌｐｍ、Ｏ２を１０ｓｌｐｍの供給量で、１５〜６０分の間、基板をウェット酸化することである。そうすることにより、ピンホールを充填するシリコン酸化物質を形成し、シリコン窒化物の上に典型的には約５Åから約２５Åの厚さのシリコン酸化物層を形成する。しかしながら、集積回路の製造中は、ウェーハ／基板を全体を通して熱への露出を最小限にすることが一般的には好ましい。この点に関して、１５分〜６０分の間、７５０℃〜８００℃に露出することが重要なことである。
本願発明は、キャパシタの形成方法及びキャパシタ誘電体層の形成方法を含むものである。一つの態様において、キャパシタ誘電体層を形成する方法は、基板の上にシリコン窒化物含有層を形成する過程を有する。シリコン窒化物含有層を具えた基板は、チャンバ内に提供される。このチャンバから離れたところで酸素含有プラズマが生成される。遠隔プラズマ生成酸素は、シリコン窒化物含有層上にシリコン酸化物含有層を形成するのに有効な７５０℃よりも高くない基板温度で、チャンバ内の基板に送られる。
一つの態様では、キャパシタを形成する方法は、シリコンを含有した第１キャパシタ電極材料を、半導体基板上に形成する過程を含む。シリコン窒化物含有層が、第１キャパシタ電極材料の上に形成される。シリコン窒化物含有層は、その中にピンホールを有する。シリコン窒化物含有層を具えた半導体基板は、チャンバ内に提供される。そのチャンバから離れたところで、酸素含有プラズマが生成される。遠隔プラズマ生成酸素は、シリコン窒化物含有層上にシリコン酸化物含有層を形成するのに有効で、且つ前記ピンホールをシリコン酸化物で充填するのに有効なように、５５０℃よりも高くない基板温度で、３０秒より長くない時間、チャンバ内の半導体基板に供給される。供給の間、チャンバには基本的に水素が無い状態である。その供給の後、第２キャパシタ電極材料がシリコン酸化物含有層上に形成される。
以下、本願発明の好適実施例を図面を参照しながら説明する。
本願発明の開示は、米国特許法の立法目的である“科学及び有益技術の発展の促進”のためになされる（第１条第８項）。
最初に図１を参照する。そこには、本願発明の一態様であるキャパシタの形成方法に従って処理されているウェーハ片が、参照番号１０で示されている。そのウェーハ片は、バルク単結晶シリコン基板１２を含む。この明細書において、用語“半導体基板”又は“半導電性基板”は、限定されるわけではないが、半導電性ウェーハ（単一のもの又はその上の他の材料を含む組合せ構成のもの）、及び半導電性材料層（単一のもの又はその他の材料を含む組合せ構成のもの）を含む、半導電性材料からなる如何なる構造体をも意味するものと定義される。用語“基板”は、限定されるわけではないが、上で述べた半導電性基板を含む如何なる支持構造体をも表すものである。また、本願明細書において、用語“層”は、特にその指示が無い限り、複数又は単数の両方を含むものである。絶縁層１４、例えばドープト又はアンドープトのシリコン酸化物又はシリコン窒化物が、バルク基板１２上に形成される。
第１キャパシタ電極材料１６が絶縁層１４の上に形成される。この時点で、又は好ましくはその後の処理過程で、電極材料１６は最終的に、ある所定の第１キャパシタ電極形状にパターン化処理される。電極１６のための例示的材料は、シリコン（例えばポリシリコン）金属、導電性金属酸化物、及びその他の導電性層を含む。一つの好適実施例における例示的な厚さは、特に、層１６がポリシリコンからなる場合には、６００Åである。第１又は内側シリコン酸化物含有層１８は、第１キャパシタ電極１６の上方、図示ではその“上”に形成される。層１８を形成する例示的な方法は、例えばクリーンルーム雰囲気に曝すことによって、電極材料１６の外側部分を酸化することである。この酸化物層は好ましいものではないが、むしろ、露出されたシリコン又は他の酸化される基板に効果がある。層１８の典型的な厚さは、１８Åと同等又はそれ以下である。層１８は、基本的にシリコン酸化物からなることが好ましい。
シリコン窒化物含有層２０が、第１キャパシタ電極材料１６の上方、図示の好適実施例の場合には、第１又は内側シリコン酸化物含有層１８の上に形成される。例示的な厚さは３０Åから８０Åである。ある一つの実施例では、シリコン窒化物層２０は、その中に複数のピンホール２２を有するように形成される。図面上、明確化のために、そのようなピンホールは幅／サイズが誇張されて示されている。図示実施例では、少なくとも幾つかのピンホールは、層２０を貫通してシリコン酸化物含有層１８まで完全に到達している。シリコン窒化物含有層２０は現存する又は将来開発される技術によって堆積されれば良い。例えば、化学気相堆積又はプラズマ強化化学気相堆積などの方法である。シリコン窒化物含有層２０が化学気相堆積法によって堆積される一つの例示的処理の条件は、ＮＨ３が３００ｓｃｃｍ、ジクロシランが１００ｓｃｃｍ、７５０ｍＴｏｒｒ、６００℃、及び６０分の処理である。
次に図２を参照する。シリコン窒化物含有層２０を具えた半導体基板１０は、処理チャンバ６０内に提供される。処理チャンバは、図１の構成の如何なるものをも製造するために用いられる如何なるチャンバと同一又はそれとは異なったものでも構わない。例示的好適な処理チャンバは、急速熱処理装置であり、一つの例として、容積２７００ｃｃのアプライドマテリアルズ社のＲＴＰ−ＸＥが挙げられる。好ましい遠隔プラズマ発生器６２は、処理チャンバ６０の上流部に概略的に図示されている。現在あるもの、又は将来開発されるものの中にも、種々の好適な遠隔プラズマ発生器が考えられる。一つの例であるが、マイクロウェーブ及び高周波プラズマ発生器が挙げられる。本発明は、マサチューセッツ州ウィルミントン所在のアステックス（ＡＳＴＥＸ）社から購入可能なマイクロウェーブユニット番号Ａｘ３１５１−１を具えたＡＳＴＥＸ社のＦｌ２０１６０−０２型パワーソースを用いて実験が行われた。図２は、略図化された遠隔プラズマ発生器６２に対する好適な酸素ガスの供給と不活性ガスの供給の様子を示している。
酸素含有プラズマは、チャンバ６０から離れたところ、例えば発生器６２内で生成される。遠隔プラズマ発生酸素は、次にチャンバ６０内の半導体基板に供給される。その時の基板温度は、シリコン窒化含有層２０の上方、好ましくは図示のようにその“上”にシリコン酸化物含有層２４（図３参照）を形成するのに有効な、且つピンホール２２をシリコン酸化物で充填するのに有効な７５０℃より高くない温度である。より好ましくは、酸素供給中の基板温度は、５５０℃より高くなく、更により好ましくは、５００℃より高くなく維持される。さらに、好ましくは、酸素の供給は、１分より長くなく、より好ましくは３０秒と同等又はそれよりも短く、そして最も好ましくは１５秒と同等又はそれよりも短い時間だけ行われる。最も好ましい実施例では、層１８，２０，２４は形成されるキャパシタの誘電体領域２７を構成する。そのような誘電体領域は、そのようなシリコン酸化物含有層−シリコン窒化物含有層−シリコン酸化物含有層から基本的に成るＯＮＯ組成物からなる。
酸素含有プラズマは、好ましくは、少なくとも一部、Ｏ２，Ｏ３，ＮｙＯｘ（“ｘ”，“ｙ”はそれぞれ０より大きい）及びその混合物からなる群から選択されたガスから取り出される。さらに、図２の実施例に示されるように、酸素含有プラズマは、少なくとも一部、酸素供給ガスに加えて、適当な不活性ガスから生成されることが好ましい。不活性ガスの例には、窒素Ｎ２，アルゴンＡｒ，ヘリウムＨｅが含まれる。ある一つの特定例としては、少なくとも一部、供給Ｏ２及びＮ２から得た酸素含有プラズマが含まれる。上記パラメータに従ったもう一つの例示的実施例は、少なくとも一部がＮ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得る酸素含有プラズマを形成することを含む。後者の例では、チャンバ６０への遠隔生成プラズマ材料の最終的供給は、遠隔プラズマの生成時においてＮ２Ｏの分解により本質的に発生するＮ２がもし無ければ、Ｎ２の供給が無く行われることが好ましい。さらに好ましくは、上述した従来技術とは異なって、チャンバ６０は、供給の間、基本的には水素は無く、これにより、如何なる蒸気の発生をも防ぐことができる。本願明細書において、“基本的に無い”とは、検知可能レベル以下であることを意味する。
アステックス（ＡＳＴＥＸ）とアプライドマテリアルズ社の装置を用いた図２の処理についての特定例は、酸素Ｏ２が２０００ｓｃｃｍと窒素Ｎ２が１０００ｓｃｃｍの供給を含む。遠隔プラズマ装置内の圧力は、マイクロウェーブパワー２０００ワットの供給の下、約２．９Ｔｏｒｒに維持された。あくまでも一例ではあるが、上記実施化装置に関しては、圧力は装置内で１〜８Ｔｏｒｒに維持されることが、パワーは５００ワット〜３０００ワットで遠隔プラズマ発生器に供給されることが、そして温度は装置内において５００℃〜７５０℃に維持されることがそれぞれ好ましい。酸素Ｏ２と窒素Ｎ２それぞれの好ましい流量範囲は、０．５ｓｌｍ〜５ｓｌｍである。他の装置では、３５０℃程度の低い温度とすることもできる。
上記好適実施例は、領域２７等のキャパシタ誘電体領域の形成時において、従来技術と比較して、熱露呈処理を減らすことができる。最も好ましい実施例では、７５０℃超から５５０℃までの熱露呈処理を減らすことができる。さらに、好適実施例は、低減された温度においても、１分よりも十分に短い時間まで露呈時間を減らすことができる。上記のように形成されたキャパシタ誘電体領域の特性は、従来技術により製造されたＯＮＯ層に匹敵するものである。例えば、２００ワットで１０秒間、遠隔酸素プラズマに誘電体領域窒化物を曝すと、従来技術制御によるウェット酸化によるものにほぼ匹敵した容量と漏れ特性を有したキャパシタ誘電体領域を得ることができた。さらに、２０００ワット、１０秒間の処理によるベレイクダウン電圧の改善は、厚さを減らすことによる容量の増加を可能とすることを示すものである。
図４を次に参照する。供給の後、第２キャパシタ電極材料４０が、シリコン酸化物含有層２４上に形成される。好適図示実施例では、第２キャパシタ電極材料４０は、酸化物層２４上に（接触状態で）形成される。層４０の例示的厚さは３００Å〜６００Åである。第２電極材料４０は、第１電極材料１６と同一又は異なる材料からなる。
法令規則に則し、本願発明の構造的及び方法的特徴に関して説明した。しかしながら、本願発明は、ここに開示されたものが本願発明を実施する上で好ましいものであるために、図面に示し且つ説明した特定の特徴だけに限定されるものではない。本願発明はしたがって、均等の原則によって適当に解釈される、添付の特許請求の範囲内での種々の変更又は改変を含むものである。
図１は、本発明の一態様に従って処理中の半導体ウェーハ片の概略断面図である。 図２は、処理装置の概略図である。 図３は、図１に示される処理過程に続くある処理過程の図１のウェーハ片の概略断面図である。 図４は、図３に示される処理過程に続くある処理過程の図３のウェーハ片の概略断面図である。

Claims (46)

  1. キャパシタ形成方法であって、該方法は、
    半導体基板上に第１キャパシタ電極材料を形成する過程と、
    前記第１キャパシタ電極材料の上にシリコン窒化物含有層を形成する過程と、
    シリコン窒化物含有層を具えた前記半導体基板をチャンバ内に提供する過程と、
    前記チャンバから遠隔の場所で、酸素含有プラズマを生成する過程と、
    前記遠隔プラズマ生成酸素を、前記シリコン窒化物含有層の上にシリコン酸化物含有層を形成するのに有効な、７５０℃よりも高くない基板温度で、チャンバ内の前記半導体基板に供給する過程と、
    前記供給過程の後、前記シリコン酸化物含有層の上に第２キャパシタ電極材料を形成する過程と、
    を具備することを特徴とするキャパシタ形成方法。
  2. 請求項１に記載の方法において、前記供給過程の間、基板温度が５５０℃より高くないことを特徴とするキャパシタ形成方法。
  3. 請求項１に記載の方法において、前記供給過程の間、基板温度が５００℃より高くないことを特徴とするキャパシタ形成方法。
  4. 請求項１に記載の方法において、前記チャンバが、急速熱処理チャンバからなることを特徴とするキャパシタ形成方法。
  5. 請求項１に記載の方法において、前記供給過程が１分より長くないことを特徴とするキャパシタ形成方法。
  6. 請求項１に記載の方法において、前記供給過程が３０秒より長くないことを特徴とするキャパシタ形成方法。
  7. 請求項１に記載の方法において、前記供給過程が１５秒より長くないことを特徴とするキャパシタ形成方法。
  8. 請求項１に記載の方法において、前記供給過程の間、前記チャンバは基本的に水素が無いことを特徴とするキャパシタ形成方法。
  9. 請求項１に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｏ２，Ｏ３，ＮｙＯｘ及びその混合物からなる群から選択されたガスから得られることを特徴とするキャパシタ形成方法。
  10. 請求項９に記載の方法において、前記酸素含有プラズマは、少なくとも一部、不活性ガスから生成されることを特徴とするキャパシタ形成方法。
  11. 請求項１に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｏ２及びＮ２から得られることを特徴とするキャパシタ形成方法。
  12. 請求項１に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｎ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得られることを特徴とするキャパシタ形成方法。
  13. 請求項１に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｎ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得られ、前記酸素の供給は、前記遠隔生成プラズマ内のＮ２Ｏの分解により生成されるＮ２以外にはＮ２の供給が無いことを特徴とするキャパシタ形成方法。
  14. キャパシタ形成方法であって、該方法は、
    半導体基板上に第１キャパシタ電極材料を形成する過程と、
    前記第１キャパシタ電極材料の上にシリコン窒化物含有層を形成する過程と、
    シリコン窒化物含有層を具えた前記半導体基板をチャンバ内に提供する過程と、
    前記チャンバから遠隔の場所で、酸素含有プラズマを生成する過程と、
    前記遠隔プラズマ生成酸素を、前記シリコン窒化物含有層の上にシリコン酸化物含有層を形成するのに有効な、５５０℃よりも高くない基板温度で且つ３０秒よりも長くない時間で、チャンバ内の前記半導体基板に供給する過程と、
    前記供給過程の後、前記シリコン酸化物含有層の上に第２キャパシタ電極材料を形成する過程と、
    を具備することを特徴とするキャパシタ形成方法。
  15. 請求項１４に記載の方法において、前記供給過程の間、基板温度が５００℃より高くないことを特徴とするキャパシタ形成方法。
  16. 請求項１４に記載の方法であって、該方法は更に、前記シリコン窒化物含有層の形成に先立ち、前記第１キャパシタ電極材料の上にシリコン酸化物含有層を形成する過程を有し、前記キャパシタが、基本的に前記シリコン酸化物含有層と前記シリコン窒化物含有層からなるＯＮＯ複合体から基本的になる誘電体領域を有するように形成されることを特徴とするキャパシタ形成方法。
  17. 請求項に１４記載の方法において、前記供給過程が、１５秒より長くないことを特徴とするキャパシタ形成方法。
  18. 請求項１４に記載の方法において、前記供給過程の間、前記チャンバには基本的に水素が無いことを特徴とするキャパシタ形成方法。
  19. 請求項１４に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｏ２，Ｏ３，ＮｙＯｘ及びその混合物からなる群から選択されたガスから得られることを特徴とするキャパシタ形成方法。
  20. 請求項１９に記載の方法において、前記酸素含有プラズマは、少なくとも一部、不活性ガスから生成されることを特徴とするキャパシタ形成方法。
  21. 請求項１４に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｏ２及びＮ２から得られることを特徴とするキャパシタ形成方法。
  22. 請求項１４に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｎ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得られることを特徴とするキャパシタ形成方法。
  23. 請求項１４に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｎ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得られ、前記酸素の供給は、前記遠隔生成プラズマ内のＮ２Ｏの分解により生成されるＮ２以外にはＮ２の供給が無いことを特徴とするキャパシタ形成方法。
  24. キャパシタ形成方法であって、該方法は、
    半導体基板上にシリコンを含有した第１キャパシタ電極材料を形成する過程と、
    前記第１キャパシタ電極材料の上に、その中にピンホールを有したシリコン窒化物含有層を形成する過程と、
    シリコン窒化物含有層を具えた前記半導体基板をチャンバ内に提供する過程と、
    前記チャンバから遠隔の場所で、酸素含有プラズマを生成する過程と、
    前記遠隔プラズマ生成酸素を、前記シリコン窒化物含有層の上にシリコン酸化物含有層を形成するのに有効で、且つ前記ピンホールをシリコン酸化物で充填するのに有効な、５５０℃よりも高くない基板温度で且つ３０秒よりも長くない時間で、チャンバ内の前記半導体基板に供給する過程であって、該供給の間、前記チャンバは基本的に水素の無い状態である供給過程と、
    前記供給過程の後、前記シリコン酸化物含有層の上に第２キャパシタ電極材料を形成する過程と、
    を具備することを特徴とするキャパシタ形成方法。
  25. 請求項２４に記載の方法において、前記供給過程の間、前記基板温度が５００℃よりも高くないことを特徴とするキャパシタ形成方法。
  26. 請求項２４に記載の方法であって、該方法は更に、前記シリコン窒化物含有層の形成に先立ち、前記第１キャパシタ電極材料の上にシリコン酸化物含有層を形成する過程を有し、前記キャパシタが、基本的に前記シリコン酸化物含有層と前記シリコン窒化物含有層からなるＯＮＯ複合体から基本的になる誘電体領域を有するように形成されることを特徴とするキャパシタ形成方法。
  27. 請求項２４に記載の方法において、前記供給過程が１５秒より長くないことを特徴とするキャパシタ形成方法。
  28. 請求項２４に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｏ２，Ｏ３，ＮｙＯｘ及びその混合物からなる群から選択されたガスから得られることを特徴とするキャパシタ形成方法。
  29. 請求項２８に記載の方法において、前記酸素含有プラズマは、少なくとも一部、不活性ガスから生成されることを特徴とするキャパシタ形成方法。
  30. 請求項２４に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｏ２及びＮ２から得られることを特徴とするキャパシタ形成方法。
  31. 請求項２４に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｎ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得られることを特徴とするキャパシタ形成方法。
  32. 請求項２４に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｎ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得られ、前記酸素の供給は、前記遠隔生成プラズマ内のＮ２Ｏの分解により生成されるＮ２以外にはＮ２の供給が無いことを特徴とするキャパシタ形成方法。
  33. キャパシタ誘電体層形成方法であって、該方法は、
    基板上にシリコン窒化物含有層を形成する過程と、
    前記シリコン窒化物含有層を具えた前記基板をチャンバ内に提供する過程と、
    前記チャンバから遠隔の場所で、酸素含有プラズマを生成する過程と、
    前記遠隔プラズマ生成酸素を、前記シリコン窒化物含有層の上にシリコン酸化物含有層を形成するのに有効な、７５０℃よりも高くない基板温度で、チャンバ内の前記基板に供給する過程と、
    を具備することを特徴とするキャパシタ誘電体層形成方法。
  34. 請求項３３に記載の方法において、前記チャンバは急速温度処理チャンバからなることを特徴とするキャパシタ誘電体層形成方法。
  35. 請求項３３に記載の方法において、前記供給過程の間、前記基板温度が５５０℃より高くないことを特徴とするキャパシタ誘電体層形成方法。
  36. 請求項３３に記載の方法において、前記供給過程の間、前記基板温度が５００℃より高くないことを特徴とするキャパシタ誘電体層形成方法。
  37. 請求項３３に記載の方法において、前記供給過程は、１分より長くないことを特徴とするキャパシタ誘電体層形成方法。
  38. 請求項３３に記載の方法において、前記供給過程は、３０秒より長くないことを特徴とするキャパシタ誘電体層形成方法。
  39. 請求項３３に記載の方法において、前記供給過程は、１５秒より長くないことを特徴とするキャパシタ誘電体層形成方法。
  40. 請求項３３に記載の方法において、前記供給過程の間、前記チャンバは基本的に水素が無いことを特徴とするキャパシタ誘電体層形成方法。
  41. 請求項３３に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｏ２，Ｏ３，ＮｙＯｘ及びその混合物からなる群から選択されたガスから得られることを特徴とするキャパシタ誘電体層形成方法。
  42. 請求項４１に記載の方法において、前記酸素含有プラズマは、少なくとも一部、不活性ガスから生成されることを特徴とするキャパシタ誘電体層形成方法。
  43. 請求項３３に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｏ２及びＮ２から得られることを特徴とするキャパシタ誘電体層形成方法。
  44. 請求項３３に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｎ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得られることを特徴とするキャパシタ誘電体層形成方法。
  45. 請求項３３に記載の方法において、前記酸素含有プラズマは、少なくとも一部、Ｎ２Ｏと、Ａｒ及びＨｅの少なくとも一つとから得られ、前記酸素の供給は、前記遠隔生成プラズマ内のＮ２Ｏの分解により生成されるＮ２以外にはＮ２の供給が無いことを特徴とするキャパシタ誘電体層形成方法。
  46. 請求項３３に記載の方法であって、該方法は更に、前記シリコン窒化物含有層の形成に先立ち、前記第１キャパシタ電極材料の上にシリコン酸化物含有層を形成する過程を有し、前記キャパシタが、基本的に前記シリコン酸化物含有層と前記シリコン窒化物含有層からなるＯＮＯ複合体から基本的になる誘電体領域を有するように形成されることを特徴とするキャパシタ誘電体層形成方法。
JP2003550264A 2001-12-03 2002-11-27 キャパシタ形成方法及びキャパシタ誘電体層形成方法 Expired - Fee Related JP4017601B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/006,032 US6723599B2 (en) 2001-12-03 2001-12-03 Methods of forming capacitors and methods of forming capacitor dielectric layers
PCT/US2002/038233 WO2003049159A2 (en) 2001-12-03 2002-11-27 Methods of forming capacitors and methods of forming capacitor dielectric layers

Publications (2)

Publication Number Publication Date
JP2005539366A JP2005539366A (ja) 2005-12-22
JP4017601B2 true JP4017601B2 (ja) 2007-12-05

Family

ID=21718952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003550264A Expired - Fee Related JP4017601B2 (ja) 2001-12-03 2002-11-27 キャパシタ形成方法及びキャパシタ誘電体層形成方法

Country Status (9)

Country Link
US (2) US6723599B2 (ja)
EP (1) EP1451862B1 (ja)
JP (1) JP4017601B2 (ja)
KR (1) KR100542931B1 (ja)
CN (1) CN100380611C (ja)
AT (1) ATE425552T1 (ja)
AU (1) AU2002359536A1 (ja)
DE (1) DE60231539D1 (ja)
WO (1) WO2003049159A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
JP3892846B2 (ja) * 2003-11-27 2007-03-14 株式会社東芝 Ｃｍｐ用スラリー、研磨方法、および半導体装置の製造方法
US7700479B2 (en) * 2006-11-06 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning processes in the formation of integrated circuit interconnect structures
US7928020B2 (en) * 2007-09-27 2011-04-19 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a nitrogenated silicon oxide layer and MOS device having same
CN101577227B (zh) * 2008-05-05 2011-07-06 中芯国际集成电路制造(北京)有限公司 氮化硅薄膜及mim电容的形成方法
CN102709335B (zh) * 2012-05-08 2014-12-10 常州天合光能有限公司 一种利用SiN薄膜针孔形成局部掺杂或金属化的方法
KR101919422B1 (ko) 2012-09-28 2019-02-08 삼성전자주식회사 질화물 반도체 기반의 파워 변환 장치
CN105575952A (zh) * 2014-10-11 2016-05-11 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
TWI783382B (zh) * 2020-03-18 2022-11-11 日商國際電氣股份有限公司 基板處理裝置，排氣裝置及半導體裝置的製造方法
US12486562B2 (en) 2020-06-15 2025-12-02 Vapor Technologies, Inc. Anti-microbial coating physical vapor deposition such as cathodic arc evaporation
US11821075B2 (en) * 2020-06-15 2023-11-21 Vapor Technologies, Inc. Anti-microbial coating physical vapor deposition such as cathodic arc evaporation
US20230268419A1 (en) * 2022-02-23 2023-08-24 Haitao Liu Devices having a transistor with a modified channel region

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627598A (en) 1970-02-05 1971-12-14 Fairchild Camera Instr Co Nitride passivation of mesa transistors by phosphovapox lifting
DE2967538D1 (en) 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS5587444A (en) 1978-12-26 1980-07-02 Fujitsu Ltd Method of forming insulating film on semiconductor surface
US4254161A (en) 1979-08-16 1981-03-03 International Business Machines Corporation Prevention of low pressure chemical vapor deposition silicon dioxide undercutting and flaking
US4262631A (en) 1979-10-01 1981-04-21 Kubacki Ronald M Thin film deposition apparatus using an RF glow discharge
GB2140202A (en) 1983-05-16 1984-11-21 Philips Electronic Associated Methods of manufacturing semiconductor devices
CA1252372A (en) 1985-01-21 1989-04-11 Joseph P. Ellul Nitsinitride and oxidized nitsinitride dielectrics on silicon
GB2193976B (en) 1986-03-19 1990-05-30 Gen Electric Plc Process for depositing a polysilicon film on a substrate
JPS6338248A (ja) 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
CA1306072C (en) 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
US4882649A (en) 1988-03-29 1989-11-21 Texas Instruments Incorporated Nitride/oxide/nitride capacitor dielectric
JPH088311B2 (ja) 1988-07-05 1996-01-29 株式会社東芝 紫外線消去型不揮発性半導体記憶装置
KR920006736B1 (ko) 1989-11-08 1992-08-17 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH04144278A (ja) 1990-10-05 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5254489A (en) 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
JP2640174B2 (ja) 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
US5032545A (en) 1990-10-30 1991-07-16 Micron Technology, Inc. Process for preventing a native oxide from forming on the surface of a semiconductor material and integrated circuit capacitors produced thereby
KR940011483B1 (ko) 1990-11-28 1994-12-19 가부시끼가이샤 도시바 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스
KR920018987A (ko) 1991-03-23 1992-10-22 김광호 캐패시터의 제조방법
KR940011801B1 (ko) 1991-03-23 1994-12-26 삼성전자 주식회사 고용량 캐패시터를 포함하는 반도체 장치 및 그의 제조방법
JP2687758B2 (ja) 1991-05-27 1997-12-08 日本電気株式会社 半導体装置の製造方法
JP2723396B2 (ja) 1991-09-19 1998-03-09 シャープ株式会社 不揮発性メモリ装置の製造方法
JPH05243178A (ja) 1991-10-03 1993-09-21 Hewlett Packard Co <Hp> 半導体集積回路用相互接続体形成方法
US5164331A (en) 1991-10-03 1992-11-17 Hewlett-Packard Company Method of forming and etching titanium-tungsten interconnects
JPH05102419A (ja) 1991-10-07 1993-04-23 Sony Corp ダイナミツクｒａｍにおける容量の形成方法
US5142438A (en) 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
US5350707A (en) 1991-11-19 1994-09-27 Samsung Electronics Co., Ltd. Method for making a capacitor having an electrode surface with a plurality of trenches formed therein
US5397748A (en) 1991-12-28 1995-03-14 Nec Corporation Method of producing semiconductor device with insulating film having at least silicon nitride film
US5334554A (en) 1992-01-24 1994-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment to prevent field device leakage in VLSI processing
JP3071302B2 (ja) 1992-05-21 2000-07-31 沖電気工業株式会社 半導体素子の製造方法
US5258333A (en) 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
CN100465742C (zh) * 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
US5445999A (en) 1992-11-13 1995-08-29 Micron Technology, Inc. Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation
US5376593A (en) 1992-12-31 1994-12-27 Micron Semiconductor, Inc. Method for fabricating stacked layer Si3 N4 for low leakage high capacitance films using rapid thermal nitridation
US5436481A (en) 1993-01-21 1995-07-25 Nippon Steel Corporation MOS-type semiconductor device and method of making the same
KR960002086B1 (ko) 1993-04-16 1996-02-10 엘지전자주식회사 박막 트랜지스터의 제조방법
US5464792A (en) 1993-06-07 1995-11-07 Motorola, Inc. Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
US5330920A (en) 1993-06-15 1994-07-19 Digital Equipment Corporation Method of controlling gate oxide thickness in the fabrication of semiconductor devices
US5382533A (en) 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection
US5393702A (en) 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5398641A (en) 1993-07-27 1995-03-21 Texas Instruments Incorporated Method for p-type doping of semiconductor structures formed of group II and group VI elements
US5596218A (en) 1993-10-18 1997-01-21 Digital Equipment Corporation Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
KR100362751B1 (ko) 1994-01-19 2003-02-11 소니 가부시끼 가이샤 반도체소자의콘택트홀및그형성방법
US5716864A (en) 1994-07-22 1998-02-10 Nkk Corporation Method of manufacturing a non-volatile semiconductor memory device with peripheral transistor
US5449631A (en) 1994-07-29 1995-09-12 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor salicide process
US5518958A (en) 1994-07-29 1996-05-21 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor polycide process
US5620908A (en) 1994-09-19 1997-04-15 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device comprising BiCMOS transistor
US5508542A (en) 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
JPH08250488A (ja) 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
US5633036A (en) 1995-04-21 1997-05-27 The Board Of Trustees Of The University Of Illinois Selective low temperature chemical vapor deposition of titanium disilicide onto silicon regions
EP0752717A1 (en) 1995-05-10 1997-01-08 STMicroelectronics S.r.l. A method of manufacturing a MOS integrated circuit having components with different dielectrics
JP2871530B2 (ja) 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
US5674788A (en) 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
KR0167248B1 (ko) 1995-07-24 1999-02-01 문정환 반도체 기판의 전처리방법
US5612558A (en) 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
US5837592A (en) 1995-12-07 1998-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stabilizing polysilicon resistors
JPH1079506A (ja) 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US5821142A (en) 1996-04-08 1998-10-13 Vanguard International Semiconductor Method for forming a capacitor with a multiple pillar structure
US6174821B1 (en) 1996-05-09 2001-01-16 Micron Technology, Inc. Semiconductor processing method of depositing polysilicon
JP3876473B2 (ja) 1996-06-04 2007-01-31 住友電気工業株式会社 窒化物単結晶及びその製造方法
US6110842A (en) 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
US5843830A (en) 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US6040249A (en) 1996-08-12 2000-03-21 Texas Instruments Incorporated Method of improving diffusion barrier properties of gate oxides by applying ions or free radicals of nitrogen in low energy
US5731235A (en) 1996-10-30 1998-03-24 Micron Technology, Inc. Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor
US5969397A (en) 1996-11-26 1999-10-19 Texas Instruments Incorporated Low defect density composite dielectric
US5897354A (en) 1996-12-17 1999-04-27 Cypress Semiconductor Corporation Method of forming a non-volatile memory device with ramped tunnel dielectric layer
US5960302A (en) 1996-12-31 1999-09-28 Lucent Technologies, Inc. Method of making a dielectric for an integrated circuit
US5840610A (en) 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas
JP3090074B2 (ja) 1997-01-20 2000-09-18 日本電気株式会社 半導体装置及びその製造方法
US6096597A (en) 1997-01-31 2000-08-01 Texas Instruments Incorporated Method for fabricating an integrated circuit structure
US6461982B2 (en) * 1997-02-27 2002-10-08 Micron Technology, Inc. Methods for forming a dielectric film
US5763922A (en) 1997-02-28 1998-06-09 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US5861651A (en) 1997-02-28 1999-01-19 Lucent Technologies Inc. Field effect devices and capacitors with improved thin film dielectrics and method for making same
JPH10247725A (ja) 1997-03-05 1998-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5837598A (en) 1997-03-13 1998-11-17 Lsi Logic Corporation Diffusion barrier for polysilicon gate electrode of MOS device in integrated circuit structure, and method of making same
US5885877A (en) 1997-04-21 1999-03-23 Advanced Micro Devices, Inc. Composite gate electrode incorporating dopant diffusion-retarding barrier layer adjacent to underlying gate dielectric
US6080629A (en) 1997-04-21 2000-06-27 Advanced Micro Devices, Inc. Ion implantation into a gate electrode layer using an implant profile displacement layer
US5920779A (en) 1997-05-21 1999-07-06 United Microelectronics Corp. Differential gate oxide thickness by nitrogen implantation for mixed mode and embedded VLSI circuits
US6146948A (en) 1997-06-03 2000-11-14 Motorola Inc. Method for manufacturing a thin oxide for use in semiconductor integrated circuits
JP3222404B2 (ja) 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
US5851603A (en) 1997-07-14 1998-12-22 Vanguard International Semiconductor Corporation Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications
US6057220A (en) 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier
US5998253A (en) 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
AU750612B2 (en) 1997-10-22 2002-07-25 Texas Instruments Incorporated Integrated circuit having both low voltage and high voltage mos transistors and method of making
US6063713A (en) 1997-11-10 2000-05-16 Micron Technology, Inc. Methods for forming silicon nitride layers on silicon-comprising substrates
US6080682A (en) 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Methodology for achieving dual gate oxide thicknesses
US6399445B1 (en) 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US6228701B1 (en) 1997-12-19 2001-05-08 Seimens Aktiengesellschaft Apparatus and method for minimizing diffusion in stacked capacitors formed on silicon plugs
US6268296B1 (en) 1997-12-31 2001-07-31 Texas Instruments Incorporated Low temperature process for multiple voltage devices
US6331492B2 (en) 1997-12-31 2001-12-18 Texas Instruments Incorporated Nitridation for split gate multiple voltage devices
US5939750A (en) 1998-01-21 1999-08-17 Advanced Micro Devices Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers
US6207985B1 (en) 1998-02-02 2001-03-27 Texas Instruments Incorporated DRAM memory cell and array having pass transistors with surrounding gate
US6150226A (en) 1998-02-03 2000-11-21 Micron Technology, Inc. Semiconductor processing methods, methods of forming capacitors, methods of forming silicon nitride, and methods of densifying silicon nitride layers
US6087229A (en) 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6033998A (en) 1998-03-09 2000-03-07 Lsi Logic Corporation Method of forming variable thickness gate dielectrics
US6136636A (en) 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6001710A (en) 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method
US6008104A (en) 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6001741A (en) * 1998-04-15 1999-12-14 Lucent Technologies Inc. Method for making field effect devices and capacitors with improved thin film dielectrics and resulting devices
US6184110B1 (en) 1998-04-30 2001-02-06 Sharp Laboratories Of America, Inc. Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices
JP3194370B2 (ja) 1998-05-11 2001-07-30 日本電気株式会社 半導体装置とその製造方法
US20020009861A1 (en) * 1998-06-12 2002-01-24 Pravin K. Narwankar Method and apparatus for the formation of dielectric layers
JP2000003965A (ja) 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US6274442B1 (en) 1998-07-15 2001-08-14 Advanced Micro Devices, Inc. Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same
US6197701B1 (en) 1998-10-23 2001-03-06 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
US6207586B1 (en) 1998-10-28 2001-03-27 Lucent Technologies Inc. Oxide/nitride stacked gate dielectric and associated methods
US6051865A (en) * 1998-11-09 2000-04-18 Advanced Micro Devices, Inc. Transistor having a barrier layer below a high permittivity gate dielectric
US6087236A (en) 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
US6323114B1 (en) 1998-11-24 2001-11-27 Texas Instruments Incorporated Stacked/composite gate dielectric which incorporates nitrogen at an interface
US6140187A (en) 1998-12-02 2000-10-31 Lucent Technologies Inc. Process for forming metal oxide semiconductors including an in situ furnace gate stack with varying silicon nitride deposition rate
JP2000174132A (ja) 1998-12-08 2000-06-23 Matsushita Electronics Industry Corp 半導体装置の製造方法
US6245616B1 (en) 1999-01-06 2001-06-12 International Business Machines Corporation Method of forming oxynitride gate dielectric
US6100163A (en) 1999-01-07 2000-08-08 Taiwan Semiconductor Manufacturing Company Gap filling of shallow trench isolation by ozone-tetraethoxysilane
JP3973819B2 (ja) 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
KR100745495B1 (ko) 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6110780A (en) 1999-04-01 2000-08-29 Taiwan Semiconductor Manufacturing Company Using NO or N2 O treatment to generate different oxide thicknesses in one oxidation step for single poly non-volatile memory
US6171900B1 (en) 1999-04-15 2001-01-09 Taiwan Semiconductor Manufacturing Company CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
US6450116B1 (en) 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
US6255703B1 (en) 1999-06-02 2001-07-03 Advanced Micro Devices, Inc. Device with lower LDD resistance
US6093661A (en) 1999-08-30 2000-07-25 Micron Technology, Inc. Integrated circuitry and semiconductor processing method of forming field effect transistors
US6350707B1 (en) 1999-09-03 2002-02-26 United Microelectronics Corp. Method of fabricating capacitor dielectric
US6297162B1 (en) 1999-09-27 2001-10-02 Taiwan Semiconductor Manufacturing Company Method to reduce silicon oxynitride etch rate in a silicon oxide dry etch
US6207532B1 (en) 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application
US6201303B1 (en) 1999-10-14 2001-03-13 Advanced Micro Devices, Inc. Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6399448B1 (en) 1999-11-19 2002-06-04 Chartered Semiconductor Manufacturing Ltd. Method for forming dual gate oxide
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6413881B1 (en) 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
US6225167B1 (en) 2000-03-13 2001-05-01 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation
US6649543B1 (en) 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6362085B1 (en) 2000-07-19 2002-03-26 Taiwan Semiconductor Manufacturing Company Method for reducing gate oxide effective thickness and leakage current
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6436771B1 (en) 2001-07-12 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming a semiconductor device with multiple thickness gate dielectric layers
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
KR100482758B1 (ko) 2002-12-12 2005-04-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20030104669A1 (en) 2003-06-05
KR20050058260A (ko) 2005-06-16
EP1451862B1 (en) 2009-03-11
WO2003049159A2 (en) 2003-06-12
EP1451862A2 (en) 2004-09-01
US7153736B2 (en) 2006-12-26
AU2002359536A1 (en) 2003-06-17
WO2003049159A3 (en) 2004-01-15
US20040161889A1 (en) 2004-08-19
ATE425552T1 (de) 2009-03-15
CN1701423A (zh) 2005-11-23
US6723599B2 (en) 2004-04-20
KR100542931B1 (ko) 2006-01-11
DE60231539D1 (de) 2009-04-23
CN100380611C (zh) 2008-04-09
WO2003049159A8 (en) 2005-03-10
JP2005539366A (ja) 2005-12-22
AU2002359536A8 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
JP4017601B2 (ja) キャパシタ形成方法及びキャパシタ誘電体層形成方法
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
JP4804603B2 (ja) 半導体装置のキャパシタ製造方法
US6537925B2 (en) Method for forming Ta2O5 dielectric layer using plasma enhanced atomic layer deposition
JP4708426B2 (ja) 半導体基板を処理する方法
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
GB2362032A (en) Method for fabricating capacitors of a semiconductor device
JP2001210799A (ja) 半導体装置のキャパシターの製造方法
US5336361A (en) Method of manufacturing an MIS-type semiconductor device
US7153746B2 (en) Capacitors, methods of forming capacitors, and methods of forming capacitor dielectric layers
JP2004079931A (ja) 半導体装置の製造方法
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
JPH08264648A (ja) 半導体装置
KR20020012163A (ko) 낮은 버퍼 옥사이드를 가진 높은 유전율 유전체 적층형성을 위한 방법
JP4051546B2 (ja) キャパシタの形成方法
US20060019461A1 (en) Methods of forming capacitors
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20000041429A (ko) 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법
JP2006216774A (ja) 絶縁膜の成膜方法
KR20020045266A (ko) 커패시터의 유전체막 형성 방법
JP2004186403A (ja) 窒化ホウ素膜の成膜方法及び成膜装置
JP2000124214A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2007115763A (ja) 半導体製造方法
KR20010065299A (ko) 반도체 소자의 캐패시터 제조방법
KR19990060852A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060928

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071005

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees