JP4138041B2

JP4138041B2 - 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ

Info

Publication number: JP4138041B2
Application number: JP34321096A
Authority: JP
Inventors: ファイ，リチャード; カザム，モーゼス
Original assignee: ジェンラド，インコーポレイテッド
Priority date: 1995-12-21
Filing date: 1996-12-24
Publication date: 2008-08-20
Anticipated expiration: 2016-12-24
Also published as: JPH09218245A; EP0780695A2; EP0780695A3; US5861743A

Description

【０００１】
【発明の属する技術分野】
本発明は、自動回路テスタに関し、特に、ハイブリッドスキャナを有する改良型の製造欠陥アナライザ（ＭＤＡ）に関する。
【０００２】
【従来の技術】
回路基板を妥当な範囲でテストする場合、テスト機器が接続されなければならない回路基板テストポイント（ノード）の数は一般に極めて多数である。しかし、一回につき接続されなければならないテストポイントの数は全数のうち比較的少数である。従って、テスト機器を多重化することができる。当業界ではかかる多重化を行うハードウェアを「スキャナ」と称している。
【０００３】
幾つかの製造欠陥アナライザ（ＭＤＡ）回路テスタでは、半導体スイッチを用いてスキャナを実施してきた。しかしながら、その精度が、かかるスイッチの高インピーダンス要件を必要とするものであるため、半導体スイッチは、極めて限られた故障スペクトル領域のために設計された少数のテスタでしか採用されなかった。一般に、汎用的なテスタでは、半導体スイッチの代わりに機械的なリレーが使用されている。かかるスキャナの場合には、かなり高い回路内測定精度を達成することができる。更に、回路テスタによっては、電源投入時のディジタル回路について測定を行うものがあり、この場合には、１つのピンチャネルに大電流を送る必要が時として生じる。大電流を通す半導体スイッチは、高い静電容量を伴うものであり、このためスキャナでの使用には適さないものとなる。適当な静電容量値を有する半導体スイッチは、損傷の危機を招かずに数十mAの電流を通すことしかできないものであり、それ故、やはりスキャナでの使用には適さない。その結果として、テスタの製造者は、機械式のリレーによって課せられる重い負担、即ち、制限された信頼性、プロービング操作上の低い柔軟性、リレー付勢電力要件、リレーの付加的な重量を支えるための機械的補強手段の配設の必要性、及びリレーとその駆動回路と結果的に必要になる電源とにより要求される一層大きな空間等に耐えてきた。
【０００４】
【発明が解決しようとする課題】
従って、上述の従来のスキャナの欠点を招くことなく大部分の故障スペクトルにわたる欠陥を識別するためのテストをサポートすることが可能な回路テスタスキャナが必要とされている。
【０００５】
【課題を解決するための手段】
故障スペクトルの最も重要な領域にわたる回路内テストをサポート可能なスキャナは、伝統的かつ一般的なスペクトルテスタで従来使用されているスキャナよりも、一層高信頼性で、遙かに小さく、及び一層低コストで作成することができるものである、ということが分かった。このテストサポート能力は、半導体スイッチベースのスキャナに少数の機械式リレーを追加するだけで達成することができる。低インピーダンス及び大電流でのテスト動作のサポートに必要となるこれらのスイッチのみが機械式スイッチで実施される。
【０００６】
本発明は、内部アナログバスをシステムピンチャネルへと切り換えるためのハイブリッドスキャナである。半導体スイッチは、ほとんどのスキャナバスをシステムピンチャネルへと切り換えるが、機械式リレーは、大電流テスト信号のために使用される少なくとも１つのバスについて切り換えを行う。典型的には、低インピーダンス保護及び／又は大電流バックドライブを行うために、低インピーダンス及び大電流バスが、機械式リレーを介して１つ又は２つ以上のオーバードライブ回路及び接地電位に接続可能となっている。
【０００７】
本発明のスキャナは、バックドライブ及び保護に関するテスト技術をサポートしているので、短絡、開路、紛失部品、不正部品、逆向き部品、屈曲したリードの欠陥、アナログ仕様上の欠陥、並びにディジタル論理回路の欠陥等（これらの全ては、ＰＣＢ故障スペクトルの大部分を占めるものとなる）の欠陥を識別するテスタで使用することができる。しかも、これは、かかるテストをサポートするのに必要であると従来考えられているスキャナよりも遙かに信頼性が高く、軽く、小さく、電力を要さない構造で実現することができる。
【０００８】
本発明の更なる特徴及び利点、並びに本発明の種々の実施例の構造及び動作については、添付図面を参照して以下で詳述する。同図において、同様の符号は、同様の要素又は機能的に類似した要素を示している。更に、符号の最上位桁の数字は、その符号が最初に現れた図面を示している。
【０００９】
【発明の実施の形態】
図１は、本発明の教示を用いることができる多くのタイプの自動回路テスタのうちの１つを示すブロック図である。テスタ100は、ドライバ／センサといった形のディジタルテスト機器104を用いてテスト対象となる装置（ＤＵＴ）102に信号を加えてそのＤＵＴに現れる結果的に生じる信号を観察することにより、そのＤＵＴのテストを行う。テスタ100は、ディジタル機器104に加えて、オーバードライバ106、波形生成器108等のアナログ機器、ディジタル電圧計110、及び保護経路130も使用する。
【００１０】
テスト機器をＤＵＴ102に接続するために、自動テスタ100は本発明のスキャナ112及び固定具114を使用する。スキャナ112は、ＤＵＴとの間で信号のやりとりを行うために多数の定位置システムピン116を提供する。しかしながら、それらのシステムピン116は、特定の回路基板上のテストポイントと整列するよう物理的に位置決めされたものではなく、そのシステムピン116上の信号は、あらゆる基板タイプ又はファミリに関する異なる物理的位置へと送られなければならない。固定具114の目的はこの点にあり、この固定具114により、システムピン116と、ＤＵＴ102上の所望のテストポイントに位置している固定ピン（ネイル）118との間の接続が提供される。
【００１１】
多くのＤＵＴにとって、必要となるネイル118の数は極めて多いが、常に使用されるのはそのうちの少数のネイルのみである。例えば、ＤＵＴは多数の部品を有している場合があり、かかる場合には総計では多数のテストポイントが必要となるが、個々の部品又は回路毎のテストに伴うテストポイントは、その部品又は回路の特定の端子と導通しているポイントと、その部品又は回路を所与の部品のテスト時に絶縁するために動作に影響を与える必要がある少数のポイントだけであり、テスタは、それ以外の全てのテストポイントを無使用状態のままにする。続いて、当該システムは、基板上の別の部品又は回路のテストを行う際に、少数のテストポイントからなる別のサブセットと少数のネイル118からなる別のサブセットとを使用する。
【００１２】
各テスト部分が、全てのネイル118のうちの小さなサブセットしか必要としないので、典型的には、各テスト部分では、システムピン116の小さなサブセットしか使用されない。従って、多くの場合、各システムピン116毎に別個のテスト機器を与えるのは不経済である。これは、ディジタル電圧計110及び波形生成器108等のアナログ機器の場合に特に該当する。一度に使用されるそれらの機器の数がドライバ／センサ104の数よりも遙かに少ないのが普通だからである。従って、テスタに含まれるスキャナ112は、異なるテスト部分に関して異なるネイルについて別個の機器の走査が用いられるように、各テストの適用間に機器とシステムピン116との間の接続を切り換えるスイッチその他の回路のマトリクスである。
【００１３】
コンピュータ120及びスキャナドライバ122にテスタ用の制御回路を組み込むことが可能である。テストシーケンスに関してテスタをセットアップするために、コンピュータ120がバス124を介してスキャナドライバ122と通信を行って、スキャナ112が機器とシステムピン116との間で行うことになる接続を指定する。スキャナドライバ112は、これに応じてスキャナバス126を介してスキャナにスキャナ制御信号を送る。バス124はまた、機器バスとして働いて機器制御信号を伝搬し、その機器制御信号によってコンピュータ120が例えばディジタル電圧計110等のアナログ機器（かかる機器がテスタの標準的な部分として含まれている場合）をプログラムする。
【００１４】
テストシーケンスが完了すると、コンピュータ120は、その結果をドライバ／センサ104及び例えばディジタル電圧計110から読み出し、ディスプレイ128等の適当な機器を用いてその結果の指示を、そのとき又は更なるテストが完了した後に生成する。
【００１５】
図２は、本発明のハイブリッドスキャナ112を示すブロック図である。ハイブリッドスキャナ112は、内部スキャナバスをシステムピンチャネルに切り換えるためのマトリクス202を備えている。以下で詳述するように、半導体スイッチは殆どのスキャナバスをシステムピンチャネルに切り換えるが、機械式リレーは大電流テスト信号に用いられる少なくとも１つのバスについての切り換えを行う。
【００１６】
スキャナバスの各々は、図１を参照して上述した１つ又は２つ以上のテスト機器に対して接続可能なものである。スキャナ112は、機械式リレー（以下で詳述する）を介してオーバードライバ106、保護経路130、及びドライバ／センサ104に接続可能であり、それらの機器は、好適実施例では、スキャナのスイッチが取り付けられるプリント回路基板の１つに配置される。スキャナ112は、機械式リレー201によって１つ又は２つ以上のスキャナバスに接続された１つ又は２つ以上の機器バスを介して別のアナログ機器に接続される。
【００１７】
マトリクス202は、６つのスキャナバスBus0〜Bus5（好適には二重チャネル構造を有するもの）で実施される。かかる実施例では、スキャナバスの１つのチャネルがシステムピンチャネル204の幾つかに接続可能となっており、同時に、それと同じスキャナバスの他のチャネルが残りのシステムピンチャネル204の幾つか又は全てに接続可能となっている。好適には、これは、交互のシステムピンチャネルに接続可能なスキャナバスの２つのチャネルの各々で実施される。
【００１８】
記述のように、マトリクス202は、周知のように機械的スイッチと比べて一層高い固有の静電容量を有する大多数の半導体スイッチで実施される。任意の１つのスキャナバスにおけるこの静電容量の累積は、テスト測定精度に干渉し得るものであるが、好適実施例の二重バス構造によって回避することができる。バスチャネルのうちの１つをシステムピンチャネルの一部に接続することにより、半導体スイッチの一部にのみバスチャネルが接続可能となる。
【００１９】
本発明の好適実施例では、６つのスキャナバスのうちの１つ即ちスキャナバスBus0は、低インピーダンス保護及び大電流バックドライブテスト動作をサポートするために設けられている。システムピン116と大電流バスBus0との間に低インピーダンス経路を設けるために、機械式リレー210を用いてBus0の両方のチャネルをシステムピンチャネル204に接続する。
【００２０】
低インピーダンス経路を維持するために、オーバードライバ106及び保護経路130が機械式リレー205,207によってBus0にそれぞれ接続される。独立制御を行うことが可能な機械式リレーによって好適な二重チャネルバスBus0の各チャネルにオーバードライバを１つずつ接続するのが望ましい。これにより、マトリクスの内部バスの二重チャネル構成が、２つの隣接するシステムピン116へのアクセスを提供することによりオーバードライブ／バックドライブ動作を行う際の、一層大きな柔軟性を提供することが可能になる。
【００２１】
オーバードライバ106は、ＩＣ入力が別のＩＣにより如何なる状態に保持されているかに関わりなくそのＩＣ入力を瞬間的に所望の論理レベルにするディジタルドライバである。オーバードライバ106は、好適には２つのドライバ、即ち、論理高レベルのオーバードライブ信号を生成するオーバードライバ205Aと、論理低レベルのオーバードライブ信号を生成するオーバードライバ205Bとを備えている。必要に応じて、各オーバードライバ205A,205Bは、独立制御が可能な機械式リレーを介してBus0の両方のチャネルに接続される。好適には、オーバードライバ205の論理レベルは、８ビットの分解能（約25mV）で０〜５Ｖの範囲でプログラム可能とする。例示する実施例では、各オーバードライバ205は、一度に１つのシステムピンのオーバードライブ／バックドライブを行うように構成される。しかしながら、好適実施例では、各オーバードライバ106は、500mAを投入し即ち出力することが可能であって、プログラム可能な電流限界と約25mAの分解能とを有するものである。500mAという容量により、各ドライバが２つ以上のシステムピン116のバックドライブを行うことが可能になる。例えば、オーバードライバ205Aにとっては、ＤＵＴ102上の２つのバスドライバピン又は４つの通常の論理ピンのオーバードライブを行うのが望ましい。かかるオーバードライバは、システムの電源を保護するために２Ａという総電流限界を有するスキャナのバックプレーン（図示せず）上のバックドライブレールから電力を引き込む。図２では、明確化のためスキャナのバックプレーンへのリードは省略されている。
【００２２】
低インピーダンス保護のため、保護経路130は、独立制御が可能な機械式リレー207により、Bus0の片方又は両方のチャネルに接地電位を提供する。
【００２３】
好適実施例では、半導体スイッチ212は、DG445ＣＭＯＳスイッチであり、これは、スイッチ抵抗及び静電容量間の妥協の下に選択される。ＣＭＯＳスイッチ212は約35Ωの公称抵抗を有しているが、80Ω程度に高くすることも可能である。かかる直列の２つのスイッチは、測定精度に悪影響を与えるものとなる。これを防止するために、１つのテストチャネルに１つのＣＭＯＳスイッチしか設けないことが望ましい。従って、各々のドライバ／センサ104は、機械式リレー209等の機械式リレーによって１つのスキャナバスに接続することが可能である。
【００２４】
ドライバ／センサ106は、低精度アナログ刺激／測定及びディジタル検知を行うために設けられている。各ドライバは、８ビットの分解能（約25mV）で０〜５Ｖの範囲で独立してプログラム可能な電圧レベルを有することができる。２つのドライバ208A,208Cは高論理レベルへの駆動を行うように構成されており、一方、その他の２つのドライバ／センサ208B,208Dは、低論理レベルへの駆動を行うように構成されている。好適実施例では、それらのドライバは、約25mAの一定の電流限界を有しており、このため、各ドライバは、最大2500pFの総静電容量を有する最大20個の標準的なＴＴＬ負荷又は60個のＬＳＴＴＬ負荷又は１個のＣＭＯＳ負荷を駆動することができる。２対のドライバ208A,208B/208C,208Dは、２つの論理ファミリ（５Ｖ／３Ｖ混合論理を有するＵＵＴに適したもの）をサポートすることができ、又、一層大きな負荷を駆動するように並列で使用することができる。４つのセンサは、独立してプログラムすることが可能な基準電圧を有しており、これもまた、８ビットの分解能で０〜５Ｖの範囲でプログラムすることができる。また、これらセンサは100KΩの入力抵抗を有している。
【００２５】
図３は、典型的なインピーダンステストを示すブロック図である。同図より、本発明に生じる１つの考察が明らかになる。回路300は、値が測定されることになるインピーダンスＺ_XだけでなくインピーダンスＺ_a,Ｚ_bも含んでいる。この回路は、幾つかの状態を表すことが可能であり、例えば、三端子標準コンデンサ（この場合、Ｚ_a,Ｚ_bはケース又は保護部（Ｃ点）での漂遊静電容量を表す）を表すことが可能である。代替的には、この回路300は、回路網中に含まれるインピーダンスＺ_X（この場合、Ｚ_a,Ｚ_bはＺ_Xの分路を行う実際の回路構成要素を表す）を表すことが可能である。別の例としては、この回路300は、短絡伝達インピーダンスが望ましい受動三端子回路網を表すことができる。
【００２６】
この典型的な例では、六端子測定構成を達成するために本発明のハイブリッドスキャナ112が使用される。これは、回路内テスタで長い間使用されている典型的な測定構成である。歴史的に、測定誤差を生じさせる主たる原因となるスキャナのスイッチ抵抗を最小限にするために、機器とプローブとの接続はリレーのみを使用したスキャナによって行われてきた。その理由は、１つの誤差の源、即ち、全ての半導体スイッチを多くのテストの目的（低インピーダンス測定等）に適さないものにしてしまう保護リード誤差(guard lead error)を考察することにより分かる。
【００２７】
保護リード誤差は主として、保護抵抗とインピーダンスＺ_Xとの積をＺ_aとＺ_bとの積で除算したものからなる。インピーダンスＺ_XがＺ_a,Ｚ_bと比較して高い場合には、この誤差項による影響が重大となる。これを避けるために、図示のハイブリッドスキャナは、機械式リレーを介して保護経路130へのアクセスを提供し、これにより保護リードエラーが低減する。詳細には、図３に示す保護端子Ｃが、大電流・低インピーダンスのスキャナバスBus0及びリレー210,207を介して、保護経路130に接続される。
【００２８】
しかし、この構成を注意深く分析すると、機械式リレーの低いインピーダンスは他の機器−プローブ間接続には実際上は不要であることが分かる。例えば、保護端子Ｃの接続部は、スキャナバスBus2及び半導体スイッチ212を介して電流計304に接続される。かかる接続の場合、そこを流れる電流が低いため、その誤差は許容可能なものとなる。しかし、例えば、別個の検知及び強制(force)接続を用いて図３に示すように、殆どの他の一層大電流の接続は半導体スイッチにより行われる。
【００２９】
他のスイッチ抵抗に起因する測定誤差は無視できるものにされているので、少数の機械式リレーが所望の精度を有するようにするだけでよい。図３に示す典型的なインピーダンステストの場合、端子Ａは、半導体スイッチ212及びスキャナバスBus1,Bus5を介して電圧源302及びＤＶＭ110に接続されている。端子Ｂは、半導体スイッチ212及びスキャナバスBus3,Bus4を介して電流計304の出力及びＤＶＭ110に接続されている。端子Ｃは、半導体スイッチ212及びスキャナバスBus2を介して電流計304の保護検知入力に接続されている。
【００３０】
好適には、半導体スイッチの抵抗を修正するために、電流センサ304の入力（検知入力）と電流計抵抗（強制入力）とが異なる経路を介して同じノードに接続される。図示の実施例では、電流計304の入力は、ＤＶＭに接続され、ひいてはスキャナバスBus4を介してノードＢに接続され、一方、その電流計304の出力は、スキャナバスBus3を介してノードＢに接続されている。電流計の入力を通って電流が流れないので、電流計の入力は好適にはスキャナバスBus4に接続される。これは、ＤＶＭ110へと電流が流れないからである。なお、その他の接続構成は周知である。同様に、電圧源302は、スキャナバスBus5を介してノードＡに接続された検知入力を有しており、一方、その強制入力は、スキャナバスBus1を介してノードＡに接続されている。当業者であれば明らかであるように、他の構成を用いてライン及びスイッチ抵抗を修正することも可能である。例えば、検知ラインを強制ラインに接続してスイッチの両端の電圧降下を修正しないことも可能である。その代わり、ノードの両端の電圧降下を測定して計算において考慮する。この構成は、低インピーダンス測定を行う場合等、スイッチを通る電流が極めて大きい場合に特に有用なものとなる。
【００３１】
従って、上述のように、半導体スイッチベースのスキャナに少数のリレーを追加するだけで、かかるスキャナが、図３の典型的なインピーダンステストで示すような低インピーダンステストだけでなく、オーバードライバ106及び機械式リレー205を使用することによって大電流テスト動作もサポートすることが可能になる、ということが分かった。
【００３２】
従って、半導体スイッチを用いたものが大部分であるとしても、本発明のハイブリッドスキャナは、限られた数の機械式リレーを用いて故障スペクトルの最も重要な領域をカバーする回路内テストを完全にサポートすることができる。本発明のスキャナは、バックドライブ及び保護に関するテスト技術をサポートしているので、短絡、開路、紛失部品、不正部品、逆向き部品、屈曲したリードの欠陥、アナログ仕様上の欠陥、並びにディジタル論理回路の欠陥等（これらの全ては、ＰＣＢ故障スペクトルの大部分を占めるものとなる）の欠陥を識別するテスタで使用することができる。
【００３３】
かかるスキャナは、上述の重要なテストサポート能力を達成する一方、伝統的かつ一般的なスペクトルテスタで従来使用されているスキャナよりも一層高い信頼性と一層小さなサイズと一層低いコストとを達成するものとなる。
【００３４】
例えば、機械式リレーでなく半導体スイッチを主として有するスキャナマトリクスを新規に実施することにより、スキャナのコストが大幅に削減され、これは低インピーダンス・大電流のテスト信号を伝えるためにのみ設けられたスキャナバスの数によって決まる。
【００３５】
スイッチの大きさを大幅に縮小することによって、それを支持する回路基板の大きさが縮小され、これにより、全リレースキャナで使用されるようなスキャナ回路基板のゆがみを更なる機械構造を設けて防止する必要がなくなる。また、４つの半導体スイッチは、単一の機械式リレーを備えたスキャナ回路基板領域内に係合させることができ、これにより、所与のスキャナ構成で必要となるスキャナ回路基板の数を一層少数にすることが可能となり、同時に、スキャナの機械的な実装(packaging)を簡素化することができる。
【００３６】
その他の利点として、かかるハイブリッドスキャナによって一層高い信頼性が達成されることが挙げられる。機械式リレーの接触抵抗は、その使用に伴う接触面の消耗に起因して高くなる傾向にある。その高くなった接触抵抗は、最終的に動作を妨げ、信頼性に欠ける動作につながるものとなる。これに対し、半導体スイッチは、かなり長期間にわたり劣化せずに動作するものである。
【００３７】
本発明のハイブリッドスキャナの別の利点は大幅に低い電力消費にある。リレーコイルはその付勢時にかなりの電力を消費する。多数の機械式リレーを用いたシステムは、大きくて高価な場合が多い電源を必要とし、また、それに伴って電力分配用ケーブルを必要とする。半導体スイッチを使用することにより、そのような部品が不要となる。
【００３８】
本発明の更に別の利点は、スキャナの動作の簡素性にある。半導体スイッチは低論理レベル信号で駆動することができ、これに対し、機械式リレーは信頼性をもって動作させるためには特定のドライブ回路により駆動する必要がある。かかるドライブ回路は、テストシステムのコストを増大させ、大きな空間及び電力を必要とする。
【００３９】
更に、上記で用いてきた用語及び表現は、本発明の説明のために用いたものであって、制限の付加を目的としたものではなく、また、かかる用語及び表現を用いるにあたり、図示し若しくは説明した特徴又はその一部と等価なものを排除するといった意図はないが、特許請求の範囲に記載の本発明の範囲内で種々の変形例が実施可能であることが理解されよう。
【図面の簡単な説明】
【図１】本発明のハイブリッドスキャナを使用することが可能な典型的な自動回路テスタを示すブロック図である。
【図２】本発明のハイブリッドスキャナ112の概要を示すブロック図である。
【図３】本発明のハイブリッド回路を用いた典型的なインピーダンステストの概要を示すブロック図である。
【符号の説明】
104 ドライバ／センサ
106 オーバードライバ
112 ハイブリッドスキャナ
116 システムピン
130 保護経路
201 機械式リレー
202 マトリクス
204 システムピンチャネル
210 機械式リレー
Bus0 大電流バス

Claims

自動回路テスタであって、
Ａ）複数のシステムピンと、
Ｂ）前記複数のシステムピンに選択的に接続されて、前記複数のシステムピンにおける信号を生成する、又は前記複数のシステムピンに加えられる信号を監視する複数の機器と、
Ｃ）テスト対象となる回路基板に結合するように適合されたスキャナとを備え、そのスキャナが、
ｉ）大電流内部バスを含む複数の内部バスと、
ii ）前記内部バスを介して前記システムピンをテストポイントに選択的に接続するスイッチマトリクスとを備え、そのスイッチマトリクスが、
ａ）前記大電流内部バスを介して前記システムピンを前記テスト対象となる回路基板のテストポイントに選択的に接続するように動作可能な複数の機械式リレーと、
ｂ）前記機械式リレーの前記テストポイントに対する前記システムピンの接続と同時に動作可能であり、前記大電流内部バス以外の前記内部バスを介して前記システムピンを前記テスト対象となる同じ回路基板のテストポイントに選択的に接続する複数の半導体スイッチとを備えている、自動回路テスタ。
Ａ）前記複数の機器の少なくとも１つが、大電流テスト信号を生成するように構成されたオーバードライバであり、
Ｂ）前記オーバードライバの１つにそれぞれ対応し、その対応するオーバードライバを前記大電流内部バスに接続するための、１つ又は２つ以上の第２の機械式リレーを、前記スイッチマトリクスが更に備えている、請求項１に記載のスキャナ。
前記スキャナが、第３の機械式リレーによって前記大電流内部バスに選択的に接続される保護経路を更に備えている、請求項１に記載のスキャナ。
Ａ）前記複数の機器の少なくとも１つが、ドライバ／センサであり、
Ｂ）前記ドライバ／センサの１つにそれぞれ対応し、その対応するドライバ／センサを前記大電流内部バスに接続するための、１つ又は２つ以上の第２の機械式リレーを、前記スキャナが更に備えている、請求項１に記載のスキャナ。
アナログ機器と、電子回路基板を前記アナログ機器に接続するように適合され、マトリックススイッチを含むスイッチマトリックスを備えるスキャナと、前記スイッチマトリクスを通じて刺激経路、検知経路、及び保護経路を完成するように前記マトリクススイッチを動作させ、且つ前記刺激経路を介して電気刺激信号を前記回路基板に加えて、前記検知経路を介して前記回路基板での結果としての電気応答を検知すると同時に、前記保護経路を介して前記回路基板の保護ノードを保護するように前記アナログ機器を動作させることにより、アナログ測定を行うための制御回路とを備える自動回路テスタにおいて、
Ａ）前記マトリクススイッチの一部が電子スイッチであり、残りが電気機械式リレーであり、
Ｂ）前記保護経路は少なくとも１つの電気機械式リレーを含むが、電子スイッチを含まず、
Ｃ）少なくとも１つの刺激経路及び検知経路が、少なくとも１つの電子スイッチを含むように改善されている、自動回路テスタ。
マトリックススイッチを含むスイッチマトリクスを電子回路基板に接続するステップと、前記スイッチマトリクスを通じて刺激経路、検知経路、及び保護経路を完成するように前記マトリクススイッチを動作させるステップと、前記刺激経路を介して電気刺激信号を前記回路基板に加えて、前記検知経路を介して前記回路基板での結果としての電気応答を検知すると同時に、前記保護経路を介して前記回路基板の保護ノードを保護することによってアナログ測定を行うステップとを含む自動回路テストを行う方法において、
Ａ）前記マトリクススイッチの一部が電子スイッチであり、残りが電気機械式リレーであり、
Ｂ）前記保護経路は少なくとも１つの電気機械式リレーを含むが、電子スイッチを含まず、
Ｃ）少なくとも１つの刺激経路及び検知経路が、少なくとも１つの電子スイッチを含むように改善されている、自動回路テストを行う方法。
前記刺激経路及び検知経路の双方が、電子マトリクススイッチを含む、請求項６に記載の方法。