JP4354109B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4354109B2
JP4354109B2 JP2000347855A JP2000347855A JP4354109B2 JP 4354109 B2 JP4354109 B2 JP 4354109B2 JP 2000347855 A JP2000347855 A JP 2000347855A JP 2000347855 A JP2000347855 A JP 2000347855A JP 4354109 B2 JP4354109 B2 JP 4354109B2
Authority
JP
Japan
Prior art keywords
insulating base
semiconductor element
thermoplastic resin
metal
capillary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000347855A
Other languages
English (en)
Other versions
JP2002151628A (ja
Inventor
好彦 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2000347855A priority Critical patent/JP4354109B2/ja
Priority to US09/956,801 priority patent/US6414380B1/en
Priority to US10/153,723 priority patent/US6815260B2/en
Publication of JP2002151628A publication Critical patent/JP2002151628A/ja
Application granted granted Critical
Publication of JP4354109B2 publication Critical patent/JP4354109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、半導体装置のパッケージの構造に関する。
【０００２】
【従来の技術】
図１０は、従来のボール・グリッド・アレイ（ＢＧＡ）型の半導体装置の構造を概略的に示す断面図である。ＢＧＡ型の半導体装置は、金属バンプ（ハンダ・ボール）５２が絶縁基材５１の下面に配列されているので、小型化が可能であり、しかもピン型のパッケージに比べ丈夫で扱い易い等の利点がある。この半導体装置においては、導電体（メタル箔）５３及び導電体５４，５５を備えた絶縁基材５１の下面に金属バンプ（外部電極）５２が配列されており、絶縁基材５１の下面はソルダーレジスト５６で被覆されている。絶縁基材５１の上面には接着剤５７により半導体素子５８が接合されており、半導体素子５８の電極部５９と導電体５３とは金属配線６０で接続されており、その上を絶縁樹脂６１で覆っている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記した従来のＢＧＡ型の半導体装置においては、絶縁基材５１の下面の配線をソルダーレジスト５６で被覆する構造を持つので、ソルダーレジスト５６の接着強度が十分でない場合に、ソルダーレジスト５６が剥離して、半導体装置の性能の信頼性を低下させるおそれがあるという問題があった。
【０００４】
また、上記したＢＧＡ型の半導体装置においては、絶縁基材５１として予め導電耐５３，５４，５５、ソルダーレジスト５６、及び金属バンプ５２を備えたものを用いるので、製品のコストが高くなるという問題があった。
【０００５】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、小型化が可能で、丈夫で扱い易いやすいというＢＧＡ型の半導体装置の持つ利点を備えつつ、構造が単純で低価格であり、しかも信頼性の高い半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に係る半導体装置は、絶縁基材と、上記絶縁基材上に備えられた熱可塑性樹脂と、電極部を有し、上記熱可塑性樹脂により上記絶縁基材に固定された半導体素子と、上記熱可塑性樹脂及び上記絶縁基材を貫通し、一端が上記半導体素子の電極部に接合され、他端が上記絶縁基材の上記半導体素子の備えられていない側において上記絶縁基材に埋められた金属球部である金属配線と、上記金属配線を上記絶縁基材の上記半導体素子を備えた側において封止する封止樹脂と、上記金属球部に接続された金属バンプとを有することを特徴としている。
【０００７】
また、請求項２に係る半導体装置は、上記絶縁基材がテープ状基板であることを特徴としている。
【０００８】
また、請求項３に係る半導体装置は、上記絶縁基材が紫外線硬化性基板であることを特徴としている。
【０００９】
また、請求項４に係る半導体装置は、上記絶縁基材が綿不織布基板であることを特徴としている。
【００１０】
また、請求項５に係る半導体装置の製造方法は、絶縁基材上に熱可塑性樹脂を塗布する工程と、上記熱可塑性樹脂上に半導体素子を接合する工程と、金属配線を保持したキャピラリーを上記熱可塑性樹脂及び上記絶縁基材に突き刺して貫通させ、上記絶縁基材の上記半導体素子の備えられていない側において上記金属配線の先端に金属球部を形成し、上記キャピラリーを上記絶縁基材及び上記熱可塑性樹脂から引き抜くことによって上記金属配線の先端の金属球部を上記絶縁基材内で停止させて埋め込む工程と、上記キャピラリーを上記半導体素子の電極に圧着させることによって、上記金属配線を上記半導体素子の電極に接合して切断する工程と、上記絶縁基材の上記半導体素子の備えられていない側において上記金属球部に接続される金属バンプを取付ける工程とを有することを特徴としている。
【００１１】
また、請求項６に係る半導体装置の製造方法は、紫外線硬化性の絶縁基材上に熱可塑性樹脂を塗布する工程と、上記熱可塑性樹脂上に半導体素子を接合する工程と、金属配線を保持したキャピラリーを上記熱可塑性樹脂及び上記絶縁基材に突き刺して貫通させ、上記絶縁基材の上記半導体素子の備えられていない側において上記金属配線の先端に金属球部を形成し、上記キャピラリーを上記絶縁基材及び上記熱可塑性樹脂から引き抜くことによって上記金属配線の先端の金属球部を上記絶縁基材内で停止させて埋め込む工程と、上記キャピラリーを上記半導体素子の電極に圧着させることによって、上記金属配線を上記半導体素子の電極に接合して切断する工程と、上記絶縁基材に紫外線を照射する工程と、上記絶縁基材の上記半導体素子の備えられていない側において上記金属球部に接続される金属バンプを取付ける工程とを有することを特徴としている。
【００１２】
また、請求項７に係る半導体装置の製造方法は、綿不織布からなる絶縁基材上に熱可塑性樹脂を塗布する工程と、上記熱可塑性樹脂上に半導体素子を接合する工程と、金属配線を保持したキャピラリーを上記熱可塑性樹脂及び上記絶縁基材に突き刺して貫通させ、上記絶縁基材の上記半導体素子の備えられていない側において上記金属配線の先端に金属球部を形成し、上記キャピラリーを上記絶縁基材及び上記熱可塑性樹脂から引き抜くことによって上記金属配線の先端の金属球部を上記絶縁基材内で停止させて埋め込む工程と、上記キャピラリーを上記半導体素子の電極に圧着させることによって、上記金属配線を上記半導体素子の電極に接合して切断する工程と、上記絶縁基材の上記半導体素子の備えられていない側において上記金属球部に接続される金属バンプを取付ける工程とを有することを特徴としている。
【００１３】
また、請求項８に係る半導体装置の製造方法は、上記キャピラリーを上記熱可塑性樹脂及び上記絶縁基材に突き刺して貫通させる工程を、ヒートステージで上記熱可塑性樹脂を加熱しながら行うことを特徴としている。
【００１４】
また、請求項９に係る半導体装置の製造方法は、上記金属配線の先端に金属球部を形成する工程を、電気トーチとの間のスパークによる熱を利用して行うことを特徴としている。
【００１５】
【発明の実施の形態】
実施の形態１
図１は、本発明の実施の形態１に係る半導体装置（又は実施の形態１の製造方法により製造された半導体装置）の構成を概略的に示す断面図である。図１に示されるように、実施の形態１の半導体装置は、シート状の絶縁基材１と、この絶縁基材１上に塗布された熱可塑性樹脂２と、この熱可塑性樹脂２により絶縁基材１に固定された半導体素子３と、熱可塑性樹脂２及び絶縁基材１を貫通するＡｕ等からなる金属配線４とを有する。金属配線４の一端４ａは、半導体素子３の電極部３ａに接合され、他端は絶縁基材１の半導体素子３の備えられていない側（下面）において絶縁基材１に埋められた金属球部４ｂである。また、実施の形態１の半導体装置は、金属配線４を絶縁基材１の半導体素子３を備えた側において封止する絶縁体からなる封止樹脂５と、金属球部４ｂに接続された金属バンプ（外部電極）６とを有する。金属バンプ６は、例えば、ハンダ・ボールである。
【００１６】
図２から図６まではそれぞれ、実施の形態１に係る半導体装置の製造方法を示す工程図（その１〜その５）である。ここで、図２（ａ）は平面図、図２（ｂ）はＳ2−Ｓ2線断面図、図３（ａ）は平面図、図３（ｂ）はＳ3−Ｓ3線断面図、図４（ａ）は平面図、図４（ｂ）はＳ4−Ｓ4線断面図、図５（ａ）は平面図、図５（ｂ）はＳ5−Ｓ5線断面図、図６（ａ）は下面図、図６（ｂ）はＳ6−Ｓ6線断面図である。また、図７（ａ）から（ｆ）までは図４における金属配線の製作手順を示す工程図である。
【００１７】
以下、図２から図７までに基づいて、実施の形態１に係る半導体装置の製造方法を説明する。先ず、図２（ａ）及び（ｂ）に示されるように、リール（図示せず）に巻かれたテープ状の絶縁基材１を引き出し、その上に熱可塑性樹脂２を塗布し、次に、図３（ａ）及び（ｂ）に示されるように、熱可塑性樹脂２上に半導体素子３を熱圧着接合する。
【００１８】
次に、図４（ａ）及び（ｂ）に示されるように、金属配線４を取付ける。図４の工程はヒートステージ１２上で熱硬化性樹脂２を軟化させた状態で行う。この工程は以下の手順による。先ず、図７（ａ）に示されるように、金属配線４を保持したキャピラリー１１を、図７（ｂ）に示されるように、熱可塑性樹脂２及び絶縁基材１に突き刺して貫通させる。次に、図７（ｃ）に示されるように、絶縁基材１の半導体素子３の備えられていない側において電気トーチ１３との間のスパークにより金属配線４の先端に金属球部４ｂを形成する。次に、図７（ｄ）に示されるように、キャピラリー１１を絶縁基材１及び熱可塑性樹脂２から引き抜くことによって金属配線４の先端の金属球部４ｂを絶縁基材１に引っ掛けて埋め込ませる。次に、図７（ｅ）に示されるように、キャピラリー１１を半導体素子３の電極３ａに圧着させることによって、金属配線４を半導体素子３の電極３ａに接合して切断する。
【００１９】
次に、図５（ａ）及び（ｂ）に示されるように、絶縁性の封止樹脂５により金属配線４を絶縁基材１の半導体素子３を備えた側において封止し、図６（ａ）及び（ｂ）に示されるように、金属球部４ｂに接続された金属バンプ６を絶縁基材１の裏面に取付ける。次に、絶縁基材１１上に形成された複数の素子を、個片カットにより分割することによって、図１に示されるような半導体装置が完成する。
【００２０】
以上説明したように、実施の形態１に係る半導体装置によれば、絶縁基材１の下面に外部電極としての金属バンプ６を備えているので小型化が可能であり、また、金属バンプ６がピン状ではないので、丈夫で扱い易いやすいという利点がある。また、実施の形態１の半導体装置は、ＢＧＡ型の半導体装置に比べ、構造が単純であり、その結果、低価格化が可能であり、しかもソルダーレジストによる被覆が不要であるのでソルダーレジストの剥離に伴う半導体装置の性能の信頼性の低下のおそれがないという利点がある。さらに、構造が単純であり、封止樹脂５が耐リフロー性に優れているという利点もある。
【００２１】
さらに、実施の形態１に係る製造方法は、テープ状の絶縁基材１上に収まるいかなるチップサイズの半導体素子３にも適用できるという利点がある。また、いかなる半導体素子チップについても同じ絶縁基材１を使用できるという利点がある。さらにまた、例えば、リールに巻かれたテープ状の絶縁基基材１を引き出して、半導体素子３の取付け、金属配線４の形成、樹脂５による封止、ハンダ印刷による金属バンプ６の形成等の工程を一貫して行うことができるので、組立て工数を削減できるという利点もある。また、絶縁基材１の側片ではなく、下面に電極を形成するので、多数の金属バンプ６を製作できる（即ち、多ピン化が容易である）という利点がある。
【００２２】
実施の形態２
図８は、本発明の実施の形態２に係る半導体装置（又は実施の形態１の製造方法により製造された半導体装置）の構成を概略的に示す断面図である。実施の形態２の半導体装置は、絶縁基材として紫外線（ＵＶ）硬化性の絶縁基材２１を使用した点のみが、上記実施の形態１の半導体装置と相違する。実施の形態２の半導体装置の製造に際しては、キャピラリーを絶縁基材２１に突き刺す工程の後に、絶縁基材２１に紫外線を照射を照射する工程を有する。このような手順により、キャピラリーを突き刺すときの絶縁基材２１の裂けを防止できる。尚、実施の形態２において、上記以外の点は、上記実施の形態１と同一である。
【００２３】
実施の形態３
図９は、本発明の実施の形態３に係る半導体装置（又は実施の形態１の製造方法により製造された半導体装置）の構成を概略的に示す断面図である。実施の形態３の半導体装置は、絶縁基材として綿不織布製の絶縁基材２２を使用した点のみが、上記実施の形態１の半導体装置と相違する。綿不織布製の絶縁基材２２を用いた場合には、熱可塑性樹脂２は、綿不織布内に染み込むようになり、図９に示すように一体の層を形成する。綿不織布の絶縁基材２２としては、例えば、旭化成社製のベンリーゼ（商品名）が好適である。この材質は、炭化温度が２６０℃から３００℃であり、熱可塑性樹脂の形成温度である１８０℃には十分に耐えられる。実施の形態３に係る半導体装置の製造に際しては、キャピラリーを絶縁基材１１に突き刺す工程に際して、絶縁基材２２を加熱することによって、キャピラリーを突き刺すときの絶縁基材２２の裂けを防止できる。また、綿不織布を用いることによって、製品価格を下げることができる。尚、実施の形態３において、上記以外の点は、上記実施の形態１と同一である。
【００２４】
【発明の効果】
以上説明したように、請求項１から４までの半導体装置によれば、絶縁基材の下面に外部電極としての金属バンプを備えているので小型化が可能であり、また、金属バンプがピン状ではないので、丈夫で扱い易いやすいという利点がある。また、ＢＧＡ型の半導体装置に比べ、構造が単純であり、その結果、低価格化が可能であり、しかもソルダーレジストによる被覆が不要であるのでソルダーレジストの剥離に伴う半導体装置の性能の信頼性の低下のおそれがないという利点がある。さらに、構造が単純であり、半導体素子上に備えられた封止樹脂が耐リフロー性に優れているという利点もある。
【００２５】
また、請求項５から９までの製造方法は、テープ状の絶縁基材上に収まるいかなるチップサイズの半導体素子にも適用できるという利点がある。また、いかなる半導体素子チップについても同じ絶縁基板を使用できるという利点がある。さらにまた、例えば、リールに巻かれたテープ状の絶縁基板を引き出して、半導体素子の接着、金属配線の形成、樹脂による封止、はんだ印刷による金属バンプの形成等の工程を一貫して行うことができるので、組立て工数を削減できるという利点もある。また、多数の金属バンプを製作できる（即ち、多ピン化が容易である）という利点がある。
【００２６】
さらに、請求項６の製造方法によれば、キャピラリーを絶縁基材に突き刺す工程の後に、絶縁基材に紫外線を照射を照射する工程を有するので、キャピラリーを突き刺すときの絶縁基材の裂けを防止できるという利点がある。
【００２７】
さらにまた、請求項７の製造方法によれば、綿不織布を用いることによって、製品価格を下げることができるという利点がある。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の構成を概略的に示す断面図である。
【図２】 実施の形態１に係る半導体装置の製造方法を示す工程図（その１）であり、（ａ）は平面図、（ｂ）はＳ2−Ｓ2線断面図である。
【図３】 実施の形態１に係る半導体装置の製造方法を示す工程図（その２）であり、（ａ）は平面図、（ｂ）はＳ3−Ｓ3線断面図である。
【図４】 実施の形態１に係る半導体装置の製造方法を示す工程図（その３）であり、（ａ）は平面図、（ｂ）はＳ4−Ｓ4線断面図である。
【図５】 実施の形態１に係る半導体装置の製造方法を示す工程図（その４）であり、（ａ）は平面図、（ｂ）はＳ5−Ｓ5線断面図である。
【図６】 実施の形態１に係る半導体装置の製造方法を示す工程図（その５）であり、（ａ）は下面図、（ｂ）はＳ6−Ｓ6線断面図である。
【図７】 （ａ）から（ｆ）までは図４における金属配線の製作手順を示す工程図である。
【図８】 本発明の実施の形態２に係る半導体装置の構成を概略的に示す断面図である。
【図９】 本発明の実施の形態３に係る半導体装置の構成を概略的に示す断面図である。
【図１０】 従来の半導体装置の構成を概略的に示す断面図である。
【符号の説明】
１，２１，２２ 絶縁基材、 ２ 熱可塑性樹脂、 ３ 半導体素子、 ３ａ電極部、 ４ 金属配線、 ４ａ 金属配線の一端、 ４ｂ 金属球部、 ５封止樹脂、 ６ 金属バンプ（外部電極）。

Claims (9)

  1. 絶縁基材と、
    上記絶縁基材上に備えられた熱可塑性樹脂と、
    電極部を有し、上記熱可塑性樹脂により上記絶縁基材に固定された半導体素子と、
    上記熱可塑性樹脂及び上記絶縁基材を貫通し、一端が上記半導体素子の電極部に接合され、他端が上記絶縁基材の上記半導体素子の備えられていない側において上記絶縁基材に埋められた金属球部である金属配線と、
    上記金属配線を上記絶縁基材の上記半導体素子を備えた側において封止する封止樹脂と、
    上記金属球部に接続された金属バンプと
    を有することを特徴とする半導体装置。
  2. 上記絶縁基材がテープ状基板であることを特徴とする請求項１記載の半導体装置。
  3. 上記絶縁基材が紫外線硬化性基板であることを特徴とする請求項１又は２のいずれかに記載の半導体装置。
  4. 上記絶縁基材が綿不織布基板であることを特徴とする請求項１又は２のいずれかに記載の半導体装置。
  5. 絶縁基材上に熱可塑性樹脂を塗布する工程と、
    上記熱可塑性樹脂上に半導体素子を接合する工程と、
    金属配線を保持したキャピラリーを上記熱可塑性樹脂及び上記絶縁基材に突き刺して貫通させ、上記絶縁基材の上記半導体素子の備えられていない側において上記金属配線の先端に金属球部を形成し、上記キャピラリーを上記絶縁基材及び上記熱可塑性樹脂から引き抜くことによって上記金属配線の先端の金属球部を上記絶縁基材内で停止させて埋め込む工程と、
    上記キャピラリーを上記半導体素子の電極に圧着させることによって、上記金属配線を上記半導体素子の電極に接合して切断する工程と、
    上記絶縁基材の上記半導体素子の備えられていない側において上記金属球部に接続される金属バンプを取付ける工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 紫外線硬化性の絶縁基材上に熱可塑性樹脂を塗布する工程と、
    上記熱可塑性樹脂上に半導体素子を接合する工程と、
    金属配線を保持したキャピラリーを上記熱可塑性樹脂及び上記絶縁基材に突き刺して貫通させ、上記絶縁基材の上記半導体素子の備えられていない側において上記金属配線の先端に金属球部を形成し、上記キャピラリーを上記絶縁基材及び上記熱可塑性樹脂から引き抜くことによって上記金属配線の先端の金属球部を上記絶縁基材内で停止させて埋め込む工程と、
    上記キャピラリーを上記半導体素子の電極に圧着させることによって、上記金属配線を上記半導体素子の電極に接合して切断する工程と、
    上記絶縁基材に紫外線を照射する工程と、
    上記絶縁基材の上記半導体素子の備えられていない側において上記金属球部に接続される金属バンプを取付ける工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 綿不織布からなる絶縁基材上に熱可塑性樹脂を塗布する工程と、
    上記熱可塑性樹脂上に半導体素子を接合する工程と、
    金属配線を保持したキャピラリーを上記熱可塑性樹脂及び上記絶縁基材に突き刺して貫通させ、上記絶縁基材の上記半導体素子の備えられていない側において上記金属配線の先端に金属球部を形成し、上記キャピラリーを上記絶縁基材及び上記熱可塑性樹脂から引き抜くことによって上記金属配線の先端の金属球部を上記絶縁基材内で停止させて埋め込む工程と、
    上記キャピラリーを上記半導体素子の電極に圧着させることによって、上記金属配線を上記半導体素子の電極に接合して切断する工程と、
    上記絶縁基材の上記半導体素子の備えられていない側において上記金属球部に接続される金属バンプを取付ける工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 上記キャピラリーを上記熱可塑性樹脂及び上記絶縁基材に突き刺して貫通させる工程を、ヒートステージで上記熱可塑性樹脂を加熱しながら行うことを特徴とする請求項５から７までのいずれかに記載の半導体装置の製造方法。
  9. 上記金属配線の先端に金属球部を形成する工程を、電気トーチとの間のスパークによる熱を利用して行うことを特徴とする請求項５から８までのいずれかに記載の半導体装置の製造方法。
JP2000347855A 2000-11-15 2000-11-15 半導体装置及びその製造方法 Expired - Fee Related JP4354109B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000347855A JP4354109B2 (ja) 2000-11-15 2000-11-15 半導体装置及びその製造方法
US09/956,801 US6414380B1 (en) 2000-11-15 2001-09-21 Semiconductor device and method of making same
US10/153,723 US6815260B2 (en) 2000-11-15 2002-05-24 Method of making semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000347855A JP4354109B2 (ja) 2000-11-15 2000-11-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002151628A JP2002151628A (ja) 2002-05-24
JP4354109B2 true JP4354109B2 (ja) 2009-10-28

Family

ID=18821526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000347855A Expired - Fee Related JP4354109B2 (ja) 2000-11-15 2000-11-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6414380B1 (ja)
JP (1) JP4354109B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW563233B (en) * 2002-09-11 2003-11-21 Advanced Semiconductor Eng Process and structure for semiconductor package
US7627552B2 (en) * 2003-03-27 2009-12-01 Microsoft Corporation System and method for filtering and organizing items based on common elements
JP2004303861A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置およびその製造方法
US7442641B2 (en) * 2004-05-12 2008-10-28 Kulicke And Soffa Industries, Inc. Integrated ball and via package and formation process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JP3264622B2 (ja) * 1996-07-16 2002-03-11 株式会社東芝 半導体装置
JPH11102985A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6002169A (en) * 1998-06-15 1999-12-14 Lsi Logic Corporation Thermally enhanced tape ball grid array package
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP2000195984A (ja) * 1998-12-24 2000-07-14 Shinko Electric Ind Co Ltd 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
KR100960739B1 (ko) * 1999-02-26 2010-06-01 텍사스 인스트루먼츠 인코포레이티드 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package

Also Published As

Publication number Publication date
JP2002151628A (ja) 2002-05-24
US6815260B2 (en) 2004-11-09
US20020056895A1 (en) 2002-05-16
US20020142520A1 (en) 2002-10-03
US6414380B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JP4056424B2 (ja) 半導体装置の製造方法
WO1998018161A1 (fr) Dispositif a semi-conducteur, procede de fabrication, substrat de circuit et bande porteuse de film
JP2738568B2 (ja) 半導体チップモジュール
US5403785A (en) Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
JP4354109B2 (ja) 半導体装置及びその製造方法
JP4646426B2 (ja) 半導体装置の製造方法
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
JP2000243875A (ja) 半導体装置
JP3362007B2 (ja) 半導体装置、その製造方法及びテープキャリア
JP2002353267A (ja) ワイヤボンディング方法
JP3642621B2 (ja) 導電性ポリイミド樹脂バンプ及びその形成方法
TWM345345U (en) Semiconductor packaging structure and the used composite wire
JPH09293905A (ja) 半導体素子及びその製造方法
JP3686267B2 (ja) 半導体装置の製造方法
JP2785441B2 (ja) 半導体装置とその製造方法
JP3743293B2 (ja) Ｉｃパッケージの製造方法ならびにｉｃパッケージの実装方法
JP3527589B2 (ja) 半導体装置用パッケージ及びその製造方法
JPH09330943A (ja) 半導体装置及びその製造方法
JPH10270491A (ja) 半導体装置およびその製造方法
JP2000012621A (ja) 半導体装置およびその製造方法
JP4006900B2 (ja) 基板及びその接続構造並びに基板の製造方法
TW594024B (en) Method for treating and testing semiconductor component
JP2010153676A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081020

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081125

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees