JPH11102985A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH11102985A
JPH11102985A JP9262049A JP26204997A JPH11102985A JP H11102985 A JPH11102985 A JP H11102985A JP 9262049 A JP9262049 A JP 9262049A JP 26204997 A JP26204997 A JP 26204997A JP H11102985 A JPH11102985 A JP H11102985A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
base material
semiconductor integrated
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9262049A
Other languages
English (en)
Inventor
Michio Futakuchi
通男 二口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9262049A priority Critical patent/JPH11102985A/ja
Priority to US09/016,398 priority patent/US6308938B1/en
Priority to KR1019980009582A priority patent/KR100328370B1/ko
Priority to TW087104264A priority patent/TW469607B/zh
Priority to DE19813525A priority patent/DE19813525A1/de
Priority to CNB981051685A priority patent/CN1160782C/zh
Publication of JPH11102985A publication Critical patent/JPH11102985A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 ＢＧＡパッケージ型の半導体集積回路装置に
おいて、ヒートサイクル時に発生する熱応力を小さく抑
え、かつ、曲げ剛性の大きい半導体集積回路装置を得
る。 【解決手段】 半導体チップ１および封止樹脂層５を芯
材とし、表皮材としてキャリア基材３および補強基材４
でサンドイッチ構造を形成させた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はパッケージ構造とし
て、ボールグリッドアレイ構造の半導体集積回路装置に
係り、特に、熱サイクル時においても、その半導体集積
回路装置が実装されるプリント基板との間の接続信頼性
の高い半導体集積回路装置に関するものである。また、
薄型で、かつ高い曲げ剛性を有する半導体集積回路装置
に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路装置は益々多ピン
化の傾向にあり、そのため、従来より、パッケージに外
部接続用の端子としてボール形状の導電性端子をグリッ
ドアレイ状に配置したボールグリッドアレイ構造のパッ
ケージ(以下、ＢＧＡパッケージと称する)が使用されて
いる。このＢＧＡパッケージは益々増大するパッケージ
の多ピン化・小型化・薄型化の要求にこたえるものとし
て注目をあびている。
【０００３】図９及び図１０にそれぞれ従来のＢＧＡパ
ッケージの構造を示す。図９に示したＢＧＡパッケージ
は、半導体チップ１の一主面に設けられた導電性バッド
をキャリア基材３の一面側にて導電体６と導電性接着材
９を介して電気的に接続し、キャリア基材３の他面側に
て導電体６に外部出力端子８を設けたタイプである。ま
た、図１０に示したＢＧＡパッケージは、半導体チップ
１の一主面に設けられたボンディングパッドをボンディ
ングワイヤ７を介してキャリア基材３の一面側にて導電
体６と電気的に接続し、キャリア基材３の他面側にて導
電体６に外部出力端子８を設けたタイプである。なお、
図９及び図１０において、２はダイパッド、５は封止樹
脂層を示す。
【０００４】
【発明が解決しようとする課題】しかし、このように構
成されたＢＧＡパッケージにおいて、最近になって、Ｂ
ＧＡパッケージとこのＢＧＡパッケージが実装されるプ
リント基板との接続信頼性に問題があることが指摘され
始めている。例えば、日経エレクトロニクス（１９９
７．７．２８号（Ｎｏ．６９５）１９〜２０ページ）に
記述されているように、シリコン製半導体チップ１とそ
の半導体チップが直接搭載されているインタポーザ３
（以下キャリア基材と呼ぶ）との熱膨張係数の差によ
り、熱サイクルテスト後、半導体チップ１の下部にあた
るＢＧＡパッケージ中央部において最も大きな変形が生
じ、実装されるプリント基板との間を接続しているハン
ダボール８が疲労破壊しやすいことが報告されている。
【０００５】具体的には、図１１に示すように、半導体
チップ１に比べて熱膨張係数の大きいキャリア基材３の
他面側（外部接続端子８が設けられる側）の中央部が反
り上がり、その中央部に配置される外部接続端子８とし
てのハンダボールに大きな荷重がかかり、中央部に位置
するハンダボール８とプリント基板１０との間もしくは
ハンダボール８自身に亀裂が生じ破壊に至るという現象
である。一方、キャリア基材３とプリント基板１０との
間に発生する熱膨張係数の差による熱応力による影響を
避けるため、キャリア基材３として繊維強化プラスチッ
クを用いたものが提案されている。しかるに、このよう
に繊維強化プラスチック製のキャリア基材３を用いたと
き、特に上記した熱膨張係数の差によるＢＧＡパッケー
ジ中央部の変形が大きくなり、この変形に対する接続信
頼性の問題が顕著に現れる。
【０００６】なお、キャリア基材３とプリント基板１０
との間に発生する熱膨張係数の差による熱応力による影
響を多少犠牲にし、キャリア基材３としてセラミックを
用いることも考えられる。このときは半導体チップ１と
キャリア基材３との熱膨張係数の差は小さく、この熱膨
張係数の差によるＢＧＡパッケージ中央部の変形は小さ
くなるものの、それでも完全に抑えることはできず、ハ
ンダボール８における亀裂、破壊等の問題は、程度の差
はあれなお存在する。
【０００７】本発明は上記した点に鑑みてなされたもの
で、熱サイクル時においても、実装されるプリント基板
との接続信頼性の高いＢＧＡパッケージにより構成され
た半導体集積回路装置を得ることを目的とするものであ
る。また、本願発明の第２の目的は、薄型で、かつ曲げ
応力に対する剛性の高いＢＧＡパッケージにより構成さ
れた半導体集積回路装置を得ることである。
【０００８】
【課題を解決するための手段】第１の発明に係る半導体
集積回路装置は、半導体チップおよびその半導体チップ
の周囲を取り囲んで形成される封止樹脂層を芯材とし、
表皮材としてキャリア基材および補強基材でサンドイッ
チ構造が構成され、キャリア基材に設けられる複数の導
電体はキャリア基材の一面において半導体チップの複数
の接続用パッドと電気的に接続されるとともに、キャリ
ア基材の他面に設置され、さらにそのキャリア基材の他
面においてそれらの複数の導電体にそれぞれ対応する複
数のボール形状の外部接続端子が設置されるものであ
る。
【０００９】第２の発明に係る半導体集積回路装置は、
第１の発明に対してさらに、半導体チップの複数の接続
パッドと複数の導電体との電気的接続はボンディングワ
イヤにより行われ、さらに半導体チップはキャリア基材
に設けられるダイパッドを介してキャリア基材の一面上
に接着載置されるものである。
【００１０】第３の発明に係る半導体集積回路装置は、
第１の発明に対してさらに、半導体チップの複数の接続
パッドと複数の導電体との電気的接続は導電性接着材を
介して直接行われるものである。
【００１１】第４の発明に係る半導体集積回路装置は、
第１の発明に対してさらに、キャリア基材の他面に設置
された複数の導電体が複数行、複数列のグリッドアレイ
状に配置されているものである。
【００１２】第５の発明に係る半導体集積回路装置は、
第１の発明に対してさらに、補強基材が前記封止樹脂層
に埋め込まれるものである。
【００１３】第６の発明に係る半導体集積回路装置は、
第１の発明に対してさらに、半導体チップの厚さ方向の
中心面から補強基材までの距離が中心面からキャリア基
材までの距離と同じであるものである。
【００１４】第７の発明に係る半導体集積回路装置は、
第１の発明に対してさらに、キャリア基材と補強基材は
同一形状であり、かつサンドイッチ構造の中心面に対し
対称の位置に配置されたものである。
【００１５】第８の発明に係る半導体集積回路装置は、
第１の発明に対してさらに、キャリア基材は繊維強化プ
ラスチックで形成されるものである。
【００１６】第９の発明に係る半導体集積回路装置は、
半導体チップおよび第一の絶縁性接着材層および第二の
絶縁性接着材層を芯材とし、表皮材として第一の接着材
層を介して半導体チップと接着されるキャリア基材およ
び第二の絶縁性接着材層を介して半導体チップと接着さ
れる補強基材でサンドイッチ構造が構成され、キャリア
基材に設けられる複数の導電体はキャリア基材の一面に
おいて半導体チップの複数の接続パッドと電気的に接続
されるとともに、キャリア基材の他面に設置され、さら
にキャリア基材の他面においてそれらの複数の導電体に
それぞれ対応する複数のボール形状の外部接続端子が設
置されるものである。
【００１７】第１０の発明に係る半導体集積回路装置
は、第９の発明に対してさらに、半導体チップ、キャリ
ア基材の一面、第１の絶縁性接着材層、第２の絶縁性接
着材層、および補強基材を覆うように形成される封止樹
脂層をさらに設けたものである。
【００１８】第１１の発明に係る半導体集積回路装置
は、第９の発明に対してさらに、キャリア基材の他面に
設置された複数の導電体は、複数行、複数列のグリッド
アレイ状に配置されているものである。
【００１９】第１２の発明に係る半導体集積回路装置
は、第９の発明に対してさらに、キャリア基材と補強基
材は同一形状であり、かつサンドイッチ構造の中心面に
対し対称の位置に配置されたものである。
【００２０】第１３の発明に係る半導体集積回路装置
は、第９の発明に対してさらに、キャリア基材は繊維強
化プラスチックで形成されたものである。
【００２１】
【発明の実施の形態】
実施の形態１．図１はこの発明の実施の形態１を示すも
のであり、図１において、１は一主面に複数の接続パッ
ド１２（ボンディングパッド）を有する半導体チップ
で、この実施の形態１ではシリコン半導体基板にて形成
される。３は半導体チップが一面３ａ上に載置されるキ
ャリア基板で、この実施の形態１ではガラス繊維エポキ
シ樹脂等の繊維強化プラスチック又はアルミナセラミッ
クにて形成され、厚みが例えば０．２ｍｍにされてい
る。２はこのキャリア基板３の一面３ａ上に接着材によ
り接着されるダイパッドで、その上に上記半導体チップ
１がダイボンド等の接着材により接着される。
【００２２】６は半導体チップ１における複数の接続バ
ッド１２に対応して設けられ、それぞれが対応の接続パ
ッド１２に電気的に接続される複数の導電体で、半導体
チップ１の接続パッド１２にボンディングワイヤ７にて
電気的に接続されるキャリア基板３の一面３ａ側に位置
する内側導電面６ａと、キャリア基板３の他面３ｂ側に
位置する外側導電面６ｂとを有する。内側導電面６ａと
外側導電面６ｂとは、キャリア基材３に設けられたスル
ーホール内面に施される接続用導体６ｃによって電気的
に接続される。また、内側導電面６ａはキャリア基板３
の一面３ａに図２(a)に示すように所定の形状にてパタ
ーニングされる。さらに、外側導電面６ｂは図２(b)に
示すように、キャリア基材３の他面３ｂにグリッドアレ
イ状、つまり、複数行、複数列のマトリクス状に形成さ
れる。導電体６の材質は導電性の物質であればよいが、
好適には銅、金、銀、アルミニュウム等の金属が用いら
れる。
【００２３】８は複数の導電体６に対応して設けられ、
それぞれが対応の導電体６の外側導電面６ｂに接続され
る複数のボール形状の外部接続端子である。個々の外部
接続端子８は対応の導電体６及びボンディングワイヤ７
を介してそれぞれ半導体チップ１の接続パッド１２と電
気的に接続される。５はキャリア基材３の一面３ａ及び
半導体チップ１上を覆って形成される封止樹脂層で、通
常エポキシ樹脂またはシリコン樹脂変成エポキシ樹脂が
用いられ、半導体チップ１およびボンディングワイヤ７
を保護する。
【００２４】４は封止樹脂層５を介してキャリア基材３
の一面３ａと対向配置される補強基材で、キャリア基材
３と同一材質もしくは同じ熱膨張係数を有した材質、同
一形状すなわち同一大きさ、同一厚さのものにて形成さ
れており、この実施の形態１ではガラス繊維エポキシ樹
脂等の繊維強化プラスチック又はアルミナセラミックに
て形成され、厚みが例えば０．２ｍｍにされている。な
お、封止樹脂層５は、キャリア基材３と補強基材４の間
に充填されることによって形成される。充填は半導体チ
ップ１が搭載されたキャリア基材３および補強基材４を
それぞれ成形型に配置した後通常のトランスファーモー
ルド法またはインジェクションモールド法により充填さ
れ硬化される。また、封止樹脂層５の厚さは、半導体チ
ップ１の厚さ方向の中心面（図示Ａ−Ａ線を含む平面）
から補強基材４までの長さ（距離）と中心面からキャリ
ア基材３までの長さ（距離）と同じになるようにされて
いる。なお、図１において図９、図１０に示したものと
同じ符号は同一または相当のものを示す。
【００２５】このように構成された半導体集積回路装置
は、半導体チップ１及び封止樹脂層５を芯材とし、キャ
リア基材３及び補強基材４をそれぞれ表皮材とするサン
ドイッチ構造体を構成する。従って、半導体チップ１
（シリコン製の場合熱膨張係数は４×１０-6ｄｅｇ- 1）
とキャリア基材３および補強基材４（繊維強化エポキシ
樹脂の内例えばガラス繊維強化エポキシ樹脂を用いた場
合、熱膨張係数は１６×１０-6ｄｅｇ-1、アルミナセラ
ミックの場合熱膨張係数は８×１０-6ｄｅｇ-1）との熱
膨張係数の差により、半導体チップ１とキャリア基材３
との間、及び半導体チップ１と補強基材４との間にそれ
ぞれ熱応力が生じるが、半導体チップ１の厚さ方向の中
心面に対して上部と下部とで熱応力が相殺され、熱サイ
クル時等においても熱応力による変形を最小に抑えるこ
とができる。
【００２６】しかも、上記したようにサンドイッチ構造
をとっているため、キャリア基材３単独では得られなか
った高い曲げ剛性が得られる。すなわち、仮に半導体集
積回路装置に曲げ応力が生じたとしても、生じる歪の量
をほとんど問題とならない程度に小さく抑えることがで
きる。その結果、このように構成された半導体集積回路
装置をプリント基板に実装した場合、外部出力端子８に
亀裂が生じたり破壊されたりすることがなくなる。
【００２７】具体的には、図１の構成のテストサンプル
のヒートサイクルテストにより上記の効果を確認した。
すなわちキャリア基材３および補強基材４としていずれ
も０．２ｍｍ厚み、４０ｍｍ×４０ｍｍのガラス繊維強
化エポキシ樹脂で構成し、また半導体チップ１として
０．４ｍｍ厚み、１５ｍｍ×１５ｍｍのシリコンチップ
を用い全体厚みを１．２ｍｍとし、封止樹脂５としてエ
ポキシ樹脂によりキャリア基材３および補強基材４の間
を充填した。またキャリア基材３に図２に示すようなパ
ターンを１８ミクロンの銅箔のエッチングにより表裏に
作成し、外部接続端子８として約０．５ｍｍ径のハンダ
ボールを形成させ、１．６ｍｍ厚のガラス繊維強化エポ
キシ樹脂製のプリント基板に実装した。このものを＋８
５℃〜−８５℃で１０００サイクルのテスト後も不具合
は認められなかった。また同時に補強基材４がなく代わ
りにキャリア基材３として０．４ｍｍ厚のものを用いた
比較サンプルを同様の条件でヒートサイクルテストした
所、１０００サイクル後にハンダボール部の断線が生じ
た。
【００２８】上記に述べたようにサンドイッチ構造体に
おける曲げ応力に対しての高い剛性はある間隔をおいて
配置した両側の高剛性の表皮材により、大きな慣性モー
メント値（Ｉ）が得られる。この点につき、さらに図３
及び図４を用いて説明する。図３は一般的なサンドイッ
チ構造体の断面図、図４は図３のサンドイッチ構造体の
一般的な曲げ試験方法を示す。図４に示す曲げ試験方法
は両端を支持し、全面に均等荷重Ｐをかけた場合で、サ
ンドイッチ構造体の最大たわみ部は中央部で、その量δ
は、次式（１）で表すことができる。 δ＝５ＰＬ3／３８４ＥＩ （１） ここで、δは最大たわみ量、Ｐは荷重、Ｌは支持点間距
離、Ｅは弾性率、Ｉは慣性モーメントである。
【００２９】ここで慣性モーメントＩは曲げにくさを表
す係数で、単純な高さＨ、幅Ａのハリの場合、次式
（２）で表せる。 Ｉ＝ＡＨ3／１２ （２） 図３に示すサンドイッチ構造体の場合、表皮材の慣性モ
ーメントＩは次式（３）で表せる。 Ｉ＝（ＡＨ3−Ａｈ3）／１２ （３）
【００３０】上記した点を考慮し、図１に示した半導体
集積回路装置の曲げ応力に対する歪みの量を求めると、
次のような結果が得られた。なお、比較のため図１０に
示した従来の半導体集積回路装置についても同様に曲げ
応力に対する歪みの量を求めた。ここで、図１に示した
半導体集積回路装置において、キャリア基材３および補
強材４の厚みを０．２ｍｍ、幅Ａ＝４０ｍｍ、全体の厚
みＨ＝１．２ｍｍ、荷重Ｐ＝１ｋｇｆ、支点距離Ｌ＝４
０ｍｍとし、キャリア基材３および補強材４をガラス繊
維強化エポキシ樹脂（Ｅ＝３０００ｋｇｆ／ｍｍ2）製
とした。また、このときの半導体集積回路装置の最大た
わみ量δは、熱応力による荷重Ｐを全面に均等荷重がか
かったときのモデル（図４に相当）で近似的に求めた。
なお、図１０に示した半導体集積装置は、キャリア基材
３の厚みを０．４ｍｍとした以外、他は図１に示した半
導体集積回路装置とすべて同じ条件とした。
【００３１】すなわち、図１に示した半導体集積回路装
置の最大たわみ量δは、前述の式（式１）および（式
３）から０．０６９ｍｍとなる。同様に図１０に示した
半導体集積回路装置の最大たわみ量δは、（式１）およ
び（式２）（Ｈ＝０．４ｍｍ）から１．３ｍｍとなる。
このことから明らかな如く、全体の厚みが全く同じにも
かかわらず、図１に示したサンドイッチ構成の半導体集
積回路装置は図１０に示した半導体集積回路装置に対し
て曲げ応力に対する歪量（最大たわみ量δ）が約１／１
９に改善されることが判る。なお、この例はキャリア基
材３および補強材４としてガラス繊維強化エポキシ樹脂
を用いたものを説明したが、曲げ応力に対する歪量の改
善効果は慣性モーメントＩによる効果であるので、上記
以外の物質、例えばアルミナセラミックスを用いたとし
ても同様の効果が得られる。
【００３２】以上述べたことから明らかな如く、上記の
ように構成された半導体集積回路装置においては、半導
体チップ１及び封止樹脂層５を芯材とし、キャリア基材
３及び補強基材４を表皮材としたサンドイッチ構造を構
成したので、高い曲げ剛性が得られ、かつ、半導体チッ
プ１とキャリア基材３および補強基材４との間に生じる
熱応力は、半導体チップ１の厚さ方向の中心面に対して
上部と下部とで相殺されてほとんど無視できるという効
果を有する。
【００３３】実施の形態２．図５はこの発明の実施の形
態２を示すものであり、図１に示した実施の形態１に対
して封止樹脂層の厚みが異なる。また図１に示した半導
体集積回路装置は半導体チップ１の厚さ方向の中心面Ａ
−Ａからキャリア基材３までの長さ（距離）と中心面Ａ
−Ａから補強基材４までの長さ（距離）を同じものとし
ているのに対して、この実施の形態２に示すものは半導
体チップ１の厚さ方向の中心面Ａ−Ａから補強基材４ま
での距離が、中心面Ａ−Ａからキャリア基材３までの距
離に対して異なっている点である。要するに、この実施
の形態２に示す半導体集積回路装置は、半導体チップ１
の厚さ方向の中心面Ａ−Ａから補強基材４までの距離ｄ
１が中心面Ａ−Ａからキャリア基材３までの距離ｄ２よ
り大きく（ｄ１＞ｄ２）したものである。なお、図３に
おいて、図１に示した符号と同一符号は同一又は相当部
分を示す。
【００３４】このように構成された半導体集積回路装置
にあっても、上記した実施の形態１に比較して、図１０
に示した従来の半導体集積回路装置に対してサンドイッ
チ構造による高い曲げ剛性のため、熱サイクル時におけ
る熱応力による変形を抑えることができ、プリント基板
に実装した場合、外部出力端子８に亀裂が生じたり破壊
されたりすること抑制できる。
【００３５】なお、上記した実施の形態２においては、
サンドイッチ構造の中心面に対し、半導体チップ１の中
心面がずれていることにより、キャリア基材３が熱膨張
係数の小さい半導体チップ１の拘束を補強基材４より多
くうけ、加熱時（膨張時）には補強基材４のほうがより
膨張するため、全体として上に凸の形状に、また冷却時
（収縮時）には補強基材４のほうがより収縮するため、
下に凸の形状に変形するものの、補強基材４とキャリア
基材３の形状および材質を異なったものとすることによ
ってさらに全体の温度変化に対する変形を少なく抑える
ことができる。すなわち、補強基材４としてキャリア基
材３に対して、１．熱膨張係数を小さくする、２．弾性
率を小さくする、３．厚みを小さくする、あるいは４．
これら１〜３を組み合わせる等により補強基材４に発生
する熱応力とキャリア基材３に発生する熱応力を同じに
することができ、それにより半導体チップ１の厚さ方向
の中心面Ａ−Ａに対して補強基材４により生じる熱応力
とキャリア基材３により生じる熱応力を相殺させ、全体
の温度変化に対する変形を少なく抑えることができる。
したがって、熱サイクル時等においても熱応力による変
形を最小に抑えることができる。
【００３６】実施の形態３．図６はこの発明の実施の形
態３を示すものであり、図１に示した実施の形態１に対
して次の点が相違するだけであり、その他の点について
は同様の構成をしている。すなわち、上記した実施の形
態１が半導体チップ１の接続パッド１２と導電体６の内
側導電面６ａとの電気的接続をボンディングワイヤ７に
より行っているのに対して、この実施の形態３は半導体
チップ１の接続パッド１２と導電体６の内側導電面６ａ
の電気的接続を直接導電性接着材９により行っている。
なお、この実施の形態３においても、上記実施の形態１
と同様に、封止樹脂層５の厚さは、半導体チップ１の厚
さ方向の中心面（図示Ａ−Ａ線を含む平面）から補強基
材４までの長さ（距離）がキャリア基材３までの長さ
（距離）と同じになる厚さである。また、図６におい
て、図１に示した符号と同一符号は同一または相当部分
を示す。
【００３７】このように構成された半導体集積回路装置
にあっても、上記実施の形態１と同様に、熱応力による
変形を最小に抑えることができ、また応力が発生したと
してもサンドイッチ構造による高い曲げ剛性により変形
を抑えることができるという効果を有する。なお、この
実施の形態３において、半導体チップ１の厚さ方向の中
心面Ａ−Ａから補強基材４までの距離ｄ１と中心面Ａ−
Ａからキャリア基材３までの距離ｄ２とを同じものとし
たが、上記した実施の形態２と同様にｄ１＞ｄ２として
もよいし、また補強基材４をキャリア基材３と別の構成
にしてもよい。
【００３８】実施の形態４．図７はこの発明の実施の形
態４を示すものであり、上記した実施の形態３に対して
次の点が相違するだけであり、その他については同様の
構成をしている。すなわち、上記した実施の形態３が半
導体チップ１とキャリア基材３との間および半導体チッ
プ１と補強基板４との間に封止樹脂層５を介在させる構
造としているのに対して、この実施の形態４は半導体チ
ップ１がキャリア基板３の一面３ａ上に第１の絶縁性接
着材層１１ａにて接着載置され、補強基材４が半導体チ
ップ１の他主面上に第２の絶縁性接着材層１１ｂにて接
着載置され、半導体チップ１、キャリア基板３、第１及
び第２の絶縁性接着材層１１ａ、１１ｂ、及び補強基材
４の側面並びに補強基材の上面を封止樹脂層５にて覆っ
た構造にしている。なお、図７において図６に示した符
号と同一符号は同一又は相当部分を示す。
【００３９】このように構成された半導体集積回路装置
にあっても、上記した実施の形態１と同様に熱応力によ
る変形を最小に抑えることができ、また応力が発生した
としてもサンドイッチ構造により高い曲げ剛性による変
形を抑えることができるという効果を有する。
【００４０】なお、この実施の形態４において、第１及
び第２の絶縁性接着材層１１ａ、１１ｂは、キャリア基
材３および補強基材４と半導体チップ１とをそれぞれ接
着できればよく、特に材質は限定されない。また、この
実施の形態４において、半導体チップ１の厚さ方向の中
心面Ａ−Ａから補強基材４までの距離ｄ１と中心面Ａ−
Ａからキャリア基材３までの距離ｄ２とを同じものとし
たが、上記した実施の形態２と同様にｄ１＞ｄ２とし、
補強基材４をキャリア基材３と別の構成にしてよい。
【００４１】実施の形態５．図８はこの発明の実施の形
態５を示すものであり、上記した実施の形態１に対し
て、次の点が相違するだけであり、その他については同
様の構成をしている。すなわち、上記した実施の形態１
が封止樹脂層５をキャリア基材３と補強基材４の間にの
み存在するものとしているのに対して、この実施の形態
５は、封止樹脂層５が補強基材４の上部まで覆っている
構造、言い換えれば、補強基材４が封止樹脂層５に埋め
込まれる構造にしている。なお、図８において図１に示
した符号と同一符号は同一又は相当部分を示す。
【００４２】このように構成された半導体集積回路装置
においても上記した実施の形態１と同様にサンドイッチ
構造により、熱応力による変形を最小に抑えることがで
き、また応力が発生したとしてもサンドイッチ構造によ
り高い曲げ剛性による変形を抑えることができる上、封
止樹脂層５により補強基材４の保護をすることができる
という効果を併せ持つものである。
【００４３】
【発明の効果】以上説明したように、第１の発明は、半
導体チップおよびその半導体チップの周囲を取り囲んで
形成される封止樹脂層を芯材とし、表皮材としてキャリ
ア基材および補強基材でサンドイッチ構造を形成したの
で、、曲げ応力に対する剛性が高く、また熱サイクル時
においても、実装されるプリント基板との接続信頼性の
高い半導体集積回路装置が得られるという効果を有す
る。
【００４４】第２の発明は、第１の発明に対してさらに
半導体チップの接続パッドと導電体との電気的接続がボ
ンディングワイヤにより接続された構成であり、第１の
発明と同様の効果を有する。
【００４５】第３の発明は、第１の発明に対して半導体
チップの接続パッドと導電体との接続を導電性接着材を
介して直接行われる構成であり、第１の発明と同様の効
果を有する。
【００４６】第４の発明は、第１の発明に対してさら
に、キャリア基材の他面に設置された複数の導電体が複
数行、複数列のマトリクス状に配置されている構成であ
り、第１の発明と同様の効果を有する他、狭い領域内に
多くの外部接続端子を設けることができる。
【００４７】第５の発明は、第１の発明に対してさら
に、補強基材は封止樹脂層に埋め込まれる構成であり、
第１の発明と同様の効果を有する他、補強基材が保護さ
れるという効果を有する。
【００４８】第６の発明は、第１の発明に対してさら
に、半導体チップの厚さ方向の中心面から補強基材まで
の距離が中心面からキャリア基材までの距離と同じであ
るものであり、第１の発明と同様の効果を有する。
【００４９】第７の発明は、第１の発明に対してさら
に、キャリア基材と補強基材は同一形状であり、かつサ
ンドイッチ構造の中心面に対し対称の位置に配置された
ものであり、第１の発明と同様の効果を有する。
【００５０】第８の発明は、第１の発明に対してさら
に、キャリア基材は繊維強化プラスチックで形成される
構成であり、第１の発明と同様の効果を有する他、実装
されるプリント基板との間に生じる熱応力はほとんど無
視できるという効果を有する。
【００５１】第９の発明は、半導体チップおよび接着材
層を芯材とし、表皮材として接着材層を介して半導体チ
ップと接着されるキャリア基材および補強基材でサンド
イッチ構造が形成されているので、曲げ応力に対する剛
性が高く、また熱サイクル時においても、実装されるプ
リント基板との接続信頼性の高い半導体集積回路装置が
得られるという効果を有する。
【００５２】第１０の発明は、第９の発明に対してさら
に、半導体チップ、キャリア基材の一面、第１の絶縁性
接着材層、第２の絶縁性接着材層、及び補強基材を覆う
ように形成される封止樹脂層を設けた構成であり、第９
の発明と同様の効果を有する他、半導体チップ、キャリ
ア基材の一面、第１の絶縁性接着材層、第２の絶縁性接
着材層、及び補強基材が保護されるという効果を有す
る。
【００５３】第１１の発明は、第９の発明に対してさら
に、複数の導電体の外側導電型面は、キャリア基材の他
面に複数行、複数列のグリッドアレイ状に配置される構
成であり、第９の発明と同様の効果を有する。
【００５４】第１２の発明は、第９の発明に対してさら
に、キャリア基材と補強基材は同一形状であり、かつサ
ンドイッチ構造の中心面に対し対称の位置に配置された
ものであり、第９の発明と同様の効果を有する。
【００５５】第１３の発明は、第９の発明に対してさら
に、キャリア基材は繊維強化プラスチックで形成される
構成であり、第９の発明と同様の効果を有する他、実装
されるプリント基板との間に生じる熱応力はほとんど無
視できるという効果を有する。
【図面の簡単な説明】
【図１】 この発明における実施の形態１における半導
体集積回路装置の構成を示す断面図。
【図２】 この発明の実施の形態１における導電体６お
よび外部接続端子８の配置を示す平面図。
【図３】 一般的なサンドイッチ構造を示す断面図。
【図４】 一般的な曲げ試験を示す図。
【図５】 この発明における実施の形態２における半導
体集積回路装置の構成を示す断面図。
【図６】 この発明における実施の形態３における半導
体集積回路装置の構成を示す断面図。
【図７】 この発明における実施の形態４における半導
体集積回路装置の構成を示す断面図。
【図８】 この発明における実施の形態５における半導
体集積回路装置の構成を示す断面図。
【図９】 従来の半導体集積回路装置を示す断面図。
【図１０】 従来の半導体集積回路装置を示す断面図。
【図１１】 従来の半導体集積回路装置の熱サイクルに
よる変形状況を表した断面図。
【符号の説明】
１ 半導体チップ、２ ダイパッド、３ キャリア基
材、４ 補強基材、５封止樹脂層、６ 導電体、７ ボ
ンディングワイヤ、８ 外部出力端子、９ 導電性接着
材、１０ プリント基板、１１ａ、１１ｂ 第１及び第
２の絶縁性接着材層、１２ 接続パッド。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップおよびその半導体チップの
    周囲を取り囲んで形成される封止樹脂層を芯材とし、表
    皮材としてキャリア基材および補強基材でサンドイッチ
    構造が構成され、前記キャリア基材に設けられる複数の
    導電体は前記キャリア基材の一面において前記半導体チ
    ップの複数の接続用パッドと電気的に接続されるととも
    に、前記キャリア基材の他面に設置され、さらにそのキ
    ャリア基材の他面においてそれらの複数の導電体にそれ
    ぞれ対応する複数のボール形状の外部接続端子が設置さ
    れることを特徴とする半導体集積回路装置。
  2. 【請求項２】 前記半導体チップの複数の接続パッドと
    前記複数の導電体との電気的接続はボンディングワイヤ
    により行われ、さらに前記半導体チップは前記キャリア
    基材に設けられるダイパッドを介して前記キャリア基材
    の一面上に接着載置されることを特徴とする請求項１記
    載の半導体集積回路装置。
  3. 【請求項３】 前記半導体チップの複数の接続パッドと
    前記複数の導電体との電気的接続は導電性接着材を介し
    て直接行われることを特徴とする請求項１記載の半導体
    集積回路装置。
  4. 【請求項４】 前記キャリア基材の他面に設置された複
    数の導電体は、複数行、複数列のグリッドアレイ状に配
    置されていることを特徴とする請求項１ないし請求項３
    のいずれかに記載の半導体集積回路装置。
  5. 【請求項５】 前記補強基材は前記封止樹脂層に埋め込
    まれることを特徴とする請求項１ないし請求項４のいず
    れかに記載の半導体集積回路装置。
  6. 【請求項６】 前記半導体チップの厚さ方向の中心面か
    ら前記補強基材までの距離が前記中心面から前記キャリ
    ア基材までの距離と同じであることを特徴とする請求項
    １ないし請求項５のいずれかに記載の半導体集積回路装
    置。
  7. 【請求項７】 前記キャリア基材と前記補強基材は同一
    形状であり、かつサンドイッチ構造の中心面に対し対称
    の位置に配置されたことを特徴とする請求項１ないし請
    求項６のいずれかに記載の半導体集積回路装置。
  8. 【請求項８】 前記キャリア基材は繊維強化プラスチッ
    クで形成されることを特徴とする請求項１ないし請求項
    ７のいずれかに記載の半導体集積回路装置。
  9. 【請求項９】 半導体チップおよび第一の絶縁性接着材
    層および第二の絶縁性接着材層を芯材とし、表皮材とし
    て前記第一の絶縁性接着材層を介して前記半導体チップ
    と接着されるキャリア基材および前記第二の絶縁性接着
    材層を介して前記半導体チップと接着される補強基材で
    サンドイッチ構造が構成され、前記キャリア基材に設け
    られる複数の導電体は前記キャリア基材の一面において
    前記半導体チップの複数の接続パッドと電気的に接続さ
    れるとともに、前記キャリア基材の他面に設置され、さ
    らに前記キャリア基材の他面においてそれらの複数の導
    電体にそれぞれ対応する複数のボール形状の外部接続端
    子が設置されることを特徴とする半導体集積回路装置。
  10. 【請求項１０】 前記半導体チップ、前記キャリア基材
    の一面、前記第１の絶縁性接着材層、前記第２の接着材
    層、および前記補強基材を覆うように形成される封止樹
    脂層をさらに設けたことを特徴とする請求項９記載の半
    導体集積回路装置。
  11. 【請求項１１】 前記キャリア基材の他面に設置された
    複数の導電体は、複数行、複数列のグリッドアレイ状に
    配置されていることを特徴とする請求項９または請求項
    １０に記載の半導体集積回路装置。
  12. 【請求項１２】 前記キャリア基材と前記補強基材は同
    一形状であり、かつサンドイッチ構造の中心面に対し対
    称の位置に配置されたことを特徴とする請求項９ないし
    請求項１１のいずれかに記載の半導体集積回路装置。
  13. 【請求項１３】 前記キャリア基材は繊維強化プラスチ
    ックで形成されることを特徴とする請求項９ないし請求
    項１２のいずれかに記載の半導体集積回路装置。
JP9262049A 1997-09-26 1997-09-26 半導体集積回路装置 Pending JPH11102985A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9262049A JPH11102985A (ja) 1997-09-26 1997-09-26 半導体集積回路装置
US09/016,398 US6308938B1 (en) 1997-09-26 1998-01-30 Semiconductor integrated circuit device
KR1019980009582A KR100328370B1 (ko) 1997-09-26 1998-03-20 반도체집적회로장치
TW087104264A TW469607B (en) 1997-09-26 1998-03-21 Semiconductor integrated circuit device
DE19813525A DE19813525A1 (de) 1997-09-26 1998-03-26 Integriertes Halbleiterbauelement
CNB981051685A CN1160782C (zh) 1997-09-26 1998-03-30 半导体集成电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9262049A JPH11102985A (ja) 1997-09-26 1997-09-26 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH11102985A true JPH11102985A (ja) 1999-04-13

Family

ID=17370332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9262049A Pending JPH11102985A (ja) 1997-09-26 1997-09-26 半導体集積回路装置

Country Status (6)

Country Link
US (1) US6308938B1 (ja)
JP (1) JPH11102985A (ja)
KR (1) KR100328370B1 (ja)
CN (1) CN1160782C (ja)
DE (1) DE19813525A1 (ja)
TW (1) TW469607B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049424A (ja) * 2004-08-02 2006-02-16 Shinko Electric Ind Co Ltd 電子部品内蔵基板およびその製造方法
WO2006059416A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 複合材料振動装置
JP2006351819A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 部品内蔵基板
US7868467B2 (en) 2007-07-12 2011-01-11 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145207A1 (en) * 1999-03-05 2002-10-10 Anderson Sidney Larry Method and structure for integrated circuit package
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
DE10004410A1 (de) * 2000-02-02 2001-08-16 Infineon Technologies Ag Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
JP2001222751A (ja) * 2000-02-14 2001-08-17 Toshiba Electric Appliance Co Ltd 自動販売機温度制御装置
JP3604988B2 (ja) * 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
JP4354109B2 (ja) * 2000-11-15 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US6455936B1 (en) * 2001-05-14 2002-09-24 The Boeing Company Integrated circuit assembly having interposer with a compliant layer
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
JP3560585B2 (ja) 2001-12-14 2004-09-02 松下電器産業株式会社 半導体装置の製造方法
DE10163084A1 (de) * 2001-12-20 2003-07-17 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
DE10215355B4 (de) * 2002-04-08 2004-08-05 Infineon Technologies Ag Verfahren zur Flip-Chip-Montage von Halbleiterchips
JP2004281538A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
JP3772984B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
JP3918936B2 (ja) * 2003-03-13 2007-05-23 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US20050093175A1 (en) * 2003-11-03 2005-05-05 Martin Reiss Arrangement for improving the reliability of semiconductor modules
TWI236109B (en) * 2004-02-26 2005-07-11 Advanced Semiconductor Eng Chip package
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US8390107B2 (en) 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
JP2011029287A (ja) * 2009-07-22 2011-02-10 Renesas Electronics Corp プリント配線基板、半導体装置及びプリント配線基板の製造方法
US20120025362A1 (en) * 2010-07-30 2012-02-02 Qualcomm Incorporated Reinforced Wafer-Level Molding to Reduce Warpage
US20130082407A1 (en) * 2011-10-04 2013-04-04 Texas Instruments Incorporated Integrated Circuit Package And Method
US20130256884A1 (en) 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
KR102251170B1 (ko) * 2013-07-22 2021-05-13 헨켈 아이피 앤드 홀딩 게엠베하 웨이퍼의 압축 성형시의 웨이퍼 휨을 제어하는 방법 및 그에 유용한 물품
CN105612613B (zh) * 2014-04-01 2018-11-06 富士电机株式会社 半导体装置
CN108878376B (zh) * 2018-06-28 2024-04-26 安徽芯动联科微系统股份有限公司 一种同时具备低应力和抗高过载的电子器件及其封装方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
EP0585376A4 (en) 1991-05-23 1994-06-08 Motorola Inc Integrated circuit chip carrier
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
CH686017A5 (de) 1993-04-16 1995-11-30 Microdul Ag Anordnung mit einem Substrat und mindestens einem Chip.
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
JPH07321246A (ja) 1994-05-19 1995-12-08 Shinko Electric Ind Co Ltd 半導体装置
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5586010A (en) 1995-03-13 1996-12-17 Texas Instruments Incorporated Low stress ball grid array package
US5572405A (en) 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
JPH09167811A (ja) 1995-12-15 1997-06-24 Toshiba Corp 表面実装型電子部品
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049424A (ja) * 2004-08-02 2006-02-16 Shinko Electric Ind Co Ltd 電子部品内蔵基板およびその製造方法
KR101097816B1 (ko) * 2004-08-02 2011-12-23 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장형 기판의 제조 방법
WO2006059416A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 複合材料振動装置
JP2006351819A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 部品内蔵基板
US7868467B2 (en) 2007-07-12 2011-01-11 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW469607B (en) 2001-12-21
US6308938B1 (en) 2001-10-30
DE19813525A1 (de) 1999-04-08
CN1160782C (zh) 2004-08-04
KR100328370B1 (ko) 2002-04-17
KR19990029138A (ko) 1999-04-26
CN1213173A (zh) 1999-04-07

Similar Documents

Publication Publication Date Title
JPH11102985A (ja) 半導体集積回路装置
US6326700B1 (en) Low profile semiconductor package and process for making the same
JP3929250B2 (ja) 半導体装置
US6291899B1 (en) Method and apparatus for reducing BGA warpage caused by encapsulation
US20020195718A1 (en) Process for mounting electronic device and semiconductor device
US20150303127A1 (en) Chip-Scale Packaging With Protective Heat Spreader
US5184208A (en) Semiconductor device
KR20040014167A (ko) 반도체장치 및 그 제조방법
JP2002217227A (ja) 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JPH09260533A (ja) 半導体装置及びその実装構造
US5514905A (en) Semiconductor device
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP2000031343A (ja) 半導体装置
KR970007840B1 (ko) 반도체 장치
JPH04363032A (ja) 半導体装置
JP2000223623A (ja) 回路基板の実装構造
JP3568402B2 (ja) 半導体装置
JP2001351946A (ja) 半導体装置
JP5157456B2 (ja) 半導体装置及び半導体装置の製造方法
US8105871B2 (en) Semiconductor device and manufacturing method of the same
JPH0775253B2 (ja) 半導体装置およびその製造方法
JPH0777226B2 (ja) 半導体装置およびその製造方法
US20260123421A1 (en) Semiconductor package
JP2003051511A (ja) 半導体装置及びその製造方法
US20090166879A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050426