JP4462903B2 - 半導体ウェハ - Google Patents

Description

本発明は、半導体装置内部の機密情報を不正な手段により、解析・改竄から保護することを目的とする保護機能を備えた半導体ウェハに関する。

近年、半導体装置の面積の縮小と耐タンパー性を兼ねた技術として、スクライブ上に検査用パッドを配置し、ダイシングする際に検査用パッドを切り落とす技術がよく使われるようになった。検査用パッドを切り離すことで面積を縮小し、さらに外部から半導体装置内部への配線経路を物理的に遮断することにより、検査用パッドの利用による不正解析からの保護機能と、切り落とした時の加工上の信頼性確保を兼ねていた。

図１２は従来の半導体ウェハの一部構成を示す。図１２において、スクライブ領域２上に配置した検査用パッド５０がＭＯＳトランジスタ８１を介して検査対象回路５２と接続され、同じくスクライブ領域２上に配置した制御用パッド８３がＭＯＳトランジスタ８１のゲートに接続されている。

上記構成において、スクライブ領域２に、検査用パッド５０が配置され、検査用パッド５０から、金属配線により、シールリング３を越えてチップ領域１に引き込まれ、ＭＯＳトランジスタ８１を介して検査対象回路５２に接続されている。ウェハ検査時は制御用パッド８３からＭＯＳトランジスタ８１が常時ＯＮする信号を入力しておき、検査用パッド５０から検査対象回路５２への入出力経路を開通させて検査が可能な状態しておく。ウェハ検査が終了後、ダイシングライン４に沿って半導体装置を切り離し、その後、ダイシングの切りくずでの短絡や腐食の進入を防ぎ、かつ、検査用パッド５０からの引き込み配線を利用した不正解析手段から半導体装置を保護するため、金属配線８２の経路を２つの方法で物理的に遮断する。

１つは、金属配線８２をヒューズにみたててダイシング後レーザービームを照射して溶断する方法である。検査用パッド５０からの引き込み配線と半導体装置内部への経路を絶つ方法である。もう１つは、ダイシング前に制御用パッド８３から高電界をＭＯＳトランジスタ８１にかけて破壊した後、ダイシングする方法である。もちろん両方の方法を併用しても良い。いずれの方法も検査用パッド５０からの引き込み配線と半導体装置内部への経路を絶つことにより、不正解析手段より半導体装置を保護している。
特開２００１−１３５５９７公報

上述の従来技術では、ＦＩＢ（フォーカスドイオンビーム）加工技術等で、物理的にパッドからの引き出し配線経路の切断や遮断を容易に復元できる。たとえば、レーザービームを照射し溶断するには、ヒューズ窓をチップ領域に配置しているがために、容易にレイアウト観察により見つけられて、パッドと接続されていた配線を特定でき、マイクロプローブ技術やＦＩＢ加工技術等により外部からの入出力経路がつくられ、その経路を利用して不正な解析・情報の改竄が可能となる。また、ＭＯＳトランジスタを破壊する方法でも、破壊の痕跡はレイアウト観察により視認が可能であり、ＭＯＳトランジスタのソースドレインの接続ノードをＦＩＢ加工技術等で短絡し、マイクロプローブ技術により外部からの入出力経路がつくられ、その経路を利用して不正な解析・情報の改竄が可能となり、保護機能としては脆弱である。さらに、上述の技術はダイシングの工程の他に、さらにレーザービーム照射による切断工程や、ＭＯＳトランジスタ８１の破壊する工程が必要となり、製造工程が複雑になり、かつ、製造コストを増大させてしまう。本発明の目的は、不正解析からの保護能力をさらに高めた半導体ウェハを提供することである。

本発明の半導体ウェハは、検査対象回路を含む半導体装置がスクライブ領域を介して複数配列された半導体ウェハであって、前記スクライブ領域の切断を検知する検知手段と、前記スクライブ領域が切断された場合に前記検査対象回路と前記検査対象回路に対する検査パッド間を固定電位に切り替える切替手段と、前記切替手段と前記検査対象回路間の電位異常を検知して前記検査対象回路を安全モードに移行させるモード移行手段とを備える。この構成によれば、スクライブ領域の切断後に、切替手段と検査対象回路間の電位異常を検知して検査対象回路を安全モード（半導体装置の電源を落とさないと復帰しない固定状態たとえば、動作をリセット状態にして固定する、あるいは、機密情報をメモリ上から消去するようなモード）に移行させることで、スクライブ領域切断後のパッドからの引き込み配線を利用した不正解析を防ぐことができる。

本発明において、前記モード移行手段は、前記検査対象回路に入力される検査モードコマンドを拒否する機能であることが好ましい。この構成によれば、検査対象回路に対する検査モードコマンドの入力を拒否することで、不正な手段で検査対象回路をコマンド入力により検査モードにすることを防ぐことができる。

本発明において、前記検知手段は、前記半導体装置内の電源電位に接続される抵抗器と、前記抵抗器に接続され、前記スクライブ領域のダイシングラインを跨いで前記半導体装置内の接地電位に接続される監視配線と、前記監視配線の電位変化を検知する検知手段と、を備える。この構成によれば、スクライブ領域のダイシングラインを跨いで半導体装置内の接地電位に接続される監視配線を設けることで監視配線の両端を離すことができ、監視配線の復元を困難にできる。

本発明において、前記監視配線が、前記スクライブ領域に配置された検査用パッド又は前記半導体装置から前記スクライブ領域に配線されたダミー配線を囲んで配置されることが好ましい。この構成によれば、検査用パッドや攪乱用のダミー配線を囲んで監視配線を配置することで、監視配線の両端をさらに離すことができ、容易には監視配線の復元ができなくなり、より耐タンパー性を向上させることができる。

本発明において、前記検知手段は、前記監視配線に任意特性の信号を与える前記スクライブ領域に配置された監視信号入力用パッドと、前記監視配線の特性変化を検知する特性変化検知手段とを備える。この構成によれば、監視配線に与えた信号自体を検知しない限り検知手段を無効化できないので、格段に耐タンパー性を向上させることができる。

本発明において、前記検知手段は、前記監視配線に任意特性の信号を与える前記スクライブ領域に配置された信号発生手段と、前記監視配線の特性変化を検知する特性変化検知手段とを備える。この構成によれば、監視配線に与えた信号自体を検知しない限り検知手段を無効化できないので、格段に耐タンパー性を向上させることができる。さらに、外部から信号供給を必要としないのでウェハ検査コストを抑えることができる。

本発明において、前記検知手段は、前記監視配線に任意特性の信号を与える前記半導体装置内に配置された信号発生手段と、前記スクライブ領域の切断を検知するための参照信号に対する前記監視配線の特性異常を検知する特性異常検知手段とを備える。この構成によれば、固定された信号特性のものの検知ではなく、参照信号との相対比較で検知することで、信号発生手段からの信号パターンを複数にすることが可能となり、格段に耐パターン性を向上させることができる。

本発明において、前記検知手段は、前記監視配線に任意特性の信号を与える前記スクライブ領域に配置された信号発生手段と、前記スクライブ領域の切断を検知するための参照信号に対する前記監視配線の特性異常を検知する特性異常検知手段とを備える。この構成によれば、スクライブ領域の切断により信号発生手段が切り落とされるので、信号を外部からプローブを当てて観測する手段をも無効化することができ、より耐タンパー性を向上させることができる。

本発明において、前記信号発生手段は、乱数を発生することが好ましい。この構成によれば、毎回監視信号を変えることができるので、さらに耐タンパー性を向上させることができる。

さらに、本発明の半導体ウェハは、複数の検知手段からの検知信号に基づいて前記スクライブ領域の切断を判定する判定手段を備える。この構成によれば、複数の検知手段の検知結果に基づいてスクライブ領域の切断を判断するため、全て検知手段を無効化しないと保護機能を解除できないようにすれば、格段に耐タンパー性を向上させることができる。また、違うタイプの検知手段を組み合わせることにより、全てのダイシング検知手段を無効化することがさらに困難となり、耐タンパー性を向上させることができる。

さらに、本発明の半導体ウェハは、前記検知手段に与えたテスト信号に対する前記検知手段の検知出力と期待値との比較結果に基づいて前記検知手段の故障を診断する故障診断手段を備える。この構成によれば、検知手段の故障を検知する故障検出手段により二重化することで、仮に検知手段が無効化されても、故障診断手段により、半導体装置を安全モードにすることができる。

さらに、本発明の半導体ウェハは、前記スクライブ領域の切断の有無を示す情報を格納するメモリと、前記検知手段の出力と前記メモリに記憶された情報とを比較して前記スクライブ領域の切断を判断する判断手段とを備える。この構成によれば、検知手段の出力とスクライブ領域の切断状態を示す情報とを比較してスクライブ領域の切断を判断する判断手段により二重化することで、検知手段とメモリ内の情報の２つを無効化しなければ検査対象回路の保護機能を解除することができなくなり、より耐タンパー性を向上させることができる。

本発明によれば、スクライブ領域の切断後に、切替手段と検査対象回路間の電位異常を検知して検査対象回路を安全モードに移行させることで、スクライブ領域切断後のパッドからの引き込み配線を利用した不正解析を防ぐことができる。

以下、本発明の実施形態を、図面を参照して詳細に説明する。なお、図面において同一または相当部分には同じ参照符号を付して説明は繰り返さない。

（第１の実施形態）
本発明による第１の実施形態の構成を図１に示す。半導体ウェハは、半導体装置内部の機密情報をパッドからの配線経路を利用した不正な手段による解析行為から保護することを目的とした構成を備えている。図１において、半導体ウェハは、検査対象回路５２を含むチップ領域１（半導体装置）がスクライブ領域２を介して複数配列されており、スクライブ領域２またはチップ領域１に配置された１つまたは複数の検査用パッド５０と、入出力経路５４を電気的に遮断し固定電位に切り替える切り替え回路５１と、入出力経路５４の電位を監視する検知器５５と、スクライブ領域を切り落とすことで、半導体装置が半導体ウェハより切り出されたかどうかを検知するダイシング検知器５３とを備える。検査用パッド５０がスクライブ領域２に配置されている場合は、検査用パッド５０からの配線はシールリング４を越えてチップ領域１に引き込まれている。

検査用パッド５０からの配線は、切り替え回路５１を介して検査対象回路５２に接続されており、検知器５５からの不正検出信号Ｅも検査対象回路５２に接続されている。検査対象回路５２からダイシング検知器５３へ、ダイシング検知器を制御するための制御信号Ｄが入力され、ダイシング検知器５３の検知信号Ａがそれぞれ、切り替え回路５１と検査対象回路５２に入力されている。

次に、以上のように構成された保護回路の動作を説明する。工場でのウェハ検査時においては、スクライブ領域が切り落とされていないので、ダイシング検知器５３は半導体装置が半導体ウェハから切り出されていない状態の検知信号Ａを切り替え回路５１に伝え、検査用パッド５０と検査対象回路５２との間の入出力経路５４を電気的に接続し、検知器５５を無効にして、検査用パッド５０からの入出力情報を検査対象回路５２に伝える入出力経路５４を開通させる。また、検査対象回路５２にも検知信号Ａを伝え、検査用パッド５０からの信号入出力を受け入れ可能な状態にし、外部からのテストモードのコマンドの受け入れを許可し、検査対象回路５２を検査可能な状態にできる。

検査終了後、スクライブ領域１をダイシングライン４に沿って切断し、スクライブ領域１に配置した検査用パッド５０とダイシング検知器５３のスクライブ領域１上に形成されている部分を切り落とすことになる。ダイシング検知器５３は、スクライブ領域を切り落としたことで、監視している信号の電気特性が変化をするような構成とし、その電気特性の変化を捕捉して、半導体装置が半導体ウェハより切り出された状態の検知信号Ａを切り替え回路５１に伝え、検査用パッド５０と検査対象回路５２との間の入出力経路５４を電気的に遮断し、切り替え回路５１から検査対象回路５２まで入出力経路５４を固定電位にし、検知器５５起動して入出力経路５４の電位を監視する。

また、検知信号Ａにより検査対象回路５２を制御して、検査モードのコマンドの受け入れを拒絶する（検査モードの許可／不許可制御を不許可に制御する）。入出力経路５４の固定電位に異常を捕捉した場合、検知器５５より不正検出信号Ｅが出力され、当該信号により半導体装置の電源を落とさないと復帰しない固定状態たとえば、動作をリセット状態に固定、または、半導体装置内の機密情報消去等の安全モードに移行させることにより、不正な解析行為を防止する。

本発明による半導体装置はダイシング検知器５３により保護機能を発揮しているので、ダイシング検知器の耐タンパー性の高さが保護能力を決定する。以下にダイシング検知器の実施形態について説明する。

（ダイシング検知器の第１実施形態）
図２に第１の実施形態によるダイシング検知器７１の簡単な構成図を示す。ダイシング検知器７１は、Ｖｄｄ（電源電位）固定電位との間に抵抗器７２がプルアップ接続され、チップ領域１からシールリング３を越えてスクライブ領域２上ではある程度長く配線し、再びシールリング３を越えてチップ領域１に引き込まれＶｓｓ（接地電位）固定電位と接続される監視配線７と、チップ領域２に配置された監視配線７の固定電位を監視する検知器７０で構成される。

次に第１のダイシング検知器７１の動作について説明する。半導体装置が半導体ウェハから切り出される前は、監視配線７の固定電位レベルはＶｓｓであり、ｖｄｄから抵抗器７２を通過し、シールリング３を越える手前で分岐させた監視配線７が検知器７０に入力されており、検知器７０は、制御信号Ｄにより制御されて検知動作を行い、Ｖｓｓを検知している間は、ダイシングされる前の状態を示す検知信号Ａを出力する。

一方、ダイシングライン４に沿ってスクライブ領域が切り落とされると、監視配線７のスクライブ領域部分が切り落とされる。この時、検知器７０に入力されている監視配線７は抵抗器７２を介してＶｄｄが接続されている部分がチップ領域１に残り、Ｖｓｓとは切断され、検知器７０に入力される電位はＶｄｄとなる。検知器７０は、制御信号Ｄにより有効となり、監視配線７のＶｓｓからＶｄｄへの電位の変化を捕捉して、半導体装置が半導体ウェハから切り出された状態の検知信号Ａを出力する。Ｖｓｓをチップ領域１からシールリング３を越えてスクライブ領域２に引き出している所と、抵抗器７２からシールリング３を越えてスクライブ領域２に引き出している所を、監視配線７の金属配線によって、長く距離を離すように接続することができ、通常の切り落とされた配線経路をＦＩＢ加工などによって容易に復元することが困難となる。

（ダイシング検知器７１の応用）
さらに、ダイシング検知器７１の応用として、図３に示すものがある。ダイシング検知器７１Ａは、Ｖｓｓをチップ領域１からシールリング３を越えてスクライブ領域２に引き出している所と、抵抗器７２からシールリング３を越えてスクライブ領域２に引き出している所との距離を離し、その間のスクライブ領域２に検査用パッド５０を複数配置し、スクライブ領域１からシールリング３を越えてチップ領域に引き込む配線や、シールリング３を越えてスクライブ領域２とチップ領域１を結ぶダミー配線７３を挿入した構成にする。ダイシング検知器７１Ａでは、ますます経路の特定が困難となり不正な解析行為に対して耐タンパー性を向上させることができる。また、ダイシング検知器７１と７１Ａの実施形態において、制御信号Ｄを省略して検知器７０を常時有効にする構成でもかまわない。

（ダイシング検知器の第２実施形態）
次に、本発明による第２の実施形態によるダイシング検知器２５について、図４の構成図を用いて説明する。第２のダイシング検知器２５は、スクライブ領域２に配置された監視信号入力用パッド２０と、監視信号入力用パッド２０から信号が入力されるチップ領域１に配置された検知器２１とで構成される。

ダイシング検知器２５の動作について説明する。半導体装置が半導体ウェハより切り出される前は、ウェハ検査時に監視信号入力用パッド２０から任意の電気特性を有する監視信号が検知器２１に入力され、制御信号Ｄにより、検知器２１の検知タイミングを制御して、監視信号入力用パッド２０より入力される任意の信号の電気特性を監視し、異常がなければ、ダイシングされていない状態の検知信号Ａが出力される。

一方、ウェハ検査が終了し、ダイシングライン４に沿ってスクライブ領域２を切り落とすと、監視信号入力パッド２０も一緒に切り落とされることにより、検知器２１への監視信号入力が物理的に遮断される。検知器２１は監視していた信号の電気特性の変化を捕捉して、半導体装置が半導体ウェハより切り出された状態の検出信号Ａを出力する。偶然に監視入力信号と同一のものを外部から検知器２１に与えない限り保護効力を無効にすることはできないので、監視入力信号は極力、固定電位等の単純なものにせずに、信号パターンや、高電圧・負電圧、パルスの位相差がある信号等の偶然性を含めても同一な電気特性を外部から与えることが容易でないものにすることにより、耐タンパー性が向上する。

（ダイシング検知器２５の応用）
さらに、ダイシング検知器２５の応用として、図５に示すように、ダイシング検知器２５Ａは監視用入力パッド２０の代わりに信号発生器３０を配置する。制御信号Ｄで、信号発生器３０と検知器２１を制御するように構成される。ウェハ検査時には信号発生器３０から、信号を検知器２１に与えることができるので、ダイシング検知器２５に比べてウェハ検査時のパッド数が減ることになるので、それに伴うウェハ検査コストを下げることができる。

（ダイシング検知器の第３の実施形態）
図６に本発明による第３の実施形態によるダイシング検知器１１の構成図を示す。ダイシング検知器１１は、チップ領域１に配置された信号発生器５と、信号発生器５からシールリング３を越えてスクライブ領域２に引き出され、スクライブ領域２上を通り、再びシールリング３を越えてチップ領域１内に配線された監視配線７と、チップ領域１に配置された監視配線７の電気特性を監視する検知器８と、信号発生器５と検知器８を制御する制御回路６で構成される。

次にダイシング検知器１１の動作を説明する。制御信号Ｄにより、制御回路６が起動し、制御回路６からの制御信号を受けて信号発生器５が任意のタイミングで所定の電気特性の信号を発生する。この信号を監視配線７と参照信号配線Bを通して、検知器８に送り、監視配線７と参照信号Bの電気特性の比較や照合が行う。そして、同一と判定した場合は、半導体装置はまだ半導体ウェハより切り出されていない状態の検知信号Ａが出力され、相違と判定した場合は、半導体装置が半導体ウェハより切り出された状態の検知信号Ａを出力する。ダイシング検知器１１の耐タンパー性は、信号発生器から発生する信号を工夫することがより一層向上させることができる。例えば、監視配線７と参照信号Ｂの信号パターンの監視比較や、電気特性の監視比較、監視配線７と参照信号Ｂの配線物理特性の監視比較などが有効であり、さらに、これらの組み合わせで判定させるようにすると、ダイシング後、半導体装置に残った監視配線７を利用し、外部から信号を与える不正攻撃対し、正しい信号に一致させることが偶然性を含めてより一層困難となり効果的である。

（ダイシング検知器１１の応用１）
さらに、ダイシング検知器１１の第１応用形態であるダイシング検知器１１Ａの構成を図７に示す。ダイシング検出器１１Ａでは、信号発生器５を乱数発生器１０に置き換える構成にするとより耐タンパー性が向上する。ダイシング検知器１１と１１Ａにおいて、参照信号Ｂの配線を観察により見つけ出し、参照信号Ｂを外部からプローブを立てて観測し、信号をトレースしたり、参照信号Ｂの配線をダイシング後、半導体装置に残った監視配線７にＦＩＢ加工技術や、バイパス線により接続したりする不正攻撃に対しては、監視配線７と参照信号Ｂの配線物理特性を監視比較する検知方式が有効であるが、それ以外の検知方式では、参照信号Ｂの配線を極力下層の配線層に配置し、その上層を他の配線が複数通るようにする。または、監視配線７には信号発生器５から生の信号を送り、参照信号Ｂはデコードした信号を送る。その後、検知器８で参照信号Ｂをエンコードして監視配線７から来た信号と比較する。または、信号発生器５で暗号化してから参照信号Ｂを出し、検知器８で復号化させる。あるいは、監視配線７にはパラレルで信号を送るが、参照信号Ｂはシリアルで信号を送る等、監視配線７と参照信号Ｂの信号形態や、配線の物理形状をかえるとさらに耐タンパー性が向上する。

（ダイシング検知器１１の応用２）
図８はダイシング検知器１１の第２応用形態であるダイシング検知器１１Ｂの構成を示す。この構成ではさらに容易に耐タンパー性を向上させることができる。ダイシング検知器１１とは、信号発生器５をスクライブ領域２に配置し、制御回路６からの信号発生器５への制御信号が、シールリング３を越えてスクライブ領域２上の信号発生器５に接続され、参照信号Ｂが、スクライブ領域２の検知器８から離れた場所からシールリング３を越えてチップ領域１に引き込み、検知器８に接続するところが異なる。ダイシングライン４に沿ってダイシングされると、信号発生器５と参照信号Ｂの配線が切り落とされるので、参照信号Ｂの観測は不可能である。さらに、半導体装置に残った監視配線７と参照信号Ｂの配線をＦＩＢ加工やその他導線により短絡して、外部より同一信号を送るという不正な解析攻撃が考えられるが、監視配線７と参照信号Ｂの配線がチップ領域１に引き込まれている場所の距離を離すことや、監視配線７と参照配線Ｂの信号携帯、あるいは配線の物理形態をかえることにより、容易に難易度を増すことができ、より容易に耐タンパー性を向上させることができる。

（ダイシング検知器の第４の実施形態）
次に本発明による第４の実施形態によるダイシング検知器を持つ半導体装置について、図９の構成図を用いて説明する。この半導体装置は、全てが第１から第３の実施形態のダイシング検知器のうちのいずれか１つのダイシング検知器９０と、各々のダイシング検知器９０からの検知信号Ａ１の内容により検知判定を行う検知判定器９１で構成される。以下に第４のダイシング検知器９０を持つ半導体装置の動作について説明する。

複数のダイシング検知器９０から出力された検出信号Ａ１は、検知判定器９１において、すべての検出信号Ａ１が、半導体装置が半導体ウェハより切り出されていない状態を示すときのみ、検知信号Ａが半導体装置が半導体ウェハより切り出されていない状態の信号として出力される。従って、１つでもダイシング検知器９０が、半導体装置が半導体ウェハより切り出されている状態の検出信号Ａ１を出力した時は、半導体装置が半導体ウェハより切り出されている状態の検知信号Ａを出力する。

このため、不正行為者は、複数のダイシング検知器９０に対して同時に不正手段による攻撃を加えかつ、成功しなければ保護効力を無効にすることができなくなり、改竄が非常に困難となる。また複数のダイシング検知器９０をそれぞれ、実施形態１〜３の違うものにすると、さらに、不正行為は困難となり、耐タンパー性が格段に向上する。さらには、ダイシング工程の信頼性においても、複数のダイシング検知器９０のどれか１つが、半導体装置が半導体ウェハより切り出されている状態を検知すれば良いことになるので、極めて高い加工信頼性の歩留まりを提供できる。

（第２の実施形態）
次に本発明による第２の実施形態について、図１０を用いて説明する。図１０において半導体ウェハは、第１の実施形態に加えて、ダイシング検知器５３の機能が正常かどうかを検査判定する故障診断器４０を備え、検査対象回路５２からダイシング検知器５３と故障診断器４０の制御を行う制御信号Ｄ１が入力され、ダイシング検知器５３の検知信号Ａが故障診断器４０に接続され、故障診断器４０からの故障検出信号Ｂ２が検査対象回路５２に入力されている。

次に以上のように構成された保護回路の動作を説明する。半導体装置の電源起動時に制御信号Ｄ１により、故障診断器４０から、ダイシング検知器５３に対して、検知機能を検査するため、ダイシング前の状態とダイシング後の状態の情報を検査用パターン（テスト信号）Ｃとして数回送り、ダイシング検知器５３を動作させて検知信号Ａを発生させて、故障診断機４０で期待値と比較し、比較結果に応じて故障検出信号Ｂ２を出力する。検知信号Ａと期待値とが一致した場合は、故障検出信号Ｂ２はダイシング検知器５３が正常状態であることを検査対象回路５２に伝え、前述の第１の実施形態と同じ動作をさせる。

一方、不一致が検出された場合は、故障検出信号Ｂ２はダイシング検知器５３が不具合の状態を示す信号となり、検知信号Ａの状態いかんにかかわらず、検査対象回路５２に伝えた故障検出信号Ｂ２により、半導体装置を安全モードに移行させる。上記実施形態においては、たとえ、不正行為者に検知信号Ａの配線をつきとめられて、半導体装置が半導体ウェハより切り出されていない状態の信号を外部から適当な不正手段により与える攻撃に対しても保護効力を発揮し、格段に耐タンパー性を向上させた半導体装置および半導体ウェハを容易に提供できる。

（第３の実施形態）
最後に本発明による第３の実施形態について、図１１を用いて説明する。図１１において半導体ウェハは、第１の実施形態に加えて、不揮発メモリ６１の情報とダイシング検出器５３からの検知信号Ａの状態により、不揮発メモリ６１の情報の読み出し／書き込みと、不正検知信号Ｂ１を出力するシーケンサー６０を備え、検査対象回路５２からダイシング検知器５３とシーケンサー６０と不揮発メモリ６１の制御を行う制御信号Ｄ２が各々入力され、シーケンサー６０の不正検知信号Ｂ１が、検査対象回路５２に入力されている。

次に以上のように構成された保護回路の動作を説明する。制御信号Ｄ２によりダイシング検知器５３を動作させ、検知信号Ａをシーケンサー６０に送る。同様に、制御信号Ｄ２により、シーケンサー６０と不揮発メモリ６１を起動させて、不揮発メモリ６１より情報をシーケンサー６０に読み出す。シーケンサー６０は読み出した不揮発メモリ６１の情報がウェハ検査の状態（例えばオール０）で、かつダイシング検知器５３からの検知信号Ａの状態が、半導体装置が半導体ウェハより切り出されていない状態であれば、第１の実施形態での半導体装置が半導体ウェハより切り出されていない状態と同じ動作を行う。

一方、ダイシング検知器５３からの検知信号Ａの状態が、半導体装置が半導体ウェハより切り出されている状態であれば、不揮発メモリ６１から読み出した情報いかんにかかわらず、半導体装置が半導体ウェハより切り出されたという情報を不揮発メモリ６１に書き込み、その後は、前述の本発明による第１の実施形態での半導体装置が半導体ウェハより切り出された状態と同じ動作を行う。

次に、不揮発メモリ６１から読み出した情報が、半導体装置が半導体ウェハより切り出されたという情報である場合は、ダイシング検知器５３からの検知信号Ａの状態にかかわらず、不揮発メモリ６１への書き込みは行わない。この時、ダイシング検知器５３からの検知信号Ａの状態が、半導体装置が半導体ウェハより切り出された状態であれば、前述の本発明による第１の実施形態での半導体装置が半導体ウェハより切り出された状態と同じ動作を行うが、違う場合には、シーケンサー６０より不正検出信号Ｂ１出力し、半導体装置を安全モードに移行させる。

以上のことより、ウェハ検査時は、ダイシング検知器に従って保護するが、ウェハ検査後、半導体装置を半導体ウェハより切り出し、出荷前に一度半導体装置を動作させて不揮発メモリに出荷状態の情報を書き込んでから出荷すると、不揮発メモリの情報が書きかわらない限り、ダイシング検知器がどのような不正な手段で無効化をされようが完全に保護され耐タンパー性は格段に向上する。

以上のことから、本発明による半導体ウェハによれば、パッドからの引き出し配線を利用したいかなる不正な解析手段を用いても、保護効力を発揮でき、ダイシング工程の前後に特別な製造工程を付加することなく容易に提供できる。

本発明の半導体ウェハは、スクライブ領域の切断後に、切断を検知する検知手段と、検査パッドからの引き込み線の電位を切り替える切り替え手段と前記切り替え手段と検査対象回路間の電位異常を検知して検査対象回路を安全モードに移行させることで、スクライブ領域切断後のパッドからの引き込み配線を利用した不正解析を防ぐことができるという効果を有し、半導体装置内部の機密情報を不正な手段により、解析・改竄から保護することを目的とする保護機能を備えた半導体ウェハ等として有用である。

第１の実施形態による半導体ウェハの一部を拡大して模式的に示す平面図である。 図１のダイシング検知器の一実施形態を模式的に示す平面図である。 図２のダイシング検知器の変形例を模式的に示す平面図である。 図１のダイシング検知器の他の実施形態を模式的に示す平面図である。 図４のダイシング検知器の変形例を模式的に示す平面図である。 図１のダイシング検知器の他の実施形態を模式的に示す平面図である。 図６のダイシング検知器の変形例を模式的に示す平面図である。 図６のダイシング検知器の他の変形例を模式的に示す平面図である。 図２〜図８のダイシング検知器を有する半導体ウェハの部分的平面図である。 第２の実施形態による半導体ウェハの一部を拡大して模式的に示す平面図である。 第３の実施形態による半導体ウェハの一部を拡大して模式的に示す平面図である。 従来の半導体ウェハの一部を拡大して模式的に示す平面図である。

符号の説明

１ チップ領域
２ スクライブ領域
４ ダイシングライン
５、３０ 信号発生器
６ 制御回路
７ 監視配線
８、２１、５５、７０ 検知器
１０ 乱数発生器
１１、１１Ａ、１１Ｂ、２５、２５Ａ、５３、７１、７１Ａ、９０ ダイシング検知器
２０ 監視信号入力用パッド
４０ 故障診断器
５０ 検査用パッド
５１ 切り替え回路
５２ 検査対象回路
５４ 入出力経路
６０ シーケンサ
６１ 不揮発性メモリ
７２ 抵抗器
７３ ダミー配線
８１ ＭＯＳトランジスタ
８２ 金属配線
８３ 制御用ＰＡＤ
９１ 検知判定器
Ａ 検知信号
Ａ１ 検出信号
Ｂ 参照信号
Ｂ１、Ｅ 不正検出信号
Ｂ２ 故障検出信号
Ｃ 検査用パターン
Ｄ、Ｄ１、Ｄ２ 制御信号

Claims (11)

1. 検査対象回路を含む半導体装置がスクライブ領域を介して複数配列された半導体ウェハであって、
   前記スクライブ領域の切断を検知する検知手段と、
   前記スクライブ領域が切断された場合に前記検査対象回路と前記検査対象回路に対する検査用パッド間を固定電位に切り替える切替手段と、
   前記切替手段と前記検査対象回路間の電位異常を検知して前記検査対象回路を安全モードに移行させるモード移行手段と、
   を備え、
   前記モード移行手段は、前記検査対象回路に入力される検査モードコマンドを拒否する機能である半導体ウェハ。
2. 前記検知手段は、前記半導体装置内の電源電位に接続される抵抗器と、前記抵抗器に接続され、前記スクライブ領域のダイシングラインを跨いで前記半導体装置内の接地電位に接続される監視配線と、前記監視配線の電位変化を検知する検知手段と、を備える請求項１記載の半導体ウェハ。
3. 前記監視配線が、前記スクライブ領域に配置された検査用パッド又は前記半導体装置から前記スクライブ領域に配線されたダミー配線を囲んで配置される請求項２記載の半導体ウェハ。
4. 前記検知手段は、
   前記スクライブ領域に配置された監視信号入力用パッド、及び
   前記監視信号入力用パッドと前記スクライブ領域を跨いで前記半導体装置内に配置された前記検知手段とを接続する監視配線を備え、
   前記監視配線で前記監視信号入力用パッドからの特性変化を検知することを、特徴とする請求項１記載の半導体ウェハ。
5. 前記検知手段は、
   前記スクライブ領域に配置された信号発生手段、及び
   前記信号発生手段と前記スクライブ領域を跨いで前記半導体装置内に配置された検知回路とを接続する監視配線を備え、
   前記信号発生手段により、前記監視配線に任意特性の信号を与え、
   前記検知手段により、前記監視配線の特性変化を検知することを特徴とする請求項１記載の半導体ウェハ。
6. 前記検知手段は、
   前記半導体装置内に配置された信号発生手段、
   前記信号発生手段と前記スクライブ領域を跨いで前記半導体装置内に配置された前記検知手段とを接続する監視配線、及び
   前記半導体装置内において、前記信号発生手段と前記検知手段とを接続する参照信号配線を備え
   前記信号発生手段により、前記監視配線に任意特性の信号と前記参照信号配線に前記スクライブ領域の切断を検知するための参照信号とを与え、
   前記検知手段により、前記参照信号に対する前記監視配線の特性異常を検知することを、特徴とする請求項１記載の半導体ウェハ。
7. 前記検知手段は、
   前記半導体装置内に配置された信号発生手段、
   前記信号発生手段と前記スクライブ領域を跨いで前記半導体装置内に配置された前記検知手段とを接続する監視配線、及び
   前記スクライブ領域を跨いで前記信号発生手段と前記検知手段とを接続する参照信号配線を備え、
   前記信号発生手段により、
   前記監視配線に任意特性の信号と、
   前記参照配線に前記スクライブ領域の切断を検知するための参照信号とを与え、
   前記検知手段により、前記参照信号に対する前記監視配線の特性異常を検知することを、特徴とする請求項１記載の半導体ウェハ。
8. 前記信号発生手段は、乱数を発生する請求項６または７記載の半導体ウェハ。
9. 複数の検知手段からの検知信号に基づいて前記スクライブ領域の切断を判定する判定手段を備える請求項１から８のいずれか一項記載の半導体ウェハ。
10. 前記検知手段に与えたテスト信号に対する前記検知手段の検知出力と期待値との比較結果に基づいて前記検知手段の故障を診断する故障診断手段を備える請求項１記載の半導体ウェハ。
11. 前記スクライブ領域の切断の有無を示す情報を格納するメモリと、前記検知手段の出力と前記メモリに記憶された情報とを比較して前記スクライブ領域の切断を判断する判断手段とを備える請求項１記載の半導体ウェハ。

Images