JP4483896B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4483896B2
JP4483896B2 JP2007130354A JP2007130354A JP4483896B2 JP 4483896 B2 JP4483896 B2 JP 4483896B2 JP 2007130354 A JP2007130354 A JP 2007130354A JP 2007130354 A JP2007130354 A JP 2007130354A JP 4483896 B2 JP4483896 B2 JP 4483896B2
Authority
JP
Japan
Prior art keywords
opening
semiconductor substrate
electronic circuit
active surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007130354A
Other languages
English (en)
Other versions
JP2008288309A (ja
Inventor
義博 鍋
正喜 波多野
浅見　　博
明大 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007130354A priority Critical patent/JP4483896B2/ja
Priority to US12/078,894 priority patent/US8455969B2/en
Priority to TW097113087A priority patent/TW200908220A/zh
Priority to KR20080034046A priority patent/KR101478524B1/ko
Priority to CN2008101002047A priority patent/CN101308845B/zh
Publication of JP2008288309A publication Critical patent/JP2008288309A/ja
Application granted granted Critical
Publication of JP4483896B2 publication Critical patent/JP4483896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W78/00—Detachable holders for supporting packaged chips in operation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125—Top-view shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/216—Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/656—Fan-in layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、固体撮像装置などが気密封止されたパッケージ形態の半導体装置などの基板を貫通する配線を有する半導体装置及びその製造方法に関する。
固体撮像装置の小型化の一例として、撮像素子エリア外の周辺部に接着材層を形成し、固体撮像素子の上部にガラスなどの透明板を配置して接着剤層で固着して封止し、撮像素子エリアを気密に保つ方法が、特許文献１などに開示されている。
上記のような構成の固体撮像素子の外部電極の取り出し方法としては、ドライエッチング法などによって固体撮像素子のアクティブ面とは反対側の面からアクティブ面上に配置されたアルミニウムなどからなるパッド電極に達する貫通開口部を形成し、その内壁部に固体撮像素子を構成するシリコン基板と絶縁を保つための絶縁層を形成し、パッド電極と電気的に接続させる銅などの導電層を貫通開口部内に充填あるいは貫通開口部の側壁に被着させて形成する。
このように、アクティブ面の裏面より外部電極を取り出すことによって、固体撮像素子と同じサイズで固体撮像装置のパッケージ化を実現でき、固体撮像装置の小型化が可能である。
また、一方で固体撮像素子の高速化や多機能化に伴い、固体撮像素子自体の発熱によって、固体撮像素子に熱雑音の発生や画素部での温度勾配によって、シェーディングなどの特性劣化が発生するという問題が知られている。
例えば、ＣＭＯＳ固体撮像素子において、画素部の周辺に入出力回路やコンパレータなどの周辺回路を配置することが広く行われているが、これらの入出力回路やコンパレータなどの発熱によって画素部に温度勾配が生じてしまう。
例えば、フレームレートが６０ｆｐｓで動作させた場合、周辺回路部の発熱によって生じる画素部には２度の温度勾配が発生していた。このような温度勾配はフレームレートの増加や周辺回路部の多機能化などによって大きくなってしまい、最悪の場合には撮像特性に大きな影響を及ぼしてしまう。
このような温度に対する課題に対して、特許文献２には回路ブロックのレイアウトの変更により温度勾配を均一化させる方法が開示されている。
また、特許文献３には、固体撮像素子の発熱部であるアンプの直下のパッケージに放熱用のビアを形成することによって、冷却体を用いることなく熱対策を行う方法が開示されている。
さらに、特許文献４には、固体撮像素子のアクティブ面側に発熱部との断熱を行うための溝を形成することによって熱対策を行う方法が開示されている。
特開２００６−１２８７１３号公報 特開２０００−３５３８００号公報 特開２００６−２２９０４３号公報 特許第３６５５２３２号公報
しかし、上記の特許文献１の半導体装置において、貫通開口部内に充填あるいは貫通開口部の側壁に被着された導電層とシリコン基板は、それらの熱膨張係数に差があることから、導電層の形成以降に施される樹脂の固化やハンダのリフローなどのための熱処理によって、貫通開口部のパッド電極に達する底部と側壁の角部近傍からシリコン基板側にクラックが発生してしまうという問題がある。
また、上記の導電層の熱処理による熱膨張によって、パッド電極のアルミニウムなどを突き上げ、導電層とパッド電極の界面での剥がれや、パッド電極と接着剤層の剥がれが発生してしまうという問題がある。
固体撮像素子の画素部での温度勾配に関して、特許文献２に記載の方法のように回路レイアウトの変更により温度勾配を縮小できるものの、固体撮像素子の高速化や多機能化に伴って回路ブロックごとの発熱密度のバラツキが大きくなり、レイアウト変更だけで対応するのは困難になってきている。
また、特許文献３に示されているようなパッケージ基板に貫通ビアを形成して放熱性を改善する手法では、発熱部で発生した熱を半導体素子内で拡散させた後にパッケージ基板に引き抜くため、放熱効率が悪いといった課題があった。
さらに、半導体素子とパッケージ基板の接着方法が熱伝達効率に影響し、反りを抑制する硬化収縮特性と高い熱伝導特性を両立する樹脂は高コストであり、所望の放熱特性を得るための障害となっていた。
また、特許文献４に示されるような半導体基板のアクティブ面側に溝加工することによって発熱部と画素部の間を断熱する手法では、溝加工時のアクティブ面へのダメージを回避するために保護膜の形成が必要となる場合があった。
解決しようとする課題は、貫通開口部内に埋め込まれる導電層と、基板やパッド電極との熱膨張係数の差によって発生するクラックや剥がれを抑制することが困難であり、さらに動作時の発熱密度の異なる領域を有する半導体素子における温度勾配を抑制することが困難であることである。
本発明の半導体装置は、第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路がアクティブ面に形成された半導体基板と、前記アクティブ面上で前記第１電子回路と前記第２電子回路の少なくとも一方に接続して形成されたパッド電極と、前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで形成された第１開口部と、前記第１開口部の底面から前記パッド電極に達するように形成され、前記第１開口部より径が小さい第２開口部と、前記第１開口部及び前記第２開口部の側壁面を被覆して形成された絶縁層と、前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して形成された導電層と、前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで形成された第３開口部と、前記第３開口部に埋め込まれた断熱部とを有することを特徴とする。
上記の本発明の半導体装置は、半導体基板のアクティブ面に第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路及びパッド電極が形成され、半導体基板のアクティブ面の反対側の面からパッド電極に向けて半導体基板の途中の深さまで第１開口部が形成され、第１開口部の底面からパッド電極に達するように第１開口部より径が小さい第２開口部が形成され、第１開口部及び第２開口部の側壁面を被覆して絶縁層が形成され、絶縁層の内側において、少なくとも絶縁層の内壁面と第２開口部の底面を被覆して導電層が形成されている。さらに、半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで第３開口部が形成され、第３開口部に埋め込まれて断熱部が形成されている。
また、本発明の半導体装置は、第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路がアクティブ面に形成された半導体基板と、前記アクティブ面上で前記第１電子回路と前記第２電子回路の少なくとも一方に接続して形成されたパッド電極と、前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで形成された第１開口部と、前記第１開口部の底面から前記パッド電極に達するように形成され、前記第１開口部より径が小さい第２開口部と、前記第１開口部及び前記第２開口部の側壁面を被覆して形成された絶縁層と、前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して形成された導電層と、前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで形成された第３開口部と、前記第３開口部の内部に形成された熱伝導層とを有することを特徴とする。
上記の本発明の半導体装置は、上記と同様に、半導体基板に、第１電子回路、第２電子回路、パッド電極、第１開口部、第２開口部、絶縁層及び導電層が形成され、さらに、半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで第３開口部が形成され、第３開口部の内部に熱伝導層が形成されている。
また、本発明の半導体装置の製造方法は、半導体基板のアクティブ面に第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路を形成し、前記アクティブ面上で前記第１電子回路と前記第２電子回路の少なくとも一方に接続してパッド電極を形成する工程と、前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで第１開口部を形成する工程と、前記第１開口部の底面から前記パッド電極に達するように、前記第１開口部より径が小さい第２開口部を形成する工程と、前記第１開口部及び前記第２開口部の側壁面を被覆して絶縁層を形成する工程と、前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して導電層を形成する工程と、前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで第３開口部を形成する工程と、前記第３開口部に埋め込んで断熱部を形成する工程とを有することを特徴とする。
上記の本発明の半導体装置の製造方法は、半導体基板のアクティブ面に第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路を形成し、アクティブ面上で第１電子回路と前記第２電子回路の少なくとも一方に接続してパッド電極を形成する。
次に、半導体基板のアクティブ面の反対側の面からパッド電極に向けて半導体基板の途中の深さまで第１開口部を形成し、第１開口部の底面からパッド電極に達するように、第１開口部より径が小さい第２開口部を形成する。
次に、第１開口部及び第２開口部の側壁面を被覆して絶縁層を形成し、絶縁層の内側において、少なくとも絶縁層の内壁面と第２開口部の底面を被覆して導電層を形成する。
一方、半導体基板のアクティブ面の反対側の面から前記半導体基板の途中の深さまで第３開口部を形成し、第３開口部に埋め込んで断熱部を形成する。
また、本発明の半導体装置の製造方法は、半導体基板のアクティブ面に第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路を形成し、前記アクティブ面上で前記第１電子回路と前記第２電子回路の少なくとも一方に接続してパッド電極を形成する工程と、前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで第１開口部を形成する工程と、前記第１開口部の底面から前記パッド電極に達するように、前記第１開口部より径が小さい第２開口部を形成する工程と、前記第１開口部及び前記第２開口部の側壁面を被覆して絶縁層を形成する工程と、前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して導電層を形成する工程と、前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで第３開口部を形成する工程と、前記第３開口部の内部に熱伝導層を形成する工程とを有することを特徴とする。
上記の本発明の半導体装置の製造方法は、上記と同様に、半導体基板のアクティブ面に第１電子回路、第２電子回路及びパッド電極を形成し、半導体基板の途中の深さまで第１開口部を形成し、第１開口部の底面からパッド電極に達するように第２開口部を形成し、第１開口部及び第２開口部の側壁面を被覆して絶縁層を形成し、絶縁層の内側に導電層を形成する。
一方、半導体基板のアクティブ面の反対側の面から前記半導体基板の途中の深さまで第３開口部を形成し、第３開口部の内部に熱伝導層を形成する。
本発明の半導体装置は、半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで第３開口部が形成され、第３開口部の内部に埋め込まれて断熱部が形成されて第２電子回路から第１電子回路への熱伝導が抑制され、あるいは、第３開口部の内部に熱伝導層が形成されて第２電子回路からの熱が半導体基板の反対側へ放散され、これにより固体撮像素子の画素部における熱勾配が低減できる。
本発明の半導体装置の製造方法は、半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで第３開口部を形成し、第３開口部の内部に断熱部を埋め込んで形成することで第２電子回路から第１電子回路への熱伝導が抑制され、あるいは、第３開口部の内部に熱伝導層を形成することで第２電子回路からの熱が半導体基板の反対側へ放散され、これにより固体撮像素子の画素部における熱勾配が低減できる。
以下に、本発明の半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。
第１実施形態
図１（ａ）は本実施形態に係る半導体装置の模式断面図であり、図１（ｂ）は図１（ａ）の要部拡大図である。
本実施形態に係る半導体装置は、ＣＭＯＳイメージセンサなどの固体撮像素子を有する半導体チップにおいて固体撮像素子を気密封止してパッケージ化したものである。
例えば、シリコンなどからなる半導体基板１０のアクティブ面に、第１電子回路として光変換回路１１が形成され、また、第２電子回路として周辺回路１２が形成されている。
ここで、第２電子回路（周辺回路）１２は動作時の発熱密度が第１電子回路と異なる電子回路であり、例えば、入出力回路、コンパレータ、カウンタ、ＤＡコンバータ、またはＰＬＬ回路などである。
また、例えば、半導体基板１０のアクティブ面上で、光変換回路１１の周辺部に光変換回路１１及び／または周辺回路１２に接続してパッド電極１３が形成されている。
また、例えば、半導体基板１０のアクティブ面に対向して、ガラスなどの透明基板からなるパッケージ基板１５が配置され、さらに、光変換回路１１を気密封止するように、半導体基板１０上の光変換回路１１の周辺部とパッケージ基板１５の間隙に封止樹脂層１４が形成され、光変換回路１１が気密封止されている。
本実施形態においては、周辺回路１２も封止樹脂層１４によって封止されている構成となっている。
また、例えば、半導体基板１０のアクティブ面の反対側の面から、パッド電極１３に向けて半導体基板１０の途中の深さまで第１開口部として第１コンタクトホールＣＨ１が形成されており、第１コンタクトホールＣＨ１の底面からパッド電極１３に達するように、第１コンタクトホールＣＨ１より径が小さい第２開口部として第２コンタクトホールＣＨ２が形成されている。
また、例えば、半導体基板１０のアクティブ面の反対側の面から、半導体基板１０のアクティブ面の反対側の面から光変換回路１１と周辺回路１２の間の領域に向けて、第３開口部として断熱用開口部ＩＨが形成されている。
また、例えば、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２の側壁面を被覆して酸化シリコンなどの絶縁層２０が形成されており、また、絶縁層２０の内側において、少なくとも絶縁層２０の内壁面と第２コンタクトホールＣＨ２の底面を被覆して銅などからなる導電層２１が形成されている。
上記の絶縁層２０は半導体基板１０と導電層２１の短絡を避けるための層であり、絶縁層２０と導電層２１は、半導体基板１０のアクティブ面の反対側の面上において開口部の外部にまで引き出されて、引き出し電極となっている。
上記の絶縁層２０及び導電層２１は、断熱用開口部ＩＨの内壁面においても形成されている。
半導体基板１０のアクティブ面の反対側の面を被覆してソルダレジストなどの保護膜２２が形成されている。
ここで、保護膜２２は導電層２１の内側における第１コンタクトホールＣＨ１及び断熱用開口部ＩＨの内部を埋め込んで形成され、断熱用開口部ＩＨ内においては断熱部として機能する。
また、保護膜２２に導電層２１の一部を露出させる開口部が設けられ、ハンダボールバンプや金スタッドバンプなどの外部接続端子２３が形成されている。
以上のようにして、本実施形態に係る半導体装置が構成されている。
本実施形態に係る半導体装置は、例えば、外部接続端子２３を介して、実装基板などにマウントされて用いられたり、あるいはメモリ素子などが形成された他の基板などにマウントされてモジュール化されて用いられる。
図２は本実施形態に係る半導体装置の各部分のサイズ及び動作時の熱伝導の様子を説明するための模式図である。
上記の半導体装置において、好ましくは、第２コンタクトホールＣＨ２の径ａ２が、第１コンタクトホールＣＨ１の径ａ１の０．７倍以下であり、さらに好ましくは０．５倍以下である。
上記のサイズとすることで、製造方法において、パッド電極１３に対する第２コンタクトホールＣＨ２のアライメントの自由度を増加させることが可能である。
また、好ましくは、第１コンタクトホールＣＨ１の深さｂ１が、半導体基板１０の厚みＢの０．５倍以上かつ０．９倍以下である。
第１コンタクトホールＣＨ１の深さｂ１を半導体基板１０の厚みＢの０．５倍未満とした場合は、第２コンタクトホールＣＨ２のアスペクト比が大きくなりすぎ、第２コンタクトホールＣＨ２の開口や導電層での埋め込み工程などが困難となってきて、ＴＡＴ（Turn Around Time）が長くなってしまう可能性がある。また、０．９倍を超えると、第２コンタクトホールＣＨ２が形成される部分の半導体基板１０の厚みが薄くなりすぎるため、第２コンタクトホールＣＨ２の形成時やその後の信頼性試験において不具合が生じる可能性が高くなる。
例えば、半導体基板１０の厚みＢが２００μｍ、第１コンタクトホールＣＨ１の径ａ１が８０μｍ、深さｂ１が１６０μｍ、第２コンタクトホールＣＨ２の径ａ２が３０μｍ、深さｂ２が４０μｍとすることで、良好な貫通開口部の形状を実現できる。
また、好ましくは、絶縁層２０は、第１コンタクトホールＣＨ１の側壁面を被覆する部分の厚みｃ１が、第２コンタクトホールＣＨ２の側壁面を被覆する部分の厚みｃ２より厚い。
径の大きい第１コンタクトホールＣＨ１の部分での絶縁層の厚みｃ１を厚く、第２コンタクトホールＣＨ２の部分での絶縁層２０の厚みを薄くすることで、導電層２１と半導体基板１０間の寄生容量を低減して半導体装置の低消費電力化が実現でき、また、径の小さい第２コンタクトホールＣＨ２部分の導電体での良好な埋め込みが可能である。
上記の絶縁層２０は、例えば酸化シリコンなど１つの絶縁性材料で形成されていることが好ましいが、複数の材料で形成されていてもよい。
例えば、絶縁層２０全体を酸化シリコンで形成する場合、後述する製造方法において説明するように、第１コンタクトホールＣＨ１の側壁面を被覆して酸化シリコン膜を形成した後、第１コンタクトホールＣＨ１の底面部の酸化シリコン膜を除去する。さらに第２コンタクトホールＣＨ２を形成後に、改めて第１コンタクトホールＣＨ１と第２コンタクトホールＣＨ２の側壁面を被覆して酸化シリコン膜を形成して第１コンタクトホールＣＨ１の部分の絶縁層を厚膜化することで、上記の構成の絶縁層とすることができる。
従来技術において問題である基板を貫通する開口部の内壁に導電層が形成された構成において、クラックや剥がれを防止するためには、導電層の径をより小さくすることが効果的である。例えば、単純に貫通開口部の径を小さくすることが考えられるが、この場合、貫通開口部の加工性が悪くなり、パッド電極に達する開口部を形成することが非常に困難となってしまう。また、貫通開口部の径を小さくすると導電層を形成するときの導電体の埋め込み性が悪化してしまい、導電層を形成することが非常に困難となってしまう。
また、貫通開口部の径は従来と同様にして、壁面に形成する酸化シリコン膜の厚みを厚くして、導電層の径を小さくすることが考えられるが、この場合でも、導電層を形成するための空間の径が小さくなるので、導電体の埋め込み性が悪化してしまい、導電層を形成することが非常に困難となってしまう。
本実施形態の半導体装置では、貫通開口部として、第１コンタクトホールＣＨ１とそれより径が小さい第２コンタクトホールＣＨ２からなる構成とすることで、貫通開口部内に埋め込まれる導電層と、基板やパッド電極との熱膨張係数の差によって発生するクラックや剥がれを抑制することできる。
さらに、径が小さい部分は第２コンタクトホールＣＨ２のみであり、貫通開口部の形成も容易であり、また、貫通開口部内での導電体の埋め込み性の悪化を招かずに実現可能である。
また、好ましくは、断熱用開口部ＩＨの径ｄ１は第１コンタクトホールＣＨ１の径ａ１と同程度であり、また、断熱用開口部ＩＨの深さは、第１コンタクトホールＣＨ１の深さｂ１と同程度である。
上記のように断熱用開口部ＩＨの径及び深さを第１コンタクトホールと同程度とすることで、同時に形成することが可能である。
ここで、半導体装置の動作時の熱伝導の様子について説明する。
図２に示すように、半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで断熱用開口部（第３開口部）ＩＨが形成され、断熱用開口部ＩＨの内部に埋め込まれて断熱部となる保護膜２２が形成されており、断熱用開口部ＩＨの部分が熱伝導を妨げる機能を有する。従って、例えば周辺回路（第２電子回路）１２の発熱密度が光変換回路（第１電子回路）１１の発熱密度よりも大きい場合では、周辺回路（第２電子回路）１２において発生する熱Ｔの光変換回路（第１電子回路）１１への熱伝導が抑制され、これにより固体撮像素子の画素部における熱勾配が低減できる。
上記断熱用開口部ＩＨに充填される材料としては、シリコンよりも熱伝導率の低い合成樹脂組成物、例えば、エポキシ系、ポレオレフィン系、フッ素系、液晶系、アクリル系の樹脂組成物、あるいは、合成樹脂組成物と無機物との混合物などを用いることができる。
次に、上記の本実施形態の半導体装置の製造方法について、図３〜８を参照して説明する。
まず、図３（ａ）に示すように、例えば、シリコンなどからなる半導体基板１０のアクティブ面に、第１電子回路として光変換回路１１と、第２電子回路として周辺回路１２を形成する。第２電子回路（周辺回路）１２は、動作時の発熱密度が第１電子回路と異なる電子回路であり、例えば、入出力回路、コンパレータ、カウンタ、ＤＡコンバータ、またはＰＬＬ回路などである。
また、また、半導体基板１０のアクティブ面上で、光変換回路１１の周辺部に光変換回路１１及び／または周辺回路１２に接続してパッド電極１３を形成する。
次に、図３（ｂ）に示すように、例えば、スピンコート法などにより樹脂層を塗布し、半導体基板１０上の光変換回路１１の周辺部においてパッド電極１３を被覆するように、半導体基板１０上の光変換回路１１の周辺部に封止樹脂層１４を形成する。
封止樹脂層１４で被覆される領域は、次工程で貼り合わせるパッケージ基板との密着強度に関連するため適宜最適な値を選択する必要があるが、好ましくは、パッド電極１３の幅よりも大きく、封止樹脂層１４の禁止領域から１０μｍ以上離れた内側までとすることが好ましい。封止樹脂層１４の禁止領域のギリギリまで形成してしまうと、次工程のパッケージ基板との貼り合わせ工程で、封止樹脂のはみ出しがあった場合に不具合が発生してしまう可能性がある。
次に、図４（ａ）に示すように、例えば、半導体基板１０のアクティブ面に対向して封止樹脂層１４上にガラスなどの透明基板からなるパッケージ基板１５を配置し、パッケージ基板１５及び封止樹脂層１４によって光変換回路１１及び周辺回路１２を気密封止する。
上記の封止樹脂層１４としては、パッド電極１３を被覆する部分とガラスなどの透明基板からなるパッケージ基板１５を気密封止する部分を単一の封止樹脂層で形成しているが、複数の封止樹脂材料で封止樹脂層を形成してもよい。
図４（ｂ）は図４（ａ）の要部拡大図であり、以降の工程は拡大図により説明する。
次に、図５（ａ）に示すように、例えば、半導体基板１０のアクティブ面の反対側の面にフォトリソグラフィ工程により第１コンタクトホールを開口するパターンのレジスト膜（不図示）を形成し、ＲＩＥ（反応性イオンエッチング）などの異方性ドライエッチング処理を施して、パッド電極１３に向けて半導体基板１０の途中の深さまでの第１コンタクトホール（第１開口部）ＣＨ１を形成する。
ここで、第１コンタクトホールＣＨ１の深さを半導体基板１０の厚みの０．５倍以上かつ０．９倍以下とすることが好ましい。
上記の第１コンタクトホールＣＨ１の形成工程において同時に、半導体基板１０のアクティブ面の反対側の面から光変換回路１１と周辺回路１２の間の領域に向けて、半導体基板１０の途中の深さまでの断熱用開口部（第３開口部）ＩＨを形成する。
断熱用開口部ＩＨの径及び深さなどの形状は、第１コンタクトホールＣＨ１と実質的に同じとする。
次に、図５（ｂ）に示すように、例えば、ＣＶＤ（化学気相成長）法により、第１コンタクトホールＣＨ１及び断熱用開口部ＩＨの側壁面及び底面を被覆して数１００ｎｍ〜数μｍの膜厚で酸化シリコンを堆積させ、絶縁層２０を形成する。
次に、図６（ａ）に示すように、例えば、ＲＩＥなどの異方性ドライエッチング処理により、第１コンタクトホールＣＨ１及び断熱用開口部ＩＨの底面部分の絶縁層を除去する。
次に、図６（ｂ）に示すように、例えば、ＹＡＧレーザの４次高調波（２６６ｎｍ）あるいはＡｒＦエキシマレーザなどのレーザ光の照射により、第１コンタクトホールＣＨ１の底面からパッド電極１３に達するように、第１コンタクトホールＣＨ１より径が小さい第２コンタクトホールＣＨ２を形成する。
例えば、ＹＡＧレーザの４次高調波（２６６ｎｍ）を用いると、１０μｍ以下の径の開口部を形成することが可能である。
ここで、好ましくは、第２コンタクトホールＣＨ２の径を第１コンタクトホールＣＨ１の径の０．７倍以下とし、さらに好ましくは０．５倍以下とする。
また、上記の第１コンタクトホールＣＨ１の深さについての好ましい範囲から、第２コンタクトホールの深さの好ましい範囲は半導体基板１０の厚みの０．１倍より大きく、かつ０．５倍より小さいことが好ましい。特に、第１コンタクトホールＣＨ１の開口工程でのウェハ面内での加工ばらつきが３〜５％あることから、例えば半導体基板の厚みが２００μｍである場合、１０μｍ程度のマージンが必要であり、第２コンタクトホールＣＨ２の深さとしては１０μｍ以上とすることが好ましい。
断熱用開口部ＩＨにおいては、レーザ光によるコンタクトホール形成は行わない。
次に、図７（ａ）に示すように、例えばＣＶＤ法により、第２コンタクトホールＣＨ２及び断熱用開口部ＩＨの壁面部に酸化シリコン膜を形成して絶縁層２０を形成し、かつ、第１コンタクトホールＣＨ１及び断熱用開口部ＩＨの壁面部分においては絶縁層２０を厚膜化する。
上記の工程により、絶縁層２０として、第１コンタクトホールＣＨ１の側壁面を被覆する部分が、第２コンタクトホールＣＨ２の側壁面を被覆する部分より厚くなるように形成することができる。その後、第１コンタクトホールＣＨ１及び断熱用開口部ＩＨの底面部分の絶縁層を除去した時と同様にＲＩＥなどの異方性ドライエッチング処理等を用いて第２コンタクトホールＣＨ２の底面部分の絶縁膜を除去し、アクティブ面に形成されたパッド電極１３を露出させる。
次に、図７（ｂ）に示すように、例えば、スパッタリングによる銅のシード層の形成及び銅の電解メッキ処理などにより、絶縁層２０の内側において、少なくとも絶縁層２０の内壁面と第２コンタクトホールＣＨ２の底面を被覆して、銅からなる導電層２１を形成する。
このとき、断熱用開口部ＩＨにおいても同様に、絶縁層２０の内側において銅からなる導電層２１が形成される。
次に、図８（ａ）に示すように、例えば、フォトリソグラフィ工程により所定のパターンのレジスト膜（不図示）を形成し、従来公知のエッチング法等を用いて導電層２１をパターン加工し、半導体基板１０のアクティブ面の反対側の面上において開口部の外部にまで引き出された引き出し電極を形成する。
このとき、断熱用開口部ＩＨにおいても同様に導電層２１をパターン加工する。
次に、半導体基板１０のアクティブ面の反対側の面の被覆および、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２と断熱用開口部ＩＨの内側を埋め込むためのソルダレジストなどの保護膜２２を形成する。保護膜２２には、外部接続端子形成領域において導電層２１を露出させる開口部を形成する。
ここで、保護膜２２は断熱用開口部ＩＨ内においては断熱部として機能する。
上記の保護膜としては、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２と断熱用開口部ＩＨの内側を埋め込む部分と半導体基板１０のアクティブ面の反対側の面を被覆する部分を同一の絶縁層材料で形成しているが、それぞれ別の絶縁性材料で形成してもよい。
この場合には、少なくとも断熱用開口部ＩＨを埋め込む材料として断熱性の材料を用いる。
次に、図８（ｂ）に示すように、例えば、保護膜２２の開口部においてハンダボールや金スタッドバンプなどの外部接続端子２３を形成する。
以上のようにして、本実施形態に係る半導体装置を形成することができる。
この後の工程としては、例えば上記の工程をウェハレベルで行った場合、ダイシング処理を行って個片化する。
本実施形態の半導体装置の製造方法によれば、半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで断熱用開口部（第３開口部）ＩＨを形成し、断熱用開口部ＩＨの内部に断熱部となる保護膜２２を埋め込んで形成することで、例えば周辺回路（第２電子回路）１２から光変換回路（第１電子回路）１１への熱伝導が抑制され、これにより固体撮像素子の画素部における熱勾配が低減できる。
さらに、貫通開口部として第１コンタクトホールとそれより径が小さい第２コンタクトホールを形成することで、貫通開口部内に埋め込まれる導電層と、基板やパッド電極との熱膨張係数の差によって発生するクラックや剥がれを抑制することできる。
近年、半導体装置のさらなる低消費電力化や高速化が望まれており、貫通孔部における寄生容量の低減も望まれている。貫通孔部における寄生容量の低容量化に対しては、貫通開口部の側壁に形成する導電材料層とシリコン基板間に形成される絶縁層を厚くすることによって、低容量化を図ることが可能である。シリコンとの絶縁を保つための絶縁材（たとえば酸化シリコンなど）の形成に対しては、カバレッジの均一性を保つためにＣＶＤ法等が一般的に用いられているが、低容量化するために絶縁層を厚くつけようとすると時間がかかってしまい、ＴＡＴが長くなるという課題もがあった。さらに、径が先細りとなる形状の従来の貫通開口部形状では絶縁層を厚くすると開口部底部近傍での導電層の埋め込み性が悪化するという課題もあった。
本実施形態の半導体装置では、絶縁膜を２回形成するので、容易に絶縁膜の厚みを厚くすることができ、また、厚くするのは径の大きい第１コンタクトホールだけで、第２コンタクトホールでは絶縁膜を薄く形成できるので、導電層の埋め込み性の悪化も防止できる。
また、検査時にパッド電極に残されるプローブ痕が貫通開口部の形成領域と重なってしまうと、パッド腐食といった不具合を発生させる可能性もあるが、本実施形態においては、実際にパッド電極に達する第２コンタクトホールをレーザ照射で貫通開口部を小さく形成できるので、プローブ痕を避けて貫通開口部を高精度に形成することができる。
また、貫通開口部の微細化に対しては、デバイスの裏面からボンディングパッドに貫通開口部を形成してコンタクトするため、アライメント精度との兼ね合いから、貫通開口部の位置ずれ等が発生し、ウェハ全体での歩留まりを下げてしまう可能性があるため、ボンディングパッドの微細化が困難であり、デバイスサイズの小型化に対して不利となっていたが、本実施形態においては、実際にパッド電極に達する第２コンタクトホールをレーザ照射で貫通開口部を小さく形成することにより、第１コンタクトホールＣＨ１がパッド電極１３に対してずれてしまってもこれらに有る程度の重なりがあれば高精度に第２コンタクトホールＣＨ２を形成できる。これによってパッド電極の大きさを縮小可能であり、装置の小型化が実現できる。
第２実施形態
図９は本実施形態に係る半導体装置の要部を拡大した模式断面図である。
本実施形態に係る半導体装置においては、第１実施形態における断熱用開口部の代わりに、例えば、半導体基板１０のアクティブ面の反対側の面から周辺回路１２の領域に向けて、第３開口部として放熱用開口部ＤＨが形成され、放熱用開口部ＤＨの内壁面において絶縁層２０及び導電層２１が形成されており、その内部を埋め込んで保護膜２２が形成されている。
放熱用開口部ＤＨの径と深さは、第１コンタクトホールＣＨ１と同程度とすることが好ましく、これにより放熱用開口部ＤＨを第１コンタクトホールと同時に形成することが可能である。
上記を除いて、実質的に第１実施形態の半導体装置と同様の構成となっている。
図１０は本実施形態に係る半導体装置の動作時の熱伝導の様子を説明するための模式図である。
上記の構成において、放熱用開口部ＤＨの内壁面に形成された導電層２１は熱伝導層として機能する層である。ここで、熱伝導性の材料としては、銅、ニッケル、金などを用いることができる。
半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで放熱用開口部（第３開口部）ＤＨが形成され、放熱用開口部ＤＨの内壁面に熱伝導層となる導電層２１が形成されており、放熱用開口部ＤＨの部分が熱を放散させる機能を有する。従って、周辺回路（第２電子回路）１２において発生する熱Ｔを半導体基板１０の裏面側に効率よく放散させることで光変換回路（第１電子回路）１１への熱伝導が抑制され、これにより固体撮像素子の画素部における熱勾配が低減できる。
本実施形態における半導体装置では、熱伝導層として機能する放熱用開口部（第３開口部）ＤＨ内の導電層２１は半導体基板１０の裏面側にまで引きだされていることが好ましく、さらには熱放散特性を高めることから外部接続端子などに接続されていてもよい。
第３実施形態
図１１は本実施形態に係る半導体装置の要部を拡大した模式断面図である。
本実施形態に係る半導体装置においては、第１実施形態における断熱用開口部に加えて、第２実施形態に示すような、例えば、半導体基板１０のアクティブ面の反対側の面から周辺回路１２の領域に向けて、第４開口部として放熱用開口部ＤＨが形成され、放熱用開口部ＤＨの内壁面において絶縁層２０及び導電層２１が形成されており、その内部を埋め込んで保護膜２２が形成されている。
断熱用開口部ＩＨと放熱用開口部ＤＨの径と深さは、それぞれ、第１コンタクトホールＣＨ１と同程度とすることが好ましく、これにより断熱用開口部ＩＨと放熱用開口部ＤＨを第１コンタクトホールと同時に形成することが可能である。
上記を除いて、実質的に第１実施形態の半導体装置と同様の構成となっている。
図１２は本実施形態に係る半導体装置の動作時の熱伝導の様子を説明するための模式図である。
半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで断熱用開口部（第３開口部）ＩＨが形成され、断熱用開口部ＩＨの内部に埋め込まれて断熱部となる保護膜２２が形成されており、断熱用開口部ＩＨの部分が熱伝導を妨げる機能を有する。
また、半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで放熱用開口部（第４開口部）ＤＨが形成され、放熱用開口部ＤＨの内壁面に熱伝導層となる導電層２１が形成されており、周辺回路（第２電子回路）１２において発生する熱Ｔを半導体基板１０の裏面側に放散させる。
従って、周辺回路（第２電子回路）１２において発生する熱Ｔの光変換回路（第１電子回路）１１への熱伝導が抑制され、これにより固体撮像素子の画素部における熱勾配がさらに低減できる。
本実施形態における半導体装置では、熱伝導層として機能する放熱用開口部（第４開口部）ＤＨ内の導電層２１は半導体基板１０の裏面側にまで引きだされていることが好ましく、さらには熱放散特性を高めることから外部接続端子などに接続されていてもよい。本実施形態においては第１コンタクトホールＣＨ１から引き出された導電層と一体化している形態を示している。
第４実施形態
図１３は、本実施形態に係る半導体装置の断面図である。
第１〜第３実施形態に係る半導体装置が、例えば、メモリ素子などが形成されたメモリ基板３０上の配線３１にバンプ２３を介してマウントされてモジュール化され、あるいはその他の実装基板上の配線にマウントされて用いられる。図面上は第１実施形態に係る半導体装置について示している。
この他、第１実施形態に係る半導体装置は、種々の実装基板や半導体基板などにマウントして用いることが可能である。
上記の本発明の各実施形態に係る半導体装置によれば、以下の効果を享受できる。
半導体基板のアクティブ面の反対側の面から半導体基板の途中の深さまで断熱用開口部ＩＨが形成され、断熱用開口部ＩＨの内部に埋め込まれて断熱部となる保護膜２２が形成されており、周辺回路（第２電子回路）１２において発生する熱Ｔの光変換回路（第１電子回路）１１への熱伝導が抑制され、あるいは、放熱用開口部ＤＨの内部に熱伝導層が形成されて周辺回路（第２電子回路）からの熱が半導体基板の反対側へ放散され、これにより光変換回路（第１電子回路）における熱勾配が低減できる。
さらに、本実施形態の半導体装置においては、パッド電極部とのコンタクトをとる開口部（第２コンタクトホール）の径を小さくすることによって、開口部に形成される導電層の熱膨張の影響を低減することが可能となり、高信頼性を達成することができる。
また、パッド電極とコンタクトする部分を除いて、より径の大きい第１コンタクトホールで形成されており、貫通開口部形成のＴＡＴを短くすることができ、また、厚いウェハでも適用することができるため、ハンドリング性の向上も達成できる。
さらに、パッド電極とのコンタクトはより径の小さい第２コンタクトホールで行うため、貫通開口部とパッド電極の位置あわせ（アライメント）の自由度が向上し、半導体ウェハの検査時におけるプローブ痕を避けて貫通開口部を形成できるため、貫通開口部の歩留まりを向上できる。
また、より径の小さい第２コンタクトホールを形成することによって、パッド電極の小型化も達成できる。
また、第１コンタクトホールの壁面上に絶縁層が第２コンタクトホールと比べて厚膜化されており、開口部の内側の導電層と半導体基板の間の寄生容量を低減できる。
本発明は上記の説明に限定されない。
例えば、ＣＭＯＳイメージセンサなどの固体撮像装置を気密封止してパッケージ化された半導体装置に限らず、その他の電子素子を気密封止した半導体装置にも適用できる。
さらに、電子素子を気密封止した形態の半導体装置に限定されず、基板を貫通する配線を有していれば、本発明を適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、固体撮像装置などが気密封止されたパッケージ形態の半導体装置などの基板を貫通する配線を有する半導体装置に適用できる。
本発明の半導体装置の製造方法は、固体撮像装置などが気密封止されたパッケージ形態の半導体装置などの基板を貫通する配線を有する半導体装置の製造方法に適用できる。
図１（ａ）は本発明の第１実施形態に係る半導体装置の模式断面図であり、図１（ｂ）は図１（ａ）の要部拡大図である。 図２は本発明の第１実施形態に係る半導体装置の各部分のサイズ及び動作時の熱伝導の様子を説明するための模式図である。 図３（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。 図４（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。 図５（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。 図６（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。 図７（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。 図８（ａ）及び（ｂ）は本発明の第１実施形態の半導体装置の製造方法の製造工程を示す断面図である。 図９は本発明の第２実施形態に係る半導体装置の要部を拡大した模式断面図である。 図１０は本発明の第２実施形態に係る半導体装置の動作時の熱伝導の様子を説明するための模式図である。 図１１は本発明の第３実施形態に係る半導体装置の要部を拡大した模式断面図である。 図１２は本発明の第３実施形態に係る半導体装置の動作時の熱伝導の様子を説明するための模式図である。 図１３は本発明の第４実施形態に係る半導体装置の模式断面図である。
符号の説明
１０…半導体基板、１１…光変換回路（第１電子回路）、１２…周辺回路（第２電子回路）、１３…パッド電極、１４…封止樹脂層、１５…パッケージ基板、２０…絶縁層、２１…導電層、２２…保護膜、２３…外部接続端子、３０…メモリ基板、３１…配線、ＣＨ１…第１コンタクトホール、ＣＨ２…第２コンタクトホール、ＩＨ…断熱用開口部、ＤＨ…放熱用開口部、Ｔ…熱

Claims (19)

  1. 第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路がアクティブ面に形成された半導体基板と、
    前記アクティブ面上で前記第１電子回路と前記第２電子回路の少なくとも一方に接続して形成されたパッド電極と、
    前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで形成された第１開口部と、
    前記第１開口部の底面から前記パッド電極に達するように形成され、前記第１開口部より径が小さい第２開口部と、
    前記第１開口部及び前記第２開口部の側壁面を被覆して形成された絶縁層と、
    前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して形成された導電層と、
    前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで形成された第３開口部と、
    前記第３開口部に埋め込まれた断熱部と
    を有することを特徴とする半導体装置。
  2. 前記第３開口部が、前記半導体基板の前記アクティブ面の反対側の面から前記第１電子回路と前記第２電子回路の間の領域に向けて形成されている
    請求項１に記載の半導体装置。
  3. 前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで形成された第４開口部と、
    前記第４開口部の内部に形成された熱伝導層と
    をさらに有する請求項１に記載の半導体装置。
  4. 前記第４開口部が、前記半導体基板の前記アクティブ面の反対側の面から前記第２電子回路に向けて形成されている
    請求項３に記載の半導体装置。
  5. 前記第１開口部と前記第４開口部が実質的に同一の深さで形成されている
    請求項３に記載の半導体装置。
  6. 第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路がアクティブ面に形成された半導体基板と、
    前記アクティブ面上で前記第１電子回路と前記第２電子回路の少なくとも一方に接続して形成されたパッド電極と、
    前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで形成された第１開口部と、
    前記第１開口部の底面から前記パッド電極に達するように形成され、前記第１開口部より径が小さい第２開口部と、
    前記第１開口部及び前記第２開口部の側壁面を被覆して形成された絶縁層と、
    前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して形成された導電層と、
    前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで形成された第３開口部と、
    前記第３開口部の内部に形成された熱伝導層と
    を有することを特徴とする半導体装置。
  7. 前記第３開口部が、前記半導体基板の前記アクティブ面の反対側の面から前記第２電子回路に向けて形成されている
    請求項６に記載の半導体装置。
  8. 前記第１開口部と前記第３開口部が実質的に同一の深さで形成されている
    請求項１または請求項６に記載の半導体装置。
  9. 前記半導体基板の前記アクティブ面に対向して配置されたパッケージ基板と、
    前記第１電子回路を気密封止するように、前記半導体基板上の前記第１電子回路の周辺部と前記パッケージ基板の間隙に形成された封止樹脂層と
    をさらに有する
    請求項１または請求項６に記載の半導体装置。
  10. 前記第１電子回路が光変換回路である
    請求項１または請求項６に記載の半導体装置。
  11. 半導体基板のアクティブ面に第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路を形成し、前記アクティブ面上で前記第１電子回路と前記第２電子回路の少なくとも一方に接続してパッド電極を形成する工程と、
    前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで第１開口部を形成する工程と、
    前記第１開口部の底面から前記パッド電極に達するように、前記第１開口部より径が小さい第２開口部を形成する工程と、
    前記第１開口部及び前記第２開口部の側壁面を被覆して絶縁層を形成する工程と、
    前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して導電層を形成する工程と、
    前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで第３開口部を形成する工程と、
    前記第３開口部に埋め込んで断熱部を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  12. 前記第３開口部を形成する工程において、前記半導体基板の前記アクティブ面の反対側の面から前記第１電子回路と前記第２電子回路の間の領域に向けて形成する
    請求項１１に記載の半導体装置の製造方法。
  13. 前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで第４開口部を形成する工程と、
    前記第４開口部の内部に熱伝導層を形成する工程と
    をさらに有する請求項１１に記載の半導体装置の製造方法。
  14. 前記第４開口部を形成する工程において、前記半導体基板の前記アクティブ面の反対側の面から前記第２電子回路に向けて形成する
    請求項１３に記載の半導体装置の製造方法。
  15. 前記第１開口部と前記第４開口部を実質的に同一の深さで形成する
    請求項１３に記載の半導体装置の製造方法。
  16. 半導体基板のアクティブ面に第１電子回路及び動作時の発熱密度が前記第１電子回路と異なる第２電子回路を形成し、前記アクティブ面上で前記第１電子回路と前記第２電子回路の少なくとも一方に接続してパッド電極を形成する工程と、
    前記半導体基板の前記アクティブ面の反対側の面から前記パッド電極に向けて前記半導体基板の途中の深さまで第１開口部を形成する工程と、
    前記第１開口部の底面から前記パッド電極に達するように、前記第１開口部より径が小さい第２開口部を形成する工程と、
    前記第１開口部及び前記第２開口部の側壁面を被覆して絶縁層を形成する工程と、
    前記絶縁層の内側において、少なくとも前記絶縁層の内壁面と前記第２開口部の底面を被覆して導電層を形成する工程と、
    前記半導体基板の前記アクティブ面の反対側の面から前記半導体基板の途中の深さまで第３開口部を形成する工程と、
    前記第３開口部の内部に熱伝導層を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  17. 前記第１開口部を形成する工程において前記第３開口部を同時に形成する
    請求項１１または請求項１６に記載の半導体装置の製造方法。
  18. 前記第３開口部を形成する工程において、前記半導体基板の前記アクティブ面の反対側の面から前記第２電子回路に向けて形成する
    請求項１６に記載の半導体装置の製造方法。
  19. 前記第１開口部と前記第３開口部を実質的に同一の深さで形成する
    請求項１１または請求項１６に記載の半導体装置の製造方法。
JP2007130354A 2007-05-16 2007-05-16 半導体装置及びその製造方法 Active JP4483896B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007130354A JP4483896B2 (ja) 2007-05-16 2007-05-16 半導体装置及びその製造方法
US12/078,894 US8455969B2 (en) 2007-05-16 2008-04-08 Semiconductor device and method for manufacturing the same
TW097113087A TW200908220A (en) 2007-05-16 2008-04-10 Semiconductor device and method of manufacturing the same
KR20080034046A KR101478524B1 (ko) 2007-05-16 2008-04-14 반도체장치 및 그 제조방법
CN2008101002047A CN101308845B (zh) 2007-05-16 2008-05-16 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007130354A JP4483896B2 (ja) 2007-05-16 2007-05-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008288309A JP2008288309A (ja) 2008-11-27
JP4483896B2 true JP4483896B2 (ja) 2010-06-16

Family

ID=40026657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007130354A Active JP4483896B2 (ja) 2007-05-16 2007-05-16 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8455969B2 (ja)
JP (1) JP4483896B2 (ja)
KR (1) KR101478524B1 (ja)
CN (1) CN101308845B (ja)
TW (1) TW200908220A (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
JP2010021451A (ja) * 2008-07-14 2010-01-28 Panasonic Corp 固体撮像装置およびその製造方法
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP2010206158A (ja) 2009-02-04 2010-09-16 Panasonic Corp デバイス
US7947601B2 (en) * 2009-03-24 2011-05-24 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
JP5407078B2 (ja) * 2010-02-24 2014-02-05 新光電気工業株式会社 半導体パッケージ
JP2013520808A (ja) * 2010-02-26 2013-06-06 精材科技股▲ふん▼有限公司 チップパッケージおよびその製造方法
JP5499851B2 (ja) * 2010-04-07 2014-05-21 株式会社島津製作所 二次元画像検出器
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP5450295B2 (ja) 2010-07-05 2014-03-26 オリンパス株式会社 撮像装置および撮像装置の製造方法
JP5623184B2 (ja) * 2010-08-26 2014-11-12 京セラ株式会社 配線基板および撮像装置
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
JP5810921B2 (ja) * 2012-01-06 2015-11-11 凸版印刷株式会社 半導体装置の製造方法
RU2617284C2 (ru) * 2012-03-01 2017-04-24 Конинклейке Филипс Н.В. Устройство электронной схемы и способ его изготовления
CN102637713B (zh) * 2012-03-31 2014-07-30 江阴长电先进封装有限公司 一种含有金属微凸点的图像传感器封装方法
WO2014013742A1 (ja) * 2012-07-20 2014-01-23 株式会社ニコン 撮像ユニット、撮像装置、および撮像ユニットの製造方法
JP2014086477A (ja) * 2012-10-22 2014-05-12 Nitto Denko Corp 半導体素子の製造方法
EP2741322B1 (en) * 2012-12-10 2016-04-27 ams AG Semiconductor device with integrated hot plate and recessed substrate and method of production
CN104051490B (zh) * 2013-03-12 2017-09-12 奥普蒂兹公司 无封盖传感器模块及其制造方法
US20140264693A1 (en) * 2013-03-12 2014-09-18 Optiz, Inc. Cover-Free Sensor Module And Method Of Making Same
US9575722B2 (en) 2013-03-14 2017-02-21 International Business Machines Corporation Software interface for a specialized hardward device
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
CN103606542A (zh) * 2013-11-30 2014-02-26 华进半导体封装先导技术研发中心有限公司 穿透硅通孔金属互连结构及其制造方法
US9343447B2 (en) * 2014-09-26 2016-05-17 Texas Instruments Incorporated Optically pumped sensors or references with die-to-package cavities
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
TWI692859B (zh) * 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP2016001759A (ja) * 2015-09-16 2016-01-07 凸版印刷株式会社 半導体装置
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
CN108110016B (zh) * 2016-11-25 2020-11-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN109425812B (zh) * 2017-08-28 2021-03-12 创意电子股份有限公司 半导体封装元件的检测系统及其热阻障层元件
US20190172861A1 (en) * 2017-12-05 2019-06-06 Semiconductor Components Industries, Llc Semiconductor package and related methods
JP7246136B2 (ja) * 2018-02-14 2023-03-27 キヤノン株式会社 半導体装置、カメラおよび半導体装置の製造方法
JP2019160893A (ja) * 2018-03-09 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、半導体装置、電子機器、および製造方法
JP7054361B2 (ja) 2018-04-10 2022-04-13 キヤノン株式会社 表示装置、及び、その製造方法
US10784222B2 (en) 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
JP2020141090A (ja) * 2019-03-01 2020-09-03 ソニーセミコンダクタソリューションズ株式会社 容量素子、半導体素子基板及び電子機器
CN109935168B (zh) * 2019-03-27 2021-02-26 京东方科技集团股份有限公司 一种衬底基板及其制备方法、阵列基板以及显示装置
JP7287116B2 (ja) * 2019-05-30 2023-06-06 セイコーエプソン株式会社 振動デバイスおよび電子機器
CN116998012A (zh) * 2021-03-24 2023-11-03 索尼半导体解决方案公司 半导体器件和成像装置
JP7551558B2 (ja) * 2021-04-01 2024-09-17 キヤノン株式会社 信号処理装置
CN116153958A (zh) * 2021-11-19 2023-05-23 成都辰显光电有限公司 显示面板及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189898A (ja) * 1996-12-24 1998-07-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10242284A (ja) 1997-02-26 1998-09-11 Hitachi Ltd 半導体集積回路装置
JP2000353800A (ja) 1999-06-14 2000-12-19 Canon Inc 半導体装置
JP3655232B2 (ja) 2001-11-15 2005-06-02 株式会社東芝 赤外線センサ
JP2004095861A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP4328520B2 (ja) 2002-12-06 2009-09-09 日本電気株式会社 半導体装置及びその製造方法
TWI313914B (en) 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
JP2006229043A (ja) 2005-02-18 2006-08-31 Fuji Film Microdevices Co Ltd 固体撮像装置
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP5038612B2 (ja) * 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
JP4463194B2 (ja) 2005-12-27 2010-05-12 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法
EP2135280A2 (en) * 2007-03-05 2009-12-23 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts

Also Published As

Publication number Publication date
KR101478524B1 (ko) 2015-01-02
TWI371824B (ja) 2012-09-01
CN101308845A (zh) 2008-11-19
US8455969B2 (en) 2013-06-04
TW200908220A (en) 2009-02-16
KR20080101662A (ko) 2008-11-21
JP2008288309A (ja) 2008-11-27
CN101308845B (zh) 2010-09-29
US20080283951A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
JP4483896B2 (ja) 半導体装置及びその製造方法
JP4380718B2 (ja) 半導体装置の製造方法
CN101937894B (zh) 具有贯通电极的半导体器件及其制造方法
CN101499480B (zh) 半导体芯片及半导体装置
KR20200071718A (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
KR101531097B1 (ko) 인터포저 기판 및 이의 제조방법
CN110571201B (zh) 一种高散热扇出型三维异构双面塑封结构及其制备方法
CN101345228B (zh) 元件搭载用基板及其制造方法、半导体模块和便携式设备
CN105742301B (zh) 嵌入式图像传感器封装及其制造方法
KR20120025409A (ko) 반도체 패키지와 반도체 패키지의 제조 방법 및 광학 모듈
CN113519058A (zh) 半导体装置
US8129829B2 (en) Package substrate having embedded photosensitive semiconductor chip and fabrication method thereof
JP4678720B2 (ja) 回路基板およびその製造方法、半導体装置およびその製造方法
JP2019067973A (ja) 電子部品内蔵基板及びその製造方法
WO2024053466A1 (ja) 半導体装置および電子機器
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
WO2021162127A1 (ja) 半導体装置および半導体装置の製造方法
CN223452340U (zh) 芯片结构
US20250228031A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus
TW202429654A (zh) 電子裝置和電子裝置的製造方法
JP2016157900A (ja) 電子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R151 Written notification of patent or utility model registration

Ref document number: 4483896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250