JP4497791B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4497791B2 JP4497791B2 JP2002133674A JP2002133674A JP4497791B2 JP 4497791 B2 JP4497791 B2 JP 4497791B2 JP 2002133674 A JP2002133674 A JP 2002133674A JP 2002133674 A JP2002133674 A JP 2002133674A JP 4497791 B2 JP4497791 B2 JP 4497791B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- power supply
- cells
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/903—Masterslice integrated circuits comprising field effect technology
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路（ＬＳＩ）、さらには微細化の進んだ世代における配線密度の向上を図った半導体集積回路及びその製造方法に関し、例えば製造工程でダマシン法による銅配線を行う場合に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年半導体集積回路における配線材料は、アルミニウム合金と比較して電気抵抗率が約１／２と低く、半導体集積回路の高速化及び微細化を可能とする銅が用いられている。銅配線は例えば銅のドライエッチングは困難という課題を克服したダマシン法により形成される。ダマシン法は、絶縁膜に溝加工を施し、そこに配線材料となる導電体膜例えば銅膜をメッキ又はスパッタ等の方法で埋め込み、その後、溝外の余分な銅膜を例えば化学機械研磨（ＣＭＰ）により除去することにより溝内に導電体膜を形成する技術である。配線溝及び接続孔に導電体膜埋め込み、配線とをプラグとを同時に形成する方法をデュアルダマシン法と呼ばれ、配線（又は接続孔）に導電体膜埋め込み、配線（又はプラグ）を形成する方法をシングルダマシン法と呼ばれる。
【０００３】
絶縁膜に形成された配線溝又は接続孔の形成密度が基板の領域によって相違する場合、密な領域と疎な領域との金属膜のＣＭＰによる除去量が相違する。例えば、密な領域では疎な領域よりも多くの金属膜が配線溝又は配線孔に埋め込まれるため、ＣＭＰにより除去すべき金属量が多くなり、疎な領域ではその逆となり除去すべき金属量が多くなる。この結果、基板の領域間に残存する絶縁膜の膜厚相違する現象が発生する。この現象は、「エロージョン（Ｅｒｏｓｉｏｎ）」と称される。また、金属膜と絶縁膜（例えばシリコン酸化膜）とではＣＭＰによる研磨速度が大きく相違するため、金属部分（配線溝や接続溝の部分）が過剰に研磨される現象が発生する。この現象は、「ディッシング（Ｄｉｓｈｉｎｇ）」と称される。特開２０００−３９１２号公報によれば、上記エロージョンや上記ディッシングを防止するために配線占有率を特定値以下に保つ必要が有るとされる。
【０００４】
例えば、最小配線幅が０．２マイクロメートル、最小配線間隔が０．２マイクロメートルというデザインルールがあった場合、最小線幅の配線が最小配線間隔で隙間なく配置されている場合は、配線占有率５０パーセントとなる。しかし、実際のＬＳＩの場合には、このように完全に配線が隙間なく配置されることはなく、現実的には、例えば３０パーセント以下になることが多い。
【０００５】
しかしながら、配線の幅が最小線幅の２倍の０．４マイクロメートルになった場合を考えてみると、この幅の配線が最小配線間隔０．２マイクロメートルで配置された場合には、配線占有率は６７パーセントにもなり、先ほどの平均的な配線占有率３０パーセントに比べて著しく高くなり、エロージョン、ディッシング防止の観点からは望ましくなくなる。
【０００６】
このとき、この広い配線に対応する配線間隔を、今、０．４マイクロメートルとすると、配線占有率は、５０パーセントとなり、平均的な配線占有率に近づき、エロージョン、ディッシング防止の観点から好ましい結果となる。
【０００７】
さらに、今日のＬＳＩの配線は、例えばＤＡ（Design Automation）を用いた自動配線が通常使用され、このとき、配線の配置できる位置（配線チャネル）は、デザインルール上許容される最小配線幅と最小配線間隔の合計値（基本ピッチ）を基準として配置されるため、広い配線の配線幅と配線間隔は、結果として、基本ピッチの整数倍の値と整合性良く設定することが望ましい。
【０００８】
最新の微細化されたデザインルールでは、局所的な配線占有率の高いところと平均的な配線占有率との差、即ち許容される配線占有率範囲が狭くなってきており、特にダマシンを用いた銅配線においてこの傾向が顕著である。その結果、最新の微細化されたデザインルールでは、最小配線幅で配置できる配線幅の値が従来にも増して、小さくなってきている。
【０００９】
【発明が解決しようとする課題】
上述の半導体集積回路装置の設計（レイアウト）は、ワークステーションなどにおいて予めレイアウトされてライブラリとして保存されているセルを選択的に配置することにより行うことができる。セルには、電源配線と信号配線とが設けられる。電源配線は、例えば上下方向(電源線の延在方向に直交する方向)において、セルの縁辺部に配置され、その線幅は、通常は信号配線よりも広くなっている。配線チャネルはセルの一対の電源配線（Ｖｄｄ，Ｖｓｓ）間に配置される。上記電源配線は、複数のセルが配置された場合に、互いに上下方向に隣接するセルにおける電源配線同士が結合され、上下方向の配線の線幅が広くなるように構成され、電源配線の抵抗の低減を図る。それにより、配線の線幅が広くなるほど、上下方向において当該配線に隣接配置される配線との間の配線間隔を広くとるようにデザインルールが設定されている場合において、単体セルのレイアウト時には、デザインルールをみたすものの、当該セルを用いた半導体集積回路のレイアウト時には電源配線の配線幅区分が上昇してしまい、デザインルールを満たさなくなる。このため、半導体集積回路のレイアウト時には、互いに上下方向に隣接するセルにおける電源配線同士が結合されることによって線幅が広くなった場合には、上下方向においてそれに隣接配置されている配線との間隔を広くすることが行われる。これにより、上下方向において電源配線に最も近接した配線チャネルを使用できなくなってしまう。この結果、配線チャネルの提供率がさがり、上層の配線チャネルを使用することになると、半導体チップの集積度向上の妨げとなることが、本願発明者によって初めて見いだされた。
【００１０】
また、上記のように、上記電源配線は、複数のセルが配置された場合に、互いに上下方向に隣接するセルにおける電源配線同士が結合されることにより、電源配線の線幅が変化されてしまうため、単体セルのレイアウト時には、デザインルールをみたすものの、当該セルを用いた半導体集積回路のレイアウト時には電源配線の配線幅区分が上昇してしまい、デザインルールを満たさなくなるおそれがある。例えば、配線の線幅が広くなるほど、上下方向において当該配線に隣接配置される配線との間の配線間隔を広くとるようにデザインルールが設定されている場合において、単体セルのレイアウト時には、デザインルールをみたすものの、当該セルを用いた半導体集積回路のレイアウト時において互いに上下方向に隣接するセルにおける電源配線同士が結合されることにより、電源配線の線幅が広くなって配線幅区分が上昇されたにもかかわらず、セル内の配線間の間隔が固定されているため、デザインルールを満たさなくなるおそれのあることが、本願発明者によって見いだされた。
【００１１】
本発明の目的は、配線チャネルの有効利用を図るための技術を提供することにある。
【００１２】
また、本発明の別の目的は、デザインルールエラーをセル作成時点おいて回避するための技術を提供することにある。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１５】
すなわち、それぞれ所定の機能を有する複数のセルが配置されて成る半導体集積回路において、上記セルにおける縁辺部の配線は、互いに隣接配置されたセルの境界から離れた位置にレイアウトされて成る。
【００１６】
上記の手段によれば、上記セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトされているため、例えば互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされないで済む。デザインルールにより広幅配線の線幅に応じてこの幅広配線に隣接配置される配線との間隔が広くとられる場合には、それによって配線チャネルの数が減少されるおそれがあるが、上記のようにセルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトされることで、上記広幅配線の線幅が広くされるのが回避されているため、配線チャネルの減少を伴わない。このことが、配線チャネルの利用効率の向上を達成する。
【００１７】
また、それぞれ所定の機能を有する複数のセルが配置されて成る半導体集積回路において、上記セルは、上記縁辺部に配置された広幅配線と、上記広幅配線よりも線幅が狭い狭幅配線とを含み、上記広幅配線とそれに隣接配置された上記狭幅配線との間の配線間隔は、上記狭幅配線の最小配列ピッチよりも広く設定されて成る。このとき、上記狭幅配線の幅と上記広幅配線の幅との比は１対２以上とすることができる。
【００１８】
上記の手段によれば、上記広幅配線とそれに隣接配置された上記狭幅配線との間の配線間隔が、上記狭幅配線の最小配列ピッチよりも広く設定されており、広幅配線の線幅に応じて配線間隔が広くされているため、配線占有率の不所望な上昇が避けられ、エロージョンやディッシングの防止により良好な特性が得られる。
【００１９】
そして、第１領域と、それとは異なる第２領域とを含んで一つの半導体基板に形成されるとき、上記第１領域は、それぞれ所定の機能を有する複数の第１セルが配置され、縁辺部の配線は、互いに隣接配置された第１セルの境界から離れた位置にレイアウトされ、上記第２領域は、それぞれ所定の機能を有する複数の第２セルが配置され、上記第２セルは、上記縁辺部に配置された広幅配線と、上記広幅配線よりも線幅が狭い狭幅配線とを含み、上記広幅配線とそれに隣接配置された上記狭幅配線との間の配線間隔は、上記狭幅配線の最小配列ピッチよりも広く設定されて成る。
【００２０】
上記の手段によれば、第１領域とそれとは異なる第２領域とが含まれるとき、その領域に応じて、上記第１セル及び上記第２セルが使用される。
【００２１】
さらに上記第１セルは、それに隣接配置された第１セルとの間で互いに隣接する広幅配線間を橋絡可能な橋絡部を設け、配置されたセルが同時に動作する確率が１００パーセントではないことを利用して、一方のセルが動作していないときには、その電源配線を、他方のセルの電源配線であるかのように働かせることにより、実効的に許容電流値を大きくする。
【００２２】
また、半導体集積回路の製造方法として、セルを用いて半導体集積回路をレイアウトする第１工程と、上記半導体集積回路のレイアウト情報に基づいて半導体集積回路をレイアウトする第２工程とを含むとき、上記セルにおける縁辺部の配線を、当該セルの縁辺から離れた位置にレイアウトする。
【００２３】
上記の手段によれば、上記セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトされるから、例えば互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされるのを回避することができる。互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされた場合には、縁辺部の配線とそれに隣接する配線チャネルが配線間隔ルール違反によって自動配線チャネルとして使用できなくなるのに対して、上記セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトすることによって広幅配線の線幅が広くされないので、縁辺部の配線とそれに隣接する配線チャネルが配線間隔ルール違反によって自動配線チャネルとして使用できなくなるという事態を回避することができ、配線チャネルの有効利用を図ることができる。
【００２４】
また、上記セルの縁辺部に設けられた電源配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成される電源配線の幅の区分と等価になるように予め広く設定する。そのような上記セルを用いたレイアウトによれば、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成された電源配線の幅の区分と等価になるように設定されることにより、電源配線に隣接する配線チャネルは、セルの段階で配線として使用禁止され、それによって、電源配線と、それに隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされ、電源配線と、それに隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、電源配線と、それに隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保されるので、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反を、セル作成時において回避することができる。
【００２５】
さらに、上記第２工程には、絶縁膜に溝加工を施し、そこに配線材料を埋め込み、その後、溝外の余分な薄膜を除去することにより配線を形成するダマシン法による金属配線形成処理を含めることができる。
【００２６】
【発明の実施の形態】
本実施の形態のダマシン法により製造する半導体集積回路（ＬＳＩ）は、例えば半導体チップにインバータ回路（ＩＮＶ）、ナンド回路（ＮＡＮＤ）、フリップフロップ回路（ＦＦ）、あるいはノア回路（ＮＯＲ）などの論理ゲートに相当するセル（「ベーシックセル」又は「単位セル」とも称される）を格子状に整列て論理回路等の所望の回路が構成されている。つまり、セルをチップ上に形成し、セル間をで接続して所望の回路を形成する。電源（Ｖｄｄ）やグランド配線（Ｖｓｓ）については、どのセルも電気的特性を満足するように予め定められている。そのように、配線に関するマスクパターンをのみを生成するだけで、多品種のＬＳＩを形成することができる。
【００２７】
ＬＳＩの製造工程には、セルを用いて半導体集積回路をレイアウトする第１工程と、この半導体集積回路のレイアウト情報に基づいて半導体集積回路を形成する第２工程とが含まれる。上記第１工程は、図示されないワークステーションなどのコンピュータシステムにおいて、レイアウトエディターなどのレイアウトツールを動かすことによって行われる。インバータ回路（ＩＮＶ）、ＡＮＤ回路、あるいはＮＯＲ回路などの論理ゲートに相当するセルは、ライブラリとして用意されている。
【００２８】
上記第２工程は、例えばレイアウト情報に基づいて作成されたフォトリソグラフィー技術用のマスクを用いて、エッチングを施すパターニング工程、上記マスクを用いて不純物をイオン打込みする工程、導電体膜を堆積する工程、化学機械研磨（ＣＭＰ）工程等を含む。
【００２９】
図１には、上記半導体集積回路のレイアウトにおいて使用される第１セルの主要構成が示される。
【００３０】
第１セル１０（以下、単に「セル１０」という）の大きさは、四角形状の枠１０３によって決定される。１０１は高電位側（Ｖｄｄ）電源配線、１０２は低電位側（Ｖｓｓ）電源配線、１０４は第１金属配線（Ｍ１）層における自動配線にて使用可能なチャネル位置（「配線チャネル」又は「チャネル」ともいう）を示す。第１セル１０は、使用可能なチャネル位置１０４上にセルの端子を配置し、ワークステーションでの第１セル１０の自動配置後に自動配線が接続できるように構成されている。ワークステーションで、このセル１０が配置されると、使用可能な配線チャネル位置１０４に配線が配置されて、セル１０の端子が配線により接続される。なお、他のセルの端子間を接続する他の配線がセル１０のこのチャネル位置１０４上を通過する場合もある。
【００３１】
ここで、図１に示されるセル１０は、上記セルにおける縁辺部の配線とされる高電位側電源配線１０１及び低電位側電源配線１０２は、当該セル１０の縁辺に沿って配置されているが、当該セル１０の縁辺から狭幅配線の最小配列ピッチだけ離れた位置に配置されている。ここで、狭幅配線とは、電源配線よりも狭い配線で、通常は信号配線に相当し、その最小配列ピッチは、配線チャネル位置１０４に対応する。なお、チャネル位置１０４は第１工程の半導体集積回路のレイアウト時（自動配置・自動配線）に用いられ、製造された半導体集積回路装置に構造物として形成されるもではない。
【００３２】
図４には、上記セル１０における拡散層（半導体領域）、ゲート電極、コンタクトホールの配置例が示される。
【００３３】
１２０はｐチャネル型ＭＯＳトランジスタのソース・ドレイン領域を構成する拡散層であり、ｎ型ウエル領域に形成される。１２１はｎチャネル型ＭＯＳトランジスタのソース・ドレイン領域を構成する拡散層であり、ｐ型ウエル領域に形成される。１２２は上記ｐチャネルＭＯＳトランジスタ１２０のｎ型ウェル給電用拡散層であり、ｎ型ウエル領域の抵抗を低減するために電源配線１０１、１０２の延在方向と同じ方向に延在して形成される。１２３は上記ｎチャネルＭＯＳトランジスタ１２１のｐ型ウェル給電用拡散層であり、ｐ型ウエル領域の抵抗を低減するために電源配線１０１、１０２の延在方向と同じ方向に延在して形成される。１２８は拡散層及びＭＯＳトランジスタのゲート電極１２４と上層の金属配線（Ｍ０）とを結合するためのコンタクトホール（接続孔）である。ＭＯＳトランジスタのゲート電極１２４は、図示しないゲート絶縁膜を介してウエル領域上に形成される。なお、ｐチャネルＭＯＳトランジスタ１２０のゲート電極１２４とｎチャネルＭＯＳトランジスタ１２１のゲート電極１２４とは一体に形成されている。また、拡散層１２０，１２１，１２２，１２３上には抵抗低減のため例えばシリサイド層が形成され、コンタクトホール内には例えばプラグが形成される。
【００３４】
図５には、上記セル１０における内部配線層、及びスルーホール（接続孔）の配置例が示される。内部配線層は例えばタングステン（Ｗ）又は銅（Ｃｕ）等の金属配線（Ｍ０）で構成され、ダマシン法により製造される。スルーホール（接続孔）内にタングステン（Ｗ）又は銅（Ｃｕ）等のプラグが構成され、ダマシン法により製造される。スルーホール内には例えばプラグが形成される。
【００３５】
１４１〜１４５はＭＯＳトランジスタのセル内接続配線層、１４６，１４７はＭＯＳトランジスタの電源接続用セル内配線層、１４８はＭＯＳトランジスタのセル内配線接続用のスルーホールである。互いに層が異なる配線層（Ｍ０、Ｍ１）は上記スルーホールによって結合される。
【００３６】
図６には、第１金属（Ｍ１）配線層で構成される上記セル１０における端子層、この端子へ接続される配線層、及びセル上空を通過する配線及び電源配線層が例示される。この端子層、配線層、配線、電源配線層は例えばタングステン（Ｗ）又は銅（Ｃｕ）等の金属材料で構成され、ダマシン法により製造される。なお、この端子層、配線層、配線及びスルーホール内のプラグをデュアルダマシン法で製造してもよい。
【００３７】
１５１〜１５４は第１金属（Ｍ１）配線端子層、１５５はセル上空を通過しているＭ１配線層、１５６〜１５９は、セルの端子へ接続されているＭ１配線層、１０１−２(Ｖｄｄ)及び１０２−２(Ｖｓｓ)はセル１０のＭ１電源配線層（Ｖｄｄ，Ｖｓｓ）、１０１−１(Ｖｄｄ),１０２−３(Ｖｓｓ)は、セル１０−２（１０）の上下方向(電源配線層の延在方向に直交する方向)に隣接するセル１０―１，１０―３のＭ１電源配線層である。
【００３８】
１０４は配線チャネル（チャネル位置）を示し、セル１０−２のＭ１電源配線層１０１−２，１０２−２間に構成される。Ｍ１配線端子層，セル上空を通過しているＭ１配線層，セルの端子へ接続されているＭ１配線層は、主にセル１０のＭ１電源配線層１０１−２，１０２−２間の配線チャネル１０４上に配置され、Ｍ１端子層，Ｍ１配線層，Ｍ１配線により、セル１０−２（１０）の左右方向(電源配線層の延在方向)に離隔して配置される他のセルに接続され、或いは、Ｍ２配線層，Ｍ２配線を介してセル１０−２（１０）の上下左右方向に離隔して配置される他セルに接続される。このように、Ｍ１端子層，Ｍ１配線層，Ｍ１配線は上下左右方向に離隔して配置されるセル間を電気的に接続するセル間配線を構成する。
【００３９】
図７には、上記セル１０の断面が示される。この断面は、図４，図５，図６における線分Ａ−Ｂに対応している。
【００４０】
シリコン基板７１に、ｎ型ウェル領域７２ｎ及びｐ型ウェル領域７２ｐが形成され、そこにｐチャネルＭＯＳトランジスタのソース・ドレイン領域を構成するｐ型拡散層１２０，ｎチャネルＭＯＳトランジスタのソース・ドレイン領域を構成するｎ型拡散層１２１、及びｐチャネルＭＯＳトランジスタのｎ型ウェル給電用拡散層１２２，ｎチャネルＭＯＳトランジスタのｐ型ウェル給電用拡散層１２３が形成されている。また、図１８を用いて後述するように、これらの拡散層１２０〜１２３を覆うように、シリコン酸化膜等の層間絶縁膜５０１、５０２が形成され、層間絶縁膜５０１、５０２中にＭＯＳトランジスタのセル内接続配線層１４１〜１４７及びスルーホール（プラグ）１２８が形成され、これらは例えばダマシン法により製造される。そして、このＭＯＳトランジスタのセル内接続配線層１４１〜１４７を覆うように、シリコン酸化膜等の層間絶縁膜５０３、５０４が形成され、層間絶縁膜５０３、５０４中にＭ１電源配線層１０１−１，１０１−２，１０２−２，１０２−３及び端子層、配線層、配線１５１〜１５９が形成され、これらは例えばダマシン法により製造されている。
【００４１】
次に、図１８を用いて半導体集積回路を形成する工程を説明する。セル内接続配線層１４５、電源接続用セル内配線層１４６、１４７、及びＭ１電源配線層１０１−１，１０１−２，１０２−２，１０２−３は、例えばダマシン法によって形成されている。ＭＯＳトランジスタのゲート電極１２４、ＭＯＳトランジスタの拡散層１２０，１２１、及びＭＯＳトランジスタのウェル給電用拡散層１２２，１２３を覆うように、層間絶縁膜５０１を形成する。層間絶縁膜５０１は、例えばＣＶＤ（Chemical Vapor deposition）法で酸化シリコン膜５０１を堆積した後、酸化シリコン膜５０１の表面を化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法で研磨してその表面を平坦化する。
【００４２】
次に、例えば酸化シリコン膜５０１上にフォトレジスト膜（図示せず、以下単に「レジスト膜」という）を形成し、このレジスト膜をマスクにして酸化シリコン膜５０１をエッチングすることによりＭＯＳトランジスタのゲート電極１２４、ＭＯＳトランジスタの拡散層１２０，１２１、及びＭＯＳトランジスタのウェル給電用拡散層１２２，１２３にコンタクトホール１２８を形成する。
【００４３】
次いで、例えばコンタクトホール１２８内を含む酸化シリコン膜５０１上に、バリアメタル層として例えば窒化チタン（ＴｉＮ）膜をＣＶＤ法もしくはスパッタ法により薄く形成した後、導電性膜として例えばタングステン（Ｗ）膜をＣＶＤ法により堆積させる。次いで、コンタクトホール１２８外部のＴｉＮ膜およびＷ膜を、例えばＣＭＰ法により除去し、プラグ１２９を形成する。
【００４４】
続いて、層間絶縁膜５０１およびプラグ１２９上に、層間絶縁膜５０２を例えばＣＶＤ法によって堆積した後、層間絶縁膜５０２をＣＭＰ法によって平坦化する。次に、層間絶縁膜５０２上にレジスト膜を形成し、このレジスト膜をマスクにして酸化シリコン膜５０２をエッチングすることにより配線溝１５０を形成する。
【００４５】
次に、例えば配線溝１５０内を含む層間絶縁膜５０２上に、バリアメタル層として例えばＴｉＮ膜をＣＶＤ法もしくはスパッタ法により薄く形成した後、導電性膜として例えばＷ膜をＣＶＤ法により堆積させる。
【００４６】
次いで、配線溝１５０外部のＴｉＮ膜およびＷ膜を、例えばＣＭＰ法により除去し、プラグ１２９と電気的に接続されるセル内接続配線層１４５および電源接続用セル内配線層１４６，１４７を形成する。
【００４７】
続いて、層間絶縁膜５０２、セル内接続配線層１４５および電源接続用セル内配線層１４６，１４７上に層間絶縁膜５０３を例えばＣＶＤ法によって形成する。次に、プラグ１２９と同様の形成工程で層間絶縁膜５０３に、セル内接続配線層１４５および電源接続用セル内配線層１４６，１４７に電気的に接続するプラグ１４９を形成する。
【００４８】
続いて、層間絶縁膜５０３およびプラグ１４９上に層間絶縁膜５０４を例えばＣＶＤ法によって形成する。次に、セル内接続配線層１４５および電源接続用セル内配線層１４６，１４７と同様の形成工程で層間絶縁膜５０４に、プラグ１４９に電気的に接続するＭ１電源配線層１０１−１，１０１−２，１０２−２，１０２−３を形成する。
【００４９】
以上、ダマシン法による形成工程を記したが、これら配線層およびプラグはデュアルダマシン法によって形成してもよい。
【００５０】
すなわち層間絶縁膜５０１、５０２を堆積し、レジスト膜をマスクとしてコンタクトホール１２８および配線溝１５０を形成した後に、コンタクトホール１２８および配線溝１５０内にバリアメタル層および導電体膜を埋め込んで、プラグ１２９およびセル内接続配線層１４５および電源接続用セル内配線層１４６，１４７を形成してもよい。
【００５１】
同様にして、層間絶縁膜５０３、５０４を形成した後に、プラグ１４９およびＭ１電源配線層１０１−１，１０１−２，１０２−２，１０２−３についてもデュアルダマシン法によって形成してもよい。
【００５２】
また、これら配線層およびプラグの導電体膜としてＷ膜を記したが、銅（Ｃｕ）を主成分とする膜を用いてもよい。このＣｕ膜を用いる場合、バリアメタル層は、ＴｉＮ以外にＴｉ，Ｔａ，ＴａＮ等の膜や、またはそれらの積層膜によって形成されている。
【００５３】
図８には、図４、図５、図６に示されるセル１０の回路構成が例示される。
【００５４】
図８に示されるように、このセル１０は、特に制限されないが、４個のｐチャネル型ＭＯＳトランジスタ８１〜８４と、４個のｎチャネル型ＭＯＳトランジスタ８５〜８８が形成され、それらが結合されることによって、３入力ＮＡＮＤゲート、及びインバータが形成される。すなわち、ｐチャネル型ＭＯＳトランジスタ８１〜８３とｎチャネル型ＭＯＳトランジスタ８５〜８７とが結合されることによって、端子１５１〜１５３からの信号を取り込んでそれらのＮＡＮＤ論理を得るＮＡＮＤゲートが形成され、また、ｐチャネル型ＭＯＳトランジスタ８４とｎチャネル型ＭＯＳトランジスタ８８が結合されることによって、上記３入力ＮＡＮＤゲートの出力信号の論理を反転するインバータが形成される。このインバータの出力信号は端子１５４を介して出力される。
【００５５】
図２には、半導体集積回路のレイアウトにおいて、図１に示されるセル１０と同様に構成されたセル１０−２の上下方向(電源配線層の延在方向に直交する方向)に、例えば当該セル１０と同様に構成されたセル１０−１，１０−３が配置されている様子が示される。尚、図２において、１０−１，１０−３は、チャネル１０４や配線の一部が省略されている。
【００５６】
図２に示されるように、セル１０−１，１０−２，１０−３が上下方向に隣接配置された場合、セル１０−１，１０−２，１０−３における高電位側電源配線Ｍ１（Ｖｄｄ）や、低電位側電源配線Ｍ１（Ｖｓｓ）は、セルの境界から上下方向に離れた位置にレイアウトされている。すなわち、セル１０−１，１０−２，１０−３においては、当該セルにおける縁辺部の配線とされる高電位側電源配線１Ｍ１（Ｖｄｄ）及び低電位側電源配線Ｍ１（Ｖｓｓ）が、当該セルの縁辺から上下方向に離れた位置に配置されていることにより、そのようなセルが図２に示されるように上下方向に隣接配置された場合には、Ｍ１電源配線が、対応するセル境界５１，５２から上下方向に離れた位置にレイアウトされることにより、半導体集積回路のレイアウトにおいて、セル１０−１と１０−２との間、及びセル１０−２と１０−３との間で電源配線が合成されない。例えば、電源配線をセルの縁辺から離さないで配置した場合には、図３に例示されるように、上下方向に互いに隣接するセル９−１と９−２との間、及びセル９−２と９−３との間で電源配線が合成されてしまう。つまり、セル１０−２の電源配線４０１−１とそれに隣接配置されるセル１０−１の電源配線４０１−２とが合成されて電源配線４０１が形成され、セル１０−２の電源配線４０２−２とそれに隣接配置されるセル１０−２の電源配線４０２−３とが合成されて電源配線４０２が形成される。このように上下方向に互いに隣接するセルにおける電源配線同士が結合されてしまうため、電源配線幅は単独セルの場合の２倍になる。配線の線幅に応じて当該配線に隣接される配線との間隔についてルールが設定されている場合には、そのルールに従って配線間隔が拡げられる結果、配線チャネル１０４のうち、１６１，１６２，１６３,１６４で示されるチャネルは配線に使用できないおそれがある。それらの配線チャネルが使用できないことにより、第１金属（Ｍ１）配線における配線チャネルの提供率がさがり、それは半導体チップの集積度向上の妨げとなる。
【００５７】
これに対して、図１に示されるようなセルを使用した場合には、Ｍ１電源配線がセルの境界から離れた位置にレイアウトされているため、半導体集積回路のレイアウトにおいて、図２に示されるようにセル１０−１，１０−２，１０−３間で電源配線が合成されない。この結果、電源配線の幅は変化されない。従って、配線の線幅に応じて当該配線に隣接される配線との間隔についてルールを満たすことができるので、配線チャネルが減少されずに済む。これによって、配線チャネルの提供率の向上、さらには半導体チップの集積度向上を図ることができる。すなわち、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反による配線チャネルの本数の低減及びそれに基づく集積度の低減を、事前の第１セル作成時において回避することができる。
【００５８】
ここで、上記セル１０における配線幅の具体例について、図１５を参照しながら説明する。
【００５９】
図１５には、セル１０−１，１０−２が上下方向に隣接配置された場合が示される。５１は、セル１０−１，１０−２間の境界とされる。セル１０−１において、Ｍ１チャネルは、セル境界５１から近い順に１，２，３で示される。セル１０−２において、セル境界５１から近い順に−１，−２，−３で示される。尚、セル境界５１は、Ｍ１チャネルとしては便宜上「０」が割り当てられている。Ｍ１チャネルの間隔は、Ｍ１（第１層金属配線）の最小スペースＳと最小間隔Ｗの和と規定され、「Ｐ」で示される。
【００６０】
ここで、上側のセル１０−１においてはチャネル２から使用可能となるようにし、そして下側のセル１０−２においてはチャネル−２から使用可能となるようにすると、セル１０−１，１０−２内のＭ１チャネルを有効に使うことができる。
【００６１】
そこで、上記のように互いに隣接配置されたセルとの境界５１から離れた位置にＭ１電源配線がレイアウトされるように、セル１０−１，１０−２における縁辺部の電源配線が当該セルの縁辺から離れた位置にレイアウトされ、そのようなセルが半導体集積回路のレイアウトにおいて使用される。そして、互いに隣接するセルのそれぞれのＭ１電源配線は、所定の配線ルールの範囲内でその配線幅が最大となるように考慮される。
【００６２】
Ｍ１電源配線の幅は、次式で示される。
Ａ＝２×（Ｗ＋Ｓ）−Ｗ／２−Ｓ−Ｓ／２＝３Ｗ／２＋Ｓ／２
【００６３】
例えば、Ｗ＝０．２ｕｍ、Ｓ＝０．２ｕｍ、の場合は、次式に示されるように、Ｍ１電源配線の幅は０．４ｕｍとなる。
Ａ＝３×（０．２／２）＋０．２／２＝０．４
【００６４】
この場合、Ｍ１配線の最小配線幅（Ｗ）と、Ｍ１電源配線幅（Ａ）との比は、１：２とされる。
【００６５】
次に、上記半導体集積回路のレイアウトにおいて使用される第２セルについて説明する。
【００６６】
図９には、半導体集積回路のレイアウトにおいて使用される第２セルの主要構成が示される。
【００６７】
第２セル２０（以下、単に「セル２０」という）の大きさは、四角形状の枠２０３によって決定される。２０１は高電位側（Ｖｄｄ）電源配線、２０２は低電位側（Ｖｓｓ）電源配線、２０４は第１金属配線（Ｍ１）層における自動配線にて使用可能なチャネル位置を示す。セル２０は、使用可能なチャネル位置２０４上に端子を配置し、ワークステーションでのセル２０の自動配置後に自動配線が接続できるように構成されている。ワークステーションで、このセル２０が配置されると、使用可能なチャネル位置２０４に配線が配置されて、セル１０の端子が配線により接続される。なお、他のセルの端子間を接続する他の配線がセル２０のこのチャネル位置２０４上を通過する場合もある。
【００６８】
セル２０の上下方向(電源配線層の延在方向に直交する方向)のセル高さ（枠２０３の上下方向の幅）は、セル１０の上下方向のセル高さ（枠１０３の上下方向の幅）よりも大きく構成され、セル２０の配線チャネル（チャネル位置）２０４の本数はセル１０の配線チャネル１０４の本数よりも多く構成される。
【００６９】
上記セル２０は、上記セルにおける縁辺部に配置されたＭ１電源配線と、上記電源配線よりも線幅が狭い狭幅配線とを含み、上記Ｍ１電源配線とそれに隣接配置された上記狭幅配線との配線間隔は、上記狭幅配線の最小配列ピッチよりも広く設定されている。具体的には、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成されたＭ１電源配線の幅の区分と等価になるように、セル２０の枠２０３をはみ出して広めに設定される。
【００７０】
尚、セル２０の回路構成などは、特に制限されないが、上記第１セル１０（図４〜図８）と同様とされる。
【００７１】
図１０には、セル２０―１，２０−２が上下方向に隣接配置された状態が示される。セル２０―１，２０−２は、図９に示されるセル２０と同様に構成される。
【００７２】
セル２０−１，２０−２が上下方向に隣接配置されることにより、セル２０−１におけるＭ１電源配線２０２−１と、それに上下方向に隣接配置されたセル２０−２におけるＭ１電源配線２０２−２とが合成されることにより、Ｍ１電源配線の幅は、セル２０内におけるＭ１電源配線の幅の２倍になる。このように合成された電源配線の幅に応じて、それに隣接配置される狭幅配線との間隔は、上記狭幅配線の最小配列ピッチ（配線チャネル２０４−１，２０４−２の配列ピッチ）よりも広く設定される。つまり、セル２０においては、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成されたＭ１電源配線の幅の区分と等価になるように、セル２０の枠２０３をはみ出して広めに設定されることにより、Ｍ１電源配線２０１に隣接する配線チャネル２０４−１，２０４−２のうち、２０５で示される配線チャネルは、セル２０の段階で配線として使用禁止され、それによって、Ｍ１電源配線２０１，２０２と、それに隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされる。このようにセル２０−１，２０−２において、Ｍ１電源配線と、それに上下方向に隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、Ｍ１電源配線と、それに上下方向に隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保される。
【００７３】
例えば従来技術に従えば、配線の線幅が広くなるほど、当該配線に上下方向に隣接配置される配線との間の配線間隔を広くとるようにデザインルールが設定されている場合において、単体セルのレイアウト時には、デザインルールを満たすものの、当該セルを用いた半導体集積回路のレイアウト時において互いに隣接するセルにおける電源配線同士が結合されることにより、電源配線の線幅が広くなって配線幅区分が上昇されたにもかかわらず、セル内の配線間の間隔が固定されているため、デザインルールを満たさなくなるおそれがある。
【００７４】
これに対して、上記セル２０−１，２０−２を用いたレイアウトによれば、セル２０においては、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが上下方向に隣接配置されることで合成されたＭ１電源配線の幅の区分と等価になるように、セル２０の枠２０３をはみ出して広めに設定されることにより、Ｍ１電源配線２０１に隣接する配線チャネル２０５は、セル２０の段階で配線として使用禁止され、それによって、Ｍ１電源配線２０１，２０２と、それに上下方向に隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされ、Ｍ１電源配線と、それに上下方向に隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、Ｍ１電源配線と、それに上下方向に隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保されるので、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反を、事前の第２セル作成時において回避することができる。
【００７５】
すなわち、Ｍ１電源配線２０１，２０２の抵抗値を低減できるとともに、セル２０の配線チャネル２０４の本数の確保及び有効利用ができ、かつデザインルール違反及びそれに基づく設計時間の増大を、事前のセル２０作成時において回避することができる。
【００７６】
図１１には、セル２０−１，２０−２，２０−３が上下方向に隣接配置された場合のセル２０−２におけるＭ１端子層、この端子へ接続しているＭ１配線層、セル上空を通過しているＭ１配線の配置が示され、図１２には、図１１における線分Ｃ−Ｄの断面が示される。
【００７７】
２５１〜２５４は、Ｍ１端子層、２５５，２５６はセル上空を通過しているＭ１配線層であり、何れも配線チャネル上に形成される。尚、セル２０−１，２０−３も同様に構成されるため、図１２ではそれらの構成を省略している。
【００７８】
ここで、上記セル２０における配線幅の具体例について、図１６及び図１７を参照しながら説明する。
【００７９】
図１６には、セル２０−１，２０−２が上下方向に隣接配置された場合が示される。６１は、セル２０−１，２０−２間の境界とされる。セル２０−１において、Ｍ１チャネルは、セル境界６１から近い順に１，２，３，４，５，６で示される。セル１２−２において、セル境界６１から近い順に−１，−２，−３，−４，−５，−６で示される。尚、セル境界６１は、Ｍ１チャネルとしては便宜上「０」が割り当てられている。
【００８０】
図中にはＭ１チャネルを数字で示してある。Ｍ１チャネルの間隔は、Ｍ１の最小スペースＳと最小間隔Ｗの和と規定し、Ｐで表してある。また、図１７には、配線スペースと適用配線幅の関係が示される。
【００８１】
ここでは、セル内のＭ１チャネルの許容チャネルがチップ配置時と同様な形態となるように、Ｍ１電源幅を設定している。セル２０−１，２０−２におけるＭ１電源配線幅は、次式で示される。
Ｂ＝４×Ｐ＋Ｗ／２＋Ｗ／２＋α＝４Ｐ＋Ｗ＋α
【００８２】
一方チップ配置時のＭ１電源配線幅は、次式によって示される。
Ｃ＝６×Ｐ＋Ｗ／２＋Ｗ／２＝６Ｐ＋Ｗ
【００８３】
チップ配置時のＭ１電源配線幅は、Ｃ＝６Ｐ＋Ｗであるので、チップのＭ１電源配線幅から規定される必要スペースは図１７から、Ｓ３となる。
【００８４】
一方、セルのＭ１電源配線幅は、α＝０の場合、Ｂ＝４Ｐ＋Ｗとなり、セルのＭ１電源幅から規定される必要スペースは図１７から、Ｓ２となる。
【００８５】
従って、セルの完成時に、チップ電源幅相当の必要スペースを要求する電源幅を実現するには、α＞０、例えばα＝０．０１とする必要が有る。
【００８６】
図１３には、上記セル１０及び上記セル２０を用いて形成された半導体集積回路が示される。
【００８７】
半導体集積回路（チップ）３０１は、上記セル１０及び上記セル２０を用いてレイアウトされた情報に基づいてマスクパターンが形成され、そのマスクパターンを使用することによって形成される。尚、特に制限されないが、半導体集積回路における配線は、ダマシン法によって行われ、絶縁膜に溝加工が施され、そこに配線材料となる銅がメッキ等の方法で埋め込まれ、その後、溝外の余分な銅薄膜が化学機械研磨（ＣＭＰ）により除去される。
【００８８】
半導体集積回路３０１は、特に制限されないが、入出力回路領域３０２、第１領域３０３、第２領域３０４を含む。入出力回路領域３０２には、この半導体集積回路３０３と外部との間で信号の入出力を可能とする回路が配置される。第１領域３０３は、図１に示されるような第１セル１０を用いて構成され、第２領域３０４は、図９に示されるような第２セル２０を用いて構成される。
【００８９】
特に限定されないが、入出力回路領域３０２に形成される入出力回路は、セル１０及びセル２０を用いて構成される。
【００９０】
すなわち、セル２０を構成するＭＯＳトランジスタのゲート幅は、セル１０を構成するＭＯＳトランジスタのゲート幅よりも大きく構成され、これにより、セル２０の上下方向(電源配線層の延在方向に直交する方向)のセル高さ（枠２０３の上下方向の幅）は、セル１０の上下方向のセル高さ（枠１０３の上下方向の幅）よりも大きく構成され、セル２０の配線チャネル（チャネル位置）２０４の本数はセル１０の配線チャネル１０４の本数よりも多く構成される。また、特に限定されないが、セル２０を構成するＭＯＳトランジスタの動作電圧（Ｖｄｄ１）は、セル１０を構成するＭＯＳトランジスタの動作電圧（Ｖｄｄ２）よりも高く、セル２０を構成するＭＯＳトランジスタのゲート絶縁膜の膜厚をセル１０を構成するＭＯＳトランジスタのゲート絶縁膜の膜厚よりも厚く構成しても良い。
【００９１】
なお、入出力回路領域３０２に用いられるセル２０のＭＯＳトランジスタのゲート幅、セル高さ、配線チャネルの本数を、第２領域３０４に用いられるセル２０のＭＯＳトランジスタのゲート幅、セル高さ、配線チャネルの本数と変えて構成しても良いし、入出力回路領域３０２に用いられるセル１０のＭＯＳトランジスタのゲート幅、セル高さ、配線チャネルの本数を、第１領域３０３に用いられるセル１０のＭＯＳトランジスタのゲート幅、セル高さ、配線チャネルの本数と変えて構成しても良い。
【００９２】
これにより、セル２０のＭ１電源配線２０１，２０２の抵抗値を低減できるとともに、セル１０，２０の配線チャネル２０４の本数の確保及び有効利用ができ、半導体集積回路３０１の集積度を向上することが出来る。また、半導体集積回路３０１の設計から製造までの一連の期間を短縮することが出来る。
【００９３】
このように、図１３に示す半導体集積回路は、一つの半導体基板に、第１領域と、それとは異なる第２領域とが形成され、上記第１領域は、それぞれ所定の機能を有する第１セルが第１方向及び上記第１方向に直交する第２方向に複数配置され、上記第１セルにおける縁辺部に、電源配線が上記第１方向に延在して配置され、上記第１セルにおける縁辺部の電源配線は、上記第２方向に互いに隣接配置された第１セルとの境界から上記第２方向に離れた位置にレイアウトされ、上記第２領域は、それぞれ所定の機能を有する第２セルが第３方向（例えば上記第１方向と上記第２方向のうちの一方）及び上記第３方向に直交する第４方向（例えば上記第１方向と上記第２方向のうちの他方）に複数配置され、上記第２セルにおける縁辺部に、電源配線が上記第３方向に延在して配置され、上記第２セルにおける縁辺部の電源配線は、上記第４方向に互いに隣接配置された第２セルの電源配線と一体に構成されている。
【００９４】
また、上記第２セルは、上記第２セルにおける縁辺部に配置され、上記第３方向に延在して配置される電源配線である広幅配線と、上記第３方向に延在して配置される上記広幅配線よりも線幅が狭い狭幅配線とを含む。
【００９５】
また、上記第１及び第２セルの電源配線及び狭幅配線は、絶縁膜中に形成された溝に導電膜が埋め込まれて構成される。
【００９６】
図１４には、図１及び図１３に示した半導体集積回路のレイアウトにおいて使用される第１セル１０の変形例の主要構成が示される。
【００９７】
図１４に示すように、図１及び図１３に示した第１セル１０において、それに上下方向(電源配線層の延在方向に直交する方向)に隣接配置された第１セル１０内の電源配線との間で電源配線同士を橋絡可能な橋絡部を形成しても良い。具体的には、図１４に示されるように、隣接配置された第１セル１０−１，１０−２において、隣接する電源配線１０１−１と１０１−２とを橋絡（一体に形成）するための橋絡部１７１が形成され、隣接配置された第１セル１０−２，１０−３において、隣接する電源配線１０２−２と１０２−３とを所定寸法毎に橋絡するための橋絡部１７２が形成される。上記橋絡部１７１，１７２は、特に制限されないが、Ｍ１配線層を利用することで形成することができる。すなわち、配線溝１０１−１，１０１−２，１０２−２，１０２−３形成時に橋絡部１７１，１７２にも同時に溝を形成し、配線溝１０１−１，１０１−２，１０２−２，１０２−３及び橋絡部１７１，１７２の溝に導電膜をＣＭＰで埋め込むことにより、電源配線１０１−１，１０１−２，１０２−２，１０２−３と橋絡部１７１，１７２とを同じ工程で形成することができる。これにより、配線溝１０１−１，１０１−２及び橋絡部１７１は導電膜で一体に埋め込まれるとともに、配線１０２−２，１０２−３及び橋絡部１７２は導電膜で一体に埋め込まれる。
【００９８】
このように橋絡部１７１，１７２が設けられた場合には、Ｖｄｄ電源配線１０１−１、１０１−２や、Ｖｓｓ電源配線１０２−１、１０２−３がそれぞれ単独で存在したとき（橋絡部１７２が存在しない場合）に比較して、電源配線での許容電流値を大きくできる。つまり、配置されたセルが同時に動作する確率が１００パーセントではないことを利用して、一方のセルが動作していないときには、そのセルの電源配線を、それに隣接配置された他方のセルの電源配線であるかのように働かせることにより、実効的に許容電流値を大きくできる。
【００９９】
また、上記の例では、電源配線を広幅配線としたが、広幅配線は電源以外の配線であっても良い。
【０１００】
このように、図１及び図１３に示した上記上下方向（第２方向）に互いに隣接配置された上記第１セル１０，２０の電源配線はそれらの間を橋絡可能な橋絡部を含む。
【０１０１】
上記の例によれば、以下の作用効果を得ることができる。
【０１０２】
（１）第１セル１０−１，１０−２，１０−３を使用した場合には、Ｍ１電源配線がセルの境界から離れた位置にレイアウトされているため、半導体集積回路のレイアウトにおいてセル１０−１，１０−２，１０−３間で電源配線が合成されない。この結果、電源配線の幅は変化されない。従って、配線の線幅に応じて当該配線に隣接される配線との間隔についてルールを満たすことができるので、配線チャネルが減少されずに済む。これによって、配線チャネルの提供率の向上、さらには半導体チップの集積度向上を図ることができる。
【０１０３】
（２）上記セル２０−１，２０−２を用いたレイアウトによれば、セル２０においては、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成されたＭ１電源配線の幅の区分と等価になるように、セル２０の枠２０３をはみ出して広めに設定されることにより、Ｍ１電源配線２０１に隣接する配線チャネル２０５は、セル２０の段階で配線として使用禁止され、それによって、Ｍ１電源配線２０１，２０２と、それに隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされ、Ｍ１電源配線と、それに隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、Ｍ１電源配線と、それに隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保されるので、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反を、事前の第２セル作成時において回避することができる。
【０１０４】
（３）上記（１），（２）の作用効果を考慮して、狭幅配線（信号配線）の幅と広幅配線（電源配線）の幅との比に応じて、第１セル１０と第２セル２０とを使い分けることができる。例えば狭幅配線（信号配線）の幅と広幅配線（電源配線）の幅との比が１対２に満たない場合には、配線チャネルの提供率の向上を優先して第１セル１０を使用したレイアウトをするようにし、狭幅配線（信号配線）の幅と広幅配線（電源配線）の幅との比が１対２以上の場合には、デザインルール違反の回避を優先して第２セル２０を使用したレイアウトをすると良い。
【０１０５】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるダマシン法による配線が行われる半導体集積回路について説明したが、本発明はそれに限定されるものではない。
【０１０７】
本発明は、少なくともセルを用いることを条件に適用することができる。
【０１０８】
本実施の形態おいて開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【０１０９】
すなわち、セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトされるから、例えば互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされるのを回避することができる。互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされた場合には、縁辺部の配線とそれに隣接する配線チャネルが配線間隔ルール違反によって自動配線チャネルとして使用できなくなるのに対して、上記セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトすることによって広幅配線の線幅が広くされないので、縁辺部の配線とそれに隣接する配線チャネルが配線間隔ルール違反によって自動配線チャネルとして使用できなくなるという事態を回避することができ、配線チャネルの有効利用を図ることができる。
【０１１０】
また、上記セルの縁辺部に設けられた電源配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成される電源配線の幅の区分と等価になるように予め広く設定する。そのような上記セルを用いたレイアウトによれば、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成された電源配線の幅の区分と等価になるように設定されることにより、電源配線に隣接する配線チャネルは、セルの段階で配線として使用禁止され、それによって、電源配線と、それに隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされ、電源配線と、それに隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、電源配線と、それに隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保されるので、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反を、セル作成時において回避することができる。
【０１１１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【０１１２】
配線チャネルの有効利用を図ることができる。
【０１１３】
デザインルール違反を、セル作成時において回避することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積回路のレイアウトにおいて使用される第１セルの主要構成例の平面図である。
【図２】上記第１セルの配列状態説明図である。
【図３】上記第１セルの比較対象とされるセルの配列状態説明図である。
【図４】上記第１セルにおける主要部の構成例説明図である。
【図５】上記第１セルにおける主要部の構成例説明図である。
【図６】上記第１セルにおける主要部の構成例説明図である。
【図７】上記第１セルにおける主要部の断面図である。
【図８】上記第１セルの回路構成を示す回路図である。
【図９】本発明にかかる半導体集積回路のレイアウトにおいて使用される第２セルの主要構成例の平面図である。
【図１０】上記第２セルの配列状態説明図である。
【図１１】上記第２セルにおける主要部の構成例説明図である。
【図１２】図１１における主要部の断面図である。
【図１３】上記第１セル及び上記第２セルを含む半導体集積回路の平面図である。
【図１４】上記第１セルの変形例説明図である。
【図１５】上記第１セルを用いた場合における配線の具体例説明図である。
【図１６】上記第２セルを用いた場合における配線の具体例説明図である。
【図１７】上記第２セルを用いた場合における配線スペースと適用配線幅との関係説明図である。
【図１８】上記図７に対応した半導体集積回路をダマシン法により製造した場合における主要部の断面図である。
【符号の説明】
１０，１０−１，１０−２，１０−３ 第１セル
２０，２０−１，２０−２，２０−３ 第２セル
１０１，１０１−１，１０１−２ Ｖｄｄ電源配線
１０２，１０２−１，１０２−２ Ｖｓｓ電源配線
５１，５２ セル境界
３０１ 半導体集積回路
３０２ 入出力回路領域
３０３ 第１領域
３０４ 第２領域
【発明の属する技術分野】
本発明は、半導体集積回路（ＬＳＩ）、さらには微細化の進んだ世代における配線密度の向上を図った半導体集積回路及びその製造方法に関し、例えば製造工程でダマシン法による銅配線を行う場合に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年半導体集積回路における配線材料は、アルミニウム合金と比較して電気抵抗率が約１／２と低く、半導体集積回路の高速化及び微細化を可能とする銅が用いられている。銅配線は例えば銅のドライエッチングは困難という課題を克服したダマシン法により形成される。ダマシン法は、絶縁膜に溝加工を施し、そこに配線材料となる導電体膜例えば銅膜をメッキ又はスパッタ等の方法で埋め込み、その後、溝外の余分な銅膜を例えば化学機械研磨（ＣＭＰ）により除去することにより溝内に導電体膜を形成する技術である。配線溝及び接続孔に導電体膜埋め込み、配線とをプラグとを同時に形成する方法をデュアルダマシン法と呼ばれ、配線（又は接続孔）に導電体膜埋め込み、配線（又はプラグ）を形成する方法をシングルダマシン法と呼ばれる。
【０００３】
絶縁膜に形成された配線溝又は接続孔の形成密度が基板の領域によって相違する場合、密な領域と疎な領域との金属膜のＣＭＰによる除去量が相違する。例えば、密な領域では疎な領域よりも多くの金属膜が配線溝又は配線孔に埋め込まれるため、ＣＭＰにより除去すべき金属量が多くなり、疎な領域ではその逆となり除去すべき金属量が多くなる。この結果、基板の領域間に残存する絶縁膜の膜厚相違する現象が発生する。この現象は、「エロージョン（Ｅｒｏｓｉｏｎ）」と称される。また、金属膜と絶縁膜（例えばシリコン酸化膜）とではＣＭＰによる研磨速度が大きく相違するため、金属部分（配線溝や接続溝の部分）が過剰に研磨される現象が発生する。この現象は、「ディッシング（Ｄｉｓｈｉｎｇ）」と称される。特開２０００−３９１２号公報によれば、上記エロージョンや上記ディッシングを防止するために配線占有率を特定値以下に保つ必要が有るとされる。
【０００４】
例えば、最小配線幅が０．２マイクロメートル、最小配線間隔が０．２マイクロメートルというデザインルールがあった場合、最小線幅の配線が最小配線間隔で隙間なく配置されている場合は、配線占有率５０パーセントとなる。しかし、実際のＬＳＩの場合には、このように完全に配線が隙間なく配置されることはなく、現実的には、例えば３０パーセント以下になることが多い。
【０００５】
しかしながら、配線の幅が最小線幅の２倍の０．４マイクロメートルになった場合を考えてみると、この幅の配線が最小配線間隔０．２マイクロメートルで配置された場合には、配線占有率は６７パーセントにもなり、先ほどの平均的な配線占有率３０パーセントに比べて著しく高くなり、エロージョン、ディッシング防止の観点からは望ましくなくなる。
【０００６】
このとき、この広い配線に対応する配線間隔を、今、０．４マイクロメートルとすると、配線占有率は、５０パーセントとなり、平均的な配線占有率に近づき、エロージョン、ディッシング防止の観点から好ましい結果となる。
【０００７】
さらに、今日のＬＳＩの配線は、例えばＤＡ（Design Automation）を用いた自動配線が通常使用され、このとき、配線の配置できる位置（配線チャネル）は、デザインルール上許容される最小配線幅と最小配線間隔の合計値（基本ピッチ）を基準として配置されるため、広い配線の配線幅と配線間隔は、結果として、基本ピッチの整数倍の値と整合性良く設定することが望ましい。
【０００８】
最新の微細化されたデザインルールでは、局所的な配線占有率の高いところと平均的な配線占有率との差、即ち許容される配線占有率範囲が狭くなってきており、特にダマシンを用いた銅配線においてこの傾向が顕著である。その結果、最新の微細化されたデザインルールでは、最小配線幅で配置できる配線幅の値が従来にも増して、小さくなってきている。
【０００９】
【発明が解決しようとする課題】
上述の半導体集積回路装置の設計（レイアウト）は、ワークステーションなどにおいて予めレイアウトされてライブラリとして保存されているセルを選択的に配置することにより行うことができる。セルには、電源配線と信号配線とが設けられる。電源配線は、例えば上下方向(電源線の延在方向に直交する方向)において、セルの縁辺部に配置され、その線幅は、通常は信号配線よりも広くなっている。配線チャネルはセルの一対の電源配線（Ｖｄｄ，Ｖｓｓ）間に配置される。上記電源配線は、複数のセルが配置された場合に、互いに上下方向に隣接するセルにおける電源配線同士が結合され、上下方向の配線の線幅が広くなるように構成され、電源配線の抵抗の低減を図る。それにより、配線の線幅が広くなるほど、上下方向において当該配線に隣接配置される配線との間の配線間隔を広くとるようにデザインルールが設定されている場合において、単体セルのレイアウト時には、デザインルールをみたすものの、当該セルを用いた半導体集積回路のレイアウト時には電源配線の配線幅区分が上昇してしまい、デザインルールを満たさなくなる。このため、半導体集積回路のレイアウト時には、互いに上下方向に隣接するセルにおける電源配線同士が結合されることによって線幅が広くなった場合には、上下方向においてそれに隣接配置されている配線との間隔を広くすることが行われる。これにより、上下方向において電源配線に最も近接した配線チャネルを使用できなくなってしまう。この結果、配線チャネルの提供率がさがり、上層の配線チャネルを使用することになると、半導体チップの集積度向上の妨げとなることが、本願発明者によって初めて見いだされた。
【００１０】
また、上記のように、上記電源配線は、複数のセルが配置された場合に、互いに上下方向に隣接するセルにおける電源配線同士が結合されることにより、電源配線の線幅が変化されてしまうため、単体セルのレイアウト時には、デザインルールをみたすものの、当該セルを用いた半導体集積回路のレイアウト時には電源配線の配線幅区分が上昇してしまい、デザインルールを満たさなくなるおそれがある。例えば、配線の線幅が広くなるほど、上下方向において当該配線に隣接配置される配線との間の配線間隔を広くとるようにデザインルールが設定されている場合において、単体セルのレイアウト時には、デザインルールをみたすものの、当該セルを用いた半導体集積回路のレイアウト時において互いに上下方向に隣接するセルにおける電源配線同士が結合されることにより、電源配線の線幅が広くなって配線幅区分が上昇されたにもかかわらず、セル内の配線間の間隔が固定されているため、デザインルールを満たさなくなるおそれのあることが、本願発明者によって見いだされた。
【００１１】
本発明の目的は、配線チャネルの有効利用を図るための技術を提供することにある。
【００１２】
また、本発明の別の目的は、デザインルールエラーをセル作成時点おいて回避するための技術を提供することにある。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１５】
すなわち、それぞれ所定の機能を有する複数のセルが配置されて成る半導体集積回路において、上記セルにおける縁辺部の配線は、互いに隣接配置されたセルの境界から離れた位置にレイアウトされて成る。
【００１６】
上記の手段によれば、上記セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトされているため、例えば互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされないで済む。デザインルールにより広幅配線の線幅に応じてこの幅広配線に隣接配置される配線との間隔が広くとられる場合には、それによって配線チャネルの数が減少されるおそれがあるが、上記のようにセルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトされることで、上記広幅配線の線幅が広くされるのが回避されているため、配線チャネルの減少を伴わない。このことが、配線チャネルの利用効率の向上を達成する。
【００１７】
また、それぞれ所定の機能を有する複数のセルが配置されて成る半導体集積回路において、上記セルは、上記縁辺部に配置された広幅配線と、上記広幅配線よりも線幅が狭い狭幅配線とを含み、上記広幅配線とそれに隣接配置された上記狭幅配線との間の配線間隔は、上記狭幅配線の最小配列ピッチよりも広く設定されて成る。このとき、上記狭幅配線の幅と上記広幅配線の幅との比は１対２以上とすることができる。
【００１８】
上記の手段によれば、上記広幅配線とそれに隣接配置された上記狭幅配線との間の配線間隔が、上記狭幅配線の最小配列ピッチよりも広く設定されており、広幅配線の線幅に応じて配線間隔が広くされているため、配線占有率の不所望な上昇が避けられ、エロージョンやディッシングの防止により良好な特性が得られる。
【００１９】
そして、第１領域と、それとは異なる第２領域とを含んで一つの半導体基板に形成されるとき、上記第１領域は、それぞれ所定の機能を有する複数の第１セルが配置され、縁辺部の配線は、互いに隣接配置された第１セルの境界から離れた位置にレイアウトされ、上記第２領域は、それぞれ所定の機能を有する複数の第２セルが配置され、上記第２セルは、上記縁辺部に配置された広幅配線と、上記広幅配線よりも線幅が狭い狭幅配線とを含み、上記広幅配線とそれに隣接配置された上記狭幅配線との間の配線間隔は、上記狭幅配線の最小配列ピッチよりも広く設定されて成る。
【００２０】
上記の手段によれば、第１領域とそれとは異なる第２領域とが含まれるとき、その領域に応じて、上記第１セル及び上記第２セルが使用される。
【００２１】
さらに上記第１セルは、それに隣接配置された第１セルとの間で互いに隣接する広幅配線間を橋絡可能な橋絡部を設け、配置されたセルが同時に動作する確率が１００パーセントではないことを利用して、一方のセルが動作していないときには、その電源配線を、他方のセルの電源配線であるかのように働かせることにより、実効的に許容電流値を大きくする。
【００２２】
また、半導体集積回路の製造方法として、セルを用いて半導体集積回路をレイアウトする第１工程と、上記半導体集積回路のレイアウト情報に基づいて半導体集積回路をレイアウトする第２工程とを含むとき、上記セルにおける縁辺部の配線を、当該セルの縁辺から離れた位置にレイアウトする。
【００２３】
上記の手段によれば、上記セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトされるから、例えば互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされるのを回避することができる。互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされた場合には、縁辺部の配線とそれに隣接する配線チャネルが配線間隔ルール違反によって自動配線チャネルとして使用できなくなるのに対して、上記セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトすることによって広幅配線の線幅が広くされないので、縁辺部の配線とそれに隣接する配線チャネルが配線間隔ルール違反によって自動配線チャネルとして使用できなくなるという事態を回避することができ、配線チャネルの有効利用を図ることができる。
【００２４】
また、上記セルの縁辺部に設けられた電源配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成される電源配線の幅の区分と等価になるように予め広く設定する。そのような上記セルを用いたレイアウトによれば、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成された電源配線の幅の区分と等価になるように設定されることにより、電源配線に隣接する配線チャネルは、セルの段階で配線として使用禁止され、それによって、電源配線と、それに隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされ、電源配線と、それに隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、電源配線と、それに隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保されるので、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反を、セル作成時において回避することができる。
【００２５】
さらに、上記第２工程には、絶縁膜に溝加工を施し、そこに配線材料を埋め込み、その後、溝外の余分な薄膜を除去することにより配線を形成するダマシン法による金属配線形成処理を含めることができる。
【００２６】
【発明の実施の形態】
本実施の形態のダマシン法により製造する半導体集積回路（ＬＳＩ）は、例えば半導体チップにインバータ回路（ＩＮＶ）、ナンド回路（ＮＡＮＤ）、フリップフロップ回路（ＦＦ）、あるいはノア回路（ＮＯＲ）などの論理ゲートに相当するセル（「ベーシックセル」又は「単位セル」とも称される）を格子状に整列て論理回路等の所望の回路が構成されている。つまり、セルをチップ上に形成し、セル間をで接続して所望の回路を形成する。電源（Ｖｄｄ）やグランド配線（Ｖｓｓ）については、どのセルも電気的特性を満足するように予め定められている。そのように、配線に関するマスクパターンをのみを生成するだけで、多品種のＬＳＩを形成することができる。
【００２７】
ＬＳＩの製造工程には、セルを用いて半導体集積回路をレイアウトする第１工程と、この半導体集積回路のレイアウト情報に基づいて半導体集積回路を形成する第２工程とが含まれる。上記第１工程は、図示されないワークステーションなどのコンピュータシステムにおいて、レイアウトエディターなどのレイアウトツールを動かすことによって行われる。インバータ回路（ＩＮＶ）、ＡＮＤ回路、あるいはＮＯＲ回路などの論理ゲートに相当するセルは、ライブラリとして用意されている。
【００２８】
上記第２工程は、例えばレイアウト情報に基づいて作成されたフォトリソグラフィー技術用のマスクを用いて、エッチングを施すパターニング工程、上記マスクを用いて不純物をイオン打込みする工程、導電体膜を堆積する工程、化学機械研磨（ＣＭＰ）工程等を含む。
【００２９】
図１には、上記半導体集積回路のレイアウトにおいて使用される第１セルの主要構成が示される。
【００３０】
第１セル１０（以下、単に「セル１０」という）の大きさは、四角形状の枠１０３によって決定される。１０１は高電位側（Ｖｄｄ）電源配線、１０２は低電位側（Ｖｓｓ）電源配線、１０４は第１金属配線（Ｍ１）層における自動配線にて使用可能なチャネル位置（「配線チャネル」又は「チャネル」ともいう）を示す。第１セル１０は、使用可能なチャネル位置１０４上にセルの端子を配置し、ワークステーションでの第１セル１０の自動配置後に自動配線が接続できるように構成されている。ワークステーションで、このセル１０が配置されると、使用可能な配線チャネル位置１０４に配線が配置されて、セル１０の端子が配線により接続される。なお、他のセルの端子間を接続する他の配線がセル１０のこのチャネル位置１０４上を通過する場合もある。
【００３１】
ここで、図１に示されるセル１０は、上記セルにおける縁辺部の配線とされる高電位側電源配線１０１及び低電位側電源配線１０２は、当該セル１０の縁辺に沿って配置されているが、当該セル１０の縁辺から狭幅配線の最小配列ピッチだけ離れた位置に配置されている。ここで、狭幅配線とは、電源配線よりも狭い配線で、通常は信号配線に相当し、その最小配列ピッチは、配線チャネル位置１０４に対応する。なお、チャネル位置１０４は第１工程の半導体集積回路のレイアウト時（自動配置・自動配線）に用いられ、製造された半導体集積回路装置に構造物として形成されるもではない。
【００３２】
図４には、上記セル１０における拡散層（半導体領域）、ゲート電極、コンタクトホールの配置例が示される。
【００３３】
１２０はｐチャネル型ＭＯＳトランジスタのソース・ドレイン領域を構成する拡散層であり、ｎ型ウエル領域に形成される。１２１はｎチャネル型ＭＯＳトランジスタのソース・ドレイン領域を構成する拡散層であり、ｐ型ウエル領域に形成される。１２２は上記ｐチャネルＭＯＳトランジスタ１２０のｎ型ウェル給電用拡散層であり、ｎ型ウエル領域の抵抗を低減するために電源配線１０１、１０２の延在方向と同じ方向に延在して形成される。１２３は上記ｎチャネルＭＯＳトランジスタ１２１のｐ型ウェル給電用拡散層であり、ｐ型ウエル領域の抵抗を低減するために電源配線１０１、１０２の延在方向と同じ方向に延在して形成される。１２８は拡散層及びＭＯＳトランジスタのゲート電極１２４と上層の金属配線（Ｍ０）とを結合するためのコンタクトホール（接続孔）である。ＭＯＳトランジスタのゲート電極１２４は、図示しないゲート絶縁膜を介してウエル領域上に形成される。なお、ｐチャネルＭＯＳトランジスタ１２０のゲート電極１２４とｎチャネルＭＯＳトランジスタ１２１のゲート電極１２４とは一体に形成されている。また、拡散層１２０，１２１，１２２，１２３上には抵抗低減のため例えばシリサイド層が形成され、コンタクトホール内には例えばプラグが形成される。
【００３４】
図５には、上記セル１０における内部配線層、及びスルーホール（接続孔）の配置例が示される。内部配線層は例えばタングステン（Ｗ）又は銅（Ｃｕ）等の金属配線（Ｍ０）で構成され、ダマシン法により製造される。スルーホール（接続孔）内にタングステン（Ｗ）又は銅（Ｃｕ）等のプラグが構成され、ダマシン法により製造される。スルーホール内には例えばプラグが形成される。
【００３５】
１４１〜１４５はＭＯＳトランジスタのセル内接続配線層、１４６，１４７はＭＯＳトランジスタの電源接続用セル内配線層、１４８はＭＯＳトランジスタのセル内配線接続用のスルーホールである。互いに層が異なる配線層（Ｍ０、Ｍ１）は上記スルーホールによって結合される。
【００３６】
図６には、第１金属（Ｍ１）配線層で構成される上記セル１０における端子層、この端子へ接続される配線層、及びセル上空を通過する配線及び電源配線層が例示される。この端子層、配線層、配線、電源配線層は例えばタングステン（Ｗ）又は銅（Ｃｕ）等の金属材料で構成され、ダマシン法により製造される。なお、この端子層、配線層、配線及びスルーホール内のプラグをデュアルダマシン法で製造してもよい。
【００３７】
１５１〜１５４は第１金属（Ｍ１）配線端子層、１５５はセル上空を通過しているＭ１配線層、１５６〜１５９は、セルの端子へ接続されているＭ１配線層、１０１−２(Ｖｄｄ)及び１０２−２(Ｖｓｓ)はセル１０のＭ１電源配線層（Ｖｄｄ，Ｖｓｓ）、１０１−１(Ｖｄｄ),１０２−３(Ｖｓｓ)は、セル１０−２（１０）の上下方向(電源配線層の延在方向に直交する方向)に隣接するセル１０―１，１０―３のＭ１電源配線層である。
【００３８】
１０４は配線チャネル（チャネル位置）を示し、セル１０−２のＭ１電源配線層１０１−２，１０２−２間に構成される。Ｍ１配線端子層，セル上空を通過しているＭ１配線層，セルの端子へ接続されているＭ１配線層は、主にセル１０のＭ１電源配線層１０１−２，１０２−２間の配線チャネル１０４上に配置され、Ｍ１端子層，Ｍ１配線層，Ｍ１配線により、セル１０−２（１０）の左右方向(電源配線層の延在方向)に離隔して配置される他のセルに接続され、或いは、Ｍ２配線層，Ｍ２配線を介してセル１０−２（１０）の上下左右方向に離隔して配置される他セルに接続される。このように、Ｍ１端子層，Ｍ１配線層，Ｍ１配線は上下左右方向に離隔して配置されるセル間を電気的に接続するセル間配線を構成する。
【００３９】
図７には、上記セル１０の断面が示される。この断面は、図４，図５，図６における線分Ａ−Ｂに対応している。
【００４０】
シリコン基板７１に、ｎ型ウェル領域７２ｎ及びｐ型ウェル領域７２ｐが形成され、そこにｐチャネルＭＯＳトランジスタのソース・ドレイン領域を構成するｐ型拡散層１２０，ｎチャネルＭＯＳトランジスタのソース・ドレイン領域を構成するｎ型拡散層１２１、及びｐチャネルＭＯＳトランジスタのｎ型ウェル給電用拡散層１２２，ｎチャネルＭＯＳトランジスタのｐ型ウェル給電用拡散層１２３が形成されている。また、図１８を用いて後述するように、これらの拡散層１２０〜１２３を覆うように、シリコン酸化膜等の層間絶縁膜５０１、５０２が形成され、層間絶縁膜５０１、５０２中にＭＯＳトランジスタのセル内接続配線層１４１〜１４７及びスルーホール（プラグ）１２８が形成され、これらは例えばダマシン法により製造される。そして、このＭＯＳトランジスタのセル内接続配線層１４１〜１４７を覆うように、シリコン酸化膜等の層間絶縁膜５０３、５０４が形成され、層間絶縁膜５０３、５０４中にＭ１電源配線層１０１−１，１０１−２，１０２−２，１０２−３及び端子層、配線層、配線１５１〜１５９が形成され、これらは例えばダマシン法により製造されている。
【００４１】
次に、図１８を用いて半導体集積回路を形成する工程を説明する。セル内接続配線層１４５、電源接続用セル内配線層１４６、１４７、及びＭ１電源配線層１０１−１，１０１−２，１０２−２，１０２−３は、例えばダマシン法によって形成されている。ＭＯＳトランジスタのゲート電極１２４、ＭＯＳトランジスタの拡散層１２０，１２１、及びＭＯＳトランジスタのウェル給電用拡散層１２２，１２３を覆うように、層間絶縁膜５０１を形成する。層間絶縁膜５０１は、例えばＣＶＤ（Chemical Vapor deposition）法で酸化シリコン膜５０１を堆積した後、酸化シリコン膜５０１の表面を化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法で研磨してその表面を平坦化する。
【００４２】
次に、例えば酸化シリコン膜５０１上にフォトレジスト膜（図示せず、以下単に「レジスト膜」という）を形成し、このレジスト膜をマスクにして酸化シリコン膜５０１をエッチングすることによりＭＯＳトランジスタのゲート電極１２４、ＭＯＳトランジスタの拡散層１２０，１２１、及びＭＯＳトランジスタのウェル給電用拡散層１２２，１２３にコンタクトホール１２８を形成する。
【００４３】
次いで、例えばコンタクトホール１２８内を含む酸化シリコン膜５０１上に、バリアメタル層として例えば窒化チタン（ＴｉＮ）膜をＣＶＤ法もしくはスパッタ法により薄く形成した後、導電性膜として例えばタングステン（Ｗ）膜をＣＶＤ法により堆積させる。次いで、コンタクトホール１２８外部のＴｉＮ膜およびＷ膜を、例えばＣＭＰ法により除去し、プラグ１２９を形成する。
【００４４】
続いて、層間絶縁膜５０１およびプラグ１２９上に、層間絶縁膜５０２を例えばＣＶＤ法によって堆積した後、層間絶縁膜５０２をＣＭＰ法によって平坦化する。次に、層間絶縁膜５０２上にレジスト膜を形成し、このレジスト膜をマスクにして酸化シリコン膜５０２をエッチングすることにより配線溝１５０を形成する。
【００４５】
次に、例えば配線溝１５０内を含む層間絶縁膜５０２上に、バリアメタル層として例えばＴｉＮ膜をＣＶＤ法もしくはスパッタ法により薄く形成した後、導電性膜として例えばＷ膜をＣＶＤ法により堆積させる。
【００４６】
次いで、配線溝１５０外部のＴｉＮ膜およびＷ膜を、例えばＣＭＰ法により除去し、プラグ１２９と電気的に接続されるセル内接続配線層１４５および電源接続用セル内配線層１４６，１４７を形成する。
【００４７】
続いて、層間絶縁膜５０２、セル内接続配線層１４５および電源接続用セル内配線層１４６，１４７上に層間絶縁膜５０３を例えばＣＶＤ法によって形成する。次に、プラグ１２９と同様の形成工程で層間絶縁膜５０３に、セル内接続配線層１４５および電源接続用セル内配線層１４６，１４７に電気的に接続するプラグ１４９を形成する。
【００４８】
続いて、層間絶縁膜５０３およびプラグ１４９上に層間絶縁膜５０４を例えばＣＶＤ法によって形成する。次に、セル内接続配線層１４５および電源接続用セル内配線層１４６，１４７と同様の形成工程で層間絶縁膜５０４に、プラグ１４９に電気的に接続するＭ１電源配線層１０１−１，１０１−２，１０２−２，１０２−３を形成する。
【００４９】
以上、ダマシン法による形成工程を記したが、これら配線層およびプラグはデュアルダマシン法によって形成してもよい。
【００５０】
すなわち層間絶縁膜５０１、５０２を堆積し、レジスト膜をマスクとしてコンタクトホール１２８および配線溝１５０を形成した後に、コンタクトホール１２８および配線溝１５０内にバリアメタル層および導電体膜を埋め込んで、プラグ１２９およびセル内接続配線層１４５および電源接続用セル内配線層１４６，１４７を形成してもよい。
【００５１】
同様にして、層間絶縁膜５０３、５０４を形成した後に、プラグ１４９およびＭ１電源配線層１０１−１，１０１−２，１０２−２，１０２−３についてもデュアルダマシン法によって形成してもよい。
【００５２】
また、これら配線層およびプラグの導電体膜としてＷ膜を記したが、銅（Ｃｕ）を主成分とする膜を用いてもよい。このＣｕ膜を用いる場合、バリアメタル層は、ＴｉＮ以外にＴｉ，Ｔａ，ＴａＮ等の膜や、またはそれらの積層膜によって形成されている。
【００５３】
図８には、図４、図５、図６に示されるセル１０の回路構成が例示される。
【００５４】
図８に示されるように、このセル１０は、特に制限されないが、４個のｐチャネル型ＭＯＳトランジスタ８１〜８４と、４個のｎチャネル型ＭＯＳトランジスタ８５〜８８が形成され、それらが結合されることによって、３入力ＮＡＮＤゲート、及びインバータが形成される。すなわち、ｐチャネル型ＭＯＳトランジスタ８１〜８３とｎチャネル型ＭＯＳトランジスタ８５〜８７とが結合されることによって、端子１５１〜１５３からの信号を取り込んでそれらのＮＡＮＤ論理を得るＮＡＮＤゲートが形成され、また、ｐチャネル型ＭＯＳトランジスタ８４とｎチャネル型ＭＯＳトランジスタ８８が結合されることによって、上記３入力ＮＡＮＤゲートの出力信号の論理を反転するインバータが形成される。このインバータの出力信号は端子１５４を介して出力される。
【００５５】
図２には、半導体集積回路のレイアウトにおいて、図１に示されるセル１０と同様に構成されたセル１０−２の上下方向(電源配線層の延在方向に直交する方向)に、例えば当該セル１０と同様に構成されたセル１０−１，１０−３が配置されている様子が示される。尚、図２において、１０−１，１０−３は、チャネル１０４や配線の一部が省略されている。
【００５６】
図２に示されるように、セル１０−１，１０−２，１０−３が上下方向に隣接配置された場合、セル１０−１，１０−２，１０−３における高電位側電源配線Ｍ１（Ｖｄｄ）や、低電位側電源配線Ｍ１（Ｖｓｓ）は、セルの境界から上下方向に離れた位置にレイアウトされている。すなわち、セル１０−１，１０−２，１０−３においては、当該セルにおける縁辺部の配線とされる高電位側電源配線１Ｍ１（Ｖｄｄ）及び低電位側電源配線Ｍ１（Ｖｓｓ）が、当該セルの縁辺から上下方向に離れた位置に配置されていることにより、そのようなセルが図２に示されるように上下方向に隣接配置された場合には、Ｍ１電源配線が、対応するセル境界５１，５２から上下方向に離れた位置にレイアウトされることにより、半導体集積回路のレイアウトにおいて、セル１０−１と１０−２との間、及びセル１０−２と１０−３との間で電源配線が合成されない。例えば、電源配線をセルの縁辺から離さないで配置した場合には、図３に例示されるように、上下方向に互いに隣接するセル９−１と９−２との間、及びセル９−２と９−３との間で電源配線が合成されてしまう。つまり、セル１０−２の電源配線４０１−１とそれに隣接配置されるセル１０−１の電源配線４０１−２とが合成されて電源配線４０１が形成され、セル１０−２の電源配線４０２−２とそれに隣接配置されるセル１０−２の電源配線４０２−３とが合成されて電源配線４０２が形成される。このように上下方向に互いに隣接するセルにおける電源配線同士が結合されてしまうため、電源配線幅は単独セルの場合の２倍になる。配線の線幅に応じて当該配線に隣接される配線との間隔についてルールが設定されている場合には、そのルールに従って配線間隔が拡げられる結果、配線チャネル１０４のうち、１６１，１６２，１６３,１６４で示されるチャネルは配線に使用できないおそれがある。それらの配線チャネルが使用できないことにより、第１金属（Ｍ１）配線における配線チャネルの提供率がさがり、それは半導体チップの集積度向上の妨げとなる。
【００５７】
これに対して、図１に示されるようなセルを使用した場合には、Ｍ１電源配線がセルの境界から離れた位置にレイアウトされているため、半導体集積回路のレイアウトにおいて、図２に示されるようにセル１０−１，１０−２，１０−３間で電源配線が合成されない。この結果、電源配線の幅は変化されない。従って、配線の線幅に応じて当該配線に隣接される配線との間隔についてルールを満たすことができるので、配線チャネルが減少されずに済む。これによって、配線チャネルの提供率の向上、さらには半導体チップの集積度向上を図ることができる。すなわち、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反による配線チャネルの本数の低減及びそれに基づく集積度の低減を、事前の第１セル作成時において回避することができる。
【００５８】
ここで、上記セル１０における配線幅の具体例について、図１５を参照しながら説明する。
【００５９】
図１５には、セル１０−１，１０−２が上下方向に隣接配置された場合が示される。５１は、セル１０−１，１０−２間の境界とされる。セル１０−１において、Ｍ１チャネルは、セル境界５１から近い順に１，２，３で示される。セル１０−２において、セル境界５１から近い順に−１，−２，−３で示される。尚、セル境界５１は、Ｍ１チャネルとしては便宜上「０」が割り当てられている。Ｍ１チャネルの間隔は、Ｍ１（第１層金属配線）の最小スペースＳと最小間隔Ｗの和と規定され、「Ｐ」で示される。
【００６０】
ここで、上側のセル１０−１においてはチャネル２から使用可能となるようにし、そして下側のセル１０−２においてはチャネル−２から使用可能となるようにすると、セル１０−１，１０−２内のＭ１チャネルを有効に使うことができる。
【００６１】
そこで、上記のように互いに隣接配置されたセルとの境界５１から離れた位置にＭ１電源配線がレイアウトされるように、セル１０−１，１０−２における縁辺部の電源配線が当該セルの縁辺から離れた位置にレイアウトされ、そのようなセルが半導体集積回路のレイアウトにおいて使用される。そして、互いに隣接するセルのそれぞれのＭ１電源配線は、所定の配線ルールの範囲内でその配線幅が最大となるように考慮される。
【００６２】
Ｍ１電源配線の幅は、次式で示される。
Ａ＝２×（Ｗ＋Ｓ）−Ｗ／２−Ｓ−Ｓ／２＝３Ｗ／２＋Ｓ／２
【００６３】
例えば、Ｗ＝０．２ｕｍ、Ｓ＝０．２ｕｍ、の場合は、次式に示されるように、Ｍ１電源配線の幅は０．４ｕｍとなる。
Ａ＝３×（０．２／２）＋０．２／２＝０．４
【００６４】
この場合、Ｍ１配線の最小配線幅（Ｗ）と、Ｍ１電源配線幅（Ａ）との比は、１：２とされる。
【００６５】
次に、上記半導体集積回路のレイアウトにおいて使用される第２セルについて説明する。
【００６６】
図９には、半導体集積回路のレイアウトにおいて使用される第２セルの主要構成が示される。
【００６７】
第２セル２０（以下、単に「セル２０」という）の大きさは、四角形状の枠２０３によって決定される。２０１は高電位側（Ｖｄｄ）電源配線、２０２は低電位側（Ｖｓｓ）電源配線、２０４は第１金属配線（Ｍ１）層における自動配線にて使用可能なチャネル位置を示す。セル２０は、使用可能なチャネル位置２０４上に端子を配置し、ワークステーションでのセル２０の自動配置後に自動配線が接続できるように構成されている。ワークステーションで、このセル２０が配置されると、使用可能なチャネル位置２０４に配線が配置されて、セル１０の端子が配線により接続される。なお、他のセルの端子間を接続する他の配線がセル２０のこのチャネル位置２０４上を通過する場合もある。
【００６８】
セル２０の上下方向(電源配線層の延在方向に直交する方向)のセル高さ（枠２０３の上下方向の幅）は、セル１０の上下方向のセル高さ（枠１０３の上下方向の幅）よりも大きく構成され、セル２０の配線チャネル（チャネル位置）２０４の本数はセル１０の配線チャネル１０４の本数よりも多く構成される。
【００６９】
上記セル２０は、上記セルにおける縁辺部に配置されたＭ１電源配線と、上記電源配線よりも線幅が狭い狭幅配線とを含み、上記Ｍ１電源配線とそれに隣接配置された上記狭幅配線との配線間隔は、上記狭幅配線の最小配列ピッチよりも広く設定されている。具体的には、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成されたＭ１電源配線の幅の区分と等価になるように、セル２０の枠２０３をはみ出して広めに設定される。
【００７０】
尚、セル２０の回路構成などは、特に制限されないが、上記第１セル１０（図４〜図８）と同様とされる。
【００７１】
図１０には、セル２０―１，２０−２が上下方向に隣接配置された状態が示される。セル２０―１，２０−２は、図９に示されるセル２０と同様に構成される。
【００７２】
セル２０−１，２０−２が上下方向に隣接配置されることにより、セル２０−１におけるＭ１電源配線２０２−１と、それに上下方向に隣接配置されたセル２０−２におけるＭ１電源配線２０２−２とが合成されることにより、Ｍ１電源配線の幅は、セル２０内におけるＭ１電源配線の幅の２倍になる。このように合成された電源配線の幅に応じて、それに隣接配置される狭幅配線との間隔は、上記狭幅配線の最小配列ピッチ（配線チャネル２０４−１，２０４−２の配列ピッチ）よりも広く設定される。つまり、セル２０においては、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成されたＭ１電源配線の幅の区分と等価になるように、セル２０の枠２０３をはみ出して広めに設定されることにより、Ｍ１電源配線２０１に隣接する配線チャネル２０４−１，２０４−２のうち、２０５で示される配線チャネルは、セル２０の段階で配線として使用禁止され、それによって、Ｍ１電源配線２０１，２０２と、それに隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされる。このようにセル２０−１，２０−２において、Ｍ１電源配線と、それに上下方向に隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、Ｍ１電源配線と、それに上下方向に隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保される。
【００７３】
例えば従来技術に従えば、配線の線幅が広くなるほど、当該配線に上下方向に隣接配置される配線との間の配線間隔を広くとるようにデザインルールが設定されている場合において、単体セルのレイアウト時には、デザインルールを満たすものの、当該セルを用いた半導体集積回路のレイアウト時において互いに隣接するセルにおける電源配線同士が結合されることにより、電源配線の線幅が広くなって配線幅区分が上昇されたにもかかわらず、セル内の配線間の間隔が固定されているため、デザインルールを満たさなくなるおそれがある。
【００７４】
これに対して、上記セル２０−１，２０−２を用いたレイアウトによれば、セル２０においては、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが上下方向に隣接配置されることで合成されたＭ１電源配線の幅の区分と等価になるように、セル２０の枠２０３をはみ出して広めに設定されることにより、Ｍ１電源配線２０１に隣接する配線チャネル２０５は、セル２０の段階で配線として使用禁止され、それによって、Ｍ１電源配線２０１，２０２と、それに上下方向に隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされ、Ｍ１電源配線と、それに上下方向に隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、Ｍ１電源配線と、それに上下方向に隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保されるので、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反を、事前の第２セル作成時において回避することができる。
【００７５】
すなわち、Ｍ１電源配線２０１，２０２の抵抗値を低減できるとともに、セル２０の配線チャネル２０４の本数の確保及び有効利用ができ、かつデザインルール違反及びそれに基づく設計時間の増大を、事前のセル２０作成時において回避することができる。
【００７６】
図１１には、セル２０−１，２０−２，２０−３が上下方向に隣接配置された場合のセル２０−２におけるＭ１端子層、この端子へ接続しているＭ１配線層、セル上空を通過しているＭ１配線の配置が示され、図１２には、図１１における線分Ｃ−Ｄの断面が示される。
【００７７】
２５１〜２５４は、Ｍ１端子層、２５５，２５６はセル上空を通過しているＭ１配線層であり、何れも配線チャネル上に形成される。尚、セル２０−１，２０−３も同様に構成されるため、図１２ではそれらの構成を省略している。
【００７８】
ここで、上記セル２０における配線幅の具体例について、図１６及び図１７を参照しながら説明する。
【００７９】
図１６には、セル２０−１，２０−２が上下方向に隣接配置された場合が示される。６１は、セル２０−１，２０−２間の境界とされる。セル２０−１において、Ｍ１チャネルは、セル境界６１から近い順に１，２，３，４，５，６で示される。セル１２−２において、セル境界６１から近い順に−１，−２，−３，−４，−５，−６で示される。尚、セル境界６１は、Ｍ１チャネルとしては便宜上「０」が割り当てられている。
【００８０】
図中にはＭ１チャネルを数字で示してある。Ｍ１チャネルの間隔は、Ｍ１の最小スペースＳと最小間隔Ｗの和と規定し、Ｐで表してある。また、図１７には、配線スペースと適用配線幅の関係が示される。
【００８１】
ここでは、セル内のＭ１チャネルの許容チャネルがチップ配置時と同様な形態となるように、Ｍ１電源幅を設定している。セル２０−１，２０−２におけるＭ１電源配線幅は、次式で示される。
Ｂ＝４×Ｐ＋Ｗ／２＋Ｗ／２＋α＝４Ｐ＋Ｗ＋α
【００８２】
一方チップ配置時のＭ１電源配線幅は、次式によって示される。
Ｃ＝６×Ｐ＋Ｗ／２＋Ｗ／２＝６Ｐ＋Ｗ
【００８３】
チップ配置時のＭ１電源配線幅は、Ｃ＝６Ｐ＋Ｗであるので、チップのＭ１電源配線幅から規定される必要スペースは図１７から、Ｓ３となる。
【００８４】
一方、セルのＭ１電源配線幅は、α＝０の場合、Ｂ＝４Ｐ＋Ｗとなり、セルのＭ１電源幅から規定される必要スペースは図１７から、Ｓ２となる。
【００８５】
従って、セルの完成時に、チップ電源幅相当の必要スペースを要求する電源幅を実現するには、α＞０、例えばα＝０．０１とする必要が有る。
【００８６】
図１３には、上記セル１０及び上記セル２０を用いて形成された半導体集積回路が示される。
【００８７】
半導体集積回路（チップ）３０１は、上記セル１０及び上記セル２０を用いてレイアウトされた情報に基づいてマスクパターンが形成され、そのマスクパターンを使用することによって形成される。尚、特に制限されないが、半導体集積回路における配線は、ダマシン法によって行われ、絶縁膜に溝加工が施され、そこに配線材料となる銅がメッキ等の方法で埋め込まれ、その後、溝外の余分な銅薄膜が化学機械研磨（ＣＭＰ）により除去される。
【００８８】
半導体集積回路３０１は、特に制限されないが、入出力回路領域３０２、第１領域３０３、第２領域３０４を含む。入出力回路領域３０２には、この半導体集積回路３０３と外部との間で信号の入出力を可能とする回路が配置される。第１領域３０３は、図１に示されるような第１セル１０を用いて構成され、第２領域３０４は、図９に示されるような第２セル２０を用いて構成される。
【００８９】
特に限定されないが、入出力回路領域３０２に形成される入出力回路は、セル１０及びセル２０を用いて構成される。
【００９０】
すなわち、セル２０を構成するＭＯＳトランジスタのゲート幅は、セル１０を構成するＭＯＳトランジスタのゲート幅よりも大きく構成され、これにより、セル２０の上下方向(電源配線層の延在方向に直交する方向)のセル高さ（枠２０３の上下方向の幅）は、セル１０の上下方向のセル高さ（枠１０３の上下方向の幅）よりも大きく構成され、セル２０の配線チャネル（チャネル位置）２０４の本数はセル１０の配線チャネル１０４の本数よりも多く構成される。また、特に限定されないが、セル２０を構成するＭＯＳトランジスタの動作電圧（Ｖｄｄ１）は、セル１０を構成するＭＯＳトランジスタの動作電圧（Ｖｄｄ２）よりも高く、セル２０を構成するＭＯＳトランジスタのゲート絶縁膜の膜厚をセル１０を構成するＭＯＳトランジスタのゲート絶縁膜の膜厚よりも厚く構成しても良い。
【００９１】
なお、入出力回路領域３０２に用いられるセル２０のＭＯＳトランジスタのゲート幅、セル高さ、配線チャネルの本数を、第２領域３０４に用いられるセル２０のＭＯＳトランジスタのゲート幅、セル高さ、配線チャネルの本数と変えて構成しても良いし、入出力回路領域３０２に用いられるセル１０のＭＯＳトランジスタのゲート幅、セル高さ、配線チャネルの本数を、第１領域３０３に用いられるセル１０のＭＯＳトランジスタのゲート幅、セル高さ、配線チャネルの本数と変えて構成しても良い。
【００９２】
これにより、セル２０のＭ１電源配線２０１，２０２の抵抗値を低減できるとともに、セル１０，２０の配線チャネル２０４の本数の確保及び有効利用ができ、半導体集積回路３０１の集積度を向上することが出来る。また、半導体集積回路３０１の設計から製造までの一連の期間を短縮することが出来る。
【００９３】
このように、図１３に示す半導体集積回路は、一つの半導体基板に、第１領域と、それとは異なる第２領域とが形成され、上記第１領域は、それぞれ所定の機能を有する第１セルが第１方向及び上記第１方向に直交する第２方向に複数配置され、上記第１セルにおける縁辺部に、電源配線が上記第１方向に延在して配置され、上記第１セルにおける縁辺部の電源配線は、上記第２方向に互いに隣接配置された第１セルとの境界から上記第２方向に離れた位置にレイアウトされ、上記第２領域は、それぞれ所定の機能を有する第２セルが第３方向（例えば上記第１方向と上記第２方向のうちの一方）及び上記第３方向に直交する第４方向（例えば上記第１方向と上記第２方向のうちの他方）に複数配置され、上記第２セルにおける縁辺部に、電源配線が上記第３方向に延在して配置され、上記第２セルにおける縁辺部の電源配線は、上記第４方向に互いに隣接配置された第２セルの電源配線と一体に構成されている。
【００９４】
また、上記第２セルは、上記第２セルにおける縁辺部に配置され、上記第３方向に延在して配置される電源配線である広幅配線と、上記第３方向に延在して配置される上記広幅配線よりも線幅が狭い狭幅配線とを含む。
【００９５】
また、上記第１及び第２セルの電源配線及び狭幅配線は、絶縁膜中に形成された溝に導電膜が埋め込まれて構成される。
【００９６】
図１４には、図１及び図１３に示した半導体集積回路のレイアウトにおいて使用される第１セル１０の変形例の主要構成が示される。
【００９７】
図１４に示すように、図１及び図１３に示した第１セル１０において、それに上下方向(電源配線層の延在方向に直交する方向)に隣接配置された第１セル１０内の電源配線との間で電源配線同士を橋絡可能な橋絡部を形成しても良い。具体的には、図１４に示されるように、隣接配置された第１セル１０−１，１０−２において、隣接する電源配線１０１−１と１０１−２とを橋絡（一体に形成）するための橋絡部１７１が形成され、隣接配置された第１セル１０−２，１０−３において、隣接する電源配線１０２−２と１０２−３とを所定寸法毎に橋絡するための橋絡部１７２が形成される。上記橋絡部１７１，１７２は、特に制限されないが、Ｍ１配線層を利用することで形成することができる。すなわち、配線溝１０１−１，１０１−２，１０２−２，１０２−３形成時に橋絡部１７１，１７２にも同時に溝を形成し、配線溝１０１−１，１０１−２，１０２−２，１０２−３及び橋絡部１７１，１７２の溝に導電膜をＣＭＰで埋め込むことにより、電源配線１０１−１，１０１−２，１０２−２，１０２−３と橋絡部１７１，１７２とを同じ工程で形成することができる。これにより、配線溝１０１−１，１０１−２及び橋絡部１７１は導電膜で一体に埋め込まれるとともに、配線１０２−２，１０２−３及び橋絡部１７２は導電膜で一体に埋め込まれる。
【００９８】
このように橋絡部１７１，１７２が設けられた場合には、Ｖｄｄ電源配線１０１−１、１０１−２や、Ｖｓｓ電源配線１０２−１、１０２−３がそれぞれ単独で存在したとき（橋絡部１７２が存在しない場合）に比較して、電源配線での許容電流値を大きくできる。つまり、配置されたセルが同時に動作する確率が１００パーセントではないことを利用して、一方のセルが動作していないときには、そのセルの電源配線を、それに隣接配置された他方のセルの電源配線であるかのように働かせることにより、実効的に許容電流値を大きくできる。
【００９９】
また、上記の例では、電源配線を広幅配線としたが、広幅配線は電源以外の配線であっても良い。
【０１００】
このように、図１及び図１３に示した上記上下方向（第２方向）に互いに隣接配置された上記第１セル１０，２０の電源配線はそれらの間を橋絡可能な橋絡部を含む。
【０１０１】
上記の例によれば、以下の作用効果を得ることができる。
【０１０２】
（１）第１セル１０−１，１０−２，１０−３を使用した場合には、Ｍ１電源配線がセルの境界から離れた位置にレイアウトされているため、半導体集積回路のレイアウトにおいてセル１０−１，１０−２，１０−３間で電源配線が合成されない。この結果、電源配線の幅は変化されない。従って、配線の線幅に応じて当該配線に隣接される配線との間隔についてルールを満たすことができるので、配線チャネルが減少されずに済む。これによって、配線チャネルの提供率の向上、さらには半導体チップの集積度向上を図ることができる。
【０１０３】
（２）上記セル２０−１，２０−２を用いたレイアウトによれば、セル２０においては、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成されたＭ１電源配線の幅の区分と等価になるように、セル２０の枠２０３をはみ出して広めに設定されることにより、Ｍ１電源配線２０１に隣接する配線チャネル２０５は、セル２０の段階で配線として使用禁止され、それによって、Ｍ１電源配線２０１，２０２と、それに隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされ、Ｍ１電源配線と、それに隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、Ｍ１電源配線と、それに隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保されるので、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反を、事前の第２セル作成時において回避することができる。
【０１０４】
（３）上記（１），（２）の作用効果を考慮して、狭幅配線（信号配線）の幅と広幅配線（電源配線）の幅との比に応じて、第１セル１０と第２セル２０とを使い分けることができる。例えば狭幅配線（信号配線）の幅と広幅配線（電源配線）の幅との比が１対２に満たない場合には、配線チャネルの提供率の向上を優先して第１セル１０を使用したレイアウトをするようにし、狭幅配線（信号配線）の幅と広幅配線（電源配線）の幅との比が１対２以上の場合には、デザインルール違反の回避を優先して第２セル２０を使用したレイアウトをすると良い。
【０１０５】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるダマシン法による配線が行われる半導体集積回路について説明したが、本発明はそれに限定されるものではない。
【０１０７】
本発明は、少なくともセルを用いることを条件に適用することができる。
【０１０８】
本実施の形態おいて開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【０１０９】
すなわち、セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトされるから、例えば互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされるのを回避することができる。互いに隣接するセルにおける広幅配線同士が結合されることによって線幅が広くされた場合には、縁辺部の配線とそれに隣接する配線チャネルが配線間隔ルール違反によって自動配線チャネルとして使用できなくなるのに対して、上記セルにおける縁辺部の配線が互いに隣接配置されたセルの境界から離れた位置にレイアウトすることによって広幅配線の線幅が広くされないので、縁辺部の配線とそれに隣接する配線チャネルが配線間隔ルール違反によって自動配線チャネルとして使用できなくなるという事態を回避することができ、配線チャネルの有効利用を図ることができる。
【０１１０】
また、上記セルの縁辺部に設けられた電源配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成される電源配線の幅の区分と等価になるように予め広く設定する。そのような上記セルを用いたレイアウトによれば、上記セルの縁辺部に設けられた広幅配線の幅を、上記第１工程において複数のセルが隣接配置されることで合成された電源配線の幅の区分と等価になるように設定されることにより、電源配線に隣接する配線チャネルは、セルの段階で配線として使用禁止され、それによって、電源配線と、それに隣接配置された狭幅配線との間隔は、上記狭幅配線の最小配列ピッチよりも広くされ、電源配線と、それに隣接配置された狭幅配線との間隔が、上記狭幅配線の最小配列ピッチよりも広くされることにより、電源配線と、それに隣接配置された狭幅配線との間隔が、半導体集積回路にレイアウトされた場合の配線ルールに適合するように、セルの段階で確保されるので、半導体集積回路のレイアウトにおいて初めて露見するようなデザインルール違反を、セル作成時において回避することができる。
【０１１１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【０１１２】
配線チャネルの有効利用を図ることができる。
【０１１３】
デザインルール違反を、セル作成時において回避することができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積回路のレイアウトにおいて使用される第１セルの主要構成例の平面図である。
【図２】上記第１セルの配列状態説明図である。
【図３】上記第１セルの比較対象とされるセルの配列状態説明図である。
【図４】上記第１セルにおける主要部の構成例説明図である。
【図５】上記第１セルにおける主要部の構成例説明図である。
【図６】上記第１セルにおける主要部の構成例説明図である。
【図７】上記第１セルにおける主要部の断面図である。
【図８】上記第１セルの回路構成を示す回路図である。
【図９】本発明にかかる半導体集積回路のレイアウトにおいて使用される第２セルの主要構成例の平面図である。
【図１０】上記第２セルの配列状態説明図である。
【図１１】上記第２セルにおける主要部の構成例説明図である。
【図１２】図１１における主要部の断面図である。
【図１３】上記第１セル及び上記第２セルを含む半導体集積回路の平面図である。
【図１４】上記第１セルの変形例説明図である。
【図１５】上記第１セルを用いた場合における配線の具体例説明図である。
【図１６】上記第２セルを用いた場合における配線の具体例説明図である。
【図１７】上記第２セルを用いた場合における配線スペースと適用配線幅との関係説明図である。
【図１８】上記図７に対応した半導体集積回路をダマシン法により製造した場合における主要部の断面図である。
【符号の説明】
１０，１０−１，１０−２，１０−３ 第１セル
２０，２０−１，２０−２，２０−３ 第２セル
１０１，１０１−１，１０１−２ Ｖｄｄ電源配線
１０２，１０２−１，１０２−２ Ｖｓｓ電源配線
５１，５２ セル境界
３０１ 半導体集積回路
３０２ 入出力回路領域
３０３ 第１領域
３０４ 第２領域
Claims (2)
- それぞれ所定の機能を有する複数のセルが配置されて成る半導体集積回路であって、
上記セルにおける縁辺部の配線は、互いに隣接配置されたセルとの境界から離れた位置にレイアウトされ、
上記配線は、絶縁膜中に形成された溝に導電膜が埋め込まれて形成され、
上記セルは、上記セルにおける縁辺部に配置された広幅配線と、上記広幅配線よりも線幅が狭い狭幅配線とを含み、
上記広幅配線とそれに隣接配置された上記狭幅配線との配線間隔は、上記狭幅配線の最小配列ピッチよりも広く設定されて成ることを特徴とする半導体集積回路。 - それぞれ所定の機能を有するセルが第１方向及び上記第１方向に直交する第２方向に複数配置されて成る半導体集積回路であって、
上記セルにおける縁辺部に、電源配線が上記第１方向に延在して配置され、
上記セルにおける縁辺部の電源配線は、上記第２方向に互いに隣接配置されたセルとの境界から上記第２方向に離れた位置にレイアウトされ、
上記電源配線は、絶縁膜中に形成された溝に導電膜が埋め込まれて形成され、
上記電源配線は、それぞれ銅を含む配線とされ、
上記電源配線は同電位とされ、
上記セルは、上記セルにおける縁辺部に配置された広幅配線と、上記広幅配線よりも線幅が狭い狭幅配線とを含み、
上記広幅配線とそれに隣接配置された上記狭幅配線との配線間隔は、上記狭幅配線の最小配列ピッチよりも広く設定されて成ることを特徴とする半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133674A JP4497791B2 (ja) | 2002-05-09 | 2002-05-09 | 半導体集積回路 |
| US10/431,398 US7119383B2 (en) | 2002-05-09 | 2003-05-08 | Arrangement of wiring lines including power source lines and channel wirings of a semiconductor integrated circuit having plural cells |
| US11/520,622 US7365376B2 (en) | 2002-05-09 | 2006-09-14 | Semiconductor integrated circuit |
| US12/040,127 US7476915B2 (en) | 2002-05-09 | 2008-02-29 | Semiconductor integrated circuit including a first region and a second region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133674A JP4497791B2 (ja) | 2002-05-09 | 2002-05-09 | 半導体集積回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003332428A JP2003332428A (ja) | 2003-11-21 |
| JP2003332428A5 JP2003332428A5 (ja) | 2005-09-15 |
| JP4497791B2 true JP4497791B2 (ja) | 2010-07-07 |
Family
ID=29397433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002133674A Expired - Fee Related JP4497791B2 (ja) | 2002-05-09 | 2002-05-09 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7119383B2 (ja) |
| JP (1) | JP4497791B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568790B1 (ko) * | 2003-12-30 | 2006-04-07 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 및 그 형성 방법 |
| US7200829B2 (en) * | 2004-06-24 | 2007-04-03 | International Business Machines Corporation | I/O circuit power routing system and method |
| JP4745697B2 (ja) * | 2005-03-29 | 2011-08-10 | 富士通セミコンダクター株式会社 | 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント |
| JP2007134468A (ja) * | 2005-11-10 | 2007-05-31 | Kawasaki Microelectronics Kk | 半導体集積回路 |
| US7522642B2 (en) * | 2006-03-29 | 2009-04-21 | Amo Development Llc | Method and system for laser amplification using a dual crystal Pockels cell |
| US20070235877A1 (en) * | 2006-03-31 | 2007-10-11 | Miriam Reshotko | Integration scheme for semiconductor photodetectors on an integrated circuit chip |
| US8791572B2 (en) | 2007-07-26 | 2014-07-29 | International Business Machines Corporation | Buried metal-semiconductor alloy layers and structures and methods for fabrication thereof |
| GB2466313A (en) * | 2008-12-22 | 2010-06-23 | Cambridge Silicon Radio Ltd | Radio Frequency CMOS Transistor |
| KR101585491B1 (ko) * | 2009-10-29 | 2016-01-15 | 삼성전자주식회사 | 도전 패턴 구조물 및 그 제조 방법 |
| US10410934B2 (en) * | 2017-12-07 | 2019-09-10 | Micron Technology, Inc. | Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure |
| US11004798B2 (en) * | 2019-10-02 | 2021-05-11 | Micron Technology, Inc. | Apparatuses including conductive structure layouts |
| US11113443B1 (en) * | 2020-06-12 | 2021-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit with thicker metal lines on lower metallization layer |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4737836A (en) * | 1983-12-30 | 1988-04-12 | International Business Machines Corporation | VLSI integrated circuit having parallel bonding areas |
| JPS62119936A (ja) * | 1985-11-19 | 1987-06-01 | Fujitsu Ltd | コンプリメンタリ−ｌｓｉチツプ |
| JP2606845B2 (ja) * | 1987-06-19 | 1997-05-07 | 富士通株式会社 | 半導体集積回路 |
| US5321280A (en) * | 1990-09-13 | 1994-06-14 | Nec Corporation | Composite semiconductor integrated circuit device |
| JP2894814B2 (ja) * | 1990-09-28 | 1999-05-24 | 株式会社東芝 | スタンダード・セル方式の半導体集積回路 |
| JPH07130858A (ja) * | 1993-11-08 | 1995-05-19 | Fujitsu Ltd | 半導体集積回路及び半導体集積回路製造方法 |
| JP2919257B2 (ja) * | 1993-12-15 | 1999-07-12 | 日本電気株式会社 | 多層配線半導体装置 |
| JP3644138B2 (ja) * | 1996-07-22 | 2005-04-27 | ソニー株式会社 | 半導体集積回路及びその配置配線方法 |
| US5923060A (en) * | 1996-09-27 | 1999-07-13 | In-Chip Systems, Inc. | Reduced area gate array cell design based on shifted placement of alternate rows of cells |
| JP2991147B2 (ja) * | 1997-01-30 | 1999-12-20 | 日本電気株式会社 | スタンダードセルのレイアウト方式 |
| JP2000003912A (ja) | 1998-06-16 | 2000-01-07 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| JP3380465B2 (ja) * | 1998-06-29 | 2003-02-24 | 松下電器産業株式会社 | 半導体装置 |
| JP3236583B2 (ja) * | 1999-06-24 | 2001-12-10 | ローム株式会社 | 半導体集積回路装置 |
| JP4018309B2 (ja) * | 2000-02-14 | 2007-12-05 | 松下電器産業株式会社 | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 |
| JP3672788B2 (ja) * | 2000-02-24 | 2005-07-20 | 松下電器産業株式会社 | 半導体装置のセルレイアウト構造およびレイアウト設計方法 |
| JP2002009160A (ja) * | 2000-06-26 | 2002-01-11 | Nec Microsystems Ltd | 半導体集積回路の自動レイアウト方法、この方法で製造した半導体集積回路及びこの方法を記録した記録媒体 |
| TW541605B (en) * | 2000-07-07 | 2003-07-11 | Hitachi Ltd | Fabrication method of semiconductor integrated circuit device |
| JP4454880B2 (ja) * | 2001-03-22 | 2010-04-21 | 株式会社リコー | 半導体集積回路およびその配置配線方法 |
| JP5028714B2 (ja) * | 2001-03-30 | 2012-09-19 | 富士通セミコンダクター株式会社 | 半導体集積回路装置、および配線方法 |
| KR100410981B1 (ko) * | 2001-05-18 | 2003-12-12 | 삼성전자주식회사 | 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법 |
| US6803610B2 (en) * | 2002-09-30 | 2004-10-12 | Mosaid Technologies Incorporated | Optimized memory cell physical arrangement |
| US6927429B2 (en) * | 2003-02-14 | 2005-08-09 | Freescale Semiconductor, Inc. | Integrated circuit well bias circuity |
-
2002
- 2002-05-09 JP JP2002133674A patent/JP4497791B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-08 US US10/431,398 patent/US7119383B2/en not_active Expired - Lifetime
-
2006
- 2006-09-14 US US11/520,622 patent/US7365376B2/en not_active Expired - Lifetime
-
2008
- 2008-02-29 US US12/040,127 patent/US7476915B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7365376B2 (en) | 2008-04-29 |
| US7119383B2 (en) | 2006-10-10 |
| JP2003332428A (ja) | 2003-11-21 |
| US20080157381A1 (en) | 2008-07-03 |
| US20030209727A1 (en) | 2003-11-13 |
| US7476915B2 (en) | 2009-01-13 |
| US20070007551A1 (en) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7476915B2 (en) | Semiconductor integrated circuit including a first region and a second region | |
| TWI646646B (zh) | 半導體元件及其製造方法 | |
| JP6700565B2 (ja) | 半導体装置 | |
| CN112786583B (zh) | 包括集成标准单元结构的集成电路 | |
| TWI685938B (zh) | 跳孔結構 | |
| US6924187B2 (en) | Method of making a semiconductor device with dummy diffused layers | |
| JP7268729B2 (ja) | 半導体装置 | |
| JP3917683B2 (ja) | 半導体集積回路装置 | |
| WO2007057472A2 (en) | Method and structure for charge dissipation in integrated circuits | |
| US20040140569A1 (en) | Semiconductor memory device | |
| JP2003324153A (ja) | 半導体容量素子及びその製造方法 | |
| JP2004152929A (ja) | 半導体装置及びその製造方法 | |
| CN108666309B (zh) | 半导体器件 | |
| US7245019B2 (en) | Semiconductor device with improved wiring arrangement utilizing a projecting portion and a method of manufacturing the same | |
| US7030030B2 (en) | Method of manufacturing a semiconductor integrated circuit device having a plurality of wiring layers and mask-pattern generation method | |
| JP7185149B2 (ja) | 半導体装置 | |
| CN116344533A (zh) | 集成电路系统及形成集成电路的方法 | |
| JP7843432B2 (ja) | スタンダードセル構造 | |
| JPWO2000067324A1 (ja) | 半導体集積回路装置およびその製造方法ならびにマスクパターン生成方法 | |
| TW543174B (en) | External power ring with multiple tapings to reduce ir drop in integrated circuit | |
| US20240234316A9 (en) | Local VDD And VSS Power Supply Through Dummy Gates with Gate Tie-Downs and Associated Benefits | |
| JPH10173055A (ja) | セルベース半導体装置及びスタンダードセル | |
| JP6741944B2 (ja) | 電子機器及びその製造方法 | |
| JP3892429B2 (ja) | 半導体集積回路装置の製造方法およびマスクパターンの生成方法 | |
| US20240421038A1 (en) | Stacked devices with backside contacts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4497791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |