JP4531421B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4531421B2 JP4531421B2 JP2004088531A JP2004088531A JP4531421B2 JP 4531421 B2 JP4531421 B2 JP 4531421B2 JP 2004088531 A JP2004088531 A JP 2004088531A JP 2004088531 A JP2004088531 A JP 2004088531A JP 4531421 B2 JP4531421 B2 JP 4531421B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- start pulse
- scanning
- display
- wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、異なるアスペクト比（画面の横と縦の寸法比）を持つ複数の画面表示を切り換え可能なアクティブマトリクス型表示装置に関するものである。
近年、高品位（ＨＤ：Ｈｉｇｈ Ｄｉｆｉｎｉｔｉｏｎ）テレビジョン方式、いわゆるハイビジョン方式の開発に伴い、アスペクト比４：３の日本標準テレビジョン方式（ＮＴＳＣ方式）の表示画面を有し、アスペクト比１６：９のハイビジョン方式の画面を表示可能な第１の表示装置、あるいは、アスペクト比１６：９のハイビジョン方式の表示画面を有し、アスペクト比４：３のハイビジョン方式の画面を表示可能な第２の表示装置が実用に供されている。
この種の表示装置としては、薄型で低消費電力であるという特徴をいかして、たとえば液晶セルを画素の表示エレメント（電気光学素子）を表示領域にマトリクス状に配列したアクティブマトリクス型液晶表示装置が適用される。
この種の表示装置としては、薄型で低消費電力であるという特徴をいかして、たとえば液晶セルを画素の表示エレメント（電気光学素子）を表示領域にマトリクス状に配列したアクティブマトリクス型液晶表示装置が適用される。
このアクティブマトリクス型表示装置においては、表示領域に複数の画素がマトリクス状に配列されている。そして、表示装置は、アスペクト比４：３の画面表示（以下、ノーマル表示という）とアスペクト比１６：９の画面表示（以下、ワイド表示という）を切り換え可能に構成されている。
このノーマル表示とワイド表示の切り換えシステムについては、種々の提案がなされている（たとえば、特許文献１、特許文献２参照）。
このノーマル表示とワイド表示の切り換えシステムについては、種々の提案がなされている（たとえば、特許文献１、特許文献２参照）。
図１３は、第１の表示装置の構成例を示すブロック図である。
この表示装置１は、表示領域を構成する有効画素部２、垂直駆動回路３、および水平駆動回路４を有する。
この表示装置１は、表示領域を構成する有効画素部２、垂直駆動回路３、および水平駆動回路４を有する。
有効画素部２は、複数の画素回路が、マトリクス状に配列されている。
各画素回路は、たとえば液晶表示装置の場合、スイッチング素子として薄膜トランジスタ（ＴＦＴ；thin film transistor）と、ＴＦＴのドレイン電極（またはソース電極）に画素電極が接続された液晶セルと、ＴＦＴのドレイン電極に一方の電極が接続された保持容量により構成されている。
これら画素回路の各々に対して、走査ラインが各行ごとにその画素配列方向に沿って配線され、信号ラインが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路のＴＦＴのゲート電極が、各行単位で同一の走査ラインにそれぞれ接続されている。また、各画素回路のソース電極（または、ドレイン電極）が、各列単位で同一の信号ラインにそれぞれ接続されている。
各走査ラインは、垂直駆動回路により駆動され、各信号ラインは水平駆動回路４により駆動される。
各画素回路は、たとえば液晶表示装置の場合、スイッチング素子として薄膜トランジスタ（ＴＦＴ；thin film transistor）と、ＴＦＴのドレイン電極（またはソース電極）に画素電極が接続された液晶セルと、ＴＦＴのドレイン電極に一方の電極が接続された保持容量により構成されている。
これら画素回路の各々に対して、走査ラインが各行ごとにその画素配列方向に沿って配線され、信号ラインが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路のＴＦＴのゲート電極が、各行単位で同一の走査ラインにそれぞれ接続されている。また、各画素回路のソース電極（または、ドレイン電極）が、各列単位で同一の信号ラインにそれぞれ接続されている。
各走査ラインは、垂直駆動回路により駆動され、各信号ラインは水平駆動回路４により駆動される。
垂直駆動回路３は、基本的には、１フィールド期間ごとに垂直方向（行方向）に走査して走査ラインに接続された各画素回路を行単位で順次選択する処理を行う。
すなわち、垂直駆動回路３から第１行目の走査ラインに対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、第２行目の走査ラインに対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、第３行目の走査ライン，…，第ｍ行目の走査ラインに対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。
ワイド表示時には、有効画素部２に配線された走査ラインのうち、図１３に示すように、図中の中央部における複数走査ライン、たとえば全２２０本のうち１６４本を除く上下２８本の走査ラインを一括的に駆動して、黒マスク表示を行わせる。この場合、有効画素部２の縦方向の中央部にわたってアスペクト比１６：９のワイド表示が行われる。
すなわち、垂直駆動回路３から第１行目の走査ラインに対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、第２行目の走査ラインに対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、第３行目の走査ライン，…，第ｍ行目の走査ラインに対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。
ワイド表示時には、有効画素部２に配線された走査ラインのうち、図１３に示すように、図中の中央部における複数走査ライン、たとえば全２２０本のうち１６４本を除く上下２８本の走査ラインを一括的に駆動して、黒マスク表示を行わせる。この場合、有効画素部２の縦方向の中央部にわたってアスペクト比１６：９のワイド表示が行われる。
垂直駆動回路３は、図１３に示すように、ワイド制御信号生成回路（Ｖ ＷＩＤＥＧｅｎ）３１、垂直シフトレジスタ群（ＶＳ／Ｒ）３２、中央部のゲートバッファ群（ＧＴＢＵＦＣ）３３Ｃ、上部側のゲートバッファ群（ＧＴＢＵＦＵ）３３Ｕ、下部側のゲートバッファ群（ＧＴＢＵＦＢ）３３Ｂ、上部側のワイド制御回路（ＷＤＣＬＵ）３４Ｕ、下部側のワイド制御回路（ＷＤＣＬＢ）３４Ｂ、および垂直スタートパルスＶＳＴを有効画素部２の上部側から伝搬させるか下部側から伝搬させるかを切り換えるためのダウンスイッチ群（ＤＷＮ・ＳＷ）３５を有している。
ワイド制御信号生成回路３１は、ワイド表示時に、図示しない制御系から供給されるワイドパルス信号ＰWIDE、イネーブル信号ＥＮ、および垂直クロックＶＣＫの各パルス信号に基づいてゲート選択タイミング信号Ｓ３１をアクティブにして上部側のワイド制御回路３４Ｕ、および下部側のワイド制御回路３４Ｂに出力する。
ワイド制御信号生成回路３１は、ワイドパルス信号ＰWIDEを受けていないノーマル表示時には、ゲート選択タイミング信号Ｓ３１を非アクティブ状態に保持する。
ワイド制御信号生成回路３１は、ワイドパルス信号ＰWIDEを受けていないノーマル表示時には、ゲート選択タイミング信号Ｓ３１を非アクティブ状態に保持する。
垂直シフトレジスタ群３２は、複数のシフトレジスタを有する。複数のシフトレジスタは、画素配列に対応して各行毎に配列された走査ラインが接続されたゲートバッファに対応して設けられている。各シフトレジスタは、図示しないクロックジェネレータにより生成された垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給される。
たとえばシフトレジスタは、垂直スタ−トパルスＶＳＴを、垂直クロックＶＣＫに同期してシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスＶＳＴは、ダウンスイッチ群３４により有効画素部２の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタにより供給された垂直クロックにより各ゲートバッファを通して各走査ラインが順番に駆動されていく。
たとえばシフトレジスタは、垂直スタ−トパルスＶＳＴを、垂直クロックＶＣＫに同期してシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスＶＳＴは、ダウンスイッチ群３４により有効画素部２の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタにより供給された垂直クロックにより各ゲートバッファを通して各走査ラインが順番に駆動されていく。
ＮＡＮＤ回路等により構成される上部側のワイド制御回路３４Ｕ、および下部側のワイド制御回路３４Ｂは、ゲート選択タイミング信号Ｓ３１をアクティブで受けると、ワイド表示であるとして、ゲートバッファ群３３Ｕ，３３Ｂの各ゲートバッファに接続されている走査ラインを一括的に駆動するように制御する。
これにより、水平駆動回路４により映像信号とは別に設定されたプリチャージ黒信号Ｐｓｉｇを、有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に書き込ませる。すなわち、ワイド表示を行うために、黒マスク表示を行わせる。
これにより、水平駆動回路４により映像信号とは別に設定されたプリチャージ黒信号Ｐｓｉｇを、有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に書き込ませる。すなわち、ワイド表示を行うために、黒マスク表示を行わせる。
上部側のワイド制御回路３４Ｕ、および下部側のワイド制御回路３４Ｂは、ゲート選択タイミング信号Ｓ３１を非アクティブで受けると、ノーマル表示であるとして、ゲートバッファ群３３Ｕ，３３Ｂの各ゲートバッファに接続されている走査ラインを通常通り、順番に駆動するように制御する。
この場合、垂直駆動回路３のゲートバッファ群３３Ｕ、３３Ｃ，３３Ｂから第１行目の走査ラインに対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、第２行目の走査ラインに対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、第３行目の走査ライン，…，第ｍ行目の走査ラインに対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。
この場合、垂直駆動回路３のゲートバッファ群３３Ｕ、３３Ｃ，３３Ｂから第１行目の走査ラインに対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、第２行目の走査ラインに対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、第３行目の走査ライン，…，第ｍ行目の走査ラインに対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。
水平駆動回路４は、水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる水平クロックＨＣＫ（または互いに逆相の垂直クロックＨＣＫ，ＨＣＫＸ）に基づいて、入力される映像信号Ｖｓｉｇを１Ｈ（Ｈは水平走査期間）毎に順次サンプリングし、垂直駆動回路３によって行単位で選択される各画素回路に対して書き込む処理を行う。
また、水平駆動回路４は、ワイド表示時には、映像信号とは別に設定されたプリチャージ黒信号Ｐｓｉｇを、垂直駆動回路３によって選択的に駆動される有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませる。
また、水平駆動回路４は、ワイド表示時には、映像信号とは別に設定されたプリチャージ黒信号Ｐｓｉｇを、垂直駆動回路３によって選択的に駆動される有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませる。
水平駆動回路４は、図１３に示すように、水平シフトレジスタ群（ＨＳ／Ｒ）４１、ワイド制御スイッチ群（ＰＳＷ）４２、水平サンプリングスイッチ群（ＨＳＷ）４３、および水平スタートパルスＨＳＴを有効画素部２の左部側から伝搬させるか右部側から伝搬させるかを切り換えるための切り換えスイッチ群（ＲＧＴ・ＳＷ）４４を有している。
水平シフトレジスタ群（ＨＳ／Ｒ）４１は、有効画素部２の画素列に対応した複数のシフトレジスタを有し、図示しないクロックジェネレータにより水平スタートパルスＨＳＴが与えられると、水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＸＨＣＫ）に同期してシフト動作を行う。これにより、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
ワイド制御スイッチ群４２は、ワイド表示用に映像信号Ｖｓｉｇとは別に設定されたプリチャージ黒信号Ｐｓｉｇの供給ラインと画素部２の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
ワイド制御スイッチ群４２は、ワイド表示時に、ワイドパルスＰWIDEをアクティブで受けると、図１４（Ａ）〜（Ｃ）に示すように、全スイッチを一括的にオンし、プリチャージ黒信号Ｐｓｉｇを垂直駆動回路３によって選択的に駆動される有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませる。
ワイド制御スイッチ群４２は、ワイド表示時に、ワイドパルスＰWIDEをアクティブで受けると、図１４（Ａ）〜（Ｃ）に示すように、全スイッチを一括的にオンし、プリチャージ黒信号Ｐｓｉｇを垂直駆動回路３によって選択的に駆動される有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませる。
水平サンプリングスイッチ群（ＨＳＷ）４３は、映像信号Ｖｓｉｇと画素部２の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
そして、水平サンプリングスイッチ群（ＨＳＷ）４３は、水平シフトレジスタ群（ＨＳ／Ｒ）４１により順次に供給されるサンプルパルスを受けて各スイッチを順次にオンさせて、映像信号Ｖｓｉｇを順次サンプリングし、各信号ラインに供給する。
そして、水平サンプリングスイッチ群（ＨＳＷ）４３は、水平シフトレジスタ群（ＨＳ／Ｒ）４１により順次に供給されるサンプルパルスを受けて各スイッチを順次にオンさせて、映像信号Ｖｓｉｇを順次サンプリングし、各信号ラインに供給する。
上述したように、このノーマル表示とワイド表示の切り換えシステムについては、種々の提案がなされているが、特許文献１、および特許文献２に記載された構成では、マスクすべき領域を駆動する回路を専用に設ける必要があり、回路構成が複雑で、制御も煩雑であるという不利益がある。
また、図１３に示す表示装置１では、垂直駆動回路３において、ワイド表示時に、ワイドパルス信号ＰWIDE、イネーブル信号ＥＮ、および垂直クロックＶＣＫの各パルス信号に基づいてゲート選択タイミング信号Ｓ３１を生成するワイド制御信号生成回路３１、並びに、ゲート選択タイミング信号Ｓ３１をアクティブで受けると、ワイド表示であるとして、ゲートバッファ群３３Ｕ，３３Ｂの各ゲートバッファに接続されている走査ラインを一括的に駆動するように制御する専用の上部側のワイド制御回路３４Ｕ、および下部側のワイド制御回路３４Ｂを設ける必要があり、回路構成が複雑になる。
また、ワイド制御回路３４Ｕ，３４Ｂは、上述したようにＮＡＮＤ回路等の複雑な論理回路を必要とすることから、走査ラインの走査部（駆動部）の回路構成が複雑化し、消費電力の増大を招くという不利益がある。
また、ワイド制御回路３４Ｕ，３４Ｂは、上述したようにＮＡＮＤ回路等の複雑な論理回路を必要とすることから、走査ラインの走査部（駆動部）の回路構成が複雑化し、消費電力の増大を招くという不利益がある。
さらに、プリチャージ黒信号Ｐｓｉｇを垂直駆動回路３によって選択的に駆動される有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませることから、走査ラインの駆動と信号Ｐｓｉｇのタイミングに制約があり、ワイド表示時に横筋が入り、画質的に問題があり、等価的には大きな容量を駆動することになることから、消費電力が増大するという不利益がある。
この解決策として、有効画素部２の上部側および下部側にマトリクス状に配列された全画素回路に一括的に書き込ませるのではなく、たとえば図１４（Ｄ），（Ｅ）に示すように、垂直駆動回路３の上部側のワイド制御回路３４Ｕ、および下部側のワイド制御回路３４Ｂにより奇数（ｏｄｄ）番目の走査ラインと偶数（ｅｖｅｎ）番目の走査ラインとに分割し２回に分けて駆動するようにしたシステムも知られている。
この場合は、横筋の発生は防止できるものの、２回に分けたとしても垂直駆動回路３によって複数の走査ラインを一括的に選択駆動し、プリチャージ黒信号Ｐｓｉｇを有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませることから、駆動すべき容量を十分に減少させることは困難で、結果として消費電力が増大するという不利益が依然として残る。
この場合は、横筋の発生は防止できるものの、２回に分けたとしても垂直駆動回路３によって複数の走査ラインを一括的に選択駆動し、プリチャージ黒信号Ｐｓｉｇを有効画素部２の上部側および下部側にマトリクス状に配列された画素回路に一括的に書き込ませることから、駆動すべき容量を十分に減少させることは困難で、結果として消費電力が増大するという不利益が依然として残る。
本発明の目的は、専用回路を設ける必要もなく、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる表示装置を提供することにある。
上記目的を達成するため、本発明の第１の観点は、アスペクト比が異なる少なくとも第１の表示モードと第２の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む表示領域を隔てて２つの領域が上記第１の表示モード時の第１のマスク領域および第２のマスク領域として割り当てられ、上記第１の表示モード時には、上記第１および第２のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第２の表示モード時には、上記第１および第２のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが転送される転送ラインと、スイッチ回路とを含み、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードと、当該一方向とは逆方向に転送させる反転転送モードを有し、上記スイッチ回路は、上記正転送モード時において、上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、続いて上記スタートパルスを上記第１および第２のマスク領域に対応する転送ラインに上記一方向に転送させて、上記第１および第２のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、上記第２の表示モード時には、全走査部に対して上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて全走査ラインを順番に駆動させ、上記スイッチ回路は、上記反転転送モード時において、上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、続いて上記スタートパルスを上記第１および第２のマスク領域に対応する転送ラインに上記逆方向に転送させて、上記第１および第２のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、上記第２の表示モード時には、全走査部に対して上記転送ラインを上記逆方向に転送されるスタートパルスを順に伝搬させて全走査ラインを順番に駆動させる。
好適には、本発明は、スペクト比が異なる少なくとも第１の表示モードと第２の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む表示領域を隔てて２つの領域が上記第１の表示モード時の第１のマスク領域および第２のマスク領域として割り当てられ、上記第１の表示モード時には、上記第１および第２のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第２の表示モード時には、上記第１および第２のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが転送される転送ラインを含み、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードと、当該一方向とは逆方向に転送させる反転転送モードを有し、上記走査部は、上記正転送モード時において、上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記一方向に順番に駆動し、上記走査部は、上記反転転送モード時において、上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記逆方向に順番に駆動する。
また、好適には、本発明は、アスペクト比が異なる少なくとも第１の表示モードと第２の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む表示領域を隔てて２つの領域が上記第１の表示モード時の第１のマスク領域および第２のマスク領域として割り当てられる画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子に接続される複数の走査ラインと、スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが転送される転送ラインを含み、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードと、当該一方向とは逆方向に転送させる反転転送モードを有し、上記走査部は、上記正転送モード時において、上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記一方向に順番に駆動し、上記走査部は、上記反転転送モード時において、上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記逆方向に順番に駆動する。
また、好適には、本発明は、アスペクト比が異なる少なくとも第１の表示モードと第２の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む表示領域を隔てて２つの領域が上記第１の表示モード時の第１のマスク領域および第２のマスク領域として割り当てられる画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子に接続される複数の走査ラインと、スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが転送される転送ラインを含み、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードと、当該一方向とは逆方向に転送させる反転転送モードを有し、上記走査部は、上記正転送モード時において、上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記一方向に順番に駆動し、上記走査部は、上記反転転送モード時において、上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記逆方向に順番に駆動する。
好適には、上記スタートパルスを上記マスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
好適には、上記スタートパルスを上記マスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
好適には、上記第１の表示モード時には、上記マスク領域を除く領域の順番に走査されている１の走査ラインに接続されている画素回路に上記映像用画素データを書き込ませ、上記複数の信号ラインに上記マスク用画素データを順に転送して、上記マスク領域の順番に走査されている走査ラインに接続されている画素回路に上記マスク用画素データを書き込ませ、上記第２の表示モード時には、上記複数の信号ラインに上記映像用画素データを順に転送して、上記マスク領域を含む全体の領域領の順番に走査されている走査ラインに接続されている画素回路に上記映像用画素データを書き込ませる水平駆動回路を有する。
本発明の第２の観点は、アスペクト比が異なる少なくとも第１の表示モードと第２の表示モードを有する表示装置であって、スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む所定の表示領域を隔てて２つの領域が上記第１の表示モード時の第１のマスク領域および第２のマスク領域として割り当てられ、上記第１の表示モード時には、上記第１および第２のマスク領域の各画素セルにマスク用画素データが書き込まれ、当該第１および第２のマスク領域に挟まれた上記表示領域の各画素回路に映像用画素データが書き込まれ、上記第２の表示モード時には、上記第１および第２のマスク領域を含む全体の領域における各画素回路に映像用画素データが書き込まれる画素部と、上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、を有し、上記垂直駆動回路は、上記スタートパルスが一方向に正転送される転送ラインと、上記第１の表示モード時には、上記第１および第２のマスク領域を除く表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部の第１のマスク領域および第２のマスク領域に対応する転送ラインにそれぞれ転送させて、上記画素部の第１のマスク領域および第２のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを転送されるスタートパルスを順にシフトインさせ、上記第２の表示モード時には、全走査部に対して上記転送ラインを転送されるスタートパルスを順にシフトインさせるスイッチ回路と、を含む。
好適には、上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードに加えて、当該一方向とは逆方向に転送させる反転転送モードを有し、上記スイッチ回路は、上記反転転送モード時において、上記第１の表示モード時には、上記第１および第２のマスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせ、続いてスタートパルスを上記画素部の第１のマスク領域および第２のマスク領域に対応する転送ラインに逆方向に転送させて、上記画素部の第１のマスク領域および第２のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを逆方向に転送されるスタートパルスを順にシフトインさせ、上記第２の表示モード時には、全走査部に対して上記転送ラインを上記逆方向に転送されるスタートパルスを順にシフトインさせる。
好適には、上記画素部の第１のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記第１および第２のマスク領域を除く領域に対応する上記転送ラインに転送されることを阻止する転送阻止回路を有する。
好適には、上記画素部の第２のマスク領域に対応する転送ラインを転送されるスタートパルスが、上記第１および第２のマスク領域を除く領域に対応する上記転送ラインに転送されることを阻止する転送阻止回路を有する。
好適には、上記スタートパルスを上記第１および第２のマスク領域を除く領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路を有する。
好適には、上記第１の表示モード時には、上記第１および第２のマスク領域を除く領域の順番に走査されている走査ラインに接続されている画素回路に上記映像用画素データを書き込ませ、上記複数の信号ラインに上記マスク用画素データを順に転送して、上記第１のマスク領域および第２のマスク領域の順番に走査されている走査ラインに接続されている画素回路に上記マスク用画素データを書き込ませ、上記第２の表示モード時には、上記複数の信号ラインに上記映像用画素データを順に転送して、上記マスク領域を含む全体の領域領の順番に走査されている１の走査ラインに接続されている画素回路に上記映像用画素データを書き込ませる水平駆動回路を有する。
本発明によれば、たとえば第１の表示モード時には、垂直駆動回路により、マスク領域を除く領域に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送されるスタートパルスが順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、複数の信号ラインに上記映像用画素データが順に転送されて、マスク領域を除く領域の順番に走査されている１の走査ラインに接続されている画素回路に映像用画素データを書き込まれる。
続いてスタートパルスが画素部のマスク領域に対応する転送ラインに転送される。そして、垂直駆動回路により、画素部のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送されるスタートパルスが順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、水平駆動回路より、複数の信号ラインにマスク用画素データが順に転送されて、マスク領域の分割グループ毎に選択的に走査されている１の走査ラインに接続されている画素回路にマスク用画素データが書き込まれる。
これにより、マスク領域を除く画素部に、第１のアスペクト比の映像が表示される。
また、第２の表示モード時には、垂直駆動回路により、全走査部に対して転送ラインを転送されるスタートパルスを順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、水平駆動回路により、マスク領域を含む全体の領域の順番に走査されている１の走査ラインに接続されている画素回路に映像用画素データを書き込まれる。
これにより、マスク領域を含む全画素部に、第２のアスペクト比の映像が表示される。
このとき、複数の信号ラインに上記映像用画素データが順に転送されて、マスク領域を除く領域の順番に走査されている１の走査ラインに接続されている画素回路に映像用画素データを書き込まれる。
続いてスタートパルスが画素部のマスク領域に対応する転送ラインに転送される。そして、垂直駆動回路により、画素部のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、転送ラインを転送されるスタートパルスが順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、水平駆動回路より、複数の信号ラインにマスク用画素データが順に転送されて、マスク領域の分割グループ毎に選択的に走査されている１の走査ラインに接続されている画素回路にマスク用画素データが書き込まれる。
これにより、マスク領域を除く画素部に、第１のアスペクト比の映像が表示される。
また、第２の表示モード時には、垂直駆動回路により、全走査部に対して転送ラインを転送されるスタートパルスを順にシフトインされ、各走査ラインが順番に駆動されていく。
このとき、水平駆動回路により、マスク領域を含む全体の領域の順番に走査されている１の走査ラインに接続されている画素回路に映像用画素データを書き込まれる。
これにより、マスク領域を含む全画素部に、第２のアスペクト比の映像が表示される。
本発明によれば、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる利点がある。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図１は、たとえば液晶セルを画素の表示エレメント（電気光学素子）として用いた本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す図である。
本実施形態に係る表示装置１００は、アスペクト比４：３のＮＴＳＣ方式の表示画面を有し、アスペクト比１６：９のハイビジョン方式の画面を表示可能に構成される。すなわち、表示装置１００は、第２の表示モード時のアスペクト比４：３の画面表示（ノーマル表示）と第１の表示モード時のアスペクト比１６：９の画面表示（ワイド表示）を切り換え可能に構成される。
本実施形態に係る表示装置１００は、アスペクト比４：３のＮＴＳＣ方式の表示画面を有し、アスペクト比１６：９のハイビジョン方式の画面を表示可能に構成される。すなわち、表示装置１００は、第２の表示モード時のアスペクト比４：３の画面表示（ノーマル表示）と第１の表示モード時のアスペクト比１６：９の画面表示（ワイド表示）を切り換え可能に構成される。
本表示装置１００は、図１に示すように、有効画素部１０１、垂直駆動回路（ＶＤＲＶ）１０２、空（疑似）転送回路１０３、および水平駆動回路（ＨＤＲＶ）１０４を有している。
有効画素部１０１は、図２に示すように、複数の画素回路ＰＸＬＣが、ｍ×ｎのマトリクス状に配列されている。具体的には、全体としてノーマル表示が可能なように、たとえば２２０（＝ｍ）×５６０（＝ｎ）個の画素回路が配列されている。
そして、有効画素部１０１は、第１の表示モードであるワイド表示に対応して、中央の表示領域１０１１を挟んで図中上部側および下部側に複数の走査ラインを含む第１のマスク領域１０１２と第２のマスク領域１０１３が割り当てられている。
たとえば全２２０本の走査ラインうち１６４本が中央の表示領域１０１１に割り当てられ、この１６４本を除く上下２８本ずつの走査ラインがそれぞれ第１のマスク領域１０１２、および第２のマスク領域１０１３として割り当てられている。
各画素回路ＰＸＬＣは、図２に示すように、スイッチング素子としてＴＦＴ（薄膜トランジスタ；thin film transistor）１０１と、ＴＦＴ１０１のドレイン電極（またはソース電極）に画素電極が接続された液晶セルＬＣ１０１と、ＴＦＴ１０１のドレイン電極に一方の電極が接続された保持容量Ｃｓ１０１により構成されている。
これら画素回路ＰＸＬＣの各々に対して、走査ライン１０５−１〜１０５−ｍが各行ごとにその画素配列方向に沿って配線され、信号ライン１０６−１〜１０６−ｎが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路ＰＸＬＣのＴＦＴ１０１のゲート電極は、各行単位で同一の走査ライン１０５−１〜１０５−ｍにそれぞれ接続されている。また、各画素回路ＰＸＬＣのソース電極（または、ドレイン電極）は、各列単位で同一の信号ライン１０６−１〜１０６−ｎに各々接続されている。
さらに、一般的な液晶表示装置においては、保持容量配線Ｃｓを独立に配線し、この保持容量配線と接続電極との間に保持容量Ｃｓ１０１を形成するが、Ｃｓは、コモン電圧ＶＣＯＭと同相パルスが入力され、保持容量として用いている。
そして、各画素回路ＰＸＬＣの保持容量Ｃｓ１０１の他方の電極は、直流または１水平走査期間（１Ｈ）に極性が反転するコモン電圧ＶＣＯＭの供給ライン１０７に接続されている。
そして、有効画素部１０１は、第１の表示モードであるワイド表示に対応して、中央の表示領域１０１１を挟んで図中上部側および下部側に複数の走査ラインを含む第１のマスク領域１０１２と第２のマスク領域１０１３が割り当てられている。
たとえば全２２０本の走査ラインうち１６４本が中央の表示領域１０１１に割り当てられ、この１６４本を除く上下２８本ずつの走査ラインがそれぞれ第１のマスク領域１０１２、および第２のマスク領域１０１３として割り当てられている。
各画素回路ＰＸＬＣは、図２に示すように、スイッチング素子としてＴＦＴ（薄膜トランジスタ；thin film transistor）１０１と、ＴＦＴ１０１のドレイン電極（またはソース電極）に画素電極が接続された液晶セルＬＣ１０１と、ＴＦＴ１０１のドレイン電極に一方の電極が接続された保持容量Ｃｓ１０１により構成されている。
これら画素回路ＰＸＬＣの各々に対して、走査ライン１０５−１〜１０５−ｍが各行ごとにその画素配列方向に沿って配線され、信号ライン１０６−１〜１０６−ｎが各列ごとにその画素配列方向に沿って配線されている。
そして、各画素回路ＰＸＬＣのＴＦＴ１０１のゲート電極は、各行単位で同一の走査ライン１０５−１〜１０５−ｍにそれぞれ接続されている。また、各画素回路ＰＸＬＣのソース電極（または、ドレイン電極）は、各列単位で同一の信号ライン１０６−１〜１０６−ｎに各々接続されている。
さらに、一般的な液晶表示装置においては、保持容量配線Ｃｓを独立に配線し、この保持容量配線と接続電極との間に保持容量Ｃｓ１０１を形成するが、Ｃｓは、コモン電圧ＶＣＯＭと同相パルスが入力され、保持容量として用いている。
そして、各画素回路ＰＸＬＣの保持容量Ｃｓ１０１の他方の電極は、直流または１水平走査期間（１Ｈ）に極性が反転するコモン電圧ＶＣＯＭの供給ライン１０７に接続されている。
各走査ライン１０５−１〜１０５−ｍは、垂直駆動回路１０２により駆動され、各信号ライン１０６−１〜１０６−ｎは水平駆動回路１０３により駆動される。
垂直駆動回路１０２は、基本的には、１フィールド期間ごとに垂直方向（行方向）に走査して走査ライン１０５−１〜１０５−ｍに接続された各画素回路ＰＸＬＣを１行単位で順次選択する処理を行う。
すなわち、垂直駆動回路１０２は、走査ライン１０５−１に対して走査パルスＳＰ１を与えて第１行目の各列の画素を選択し、走査ライン１０５−２に対して走査パルスＳＰ２を与えて第２行目の各列の画素を選択する。以下同様にして、走査ライン１０５−３，…，１０５−ｍ対して走査パルスＳＰ３，…，ＳＰｍを順に与える。
すなわち、垂直駆動回路１０２は、走査ライン１０５−１に対して走査パルスＳＰ１を与えて第１行目の各列の画素を選択し、走査ライン１０５−２に対して走査パルスＳＰ２を与えて第２行目の各列の画素を選択する。以下同様にして、走査ライン１０５−３，…，１０５−ｍ対して走査パルスＳＰ３，…，ＳＰｍを順に与える。
垂直駆動回路１０２は、ワイド表示時には、有効画素部１０１に配線された走査ラインのうち、図３に示すように、図中の中央部における表示領域１０１１の複数走査ライン、たとえば全２２０本のうち１６４本の走査ラインに接続されている各走査部に対して、所定の転送ラインを転送される垂直スタートパルスＶＳＴを順にシフトインさせて走査ラインを順次に駆動することにより映像信号を書き込ませる。
続いて、垂直駆動回路１０２は、垂直スタートパルスＶＳＴを有効画素部１０１の第１のマスク領域１０１２および第２のマスク領域１０１３に対応する転送ラインにそれぞれ転送させて、有効画素部１０１の第１のマスク領域１０１２および第２のマスク領域１０１３に配列された複数（それぞれ２８本）の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスＶＳＴを順にシフトインさせて走査ラインを順次に駆動することにより、第１のマスク領域１０１２および第２のマスク領域１０１３における２８本ずつの２８走査ライン分の黒マスク書き込みを、同時並列的に行わせ、黒マスク表示を行わせる。
この場合、有効画素部１０１の縦方向の中央部にわたってアスペクト比１６：９のワイド表示が行われる。
このとき、コモン電圧ＶＣＯＭは、一定の直流電圧、または１水平走査期間（１Ｈ）毎に極性が反転する。
続いて、垂直駆動回路１０２は、垂直スタートパルスＶＳＴを有効画素部１０１の第１のマスク領域１０１２および第２のマスク領域１０１３に対応する転送ラインにそれぞれ転送させて、有効画素部１０１の第１のマスク領域１０１２および第２のマスク領域１０１３に配列された複数（それぞれ２８本）の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスＶＳＴを順にシフトインさせて走査ラインを順次に駆動することにより、第１のマスク領域１０１２および第２のマスク領域１０１３における２８本ずつの２８走査ライン分の黒マスク書き込みを、同時並列的に行わせ、黒マスク表示を行わせる。
この場合、有効画素部１０１の縦方向の中央部にわたってアスペクト比１６：９のワイド表示が行われる。
このとき、コモン電圧ＶＣＯＭは、一定の直流電圧、または１水平走査期間（１Ｈ）毎に極性が反転する。
また、垂直駆動回路１０２は、ワイド表示時に、図中の下側ワイド黒マスク部である第２のマスク領域１０１３に中央部の表示領域１０１１から転送された垂直スタートパルスＶＳＴを、上側ワイド黒マスク部である第１のマスク領域１０１１に同じタイミングで渡す機能を有し、かつ、上側ワイド黒マスク部である第１のマスク領域１０１１による転送パルスが上側黒マスク部の下端、すなわち中央の表示領域１０１１との境界部に到達して位置で、転送を止める機能を持つ転送阻止回路を備えている。
なお、本実施形態に係る液晶表示装置１００は、ワイド表示時に、垂直駆動回路１０２において、中央部における有効な表示領域１０１１に映像表示を始めるために、表示に関与しないように転送開始直後のワイド黒マスク期間（たとえば９Ｈ期間）のみ垂直スタートパルスＶＳＴを空転送する機能を備えた空転送回路１０３を有する。
ここで、空転送とは、実際の書き込みを行わず、パルスのみを転送することをいう。
ここで、空転送とは、実際の書き込みを行わず、パルスのみを転送することをいう。
図４は、本実施形態に係る液晶表示装置１００のワイド表示時における映像信号および黒マスク書き込み手順を模式的に示す図である。
図４に示すように、ワイド表示時には、垂直スタートパルスＶＳＴはまず空転送回路１０３においてワイド黒マスク期間だけ空転送された後に、中央部における有効な表示領域１０１１に対応した転送ラインに入力転送され、表示領域１０１１に対して映像信号の書き込みが行われた後、下側ワイド黒マスク部である第２のマスク領域１０１３に中央部の表示領域１０１１から転送された垂直スタートパルスＶＳＴが、上側ワイド黒マスク部である第１のマスク領域１０１１に同じタイミングでわたされて、第１のマスク領域１０１２および第２のマスク領域１０１３における２８本ずつの２８走査ライン分の黒マスク書き込みが、同時並列的に行われ、黒マスク表示が行われる。
図４に示すように、ワイド表示時には、垂直スタートパルスＶＳＴはまず空転送回路１０３においてワイド黒マスク期間だけ空転送された後に、中央部における有効な表示領域１０１１に対応した転送ラインに入力転送され、表示領域１０１１に対して映像信号の書き込みが行われた後、下側ワイド黒マスク部である第２のマスク領域１０１３に中央部の表示領域１０１１から転送された垂直スタートパルスＶＳＴが、上側ワイド黒マスク部である第１のマスク領域１０１１に同じタイミングでわたされて、第１のマスク領域１０１２および第２のマスク領域１０１３における２８本ずつの２８走査ライン分の黒マスク書き込みが、同時並列的に行われ、黒マスク表示が行われる。
以下に、垂直駆動回路１０２および空転送回路１０３の構成および機能についてさらに詳細に説明する。
本実施形態に係る垂直駆動回路１０２は、図１に示すように、垂直シフトレジスタ群（ＶＳ／Ｒ）１０２１、上部側のダウンおよびワイドスイッチ群（ＤＷＮ＋ＷＩＤＥ ＳＷ）１０２２、中央部のダウンスイッチ群（ＤＷＮ・ＳＷ）１０２３、下部側のダウンおよびワイドスイッチ群（ＤＷＮ＋ＷＩＤＥ ＳＷ）１０２４、およびゲートバッファ群（ＧＴＢＵＦ）１０２５を有している。
これらの構成要素のうち、上部側のダウンおよびワイドスイッチ群（ＤＷＮ＋ＷＩＤＥ ＳＷ）１０２２、中央部のダウンスイッチ群（ＤＷＮ・ＳＷ）１０２３、下部側のダウンおよびワイドスイッチ群（ＤＷＮ＋ＷＩＤＥ ＳＷ）１０２４により本発明に係るスイッチ回路が構成されている。
また、垂直シフトレジスタ群（ＶＳ／Ｒ）１０２１とゲートバッファ群（ＧＴＢＵＦ）１０２５の、それぞれ各走査ラインに対応するシフトレジスタとゲートバッファにより本発明に係る走査部が構成されている。
これらの構成要素のうち、上部側のダウンおよびワイドスイッチ群（ＤＷＮ＋ＷＩＤＥ ＳＷ）１０２２、中央部のダウンスイッチ群（ＤＷＮ・ＳＷ）１０２３、下部側のダウンおよびワイドスイッチ群（ＤＷＮ＋ＷＩＤＥ ＳＷ）１０２４により本発明に係るスイッチ回路が構成されている。
また、垂直シフトレジスタ群（ＶＳ／Ｒ）１０２１とゲートバッファ群（ＧＴＢＵＦ）１０２５の、それぞれ各走査ラインに対応するシフトレジスタとゲートバッファにより本発明に係る走査部が構成されている。
垂直シフトレジスタ群１０２１は、複数のシフトレジスタＶＳＲを有する。複数のシフトレジスタは、画素配列に対応して各行毎に配列された走査ラインが接続されたゲートバッファに対応して設けられている。
各シフトレジスタＶＳＲは、図示しないクロックジェネレータにより生成された垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給される。
たとえばシフトレジスタは、垂直スタ−トパルスＶＳＴを、垂直クロックＶＣＫに同期にてシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスＶＳＴは、ダウンスイッチ群１０２２〜１０２４により有効画素部１０１の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタＶＳＴにより供給された垂直クロックによりゲートバッファ群１０２５の各ゲートバッファを通して各走査ラインが順番に駆動されていく。
各シフトレジスタＶＳＲは、図示しないクロックジェネレータにより生成された垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給される。
たとえばシフトレジスタは、垂直スタ−トパルスＶＳＴを、垂直クロックＶＣＫに同期にてシフト動作を行い、対応するゲートバッファに供給する。
また、垂直スタートパルスＶＳＴは、ダウンスイッチ群１０２２〜１０２４により有効画素部１０１の上部側から、または下部側から伝搬され、各シフトレジスタに順番にシフトインされていく。
したがって、基本的には、シフトレジスタＶＳＴにより供給された垂直クロックによりゲートバッファ群１０２５の各ゲートバッファを通して各走査ラインが順番に駆動されていく。
上部側のダウンおよびワイドスイッチ群１０２２は、ワイド信号ｗｄをローレベル（ノーマル表示モードを示すレベル）で受け、ダウン信号ｄｎをハイレベル（正転送モードを示すレベル）で受けると、通常のダウンスイッチとして機能し、垂直スタートパルスＶＳＴを有効画素部１０１の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第１番目から第２８番目のシフトレジスタＶＳＲ２８に入力させ、最下部側のシフトレジスタ、第２８番面のシフトレジスタＶＳＲ２８に入力させた後、次段のダウンスイッチ群１０２３に転送する。
また、ダウンおよびワイドスイッチ群１０２２は、ワイド信号ｗｄをローレベルで受け、ダウン信号ｄｎをローレベル（上下反転転送モードを示すレベル）で受けると、通常のダウンスイッチとして機能し、ダウンスイッチ群１０２３から伝搬された垂直スタートパルスＶＳＴを、有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第２８番目から第１番目のシフトレジスタＶＳＲ１に入力させる。
また、ダウンおよびワイドスイッチ群１０２２は、ワイド信号ｗｄをローレベルで受け、ダウン信号ｄｎをローレベル（上下反転転送モードを示すレベル）で受けると、通常のダウンスイッチとして機能し、ダウンスイッチ群１０２３から伝搬された垂直スタートパルスＶＳＴを、有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第２８番目から第１番目のシフトレジスタＶＳＲ１に入力させる。
一方、上部側のダウンおよびワイドスイッチ群１０２２は、ワイド信号ｗｄをハイレベル（ワイド表示モードを示すレベル）で受け、ダウン信号ｄｎをハイレベルで受けると、ワイドおよびダウンスイッチとして機能し、下部側のダウンおよびワイドスイッチ群１０２４のダウンスイッチ郡１０２３との境界部から分配された垂直スタートパルスＶＳＴを、有効画素部１０１の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第１番目から第２７番目のシフトレジスタＶＳＲ２７に入力させ、かつ、次段のダウンスイッチ群１０２３に転送されることを阻止する。
また、上部側のダウンおよびワイドスイッチ群１０２２は、ワイド信号ｗｄをハイレベル（ワイド表示を示すレベル）で受け、ダウン信号ｄｎをローレベルで受けると、ワイドおよびダウンスイッチとして機能し、ダウンスイッチ郡１０２３から転送された垂直スタートパルスＶＳＴを、有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第２８番目から第１番目のシフトレジスタＶＳＲ１、さらにダミーのシフトレジスタに入力させ、かつ出力端子（Ｖｏｕｔ）に転送する。
また、上部側のダウンおよびワイドスイッチ群１０２２は、ワイド信号ｗｄをハイレベル（ワイド表示を示すレベル）で受け、ダウン信号ｄｎをローレベルで受けると、ワイドおよびダウンスイッチとして機能し、ダウンスイッチ郡１０２３から転送された垂直スタートパルスＶＳＴを、有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第２８番目から第１番目のシフトレジスタＶＳＲ１、さらにダミーのシフトレジスタに入力させ、かつ出力端子（Ｖｏｕｔ）に転送する。
ダウンスイッチ群１０２３は、ワイド信号ｗｄの供給レベルにかかわりなく、ダウン信号ｄｎの供給レベルに応じて、垂直スタートパルスＶＳＴを、正転送または上下反転転送させながら、対応するシフトレジスタＶＳＲ２９〜ＶＳＲ１９２またはＶＳＲ１９２〜ＶＳＲ２９に順にシフトインさせていく。
下部側のダウンおよびワイドスイッチ群１０２４は、ワイド信号ｗｄをローレベル（ノーマル表示モードを示すレベル）で受け、ダウン信号ｄｎをハイレベル（正転送モードを示すレベル）で受けると、通常のダウンスイッチとして機能し、垂直スタートパルスＶＳＴを有効画素部１０１の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタに、具体的には第１９３番目から第２２０番目のシフトレジスタＶＳＲ１９３〜ＶＳＲ２２０に入力させる。なお、下部側のダウンおよびワイドスイッチ群１０２４の後段には、上部側のダウンおよびワイドスイッチ群１０２２の場合と同様に、２段のダミーシフトレジスタが配置される。そして、下部側のダウンおよびワイドスイッチ群１０２４は、ダミーシフトレジスタに入力させた後、出力端子（Ｖｏｕｔ）に転送する。
また、ダウンおよびワイドスイッチ群１０２４は、ワイド信号ｗｄをローレベルで受け、ダウン信号ｄｎをローレベル（上下反転転送モードを示すレベル）で受けると、通常のダウンスイッチとして機能し、ダウンスイッチ群１０２３から伝搬された垂直スタートパルスＶＳＴを有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第２２０番目から第１９３番目のシフトレジスタＶＳＲ２２０〜ＶＳＲ１９３に順次入力させ、次段のダウンスイッチ群１０２３に転送する。
また、ダウンおよびワイドスイッチ群１０２４は、ワイド信号ｗｄをローレベルで受け、ダウン信号ｄｎをローレベル（上下反転転送モードを示すレベル）で受けると、通常のダウンスイッチとして機能し、ダウンスイッチ群１０２３から伝搬された垂直スタートパルスＶＳＴを有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には第２２０番目から第１９３番目のシフトレジスタＶＳＲ２２０〜ＶＳＲ１９３に順次入力させ、次段のダウンスイッチ群１０２３に転送する。
一方、下部側のダウンおよびワイドスイッチ群１０２４は、ワイド信号ｗｄをハイレベル（ワイド表示モードを示すレベル）で受け、ダウン信号ｄｎをハイレベルで受けると、ワイドおよびダウンスイッチとして機能し、ダウン信号ｄｎをハイレベルで受けると、ダウンスイッチ郡１０２３から分配された垂直スタートパルスＶＳＴを、有効画素部１０１の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタＶＳＲに入力させ、最下部側のシフトレジスタＶＳＲ２２０に入力させ、さらにダミーシフトレジスタに入力させた後、出力端子（Ｖｏｕｔ）に転送する。
また、下部側のダウンおよびワイドスイッチ群１０２４は、ワイド信号ｗｄをハイレベル（ワイド表示を示すレベル）で受け、ダウン信号ｄｎをローレベルで受けると、ワイドおよびダウンスイッチとして機能し、上部側のダウンおよびワイドスイッチ群１０２２のダウンスイッチ郡１０２３との境界部から分配された垂直スタートパルスＶＳＴを、有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には２段のダミーレジレジスタに入力させた後、第２２０番目から第１９４番目のシフトレジスタＶＳＲ１９４に入力させ、かつ、次段のダウンスイッチ群１０２３に転送されることを阻止する。
また、下部側のダウンおよびワイドスイッチ群１０２４は、ワイド信号ｗｄをハイレベル（ワイド表示を示すレベル）で受け、ダウン信号ｄｎをローレベルで受けると、ワイドおよびダウンスイッチとして機能し、上部側のダウンおよびワイドスイッチ群１０２２のダウンスイッチ郡１０２３との境界部から分配された垂直スタートパルスＶＳＴを、有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタに、具体的には２段のダミーレジレジスタに入力させた後、第２２０番目から第１９４番目のシフトレジスタＶＳＲ１９４に入力させ、かつ、次段のダウンスイッチ群１０２３に転送されることを阻止する。
ここで、空転送回路１０３、上部側のダウンおよびワイドスイッチ群１０２２、ダウンスイッチ郡１０２３、および下部側のダウンおよびワイドスイッチ群１０２４の具体的な構成例について、図５に関連付けて説明する。
この例は、走査ラインが２２０本で、上部側の２８本と下部側の２８本をワイド表示時の黒マスク用に割り当てた場合である。
転送されるパルスは、垂直スタートパルスＶＳＴまたはその反転信号パルスＸＶＳＴである。
なお、図中において、上側から下側に向かうＶＳＴ転送が正転送、下側から上側に向かうＶＳＴ転送が上下反転転送である。また、上部側にはダミーのシフトレジスタＶＳＲＤＵ１，ＶＳＲＤＵ２を２つ設けている。同様に、下部側にはダミーのシフトレジスタＶＳＲＤＢ１，ＶＳＲＤＢ２を２つ設けている。
この例は、走査ラインが２２０本で、上部側の２８本と下部側の２８本をワイド表示時の黒マスク用に割り当てた場合である。
転送されるパルスは、垂直スタートパルスＶＳＴまたはその反転信号パルスＸＶＳＴである。
なお、図中において、上側から下側に向かうＶＳＴ転送が正転送、下側から上側に向かうＶＳＴ転送が上下反転転送である。また、上部側にはダミーのシフトレジスタＶＳＲＤＵ１，ＶＳＲＤＵ２を２つ設けている。同様に、下部側にはダミーのシフトレジスタＶＳＲＤＢ１，ＶＳＲＤＢ２を２つ設けている。
また、転送ラインとしては、上部側のダウンおよびワイドスイッチ群１０２２、ダウンスイッチ郡１０２３、および下部側のダウンおよびワイドスイッチ群１０２４にわたって配線された第１および第２の転送ラインＴＭＬ１，ＴＭＬ２、空転送回路１０３の出力から上部側のダウンおよびワイドスイッチ群１０２２の最上部にある第２の転送ラインＴＭＬ２に接続するための第３の転送ラインＴＭＬ３、第３の転送ラインＴＭＬ３から分岐して上部側のダウンおよびワイドスイッチ群１０２２の最下部（ダウンスイッチ群１０２３との境界部）にある第１の転送ラインＴＭＬ１に接続するための第４の転送ラインＴＭＬ４、第３の転送ラインＴＭＬ３から分岐して下部側のダウンおよびワイドスイッチ群１０２４の最上部（ダウンスイッチ群１０２３との境界部）にある第２の転送ラインＴＭＬ２に接続するための第５の転送ラインＴＭＬ５、第３の転送ラインＴＭＬ３から分岐して下部側のダウンおよびワイドスイッチ群１０２４の最下部にある第１の転送ラインＴＭＬ１に接続するための第６の転送ラインＴＭＬ６、下部側のダウンおよびワイドスイッチ群１０２４の最上部（ダウンスイッチ群１０２３との境界部）にある第２の転送ラインＴＭＬ２から分岐して上部側のダウンおよびワイドスイッチ群１０２２の最上部にある第２の転送ラインＴＭＬ２に接続するための第７の転送ラインＴＭＬ７、ダウンスイッチ群１０２３の最上部の第１の転送ラインＴＭＬ１から分岐して下部側のダウンおよびワイドスイッチ群１０２４の最下部の第１の転送ラインＴＭＬ１に接続するための第８の転送ラインＴＭＬ８、および上部側のダウンおよびワイドスイッチ群１０２２の最上部にある第１の転送ラインＴＭＬ１から第２の転送ラインＴＭＬ２の最下部および出力端子（Ｖｏｕｔ）に接続された第９の転送ラインＴＭＬ９を有する。
そして、転送スイッチとしての転送Ａスイッチ（以下、Ａ−ＳＷ）、転送Ｂスイッチ（以下、Ｂ−ＳＷ）、転送Ｃスイッチ（以下、Ｃ−ＳＷ）、転送Ｄスイッチ（以下、Ｄ−ＳＷ）、転送Ｅスイッチ（以下、Ｅ−ＳＷ）、転送Ｆスイッチ（以下、Ｆ−ＳＷ）、転送Ｇスイッチ（以下、Ｇ−ＳＷ）、および転送Ｈスイッチ（以下、Ｈ−ＳＷ）の各々を、垂直スタートパルスＶＳＴまたはその反転信号ＸＶＳＴの転送ラインに適宜配置して、ノーマル表示またはワイド表示時における正転送および上下反転転送を実現している。
ここで、Ａ−ＳＷ〜Ｈ−ＳＷの具体的な構成例について、図６（Ａ）〜（Ｆ）に関連付けて説明する。
Ａ−ＳＷは、図６（Ａ）に示すように、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴＡ１とｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴＡ１のソース・ドレイン同士を接続して構成されている。そして、ＮＭＯＳトランジスタＮＴＡ１のゲートがダウン信号ｄｎの供給ラインに接続され、ＰＭＯＳトランジスタＰＴＡ１のゲートがダウン信号の反転信号ｘｄｎの供給ラインに接続されている。
Ｂ−ＳＷは、図６（Ｂ）に示すように、ＰＭＯＳトランジスタＰＴＢ１とＮＭＯＳトランジスタＮＴＢ１のソース・ドレイン同士を接続して構成されている。そして、ＰＭＯＳトランジスタＰＴＢ１のゲートがダウン信号ｄｎの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＢ１のゲートがダウン信号の反転信号ｘｄｎの供給ラインに接続されている。
Ｃ−ＳＷは、図６（Ｃ）に示すように、直列接続されたＰＭＯＳトランジスタＰＴＣ１とＰＴＣ２、並びに、直列接続されたＮＭＯＳトランジスタＮＴＣ１とＮＴＣ２を並列に接続して構成されている。そして、ＰＭＯＳトランジスタＰＴＣ１のゲートがダウン信号の反転信号ｘｄｎの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＣ１のゲートがダウン信号ｄｎの供給ラインに接続され、ＰＭＯＳトランジスタＰＴＣ２のゲートがワイド信号ｗｄの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＣ２のゲートがワイド信号の反転信号ｘｗｄの供給ラインに接続されている。
Ｄ−ＳＷは、図６（Ｄ）に示すように、直列接続されたＰＭＯＳトランジスタＰＴＤ１とＰＴＤ２、並びに、直列接続されたＮＭＯＳトランジスタＮＴＤ１とＮＴＤ２を並列に接続して構成されている。そして、ＰＭＯＳトランジスタＰＴＤ１のゲートがダウン信号ｄｎの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＤ１のゲートがダウン信号の反転信号ｘｄｎの供給ラインに接続され、ＰＭＯＳトランジスタＰＴＤ２のゲートがワイド信号ｗｄの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＤ２のゲートがワイド信号の反転信号ｘｗｄの供給ラインに接続されている。
Ｅ−ＳＷは、図６（Ｅ）に示すように、直列接続されたＰＭＯＳトランジスタＰＴＥ１とＰＴＥ２、並びに、直列接続されたＮＭＯＳトランジスタＮＴＥ１とＮＴＥ２を並列に接続して構成されている。そして、ＰＭＯＳトランジスタＰＴＥ１のゲートがダウン信号の反転信号ｘｄｎの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＥ１のゲートがダウン信号ｄｎの供給ラインに接続され、ＰＭＯＳトランジスタＰＴＥ２のゲートがワイド信号の反転信号ｘｗｄの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＥ２のゲートがワイド信号ｗｄの供給ラインに接続されている。
Ｆ−ＳＷは、図６（Ｆ）に示すように、直列接続されたＰＭＯＳトランジスタＰＴＦ１とＰＴＦ２、並びに、直列接続されたＮＭＯＳトランジスタＮＴＦ１とＮＴＦ２を並列に接続して構成されている。そして、ＰＭＯＳトランジスタＰＴＦ１のゲートがダウン信号ｄｎの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＦ１のゲートがダウン信号の反転信号ｘｄｎの供給ラインに接続され、ＰＭＯＳトランジスタＰＴＦ２のゲートがワイド信号の反転信号ｘｗｄの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＦ２のゲートがワイド信号ｗｄの供給ラインに接続されている。
Ｇ−ＳＷは、図６（Ｇ）に示すように、ＰＭＯＳトランジスタＰＴＧ１とＮＭＯＳトランジスタＮＴＧ１のソース・ドレイン同士を接続して構成されている。そして、ＰＭＯＳトランジスタＰＴＧ１のゲートがワイド信号の反転信号ｘｗｄの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＨ１のゲートがワイド信号ｗｄの供給ラインに接続されている。
Ｈ−ＳＷは、図６（Ｈ）に示すように、ＰＭＯＳトランジスタＰＴＨ１とＮＭＯＳトランジスタＮＴＨ１のソース・ドレイン同士を接続して構成されている。そして、ＰＭＯＳトランジスタＰＴＨ１のゲートがワイド信号ｗｄの供給ラインに接続され、ＮＭＯＳトランジスタＮＴＨ１のゲートがワイド信号の反転信号ｘｗｄの供給ラインに接続されている。
図７は、４つの表示モードと、ワイド信号およびダウン信号の設定レベル、並びに各Ａ−ＳＷ〜Ｈ−ＳＷのオン（ＯＮ）・オフ（ＯＦＦ）状態を示す図である。
アスペクト比４：３のノーマル表示モードで正転送モードの場合には、ワイド信号ｗｄがローレベル、その反転信号ｘｄｎがハイレベル、ダウン信号ｄｎがハイレベル、その反転信号ｘｄｎがローレベルで供給される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオン状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオフ状態、Ｈ−ＳＷはオン状態に保持される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオン状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオフ状態、Ｈ−ＳＷはオン状態に保持される。
アスペクト比４：３のノーマル表示モードで上下反転転送モードの場合には、ワイド信号ｗｄがローレベル、その反転信号ｘｄｎがハイレベル、ダウン信号ｄｎがローレベル、その反転信号ｘｄｎがハイレベルで供給される。
その結果、Ａ−ＳＷはオフ状態、Ｂ−ＳＷはオン状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオン状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオフ状態、Ｈ−ＳＷはオン状態に保持される。
その結果、Ａ−ＳＷはオフ状態、Ｂ−ＳＷはオン状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオン状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオフ状態、Ｈ−ＳＷはオン状態に保持される。
アスペクト比１６：９のワイド表示モードで正転送モードの場合には、ワイド信号ｗｄがハイレベル、その反転信号ｘｄｎがローレベル、ダウン信号ｄｎがハイレベル、その反転信号ｘｄｎがローレベルで供給される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオン状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオン状態、Ｈ−ＳＷはオフ状態に保持される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオン状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオン状態、Ｈ−ＳＷはオフ状態に保持される。
アスペクト比１６：９のワイド表示モードで上下反転転送モードの場合には、ワイド信号ｗｄがハイレベル、その反転信号ｘｄｎがローレベル、ダウン信号ｄｎがローレベル、その反転信号ｘｄｎがハイレベルで供給される。
その結果、Ａ−ＳＷはオフ状態、Ｂ−ＳＷはオン状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオン状態、Ｇ−ＳＷはオン状態、Ｈ−ＳＷはオフ状態に保持される。
その結果、Ａ−ＳＷはオフ状態、Ｂ−ＳＷはオン状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオン状態、Ｇ−ＳＷはオン状態、Ｈ−ＳＷはオフ状態に保持される。
空転送回路１０３は、図５に示すように、空転送用シフトレジスタＷ１〜Ｗ１０、３つのＡ−ＳＷ、３つのＢ−ＳＷ、１つのＧ−ＳＷ、および１つのＨ−ＳＷを有している。
空転送用シフトレジスタＷ１〜Ｗ１０は、垂直スタートパルスＶＳＴの供給ラインに対して直列に接続され、シフトレジスタＷ１の出力側とシフトレジスタＷ２の入力側との間に１つのＢ−ＳＷが配置されている。また、垂直スタートパルスＶＳＴの反転信号パルスＸＶＳＴの供給ラインとシフトレジスタＷ２の入力側との間に１つのＡ−ＳＷが配置されている。
また、出力用転送ラインＴＭＬ３の出力端に対してＧ−ＳＷおよびＨ−Ｈ−ＳＷが並列に接続されている。
シフトレジスタＷ１０の出力側とＧ−ＳＷとの間の１つのＡ−ＳＷが配置され、シフトレジスタＷ９の出力側とＧ−ＳＷとの間の１つのＢ−ＳＷが配置されている。
また、Ｈ−ＳＷと垂直スタートパルスＶＳＴの供給ラインとの間に１つのＢ−ＳＷが配置され、Ｈ−ＳＷと垂直スタートパルスＶＳＴの反転信号パルスＸＶＳＴの供給ラインとの間に１つのＡ−ＳＷが配置されている。
空転送用シフトレジスタＷ１〜Ｗ１０は、垂直スタートパルスＶＳＴの供給ラインに対して直列に接続され、シフトレジスタＷ１の出力側とシフトレジスタＷ２の入力側との間に１つのＢ−ＳＷが配置されている。また、垂直スタートパルスＶＳＴの反転信号パルスＸＶＳＴの供給ラインとシフトレジスタＷ２の入力側との間に１つのＡ−ＳＷが配置されている。
また、出力用転送ラインＴＭＬ３の出力端に対してＧ−ＳＷおよびＨ−Ｈ−ＳＷが並列に接続されている。
シフトレジスタＷ１０の出力側とＧ−ＳＷとの間の１つのＡ−ＳＷが配置され、シフトレジスタＷ９の出力側とＧ−ＳＷとの間の１つのＢ−ＳＷが配置されている。
また、Ｈ−ＳＷと垂直スタートパルスＶＳＴの供給ラインとの間に１つのＢ−ＳＷが配置され、Ｈ−ＳＷと垂直スタートパルスＶＳＴの反転信号パルスＸＶＳＴの供給ラインとの間に１つのＡ−ＳＷが配置されている。
図５に示すように、上部側のダウンおよびワイドスイッチ群１０２２、ダウンスイッチ郡１０２３、および下部側のダウンおよびワイドスイッチ群１０２４は、基本的に垂直スタートパルスＶＳＴまたはＸＶＳＴの転送用の第１の転送ラインＴＭＬ１と、第２の転送ラインＴＭＬ２を有する。
上部側のダウンおよびワイドスイッチ群１０２２における第１の転送ラインＴＭＬ１には、基本的に垂直スタートパルスＶＳＴの転送開始側（図中の上側）からＡ−ＳＷとＢ−ＳＷが順番に配置され、第４の転送ラインＴＭＬ４の接続部（シフトレジスタＶＳＲ２８の入力部）にはＡ−ＳＷの代わりにＣ−ＳＷが配置され、次段のダウンスイッチ群１０２３との境界部においてはＢ−ＳＷが配置されている。
第１の転送ラインＴＭＬ１と第９の転送ラインＴＭＬ９との接続部にＢ−ＳＷが配置され、第４の転送ラインＴＭＬ４にＥ−ＳＷが配置されている。
そして、各Ａ−ＳＷ、Ｂ−ＳＷ、Ｃ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲＤＵ１，ＶＳＲＤＵ２、ＶＳＲ１〜ＶＳＲ２８の一方の入力に接続されている。
第１の転送ラインＴＭＬ１と第９の転送ラインＴＭＬ９との接続部にＢ−ＳＷが配置され、第４の転送ラインＴＭＬ４にＥ−ＳＷが配置されている。
そして、各Ａ−ＳＷ、Ｂ−ＳＷ、Ｃ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲＤＵ１，ＶＳＲＤＵ２、ＶＳＲ１〜ＶＳＲ２８の一方の入力に接続されている。
上部側のダウンおよびワイドスイッチ群１０２２における第２の転送ラインＴＭＬ２には、基本的に垂直スタートパルスＶＳＴの転送開始側（図中の上側）からＢ−ＳＷとＡ−ＳＷが順番に配置されている。
そして、第２の転送ラインＴＭＬ２と第３の転送ラインＴＭＬ３との接続部にＣ−ＳＷが配置されて、第２の転送ラインＴＭＬ２と第７の転送ラインＴＭＬ７との接続部にＥ−ＳＷが配置されている。
そして、各Ａ−ＳＷ、Ｂ−ＳＷ、Ｃ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲＤＵ１，ＶＳＲＤＵ２、ＶＳＲ１〜ＶＳＲ２８の他方の入力に接続されている。
そして、第２の転送ラインＴＭＬ２と第３の転送ラインＴＭＬ３との接続部にＣ−ＳＷが配置されて、第２の転送ラインＴＭＬ２と第７の転送ラインＴＭＬ７との接続部にＥ−ＳＷが配置されている。
そして、各Ａ−ＳＷ、Ｂ−ＳＷ、Ｃ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲＤＵ１，ＶＳＲＤＵ２、ＶＳＲ１〜ＶＳＲ２８の他方の入力に接続されている。
ダウンスイッチ群１０２３における第１の転送ラインＴＭＬ１には、基本的に垂直スタートパルスＶＳＴの転送開始側（図中の上側）からＡ−ＳＷとＢ−ＳＷが順番に配置され、第２の転送ラインＴＭＬ２には、基本的に垂直スタートパルスＶＳＴの転送終了側（図中の上側）からＢ−ＳＷとＡ−ＳＷが順番に配置されている。
そして、第１の転送ラインＴＭＬ１の各Ａ−ＳＷ、Ｂ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲ２９〜ＶＳＲ１９２の一方の入力に接続されている。
第２の転送ラインＴＭＬ２の各Ａ−ＳＷ、Ｂ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲ１９２〜ＶＳＲ２９の他方の入力に接続されている。
そして、第１の転送ラインＴＭＬ１の各Ａ−ＳＷ、Ｂ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲ２９〜ＶＳＲ１９２の一方の入力に接続されている。
第２の転送ラインＴＭＬ２の各Ａ−ＳＷ、Ｂ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲ１９２〜ＶＳＲ２９の他方の入力に接続されている。
このような構成を有するダウンスイッチ群１０２３は、ワイド信号ｗｄの供給レベルにかかわりなく、ダウン信号ｄｎの供給レベルに応じて、垂直スタートパルスＶＳＴまたはＸＶＳＴの正転送または上下反転転送を第１の転送ラインＴＭＬ１と第２の転送ラインＴＭＬ２に配置されたＡ−ＳＷまたはＢ−ＳＷを交互に転送させながら、対応するシフトレジスタＶＳＲ２９〜ＶＳＲ１９２またはＶＳＲ１９２〜ＶＳＲ２９に順にシフトインさせていく。
下部側のダウンおよびワイドスイッチ群１０２４における第１の転送ラインＴＭＬ１には、基本的にダウンスイッチ群１０２３との境界部側からＡ−ＳＷとＢ−ＳＷが順番に配置され、第６の転送ラインＴＭＬ４の接続部（ダミーシフトレジスタＶＳＲＤＢＵ１の入力部）にはＢ−ＳＷの代わりにＤ−ＳＷが配置されされている。また、第１の転送ラインＴＭＬ１と第８の転送ラインＴＭＬ８の接続部にＦ−ＳＷが配置されている。
そして、各Ａ−ＳＷ、Ｂ−ＳＷ、Ｄ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲＤＢ１，ＶＳＲＤＢ２、ＶＳＲ１９３〜ＶＳＲ２２０の一方の入力に接続されている。
そして、各Ａ−ＳＷ、Ｂ−ＳＷ、Ｄ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲＤＢ１，ＶＳＲＤＢ２、ＶＳＲ１９３〜ＶＳＲ２２０の一方の入力に接続されている。
下部側のダウンおよびワイドスイッチ群１０２４における第２の転送ラインＴＭＬ２には、基本的にダウンスイッチ群１０２３との境界部側からＢ−ＳＷとＡ−ＳＷが順番に配置されている。ただし、ダウンスイッチ群１０２３との境界部においてはＢ−ＳＷの代わりにＤ−ＳＷが配置されている。
そして、第２の転送ラインＴＭＬ２と第５の転送ラインＴＭＬとの接続部にＦ−ＳＷが配置されている。
そして、各Ａ−ＳＷ、Ｂ−ＳＷ、Ｄ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲＤＢ１，ＶＳＲＤＢ２、ＶＳＲ１９３〜ＶＳＲ２２０の他方の入力に接続されている。
そして、第２の転送ラインＴＭＬ２と第５の転送ラインＴＭＬとの接続部にＦ−ＳＷが配置されている。
そして、各Ａ−ＳＷ、Ｂ−ＳＷ、Ｄ−ＳＷの入出力端が対応して配置されているシフトレジスタＶＳＲＤＢ１，ＶＳＲＤＢ２、ＶＳＲ１９３〜ＶＳＲ２２０の他方の入力に接続されている。
ゲートバッファ群１０２５は、各走査ライン１０５−１〜１０５−２２０が接続されたゲートバッファＧＢを含み、イネーブル信号ｅｎ、第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴまたはＸＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号を受けて、走査パルスＳＰを出力し、所定期間だけ接続されている走査ライン１０５−１〜１０５−２２０に印加する。
この場合、垂直駆動回路１０２のゲートバッファ群１０２５から第１行目の走査ラインに対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、第２行目の走査ラインに対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、第３行目の走査ライン，…，第ｍ行目の走査ラインに対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。
この場合、垂直駆動回路１０２のゲートバッファ群１０２５から第１行目の走査ラインに対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、第２行目の走査ラインに対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、第３行目の走査ライン，…，第ｍ行目の走査ラインに対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。
水平駆動回路１０４は、水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる水平クロックＨＣＫ（または互いに逆相の垂直クロックＨＣＫ，ＨＣＫＸ）に基づいて、入力される映像信号Ｖｓｉｇを１Ｈ（Ｈは水平走査期間）毎に順次サンプリングし、信号ライン１０６−１〜１０６−ｎを介して垂直駆動回路１０２によって行単位で選択される各画素回路に対して書き込む処理を行う。
また、水平駆動回路１０４は、ワイド表示時には、映像信号Ｖｓｉｇを黒信号とし、垂直駆動回路１０２によって選択的に駆動される有効画素部１０１の上部側および下部側にマトリクス状に配列された画素回路に順次に書き込ませる。
また、水平駆動回路１０４は、ワイド表示時には、映像信号Ｖｓｉｇを黒信号とし、垂直駆動回路１０２によって選択的に駆動される有効画素部１０１の上部側および下部側にマトリクス状に配列された画素回路に順次に書き込ませる。
水平駆動回路１０４は、図１に示すように、水平シフトレジスタ群（ＨＳ／Ｒ）１０４１、プリチャージスイッチ群（ＰＳＷ）１０４２、水平サンプリングスイッチ群（ＨＳＷ）１０４３、および水平スタートパルスＨＳＴを有効画素部１０１の左部側から伝搬させるか右部側から伝搬させるかを切り換えるための切り換えスイッチ群（ＲＧＴ・ＳＷ）１０４４を有している。
水平シフトレジスタ群（ＨＳ／Ｒ）１０４１は、有効画素部１０１の画素列に対応した複数のシフトレジスタを有し、図示しないクロックジェネレータにより水平スタートパルスＨＳＴが与えられると、水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＸＨＣＫ）に同期してシフト動作を行う。これにより、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
プリチャージスイッチ群１０４２は、プリチャージ信号Ｐｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
プリチャージスイッチ群１０４２は、パルス信号ＰＣＧをアクティブで受けると、同時にオンし、プリチャージ信号Ｐｓｉｇを信号ラインに書き込ませる。
プリチャージスイッチ群１０４２は、パルス信号ＰＣＧをアクティブで受けると、同時にオンし、プリチャージ信号Ｐｓｉｇを信号ラインに書き込ませる。
水平サンプリングスイッチ群（ＨＳＷ）１０４３は、映像信号Ｖｓｉｇと画素部１０１の画素列に対応して配列された信号ラインとをそれぞれ作動的に接続する複数のスイッチを有する。
そして、水平サンプリングスイッチ群（ＨＳＷ）１０４３は、水平シフトレジスタ群（ＨＳ／Ｒ）１０４１により順次に供給されるサンプルパルスを受けて各スイッチを順次にオンさせて、映像信号Ｖｓｉｇを順次サンプリングし、各信号ライン１０６−１〜１０６−ｎに供給する。またワイド表示時には、垂直ブランキング期間中の映像信号Ｖｓｉｇを黒信号として、同様にこれを順次サンプリングし、各信号ライン１０６−１〜１０６−ｎに供給する。
そして、水平サンプリングスイッチ群（ＨＳＷ）１０４３は、水平シフトレジスタ群（ＨＳ／Ｒ）１０４１により順次に供給されるサンプルパルスを受けて各スイッチを順次にオンさせて、映像信号Ｖｓｉｇを順次サンプリングし、各信号ライン１０６−１〜１０６−ｎに供給する。またワイド表示時には、垂直ブランキング期間中の映像信号Ｖｓｉｇを黒信号として、同様にこれを順次サンプリングし、各信号ライン１０６−１〜１０６−ｎに供給する。
次に、上記構成によるワイド表示モードおよびノーマル表示モード時の動作を、図面に関連付けて説明する。
まず、ワイド表示モード時であって正転送モード時の動作を図８、および図９に関連付けて説明する。
図８はワイド表示モード時であって正転送モード時の空転送回路１０３、上部側のワイドおよびダウンスイッチ群１０２２、ダウンスイッチ群１０２３、および下部側のワイドおよびダウンスイッチ群１０２４の動作状態を示す図である。
図９はワイド表示モード時の第１および第２のマスク領域に対する黒マスク書き込みタイミングを示す図である。
図８はワイド表示モード時であって正転送モード時の空転送回路１０３、上部側のワイドおよびダウンスイッチ群１０２２、ダウンスイッチ群１０２３、および下部側のワイドおよびダウンスイッチ群１０２４の動作状態を示す図である。
図９はワイド表示モード時の第１および第２のマスク領域に対する黒マスク書き込みタイミングを示す図である。
ワイド表示モードであって正転送モード時には、ワイド信号ｗｄがハイレベル、その反転信号ｘｗｄがローレベル、ダウン信号ｄｎがハイレベル、その反転信号ｘｄｎがローレベルで供給される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオン状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオン状態、Ｈ−ＳＷはオフ状態に保持される。
これにより、まず空転送回路１０３において、垂直スタートパルスＶＳＴが空転送用シフトレジスタＷ１〜Ｗ９を順次シフトされて、９Ｈ期間分空転送された後、Ｂ−ＳＷおよびＧ−ＳＷを通して第３の転送ラインＴＭＬ３に転送される。
そして、第３の転送ラインＴＭＬ３を伝搬する垂直スタートパルスＶＳＴは、第４〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に分岐されるが、ワイド表示モードであって正転送モード時には、第３〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に配置されているＣ−ＳＷ、Ｄ−ＳＷ、Ｅ−ＳＷ、Ｆ−ＳＷのうち、第４の転送ラインＴＭＬ４に配置されたＥ−ＳＷのみオン状態にあることから、垂直スタートパルスＶＳＴは、第３の転送ラインＴＭＬ３および第４の転送ラインＴＭＬ４を伝搬して、上部側のワイドおよびダウンスイッチ群１０２２とダウンスイッチ群１０２３との境界部の第１の転送ラインＴＭＬ１に伝搬される。
そして、シフトレジスタＶＳＲ２８に入力され、第２の転送ラインＴＭＬ２に転送された後、ダウンスイッチ群１０２３の第２の転送ラインＴＭＬ２に伝搬される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオン状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオン状態、Ｈ−ＳＷはオフ状態に保持される。
これにより、まず空転送回路１０３において、垂直スタートパルスＶＳＴが空転送用シフトレジスタＷ１〜Ｗ９を順次シフトされて、９Ｈ期間分空転送された後、Ｂ−ＳＷおよびＧ−ＳＷを通して第３の転送ラインＴＭＬ３に転送される。
そして、第３の転送ラインＴＭＬ３を伝搬する垂直スタートパルスＶＳＴは、第４〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に分岐されるが、ワイド表示モードであって正転送モード時には、第３〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に配置されているＣ−ＳＷ、Ｄ−ＳＷ、Ｅ−ＳＷ、Ｆ−ＳＷのうち、第４の転送ラインＴＭＬ４に配置されたＥ−ＳＷのみオン状態にあることから、垂直スタートパルスＶＳＴは、第３の転送ラインＴＭＬ３および第４の転送ラインＴＭＬ４を伝搬して、上部側のワイドおよびダウンスイッチ群１０２２とダウンスイッチ群１０２３との境界部の第１の転送ラインＴＭＬ１に伝搬される。
そして、シフトレジスタＶＳＲ２８に入力され、第２の転送ラインＴＭＬ２に転送された後、ダウンスイッチ群１０２３の第２の転送ラインＴＭＬ２に伝搬される。
ダウンスイッチ群１０２３に対応したシフトレジスタＶＳＲ２９〜ＶＳＲ１９２においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタ−トパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−２９〜１０５−１９２が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−２９〜１０５−１９２に順次に印加される。
このとき、水平駆動回路１０４においては、水平シフトレジスタ群１０４１に対して、水平スタートパルスＨＳＴが与えられると、水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＸＨＣＫ）に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群１０４３においては、水平シフトレジスタ群１０４１により順次に供給されるサンプルパルスを受けて、映像信号Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Ｖｓｉｇが順次サンプリングされて、各信号ライン１０６−１〜１０６−ｎに供給される。
そして、各走査ライン１０５−２９〜１０５−１９２に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていく。
そして、水平サンプリングスイッチ群１０４３においては、水平シフトレジスタ群１０４１により順次に供給されるサンプルパルスを受けて、映像信号Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Ｖｓｉｇが順次サンプリングされて、各信号ライン１０６−１〜１０６−ｎに供給される。
そして、各走査ライン１０５−２９〜１０５−１９２に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていく。
上述のように、ダウンスイッチ群１０２３において、垂直スタートパルスＶＳＴが第１の転送ラインＴＭＬ１と第２の転送ラインＴＭＬ２に配置されたＡ−ＳＷを交互に転送させながら正転送され、対応するシフトレジスタＶＳＲ２９〜ＶＳＲ１９２に順にシフトインされ、第１９２番面のシフトレジスタＶＳＲ１９２に入力された後、垂直スタートパルスＶＳＴは、次段の下部側のワイドおよびダウンスイッチ群１０２４の第２の転送ラインＴＭＬ２に転送される。
そして、この第２の転送ラインＴＭＬ２に転送された垂直スタートパルスＶＳＴは、第７の転送ラインＴＭＬ７に分岐されて、Ｅ−ＳＷを介して上部側のダウンおよびワイドスイッチ群１０２２の第２の転送ラインＴＭＬ２に転送される。
そして、ダミーシフトレジスタＶＳＲＤＵ１に入力され、第１の転送ラインＴＭＬ１に転送された後、上部側のダウンおよびワイドスイッチ群１０２２の第１の転送ラインＴＭＬ１に伝搬される。
そして、この第２の転送ラインＴＭＬ２に転送された垂直スタートパルスＶＳＴは、第７の転送ラインＴＭＬ７に分岐されて、Ｅ−ＳＷを介して上部側のダウンおよびワイドスイッチ群１０２２の第２の転送ラインＴＭＬ２に転送される。
そして、ダミーシフトレジスタＶＳＲＤＵ１に入力され、第１の転送ラインＴＭＬ１に転送された後、上部側のダウンおよびワイドスイッチ群１０２２の第１の転送ラインＴＭＬ１に伝搬される。
これにより、図９に示すように、上部側のダウンおよびワイドスイッチ群１０２２と下部側のダウンおよびワイドスイッチ群１０２４において同時並列的に以下の動作を行われる。
上部側のダウンおよびワイドスイッチ群１０２２に対応したシフトレジスタＶＳＴ１〜ＶＳＴ２７においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−１〜１０５−２７が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−１〜１０５−２７に印加される。
なお、第１番目から第２７番目のシフトレジスタＶＳＲ２７に入力させ、かつ、次段のダウンスイッチ群１０２３に転送されることがオフ状態にある第１および第２の転送ラインＴＭＬ１，ＴＭＬ２の転送阻止回路としてのＣ−ＳＷおよびＢ−ＳＷにより阻止される。
ゲートバッファ群１０２５においては、各走査ライン１０５−１〜１０５−２７が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−１〜１０５−２７に印加される。
なお、第１番目から第２７番目のシフトレジスタＶＳＲ２７に入力させ、かつ、次段のダウンスイッチ群１０２３に転送されることがオフ状態にある第１および第２の転送ラインＴＭＬ１，ＴＭＬ２の転送阻止回路としてのＣ−ＳＷおよびＢ−ＳＷにより阻止される。
これと並行して、下部側のダウンおよびワイドスイッチ群１０２４に対応したシフトレジスタＶＳＴ１９３〜ＶＳＴ２２０においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われて、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−１９３〜１０５−２２０が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−１９３〜１０５−２２０に印加される。
ゲートバッファ群１０２５においては、各走査ライン１０５−１９３〜１０５−２２０が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−１９３〜１０５−２２０に印加される。
このとき、水平駆動回路１０４においては、ワイド表示用に映像信号Ｖｓｉｇを黒信号とし、Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順番にオンされる。これにより、黒信号Ｖｓｉｇが垂直駆動回路１０２によって選択的に駆動される有効画素部１０１の上部側の第１のマスク領域１０１２、および下部側の第２のマスク領域１０２３の複数の画素回路に書き込まれる。
そして、各走査ライン１０５−２９〜１０５−１９２に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていき、有効画素部１０１の中央部にアスペクト比が１６：９の映像表示が行われる。
次に、ワイド表示モードであって上下反転転送モード時の動作を、図１０に関連付けて説明する。
図１０は、ワイド表示モード時であって上下反転転送モード時の空転送回路１０３、上部側のワイドおよびダウンスイッチ群１０２２、ダウンスイッチ群１０２３、および下部側のワイドおよびダウンスイッチ群１０２４の動作状態を示す図である。
図１０は、ワイド表示モード時であって上下反転転送モード時の空転送回路１０３、上部側のワイドおよびダウンスイッチ群１０２２、ダウンスイッチ群１０２３、および下部側のワイドおよびダウンスイッチ群１０２４の動作状態を示す図である。
ワイド表示モードであって上下反転転送モード時には、ワイド信号ｗｄがハイレベル、その反転信号ｘｗｄがローレベル、ダウン信号ｄｎがローレベル、その反転信号ｘｄｎがハイレベルで供給される。
その結果、Ａ−ＳＷはオフ状態、Ｂ−ＳＷはオン状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオン状態、Ｇ−ＳＷはオン状態、Ｈ−ＳＷはオフ状態に保持される。
これにより、まず空転送回路１０３において、反転垂直スタートパルスＸＶＳＴが空転送用シフトレジスタＷ２〜Ｗ１０を順次シフトされて、９Ｈ期間分空転送された後、Ａ−ＳＷおよびＧ−ＳＷを通して第３の転送ラインＴＭＬ３に転送される。
そして、第３の転送ラインＴＭＬ３を伝搬する垂直スタートパルスＶＳＴは、第４〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に分岐されるが、ワイド表示モードであって上下反転転送モード時には、第３〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に配置されているＣ−ＳＷ、Ｄ−ＳＷ、Ｅ−ＳＷ、Ｆ−ＳＷのうち、第５の転送ラインＴＭＬ５に配置されたＦ−ＳＷのみオン状態にあることから、垂直スタートパルスＶＳＴは、第３の転送ラインＴＭＬ３および第５の転送ラインＴＭＬ５を伝搬して、下部側のワイドおよびダウンスイッチ群１０２４とダウンスイッチ群１０２３との境界部の第２の転送ラインＴＭＬ２に伝搬される。
そして、シフトレジスタＶＳＲ１９３に入力され、第１の転送ラインＴＭＬ１に転送された後、ダウンスイッチ群１０２３の第１の転送ラインＴＭＬ１に伝搬される。
その結果、Ａ−ＳＷはオフ状態、Ｂ−ＳＷはオン状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオン状態、Ｇ−ＳＷはオン状態、Ｈ−ＳＷはオフ状態に保持される。
これにより、まず空転送回路１０３において、反転垂直スタートパルスＸＶＳＴが空転送用シフトレジスタＷ２〜Ｗ１０を順次シフトされて、９Ｈ期間分空転送された後、Ａ−ＳＷおよびＧ−ＳＷを通して第３の転送ラインＴＭＬ３に転送される。
そして、第３の転送ラインＴＭＬ３を伝搬する垂直スタートパルスＶＳＴは、第４〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に分岐されるが、ワイド表示モードであって上下反転転送モード時には、第３〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に配置されているＣ−ＳＷ、Ｄ−ＳＷ、Ｅ−ＳＷ、Ｆ−ＳＷのうち、第５の転送ラインＴＭＬ５に配置されたＦ−ＳＷのみオン状態にあることから、垂直スタートパルスＶＳＴは、第３の転送ラインＴＭＬ３および第５の転送ラインＴＭＬ５を伝搬して、下部側のワイドおよびダウンスイッチ群１０２４とダウンスイッチ群１０２３との境界部の第２の転送ラインＴＭＬ２に伝搬される。
そして、シフトレジスタＶＳＲ１９３に入力され、第１の転送ラインＴＭＬ１に転送された後、ダウンスイッチ群１０２３の第１の転送ラインＴＭＬ１に伝搬される。
ダウンスイッチ群１０２３に対応したシフトレジスタＶＳＲ１９２〜ＶＳＲ２９においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタ−トパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−１９２〜１０５−２９が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−１９２〜１０５−２９に順次に印加される。
このとき、水平駆動回路１０４においては、水平シフトレジスタ群１０４１に対して、水平スタートパルスＨＳＴが与えられると、水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＸＨＣＫ）に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群１０４３においては、水平シフトレジスタ群１０４１により順次に供給されるサンプルパルスを受けて、映像信号Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Ｖｓｉｇが順次サンプリングされて、各信号ライン１０６−１〜１０６−ｎに供給される。
そして、各走査ライン１０５−１９２〜１０５−２９に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていく。
そして、水平サンプリングスイッチ群１０４３においては、水平シフトレジスタ群１０４１により順次に供給されるサンプルパルスを受けて、映像信号Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Ｖｓｉｇが順次サンプリングされて、各信号ライン１０６−１〜１０６−ｎに供給される。
そして、各走査ライン１０５−１９２〜１０５−２９に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていく。
上述のように、ダウンスイッチ群１０２３において、垂直スタートパルスＶＳＴが第１の転送ラインＴＭＬ１と第２の転送ラインＴＭＬ２に配置されたＢ−ＳＷを交互に転送させながら上下反転転送され、対応するシフトレジスタＶＳＲ１９２〜ＶＳＲ２９に順にシフトインされ、第２９番面のシフトレジスタＶＳＲ２９に入力された後、垂直スタートパルスＶＳＴは、次段の上部側のワイドおよびダウンスイッチ群１０２２の第１の転送ラインＴＭＬ１に転送される。
そして、この第１の転送ラインＴＭＬ１に転送された垂直スタートパルスＶＳＴは、第８の転送ラインＴＭＬ８に分岐されて、Ｆ−ＳＷを介して下部側のダウンおよびワイドスイッチ群１０２４の第２の転送ラインＴＭＬ１に転送される。
そして、ダミーシフトレジスタＶＳＲＤＢ１に入力され、第２の転送ラインＴＭＬ２に転送された後、下部側のダウンおよびワイドスイッチ群１０２４の第２の転送ラインＴＭＬ２に伝搬される。
そして、この第１の転送ラインＴＭＬ１に転送された垂直スタートパルスＶＳＴは、第８の転送ラインＴＭＬ８に分岐されて、Ｆ−ＳＷを介して下部側のダウンおよびワイドスイッチ群１０２４の第２の転送ラインＴＭＬ１に転送される。
そして、ダミーシフトレジスタＶＳＲＤＢ１に入力され、第２の転送ラインＴＭＬ２に転送された後、下部側のダウンおよびワイドスイッチ群１０２４の第２の転送ラインＴＭＬ２に伝搬される。
これにより、上部側のダウンおよびワイドスイッチ群１０２２と下部側のダウンおよびワイドスイッチ群１０２４において同時並列的に以下の動作を行われる。
上部側のダウンおよびワイドスイッチ群１０２２に対応したシフトレジスタＶＳＴ２８〜ＶＳＴ１においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−２８〜１０５−１が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−２８〜１０５−１に印加される。
ゲートバッファ群１０２５においては、各走査ライン１０５−２８〜１０５−１が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−２８〜１０５−１に印加される。
これと並行して、下部側のダウンおよびワイドスイッチ群１０２４に対応したシフトレジスタＶＳＴ２２０〜ＶＳＴ１９４においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われて、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−２２０〜１０５−１９４が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−２２０〜１０５−１９４に印加される。
なお、第２２０番目から第１９４番目のシフトレジスタＶＳＲ１９４に入力させ、かつ、次段のダウンスイッチ群１０２３に転送されることがオフ状態にある第１および第２の転送ラインＴＭＬ１，ＴＭＬ２の転送阻止回路としてのＤ−ＳＷおよびＡ−ＳＷにより阻止される。
ゲートバッファ群１０２５においては、各走査ライン１０５−２２０〜１０５−１９４が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−２２０〜１０５−１９４に印加される。
なお、第２２０番目から第１９４番目のシフトレジスタＶＳＲ１９４に入力させ、かつ、次段のダウンスイッチ群１０２３に転送されることがオフ状態にある第１および第２の転送ラインＴＭＬ１，ＴＭＬ２の転送阻止回路としてのＤ−ＳＷおよびＡ−ＳＷにより阻止される。
このとき、水平駆動回路１０４においては、ワイド表示用に映像信号Ｖｓｉｇを黒信号とし、Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順番にオンされる。これにより、黒信号Ｖｓｉｇが垂直駆動回路１０２によって選択的に駆動される有効画素部１０１の上部側の第１のマスク領域１０１２、および下部側の第２のマスク領域１０２３の複数の画素回路に書き込まれる。
そして、各走査ライン１０５−２９〜１０５−１９２に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていき、有効画素部１０１の中央部にアスペクト比が１６：９の映像表示が行われる。
次に、ノーマル表示モードであって正転送モード時の動作について図１１に関連付けて説明する。
図１１は、ノーマル表示モード時であって正転送モード時の空転送回路１０３、上部側のワイドおよびダウンスイッチ群１０２２、ダウンスイッチ群１０２３、および下部側のワイドおよびダウンスイッチ群１０２４の動作状態を示す図である。
図１１は、ノーマル表示モード時であって正転送モード時の空転送回路１０３、上部側のワイドおよびダウンスイッチ群１０２２、ダウンスイッチ群１０２３、および下部側のワイドおよびダウンスイッチ群１０２４の動作状態を示す図である。
ノーマル表示モードであって正転送モード時においては、ワイド信号ｗｄがローレベル、その反転信号ｘｗｄがハイレベル、ダウン信号ｄｎがハイレベル、その反転信号ｘｄｎがローレベルで供給される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオン状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオフ状態、Ｈ−ＳＷはオン状態に保持される。
これにより、まず空転送回路１０３において、垂直スタートパルスＶＳＴが空転送用シフトレジスタＷ１〜Ｗ９をバイパスして、９Ｈ期間分の空転送はなされずに、Ｂ−ＳＷおよびＨ−ＳＷを通して第３の転送ラインＴＭＬ３に転送される。
そして、第３の転送ラインＴＭＬ３を伝搬する垂直スタートパルスＶＳＴは、第４〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に分岐されるが、ワイド表示モードであって正転送モード時には、第３〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に配置されているＣ−ＳＷ、Ｄ−ＳＷ、Ｅ−ＳＷ、Ｆ−ＳＷのうち、第３の転送ラインＴＭＬ３に配置されたＣ−ＳＷのみオン状態にあることから、垂直スタートパルスＶＳＴは、第３の転送ラインＴＭＬ３を伝搬して、上部側のワイドおよびダウンスイッチ群１０２２の第２の転送ラインＴＭＬ２に伝搬される。
そして、ダミーシフトレジスタＶＳＲＤＵ１に入力され、第１の転送ラインＴＭＬ１に転送され、さらに、ダミーシフトレジスタＶＳＲＤＵ２に入力され、第２の転送ラインＴＭＬ２に転送された後、上部側のダウンおよびワイドスイッチ群１０２２の第２の転送ラインＴＭＬ２に伝搬される。
すなわち、垂直スタートパルスＶＳＴが上部側ワイドおよびダウンスイッチ群１０２２に対してそのダミー部側から（初段部から）入力される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオン状態、Ｄ−ＳＷはオフ状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオフ状態、Ｈ−ＳＷはオン状態に保持される。
これにより、まず空転送回路１０３において、垂直スタートパルスＶＳＴが空転送用シフトレジスタＷ１〜Ｗ９をバイパスして、９Ｈ期間分の空転送はなされずに、Ｂ−ＳＷおよびＨ−ＳＷを通して第３の転送ラインＴＭＬ３に転送される。
そして、第３の転送ラインＴＭＬ３を伝搬する垂直スタートパルスＶＳＴは、第４〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に分岐されるが、ワイド表示モードであって正転送モード時には、第３〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に配置されているＣ−ＳＷ、Ｄ−ＳＷ、Ｅ−ＳＷ、Ｆ−ＳＷのうち、第３の転送ラインＴＭＬ３に配置されたＣ−ＳＷのみオン状態にあることから、垂直スタートパルスＶＳＴは、第３の転送ラインＴＭＬ３を伝搬して、上部側のワイドおよびダウンスイッチ群１０２２の第２の転送ラインＴＭＬ２に伝搬される。
そして、ダミーシフトレジスタＶＳＲＤＵ１に入力され、第１の転送ラインＴＭＬ１に転送され、さらに、ダミーシフトレジスタＶＳＲＤＵ２に入力され、第２の転送ラインＴＭＬ２に転送された後、上部側のダウンおよびワイドスイッチ群１０２２の第２の転送ラインＴＭＬ２に伝搬される。
すなわち、垂直スタートパルスＶＳＴが上部側ワイドおよびダウンスイッチ群１０２２に対してそのダミー部側から（初段部から）入力される。
このような状態において、上部側のダウンおよびワイドスイッチ群１０２２においては、ワイド信号ｗｄをローレベルで受け、ダウン信号ｄｎをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスＶＳＴが有効画素部１０１の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタＶＳＲ１〜ＶＳＲ２８に順次に入力される。第２８番面のシフトレジスタＶＳＲ２８に入力された後、垂直スタートパルスＶＳＴは、次段のダウンスイッチ群１０２３に転送される。
上部側のダウンおよびワイドスイッチ群１０２２に対応したシフトレジスタＶＳＴ１〜ＶＳＴ２８においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０４−１〜１０４−２８が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−１〜１０５−２８に印加される。
垂直駆動回路１０２において、垂直スタートパルスＶＳＴがワイドおよびダウンスイッチ群１０２２から転送されたダウンスイッチ群１０２３では、ワイド信号ｗｄの供給レベルにかかわりなく、ハイレベルのダウン信号ｄｎに応じて、垂直スタートパルスＶＳＴが第１の転送ラインＴＭＬ１と第２の転送ラインＴＭＬ２に配置されたＡ−ＳＷを交互に転送させながら正転送され、対応するシフトレジスタＶＳＲ２９〜ＶＳＲ１９２に順にシフトインされ、第１９２番面のシフトレジスタＶＳＲ１９２に入力された後、垂直スタートパルスＶＳＴは、次段の下部側のワイドおよびダウンスイッチ群１０２４に転送される。
ダウンスイッチ群１０２３に対応したシフトレジスタＶＳＴ２９〜ＶＳＴ１９２においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−２９〜１０５−１９２が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらが３入力ＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファＢに入力され、その出力が走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−２９〜１０５−１９２に順次に印加される。
垂直スタートパルスＶＳＴがダウンスイッチ群１０２３から転送されたワイドおよびダウンスイッチ群１０２４においては、ワイド信号ｗｄをローレベルで受け、ダウン信号ｄｎをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスＶＳＴが有効画素部１０１の上部側から下部側に向かって順番に、同じく上部側から下部側に向かって配列されたシフトレジスタＶＳＲ１９３〜ＶＳＲ２２０に順次に入力される。
下部側のダウンおよびワイドスイッチ群１０２４に対応したシフトレジスタＶＳＲ１９３〜ＶＳＲ２２０においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−１９３〜１０５−２２０が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−１９３〜１０５−２２０に印加される。
このとき、水平駆動回路１０４においては、水平シフトレジスタ群１０４１に対して、水平スタートパルスＨＳＴが与えられると、水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＸＨＣＫ）に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群１０４３においては、水平シフトレジスタ群１０４１により順次に供給されるサンプルパルスを受けて、映像信号Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Ｖｓｉｇが順次サンプリングされて、各信号ライン１０６−１〜１０６−ｎに供給される。
そして、各走査ライン１０５−１〜１０５−２２０に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていき、有効画素部１０１の全体にアスペクト比が４：３の映像表示が行われる。
そして、水平サンプリングスイッチ群１０４３においては、水平シフトレジスタ群１０４１により順次に供給されるサンプルパルスを受けて、映像信号Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Ｖｓｉｇが順次サンプリングされて、各信号ライン１０６−１〜１０６−ｎに供給される。
そして、各走査ライン１０５−１〜１０５−２２０に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていき、有効画素部１０１の全体にアスペクト比が４：３の映像表示が行われる。
以上の動作が繰り返されて、ノーマル表示が行われる。
次に、ノーマル表示モードであって上下反転転送モード時の動作について説明する。
図１２は、ノーマル表示モード時であって上下反転転送モード時の空転送回路１０３、上部側のワイドおよびダウンスイッチ群１０２２、ダウンスイッチ群１０２３、および下部側のワイドおよびダウンスイッチ群１０２４の動作状態を示す図である。
図１２は、ノーマル表示モード時であって上下反転転送モード時の空転送回路１０３、上部側のワイドおよびダウンスイッチ群１０２２、ダウンスイッチ群１０２３、および下部側のワイドおよびダウンスイッチ群１０２４の動作状態を示す図である。
ノーマル表示モードであって上下反転転送モード時においては、ワイド信号ｗｄがローレベル、その反転信号ｘｗｄがハイレベル、ダウン信号ｄｎがローイレベル、その反転信号ｘｄｎがハイレベルで供給される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオン状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオフ状態、Ｈ−ＳＷはオン状態に保持される。
これにより、まず空転送回路１０３において、反転垂直スタートパルスＸＶＳＴが空転送用シフトレジスタＷ２〜Ｗ１０をバイパスして、９Ｈ期間分の空転送はなされずに、Ａ−ＳＷおよびＨ−ＳＷを通して第３の転送ラインＴＭＬ３に転送される。
そして、第３の転送ラインＴＭＬ３を伝搬する垂直スタートパルスＶＳＴは、第４〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に分岐されるが、ワイド表示モードであって正転送モード時には、第３〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に配置されているＣ−ＳＷ、Ｄ−ＳＷ、Ｅ−ＳＷ、Ｆ−ＳＷのうち、第３の転送ラインＴＭＬ３に配置されたＤ−ＳＷのみオン状態にあることから、反転垂直スタートパルスＸＶＳＴは、第３の転送ラインＴＭＬ３、第６の転送ラインＴＭＬ６を伝搬して、下側部側のワイドおよびダウンスイッチ群１０２４の第２の転送ラインＴＭＬ２に伝搬される。
そして、ダミーシフトレジスタＶＳＲＤＢ１に入力され、第１の転送ラインＴＭＬ１に転送され、さらに、ダミーシフトレジスタＶＳＲＤＢ２に入力され、第２の転送ラインＴＭＬ２に転送された後、下部側のダウンおよびワイドスイッチ群１０２４の第２の転送ラインＴＭＬ２に伝搬される。
すなわち、反転垂直スタートパルスＶＳＴが下部側ワイドおよびダウンスイッチ群１０２４に対してそのダミー部側から（初段部から）入力される。
その結果、Ａ−ＳＷはオン状態、Ｂ−ＳＷはオフ状態、Ｃ−ＳＷはオフ状態、Ｄ−ＳＷはオン状態、Ｅ−ＳＷはオフ状態、Ｆ−ＳＷはオフ状態、Ｇ−ＳＷはオフ状態、Ｈ−ＳＷはオン状態に保持される。
これにより、まず空転送回路１０３において、反転垂直スタートパルスＸＶＳＴが空転送用シフトレジスタＷ２〜Ｗ１０をバイパスして、９Ｈ期間分の空転送はなされずに、Ａ−ＳＷおよびＨ−ＳＷを通して第３の転送ラインＴＭＬ３に転送される。
そして、第３の転送ラインＴＭＬ３を伝搬する垂直スタートパルスＶＳＴは、第４〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に分岐されるが、ワイド表示モードであって正転送モード時には、第３〜第６の転送ラインＴＭＬ４〜ＴＭＬ６に配置されているＣ−ＳＷ、Ｄ−ＳＷ、Ｅ−ＳＷ、Ｆ−ＳＷのうち、第３の転送ラインＴＭＬ３に配置されたＤ−ＳＷのみオン状態にあることから、反転垂直スタートパルスＸＶＳＴは、第３の転送ラインＴＭＬ３、第６の転送ラインＴＭＬ６を伝搬して、下側部側のワイドおよびダウンスイッチ群１０２４の第２の転送ラインＴＭＬ２に伝搬される。
そして、ダミーシフトレジスタＶＳＲＤＢ１に入力され、第１の転送ラインＴＭＬ１に転送され、さらに、ダミーシフトレジスタＶＳＲＤＢ２に入力され、第２の転送ラインＴＭＬ２に転送された後、下部側のダウンおよびワイドスイッチ群１０２４の第２の転送ラインＴＭＬ２に伝搬される。
すなわち、反転垂直スタートパルスＶＳＴが下部側ワイドおよびダウンスイッチ群１０２４に対してそのダミー部側から（初段部から）入力される。
このような状態において、下部側のダウンおよびワイドスイッチ群１０２４においては、ワイド信号ｗｄをローレベルで受け、ダウン信号ｄｎをローレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスＶＳＴが有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタＶＳＲ２２０〜ＶＳＲ１９３に順次に入力される。第１９３番面のシフトレジスタＶＳＲ１９３に入力された後、垂直スタートパルスＶＳＴは、次段のダウンスイッチ群１０２３に転送される。
上部側のダウンおよびワイドスイッチ群１０２４に対応したシフトレジスタＶＳＴ２２０〜ＶＳＴ１９３においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−２２０〜１０５−１９３が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−２２０〜１０５−１９３に印加される。
垂直駆動回路１０２において、垂直スタートパルスＶＳＴがワイドおよびダウンスイッチ群１０２４から転送されたダウンスイッチ群１０２３では、ワイド信号ｗｄの供給レベルにかかわりなく、ローレベルのダウン信号ｄｎに応じて、垂直スタートパルスＶＳＴが第１の転送ラインＴＭＬ１と第２の転送ラインＴＭＬ２に配置されたＢ−ＳＷを交互に転送させながら正転送され、対応するシフトレジスタＶＳＲ１９２〜ＶＳＲ２９に順にシフトインされ、第２９番面のシフトレジスタＶＳＲ２９に入力された後、垂直スタートパルスＶＳＴは、次段の上部側のワイドおよびダウンスイッチ群１０２２に転送される。
ダウンスイッチ群１０２３に対応したシフトレジスタＶＳＲ１９２〜ＶＳＲ２９においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−１９２〜１０５−２９が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−１９２〜１０５−２９に順次に印加される。
垂直スタートパルスＶＳＴがダウンスイッチ群１０２３から転送されたワイドおよびダウンスイッチ群１０２２においては、ワイド信号ｗｄをローレベルで受け、ダウン信号ｄｎをハイレベルで受けると、ダウンスイッチとして機能し、垂直スタートパルスＶＳＴが有効画素部１０１の下部側から上部側に向かって順番に、同じく下部側から上部側に向かって配列されたシフトレジスタＶＳＲ２８〜ＶＳＲ１に順次に入力される。
上部側のダウンおよびワイドスイッチ群１０２２に対応したシフトレジスタＶＳＴ２８〜ＶＳＴ１においては、垂直スタートパルスＶＳＴ、垂直走査の基準となる垂直クロックＶＣＫ（または互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸ）が供給されて、垂直スタートパルスＶＳＴが垂直クロックＶＣＫに同期して、垂直クロックＶＣＫの半クロック分シフト動作が行われ、ゲートバッファ群１０２５の対応するゲートバッファに出力される。
ゲートバッファ群１０２５においては、各走査ライン１０５−２８〜１０５−１が接続された各ゲートバッファＧＢにイネーブル信号ｅｎおよび第１または第２の転送ラインＴＭＬ１，ＴＭＬ２を転送される垂直スタートパルスＶＳＴ、および対応するシフトレジスタＶＳＲの出力信号が供給され、これらがＡＮＤ回路に入力される。さらにＡＮＤ回路の出力はバッファを介して走査パルスＳＰとして、所定期間だけ接続されている走査ライン１０５−２８〜１０５−１に印加される。
このとき、水平駆動回路１０４においては、水平シフトレジスタ群１０４１に対して、水平スタートパルスＨＳＴが与えられると、水平クロックＨＣＫ（または互いに逆相の水平クロックＨＣＫ，ＸＨＣＫ）に同期してシフト動作が行われ、各シフトレジスタからは水平クロックに同期したサンプルパルスが順次出力される。
そして、水平サンプリングスイッチ群１０４３においては、水平シフトレジスタ群１０４１により順次に供給されるサンプルパルスを受けて、映像信号Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Ｖｓｉｇが順次サンプリングされて、各信号ライン１０６−１〜１０６−ｎに供給される。
そして、各走査ライン１０５−２２０〜１０５−１に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていき、有効画素部１０１の全体にアスペクト比が４：３の映像表示が行われる。
そして、水平サンプリングスイッチ群１０４３においては、水平シフトレジスタ群１０４１により順次に供給されるサンプルパルスを受けて、映像信号Ｖｓｉｇの供給ラインと画素部１０１の画素列に対応して配列された信号ライン１０６−１〜１０６−ｎとをそれぞれ作動的に接続する複数のスイッチが順にオンされて、映像信号Ｖｓｉｇが順次サンプリングされて、各信号ライン１０６−１〜１０６−ｎに供給される。
そして、各走査ライン１０５−２２０〜１０５−１に接続されたｎ個の画素回路に対して映像信号が順に書き込まれていき、有効画素部１０１の全体にアスペクト比が４：３の映像表示が行われる。
以上の動作が繰り返されて、ノーマル表示が行われる。
以上説明したように、本実施形態によれば、垂直駆動回路１０２に、ノーマル表示時には、１フィールド期間ごとに垂直方向（行方向）に走査して走査ライン１０５−１〜１０５−ｍに接続された各画素回路ＰＸＬＣを１行単位で順次選択する処理を行い、ワイド表示時には、垂直スタートパルスＶＳＴを空転送回路１０３で所定期間空転送させた後有効画素部１０１に配線された複数の走査ラインを駆動して映像信号を書き込んだ後、垂直スタートパルスＶＳＴを有効画素部１０１の第１のマスク領域１０１２および第２のマスク領域１０１３に対応する転送ラインにそれぞれ転送させて、有効画素部１０１の第１のマスク領域１０１２および第２のマスク領域１０１３に配列された複数（それぞれ２８本）の走査ラインに接続されている各走査部に対して、転送ラインを転送される垂直スタートパルスＶＳＴを順にシフトインさせて走査ラインを順次に駆動することにより、第１のマスク領域１０１２および第２のマスク領域１０１３における２８本ずつの２８走査ライン分の黒マスク書き込みを、同時並列的に行わせ、黒マスク表示を行わせるワイドおよびダウンスイッチ群１０２２，１０２４を設け、正転送モードと上下反転転送モードとの切り換えは転送スイッチの切り換えのみで対応可能であることから、転送スイッチを付加するのみ、専用回路を設ける必要もなく、回路構成および制御の簡単化を図れ、しかも、画質の劣化を招くことなく、低消費電力化を実現することができる利点がある。
そして、最初に有効領域を表示し、次にワイド黒マスク部の表示するような２つのタイミングの使用のみにより、滑らかなワイド黒マスク表示を実現することが可能である。
また、ワイド黒マスク部と有効領域の書き込み方式が同様になり、領域間の画質差も無く、滑らかさを実現することが可能である。
また、特殊な回路を付加することなく、転送スイッチの制御のみで、転送パルスの受け渡しを実現させた。
そして、最初に有効領域を表示し、次にワイド黒マスク部の表示するような２つのタイミングの使用のみにより、滑らかなワイド黒マスク表示を実現することが可能である。
また、ワイド黒マスク部と有効領域の書き込み方式が同様になり、領域間の画質差も無く、滑らかさを実現することが可能である。
また、特殊な回路を付加することなく、転送スイッチの制御のみで、転送パルスの受け渡しを実現させた。
また、ワイド表示であって、正転送時は、ワイドおよびダウンスイッチ群１０２２からダウンスイッチ群１０２３への垂直スタートパルスＶＳＴの転送を阻止し、上下反転転送時には、ワイドおよびダウンスイッチ群１０２４からダウンスイッチ群１０２３への垂直スタートパルスＶＳＴの転送を阻止する転送阻止回路として機能するスイッチを第１およ第２の転送ラインＴＭＬ１，ＴＭＬ２に配置しているので、誤動作なく、滑らかなワイド黒マスク表示を実現することが可能であて、１６：９ワイド黒マスク領域の画面表示が滑らかで安定し、製品の高品位化を実現できる利点がある。
なお、上記実施形態では、液晶表示装置にアナログ映像信号を入力とし、これをラッチした後アナログ映像信号を点順次にて各画素に書き込むアナログインターフェース駆動回路を搭載した液晶表示装置に適用した場合について説明したが、ディジタル映像信号を入力とし、セレクタ方式にて線順次にて画素に映像信号を書き込む駆動回路を搭載した液晶表示装置にも、同様に適用可能である。
また、上記実施形態においては、各画素の表示エレメント（電気光学素子）として液晶セルを用いたアクティブマトリクス型液晶表示装置に適用した場合を例に採って説明したが、液晶表示装置への適用に限られるものではなく、各画素の表示エレメントとしてエレクトロルミネッセンス（ＥＬ:electroluminescence）素子を用いたアクティブマトリクス型ＥＬ表示装置など、水平駆動回路にクロックドライブ方式を採用した点順次駆動方式のアクティブマトリクス型表示装置全般に適用可能である。
点順次駆動方式としては、周知の１Ｈ反転駆動方式やドット反転駆動方式の外に、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、かつ上下の画素で逆極性となるように、隣り合う画素列間で奇数行離れた２行、たとえば上下の２行の画素に互いに逆極性の映像信号を同時に書き込むいわゆるドットライン反転駆動方式などがある。
以上説明した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、直視型映像表示装置（液晶モニタ、液晶ビューファインダ）、投射型液晶表示装置（液晶プロジェクタ）の表示パネル、すなわちＬＣＤ(liquid crystal display)パネルとして用いることが可能である。
点順次駆動方式としては、周知の１Ｈ反転駆動方式やドット反転駆動方式の外に、映像信号を書き込んだ後の画素配列において、画素の極性が隣り合う左右の画素で同極性となり、かつ上下の画素で逆極性となるように、隣り合う画素列間で奇数行離れた２行、たとえば上下の２行の画素に互いに逆極性の映像信号を同時に書き込むいわゆるドットライン反転駆動方式などがある。
以上説明した実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、直視型映像表示装置（液晶モニタ、液晶ビューファインダ）、投射型液晶表示装置（液晶プロジェクタ）の表示パネル、すなわちＬＣＤ(liquid crystal display)パネルとして用いることが可能である。
１００…液晶表示装置、１０１…有効画素部、１０１１…表示領、１０１２…第１のマスク領域、１０１３…第２のマスク領域、１０２…垂直駆動回路（ＶＤＲＶ）、１０２１…垂直シフトレジスタ群（ＶＳ／Ｒ）、１０２２…上部側のダウンおよびワイドスイッチ群（ＤＷＮ＋ＷＩＤＥ ＳＷ）、１０２３…中央部のダウンスイッチ群（ＤＷＮ・ＳＷ）、１０２４…下部側のダウンおよびワイドスイッチ群（ＤＷＮ＋ＷＩＤＥ ＳＷ）、１０２５…ゲートバッファ群（ＧＴＢＵＦ）１０２５、１０３…空転送回路（ＰＳＤＣ）、１０４…水平駆動回路（ＨＤＲＶ）、１０４１…水平シフトレジスタ群（ＨＳ／Ｒ）、１０４２…プリチャージスイッチ群（ＰＳＷ）、１０４３…水平サンプリングスイッチ群（ＨＳＷ）、１０４４…切り換えスイッチ群（ＲＧＴ・ＳＷ）、１０５−１〜１０５−ｍ…走査ライン、１０６−１〜１０６−ｎ…信号ライン、１０７…ＶＣＯＭ供給ライン、ＰＸＬＣ…画素回路、ＴＦＴ１０１…スイッチング素子、ＬＣ１０１…液晶セル、Ｃｓ１０１…保持容量、ＴＭＬ１〜ＴＭＬ９…転送ライン。
Claims (4)
- アスペクト比が異なる少なくとも第１の表示モードと第２の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む表示領域を隔てて２つの領域が上記第１の表示モード時の第１のマスク領域および第２のマスク領域として割り当てられ、上記第１の表示モード時には、上記第１および第２のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第２の表示モード時には、上記第１および第２のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
上記複数の走査ラインが各々接続され、スタートパルスに応答して走査信号を、接続されている走査ラインに印加して当該走査ラインを選択的に走査する複数の走査部を有する垂直駆動回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが転送される転送ラインと、
スイッチ回路とを含み、
上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードと、当該一方向とは逆方向に転送させる反転転送モードを有し、
上記スイッチ回路は、上記正転送モード時において、
上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、続いて上記スタートパルスを上記第１および第２のマスク領域に対応する転送ラインに上記一方向に転送させて、上記第１および第２のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、上記第２の表示モード時には、全走査部に対して上記転送ラインを上記一方向に転送されるスタートパルスを順に伝搬させて全走査ラインを順番に駆動させ、
上記スイッチ回路は、上記反転転送モード時において、
上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、続いて上記スタートパルスを上記第１および第２のマスク領域に対応する転送ラインに上記逆方向に転送させて、上記第１および第２のマスク領域に配列された複数の走査ラインに接続されている各走査部に対して、上記転送ラインを上記逆方向に転送されるスタートパルスを順に伝搬させて複数の走査ラインを順番に駆動させ、上記第２の表示モード時には、全走査部に対して上記転送ラインを上記逆方向に転送されるスタートパルスを順に伝搬させて全走査ラインを順番に駆動させる
表示装置。 - アスペクト比が異なる少なくとも第１の表示モードと第２の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、所定の複数行を含む表示領域を隔てて２つの領域が上記第１の表示モード時の第１のマスク領域および第２のマスク領域として割り当てられ、上記第１の表示モード時には、上記第１および第２のマスク領域の各画素回路にマスク用画素データが書き込まれ、当該表示領域の各画素回路に映像用画素データが書き込まれ、上記第２の表示モード時には、上記第１および第２のマスク領域並びに表示領域における各画素回路に映像用画素データが書き込まれる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子の導通制御のための複数の走査ラインと、
上記画素回路の列配列に対応するように配置され、上記画素データを伝搬する複数の信号ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが転送される転送ラインを含み、
上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードと、当該一方向とは逆方向に転送させる反転転送モードを有し、
上記走査部は、上記正転送モード時において、
上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記走査部は、上記反転転送モード時において、
上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記逆方向に順番に駆動する
表示装置。 - アスペクト比が異なる少なくとも第１の表示モードと第２の表示モードを有する表示装置であって、
スイッチング素子を通して画素データを書き込む画素回路がマトリクス状に配置され、
所定の複数行を含む表示領域を隔てて２つの領域が上記第１の表示モード時の第１のマスク領域および第２のマスク領域として割り当てられる画素部と、
上記画素回路の行配列に対応するように配置され、上記スイッチング素子に接続される複数の走査ラインと、
スタートパルスに応答して、当該走査ラインを順番に駆動する複数の走査部を有する垂直駆動回路と、を有し、
上記垂直駆動回路は、
上記スタートパルスが転送される転送ラインを含み、
上記スタートパルスを、上記転送ラインを一方向に転送させる正転送モードと、当該一方向とは逆方向に転送させる反転転送モードを有し、
上記走査部は、上記正転送モード時において、
上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記一方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記一方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記一方向に順番に駆動し、
上記走査部は、上記反転転送モード時において、
上記第１の表示モード時には、上記表示領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、続いて上記第１および第２のマスク領域に配列された複数の走査ラインを上記逆方向に順番に駆動し、上記第２の表示モード時には、全走査ラインを上記逆方向に順番に駆動する
表示装置。 - 上記スタートパルスを上記表示領域に対応する上記転送ラインに転送させる前に、所定期間だけ空転送させる空転送回路
を有する請求項１から３のいずれか一に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004088531A JP4531421B2 (ja) | 2004-03-25 | 2004-03-25 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004088531A JP4531421B2 (ja) | 2004-03-25 | 2004-03-25 | 表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010019992A Division JP4813606B2 (ja) | 2010-02-01 | 2010-02-01 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005275008A JP2005275008A (ja) | 2005-10-06 |
| JP4531421B2 true JP4531421B2 (ja) | 2010-08-25 |
Family
ID=35174749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004088531A Expired - Fee Related JP4531421B2 (ja) | 2004-03-25 | 2004-03-25 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4531421B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107221277A (zh) * | 2016-03-21 | 2017-09-29 | 北京小米移动软件有限公司 | 显示屏组件、终端以及显示屏控制方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2913612B2 (ja) * | 1992-03-11 | 1999-06-28 | シャープ株式会社 | 液晶表示装置 |
| JPH06308455A (ja) * | 1993-04-27 | 1994-11-04 | Kyocera Corp | 液晶表示装置の駆動方法 |
| JP3329008B2 (ja) * | 1993-06-25 | 2002-09-30 | ソニー株式会社 | 双方向信号伝送回路網及び双方向信号転送シフトレジスタ |
| JPH0736406A (ja) * | 1993-07-23 | 1995-02-07 | Seiko Epson Corp | ドットマトリクス型表示装置及びその駆動方法 |
| JPH07261713A (ja) * | 1994-03-24 | 1995-10-13 | Sony Corp | 表示装置 |
| JP3243932B2 (ja) * | 1994-04-22 | 2002-01-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JP3424320B2 (ja) * | 1994-04-22 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JPH08314421A (ja) * | 1995-03-15 | 1996-11-29 | Casio Comput Co Ltd | 表示装置及び表示パネルの駆動方法 |
| JP3623304B2 (ja) * | 1996-03-29 | 2005-02-23 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH09325741A (ja) * | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
| WO1999040561A1 (fr) * | 1998-02-09 | 1999-08-12 | Seiko Epson Corporation | Dispositif electro-optique et son procede de commande, dispositif a cristaux liquides et son procede de commande, circuit de commande du dispositif electro-optique et dispositif electronique |
| JP2000200072A (ja) * | 1998-11-04 | 2000-07-18 | Matsushita Electric Ind Co Ltd | 動作回路及びその動作回路を用いた液晶表示パネルの内蔵駆動回路 |
| JP2003005722A (ja) * | 2001-06-22 | 2003-01-08 | Casio Comput Co Ltd | シフトレジスタを備えた表示駆動装置及びシフトレジスタ |
-
2004
- 2004-03-25 JP JP2004088531A patent/JP4531421B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005275008A (ja) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
| CN100538449C (zh) | 液晶显示器 | |
| JP3832439B2 (ja) | 表示装置およびその駆動方法 | |
| US7319453B2 (en) | Image display apparatus having plurality of pixels arranged in rows and columns | |
| KR950013444B1 (ko) | 액정 표시장치 | |
| JP5332485B2 (ja) | 電気光学装置 | |
| JPH1073843A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09325741A (ja) | 画像表示システム | |
| JP4043112B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US8456398B2 (en) | Liquid crystal display module | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| JPH11249629A (ja) | 液晶表示装置 | |
| JP4691890B2 (ja) | 電気光学装置および電子機器 | |
| JP4813606B2 (ja) | 表示装置 | |
| JP4531421B2 (ja) | 表示装置 | |
| JP4432379B2 (ja) | 表示装置 | |
| JPH07253566A (ja) | 液晶表示装置 | |
| JP5035165B2 (ja) | 表示駆動装置及び表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20000060831A (ko) | 액정표시장치의 구동방법 | |
| JP2005321510A (ja) | 表示装置及びその駆動制御方法 | |
| JP2009075225A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2008151986A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP2012168307A (ja) | 電気光学装置及び電子機器 | |
| JP4784620B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060814 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100609 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4531421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |