JP4647246B2 - 暗号復号回路の動作確認方法及び動作確認装置 - Google Patents

暗号復号回路の動作確認方法及び動作確認装置 Download PDF

Info

Publication number
JP4647246B2
JP4647246B2 JP2004159337A JP2004159337A JP4647246B2 JP 4647246 B2 JP4647246 B2 JP 4647246B2 JP 2004159337 A JP2004159337 A JP 2004159337A JP 2004159337 A JP2004159337 A JP 2004159337A JP 4647246 B2 JP4647246 B2 JP 4647246B2
Authority
JP
Japan
Prior art keywords
encryption
circuit
key
decryption
special
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004159337A
Other languages
English (en)
Other versions
JP2005341371A (ja
Inventor
啓二 三浦
正善 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP2004159337A priority Critical patent/JP4647246B2/ja
Publication of JP2005341371A publication Critical patent/JP2005341371A/ja
Application granted granted Critical
Publication of JP4647246B2 publication Critical patent/JP4647246B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明は、暗号回路及び復号回路の動作の正否を確認する動作確認方法及び動作確認装置に関し、特に、多様な動作条件に対して動作の正否の確認が可能で使い勝手の良い暗号復号回路の動作確認方法及び動作確認装置に関する。
一般に、暗号回路及び復号回路の動作の正否を判定する方法は、例えば図6に示すように、判定回路1から暗号回路又は復号回路等の被検査回路2にテスト入力Aを入力し、該テスト入力Aに基づいて被検査回路2で所定の処理を行って出力した出力データと、上記判定回路1に予め記憶して備え、上記被検査回路2が正常に動作したときに得られる出力データBとを比較して両出力データが一致したときに被検査回路2が正常であると判定回路1で判定するものである。
この方法においては、上記被検査回路2の設定条件が特定の場合にだけテスト入力Aに対して出力データBが得られるものであり、設定条件が異なると得られる出力データが変わるため被検査回路2の設定条件に応じて記憶する出力データBを変えなければならないという不便があった。
このような問題に対しては、図7に示すように、テスト入力に対して被検査回路2の動作条件を変更する動作条件設定部3を設けてテスト入力Aが入力されると被検査回路2の出力として出力データBが得られるように動作条件設定部3で動作条件を設定して検査する方法が考えられる。しかし、この場合、被検査回路2の動作確認ができるのは、動作条件設定部3で設定可能な限られた条件の動作だけであり、被検査回路2の処理動作の一部しか確認することができない。
ここで、上述の事情を図8に示すようなDES(Data Encryption Standard)暗号のアルゴリズム(例えば、特許文献1参照)を用いた暗号回路又は復号回路を例に説明する。
上記DESの暗号回路は、64ビットの入力データを56ビットの鍵によって暗号処理して出力すると共に、同一の暗号鍵によって出力を復号処理して入力データを復元するものである。その具体的な動作において、先ず、暗号処理は、64ビットの入力データに対して初期転置IPを行う。次に、その出力を上位と下位それぞれ32ビットずつに分けてL0,R0とする。次に、56ビットの暗号鍵Kによって生成された48ビットの鍵K1及び転置f1によってR0のデータの並び替えをする。そして、その出力とL0との排他的論理和をR1とし、R0をL1として左右を入れ替える。以下、同様にして56ビットの暗号鍵Kによって生成された鍵K1〜K16及び転置f1〜f16によって合計16回のデータの並び替えを行った後、L16とR16とを結合して最終転置IP−1を行って、暗号化された出力データを得る。次に、復号処理は、上記出力データを上述と同一の暗号鍵を用いて図8に示す処理フローを逆方向に遡る処理を行う。これにより、上記出力データは復号化されて元の入力データに復元する。この場合、上記暗号回路の動作の正否を確認する場合には、所定のテスト用暗号鍵K′を用いてテスト入力Aを暗号処理し、所定の出力データBが得られることを確認すればよい。
特開2002−311826号公報
しかし、このような従来の暗号回路の動作確認方法においては、暗号回路に例えば上記転置f16の並び替え動作が鍵K′16のときの並び替え動作に固定されたような異常があった場合にも、上記テスト用暗号鍵K′を用いて行う動作確認テスト時には正常と判定されてしまう。従って、このような場合、動作確認テストでは、回路の異常を検出することができない虞がある。
また、同一の回路を用いて暗号処理及び復号処理をするような被検査回路2に対しては、入力データを暗号処理して得た出力データを復号処理することにより入力データが復元されるか否かを確認する方法も考えられるが、この場合、例えば転置f16に誤りがあっても入力データは復元されてしまい、転置f16の誤りを検出することができず、回路の異常を見逃してしまう虞がある。
そこで、本発明は上記問題点に着目してなされたもので、多様な動作条件に対して動作の正否の確認が可能で使い勝手の良い暗号復号回路の動作確認方法及び動作確認装置を提供することを目的とする。
このために、請求項1の発明は、同じ入力データを暗号処理して得た出力と復号処理して得た出力とが同じになるような特殊な暗号鍵を用いて入力データを検査対象の暗号回路と復号回路とでそれぞれ暗号処理及び復号処理し、該両処理結果の一致及び不一致を判断して前記暗号回路及び復号回路の動作を確認する。
このような方法により、暗号及び復号回路において極めて稀にしか発生しない特徴的な現象が発生する状況を意図的に作り、該現象が発生したときに暗号回路及び復号回路が正常と判断する。
本発明の暗号復号回路の動作確認方法は、具体的には請求項2のように、既知の特殊な暗号鍵と任意の暗号鍵とに基づいて予め生成された第1の鍵生成データを前記任意の暗号鍵を用いて前記暗号回路により暗号処理して前記特殊な暗号鍵を生成し、前記復号回路で前記特殊な暗号鍵を用いて任意の入力データを復号処理して第1の出力データを得る段階と、既知の特殊な暗号鍵と前記任意の暗号鍵とに基づいて予め生成された第2の鍵生成データを前記任意の暗号鍵を用いて前記復号回路により復号処理して前記特殊な暗号鍵を生成し、前記暗号回路で前記特殊な暗号鍵を用いて前記入力データを暗号処理して第2の出力データを得る段階と、前記第1及び第2の出力データを比較して一致及び不一致を判断する段階と、を有する。この場合、請求項3のように、前記暗号回路と復号回路は、暗号機能と復号機能の切換可能な一つの暗号復号回路であり、該暗号復号回路の暗号機能と復号機能とを切り換えて前記暗号処理及び復号処理するとよい。また、前記二つの特殊な暗号鍵は、請求項4のように、同一の暗号鍵としてもよく、請求項5のように、互いに相補の関係にある暗号鍵としてもよい。
また、請求項6の発明は、同じ入力データを暗号処理して得た出力と復号処理して得た出力とが同じになるような特殊な暗号鍵を用いて入力データを検査対象の暗号回路と復号回路とでそれぞれ暗号処理及び復号処理し、該両処理結果の一致及び不一致を判断して前記暗号回路及び復号回路の動作を確認する構成とした。
このような構成により、特殊な暗号鍵を用いて同じ入力データを被検査対象の暗号回路で暗号処理する一方復号回路で復号処理し、両処理結果を比較して両者が一致したときに暗号回路及び復号回路が正常と判断する。
本発明の暗号復号回路の動作確認装置は、具体的には請求項7のように、任意の暗号鍵と前記特殊な暗号鍵とを選択する鍵選択部と、前記特殊な暗号鍵を記憶する記憶部と、前記暗号回路及び復号回路の選択を制御し、前記鍵選択部の各暗号鍵の選択動作を制御し、前記暗号回路及び復号回路に入力する前記特殊な暗号鍵を生成するために該特殊な暗号鍵と前記任意の暗号鍵とに基づいて予め生成された第1及び第2の鍵生成データ、並びにテスト用の入力データの選択動作を制御することにより、前記暗号回路及び復号回路で前記特殊な暗号鍵を生成して前記記憶部に記憶させ、前記特殊な暗号鍵を用いて暗号処理及び復号処理して得た前記両処理結果の一致及び不一致を判定する制御部と、を備える構成とするとよい。
請求項8の構成の場合においては、前記制御部は、前記暗号回路及び前記任意の暗号鍵並びに予め生成された前記第1の鍵生成データを選択して前記暗号回路で前記任意の暗号鍵を用いて前記特殊な暗号鍵を生成させると共に前記記憶部に記憶させ、前記暗号回路を復号回路に切り換えると共に前記記憶部に記憶した前記特殊な暗号鍵及びテスト用の入力データを選択して前記復号回路で前記特殊な暗号鍵を用いて復号処理して第1の出力データを生成させる一方、前記復号回路及び前記任意の暗号鍵並びに予め生成された前記第2の鍵生成データを選択して前記復号回路で前記任意の暗号鍵を用いて前記特殊な暗号鍵を生成させると共に前記記憶部に記憶させ、前記復号回路を暗号回路に切り換えると共に前記記憶部に記憶した前記特殊な暗号鍵及びテスト用の入力データを選択して前記暗号回路で前記特殊な暗号鍵を用いて暗号処理して第2の出力データを生成させ、前記第1及び第2の出力データの一致及び不一致を判定する構成とした。
本発明の暗号復号回路の動作確認方法及び動作確認装置によれば、特殊な暗号鍵を用いて同一の入力データを暗号処理及び復号処理すると同一の出力が得られるという暗号回路及び復号回路において極めて稀にしか発生しない特徴的な現象を利用し、該現象が発生する状況を意図的に作って暗号回路及び復号回路のテストを行い、該現象が発生した場合にだけ暗号回路及び復号回路が正常であると判断するようにしたことにより、逆に上記現象が発生しない場合には暗号回路及び復号回路に何らかの異常があると判断することができ、回路の異常検知が容易になる。従って、暗号回路及び復号回路の動作条件に関わらず回路の如何なる異常も見逃すこと無く検知することができる。これにより、テスト用として特定の入力データと出力データのペアを記憶したり、動作条件を設定する必要がないので使い勝手が良い。
また、暗号回路と復号回路とが暗号機能と復号機能の切換可能な一つの暗号復号回路である場合には、該暗号復号回路の暗号機能と復号機能とを相互に切り換えて特殊な暗号鍵の生成と該特殊な暗号鍵を用いた暗号処理及び復号処理とを行って上記動作確認をするならば、暗号復号回路の暗号機能と復号機能の切換動作を含めた動作確認を行うことができる。
この場合、暗号処理及び復号処理に用いる二つの特殊な暗号鍵を同一の暗号鍵又は互いに相補の関係にある暗号鍵とすれば、例えばDESアルゴリズムにおいて発生確率が5.5×10-17又は1×10-16である極めて稀にしか発生しない上記現象を利用することができる。
以下、本発明の実施の形態を添付図面に基づいて詳細に説明する。
図1に、本発明に係る暗号復号回路の動作確認装置の実施形態のブロック図を示す。
図1において、本実施形態の暗号復号回路の動作確認装置は、同じ入力データを暗号処理して得た出力と復号処理して得た出力とが同じとなるような特殊な暗号鍵(以下、特殊鍵KXと記載)を用いて入力データを検査対象の暗号回路と復号回路とでそれぞれ暗号処理及び復号処理し、該両処理結果の一致及び不一致を判断して暗号回路及び復号回路の動作を確認する構成としたものであり、具体的には、鍵選択部4と、記憶部としてのメモリ5と、制御部6とを備えている。なお、上記特殊鍵KXは、図2(a)に示すように入力データを二回暗号処理すると元の入力データに戻すような暗号鍵、または同図(b)に示すように、同じ入力データを暗号処理及び復号処理した場合、同じ出力データを生じさせるような暗号鍵である。
上記鍵選択部4は、制御部6の鍵選択信号に基づいて切り換えて、任意に設定された暗号鍵(以下、固定鍵Koと記載)とメモリ5に一時的に記憶される上記特殊鍵KXとを選択するものである。
また、上記メモリ5は、制御部6を介して検査対象の暗号復号回路7で生成された特殊鍵KXのデータを入力して記憶し、鍵選択部4の切り換えにより上記特殊鍵KXを暗号復号回路7に出力するものである。
そして、上記制御部6は、例えば暗号機能と復号機能の切換可能な一つの暗号復号回路7の暗号処理及び復号処理動作の選択を暗号又は復号選択信号に基づいて制御し、鍵選択部4の各暗号鍵の選択動作を鍵選択信号に基づいて制御し、特殊鍵KXを生成するための鍵生成データ及びテスト用の入力データを暗号復号回路7に出力すると共に、生成された特殊鍵KXのデータをメモリ5に出力し、特殊鍵KXを用いて暗号復号回路7で上記入力データを暗号処理及び復号処理して得た二つの出力データの一致及び不一致を判定するものである。
次に、本発明に係る暗号復号回路の動作確認装置の動作及びその動作確認方法を、図3及び図4のフローチャートを参照して説明する。
先ず、ステップ1(図3中S1で示し、以下同様とする)において、制御部6から暗号選択信号を発生し、暗号復号回路7を暗号回路とする。
ステップ2においては、制御部から鍵選択信号を発生し、鍵選択部4を切り換えて固定鍵Koを選択する。これにより、任意の固定鍵Koが暗号復号回路7に入力することになる。
ステップ3においては、図5(a)に示すように、既知の特殊鍵KXaと任意の固定鍵Koとに基づいて予め生成され、制御部6から入力した第1の鍵生成データを上記固定鍵Koを用いて暗号復号回路7で暗号処理して特殊鍵KXaを生成する。ここで、上記第1の鍵生成データは、固定鍵Koを用いて暗号処理すると特殊鍵KXaが得られるようなデータであり、制御部6において既知の特殊鍵KXaを任意の固定鍵Koで復号処理して自動的に生成されるようにしてもよい。
ステップ4においては、上記暗号復号回路7で暗号処理して生成された特殊鍵KXaのデータを、制御部6を介してメモリ5に入力して記憶する。
ステップ5においては、制御部6から復号選択信号を発生し、暗号復号回路7を復号回路とする。
ステップ6においては、制御部6から鍵選択信号を発生し、鍵選択部4を切り換えてメモリ5から特殊鍵KXaを読出し、暗号復号回路7に入力する。
ステップ7においては、図5(a)に示すように、制御部6から発生した入力データを暗号復号回路7で特殊鍵KXaを用いて復号処理してデータの並び替えを行い、第1の出力データとしての出力データAを得る。
次に、図4に示すステップ8において、制御部6から復号選択信号を発生し、暗号復号回路7を復号回路とする。
ステップ9においては、制御部6から鍵選択信号を発生し、鍵選択部4を切り換えて固定鍵Koを選択する。
ステップ10においては、図5(b)に示すように、既知の特殊鍵KXbと任意の固定鍵Koとに基づいて予め生成され、制御部6から入力した第2の鍵生成データを上記固定鍵Koを用いて暗号復号回路7で復号処理して特殊鍵KXb(例えば、特殊鍵KXaと同一の暗号鍵)を生成する。ここで、上記第2の鍵生成データは、固定鍵Koを用いて暗号処理すると特殊鍵KXbが得られるようなデータであり、制御部6において既知の特殊鍵KXb任意の固定鍵Koで暗号処理して自動的に生成されるようにしてもよい。
ステップ11においては、上記暗号復号回路7で復号処理して生成された特殊鍵KXbのデータを、制御部6を介してメモリ5に入力し、ステップ4において記憶した特殊鍵KXaを特殊鍵KXbに書き換えて記憶する。
ステップ12においては、制御部6から暗号選択信号を発生し、暗号復号回路7を暗号回路とする。
ステップ13においては、制御部6から鍵選択信号を発生し、鍵選択部4を切り換えてメモリ5から特殊鍵KXbを読出し、暗号復号回路7に入力する。
ステップ14においては、図5(b)に示すように、入力データを暗号復号回路7で特殊鍵KXbを用いて暗号処理してデータの並び替えを行い、第2の出力データとしての出力データBを得る。
ステップ15においては、出力データAと出力データBとが同じか否かを制御部6で判定する。ここで、“YES”判定となるとステップ16に進み、ステップ16において暗号復号回路7の動作は正常と判断して図示省略の表示部にその旨を表示する。また、ステップ15において、“NO”判定となるとステップ17に進み、ステップ17において暗号復号回路7の動作は異常と判断して表示部にその旨を表示する。
なお、上記特殊鍵KXa,KXbとしては、上述のように同一の暗号鍵を使用してもよいが、互いに相補の関係にある暗号鍵を生成して使用してもよい。例えばDESアルゴリズムの場合、同一の暗号鍵を用いて同じ入力データを暗号処理及び復号処理したときに同じ出力データを生じさせるような特殊鍵KXは、鍵全体(256個)のうち4個だけ存在する。この場合、同じ入力データを暗号及び復号処理したときに同じ出力データの得られる現象の発生確率は、5.5×10-17である。また、互いに相補の関係にある暗号鍵を用いて同じ入力データを暗号処理及び復号処理したときに同じ出力データが得られるような特殊鍵KXは、鍵全体(256個)のうち12個だけ存在する。この場合、上記現象の発生確率は、1×10-16である。
このように本発明の暗号復号回路の動作確認装置によれば、特殊な暗号鍵KXを用いて同じ入力データを暗号処理及び復号処理したときだけ同じ出力データが得られるという、暗号復号回路7において極めて稀にしか発生しない特徴的な現象を利用し、該現象が発生する状況を意図的に作って暗号復号回路7の検査を行い、該現象が発生した場合にだけ暗号復号回路7が正常であると判断するようにしたことにより、同じ出力データが得られないときには暗号復号回路7に何らかの異常があると判定することができ、回路の異常検知が容易になる。従って、暗号復号回路7の動作条件に関わらず回路の如何なる異常も見逃すこと無く検知することができる。これにより、テスト用として特定の入力データと出力データのペアを記憶したり、動作条件を設定する必要がないので使い勝手が良い。
また、暗号復号回路7の暗号機能と復号機能とを相互に切り換えながら、上記動作確認を行うようにしたので、暗号復号回路7の暗号機能と復号機能の切換動作を含めた動作確認を行うことができる。
なお、上記実施形態においては、暗号機能と復号機能の切換可能な一つの暗号復号回路7を例に説明したが、個別の暗号回路と復号回路とを切り換えて動作確認をするようにしてもよい。従って、本発明における検査対象の暗号復号回路は個別の暗号回路と復号回路も含む概念である。
また、上記特殊暗号鍵KXは、図2(a)に示すように入力データを二回暗号処理すると元の入力データとなるような暗号鍵であることから、上記特殊鍵KXを用いて入力データを暗号処理し、その出力データをさらに暗号処理することにより元の入力データに戻るか否かを確認するようにしてもよい。これによれば、暗号回路の動作の正否を確認することができる。
本発明による暗号復号回路の動作確認装置の実施の形態を示すブロック図である。 上記暗号復号回路の動作確認装置に使用する特殊な鍵の特徴を示す説明図である。 上記動作確認装置による暗号復号回路の動作確認方法の前半部を説明するフローチャートである。 上記動作確認装置による暗号復号回路の動作確認方法の後半部を説明するフローチャートである。 図3及び図4に示す動作確認時の暗号復号回路の設定状態を示す説明図である。 従来の暗号回路又は復号回路の動作確認方法を示す説明図である。 従来の暗号回路又は復号回路の別の動作確認方法を示す説明図である。 暗号回路の一例としてDESの処理フローを示す図である。
符号の説明
4…鍵選択部
5…メモリ(記憶部)
6…制御部
7…暗号復号回路
Ko…固定鍵(任意の鍵)
KX,KXa,KXb…特殊鍵(特殊な鍵)

Claims (8)

  1. 同じ入力データを暗号処理して得た出力と復号処理して得た出力とが同じになるような特殊な暗号鍵を用いて入力データを検査対象の暗号回路と復号回路とでそれぞれ暗号処理及び復号処理し、該両処理結果の一致及び不一致を判断して前記暗号回路及び復号回路の動作を確認することを特徴とする暗号復号回路の動作確認方法。
  2. 既知の特殊な暗号鍵と任意の暗号鍵とに基づいて予め生成された第1の鍵生成データを前記任意の暗号鍵を用いて前記暗号回路により暗号処理して前記特殊な暗号鍵を生成し、前記復号回路で前記特殊な暗号鍵を用いて任意の入力データを復号処理して第1の出力データを得る段階と、
    既知の特殊な暗号鍵と前記任意の暗号鍵とに基づいて予め生成された第2の鍵生成データを前記任意の暗号鍵を用いて前記復号回路により復号処理して前記特殊な暗号鍵を生成し、前記暗号回路で前記特殊な暗号鍵を用いて前記入力データを暗号処理して第2の出力データを得る段階と、
    前記第1及び第2の出力データを比較して一致及び不一致を判断する段階と、
    を有することを特徴とする請求項1に記載の暗号復号回路の動作確認方法。
  3. 前記暗号回路と復号回路は、暗号機能と復号機能の切換可能な一つの暗号復号回路であり、該暗号復号回路の暗号機能と復号機能とを切り換えて前記暗号処理及び復号処理することを特徴とする請求項2に記載の暗号復号回路の動作確認方法。
  4. 前記二つの特殊な暗号鍵は、同一の暗号鍵であることを特徴とする請求項2又は3に記載の暗号復号回路の動作確認方法。
  5. 前記二つの特殊な暗号鍵は、互いに相補の関係にある暗号鍵であることを特徴とする請求項2又は3に記載の暗号復号回路の動作確認方法。
  6. 同じ入力データを暗号処理して得た出力と復号処理して得た出力とが同じになるような特殊な暗号鍵を用いて入力データを検査対象の暗号回路と復号回路とでそれぞれ暗号処理及び復号処理し、該両処理結果の一致及び不一致を判断して前記暗号回路及び復号回路の動作を確認する構成としたことを特徴とする暗号復号回路の動作確認装置。
  7. 任意の暗号鍵と前記特殊な暗号鍵とを選択する鍵選択部と、
    前記特殊な暗号鍵を記憶する記憶部と、
    前記暗号回路及び復号回路の選択を制御し、前記鍵選択部の各暗号鍵の選択動作を制御し、前記暗号回路及び復号回路に入力する前記特殊な暗号鍵を生成するために該特殊な暗号鍵と前記任意の暗号鍵とに基づいて予め生成された第1及び第2の鍵生成データ、並びにテスト用の入力データの選択動作を制御することにより、前記暗号回路及び復号回路で前記特殊な暗号鍵を生成して前記記憶部に記憶させ、前記特殊な暗号鍵を用いて暗号処理及び復号処理して得た前記両処理結果の一致及び不一致を判定する制御部と、
    を備えることを特徴とする請求項6に記載の暗号復号回路の動作確認装置。
  8. 前記制御部は、前記暗号回路及び前記任意の暗号鍵並びに予め生成された前記第1の鍵生成データを選択して前記暗号回路で前記任意の暗号鍵を用いて前記特殊な暗号鍵を生成させると共に前記記憶部に記憶させ、前記暗号回路を復号回路に切り換えると共に前記記憶部に記憶した前記特殊な暗号鍵及びテスト用の入力データを選択して前記復号回路で前記特殊な暗号鍵を用いて復号処理して第1の出力データを生成させる一方、
    前記復号回路及び前記任意の暗号鍵並びに予め生成された前記第2の鍵生成データを選択して前記復号回路で前記任意の暗号鍵を用いて前記特殊な暗号鍵を生成させると共に前記記憶部に記憶させ、前記復号回路を暗号回路に切り換えると共に前記記憶部に記憶した前記特殊な暗号鍵及びテスト用の入力データを選択して前記暗号回路で前記特殊な暗号鍵を用いて暗号処理して第2の出力データを生成させ、
    前記第1及び第2の出力データの一致及び不一致を判定する、
    構成としたことを特徴とする請求項7に記載の暗号復号回路の動作確認装置。
JP2004159337A 2004-05-28 2004-05-28 暗号復号回路の動作確認方法及び動作確認装置 Expired - Fee Related JP4647246B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159337A JP4647246B2 (ja) 2004-05-28 2004-05-28 暗号復号回路の動作確認方法及び動作確認装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004159337A JP4647246B2 (ja) 2004-05-28 2004-05-28 暗号復号回路の動作確認方法及び動作確認装置

Publications (2)

Publication Number Publication Date
JP2005341371A JP2005341371A (ja) 2005-12-08
JP4647246B2 true JP4647246B2 (ja) 2011-03-09

Family

ID=35494400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159337A Expired - Fee Related JP4647246B2 (ja) 2004-05-28 2004-05-28 暗号復号回路の動作確認方法及び動作確認装置

Country Status (1)

Country Link
JP (1) JP4647246B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637446B2 (ja) * 2010-12-10 2014-12-10 日本電信電話株式会社 回路故障検出装置、回路故障検出方法
JP2012194693A (ja) * 2011-03-15 2012-10-11 Ricoh Co Ltd インターフェース回路および画像形成装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890849A (ja) * 1981-11-24 1983-05-30 Nec Corp 暗号試験装置
JP2001053742A (ja) * 1999-08-17 2001-02-23 Fujitsu Ltd 暗号装置の試験装置および暗号装置の試験方法

Also Published As

Publication number Publication date
JP2005341371A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
KR100417658B1 (ko) 안전성이 높으며, 비밀키가 해독된 경우의 피해규모를 억제할 수 있는 비밀키 전송방식
US20040177257A1 (en) Data processing device and data processing method
US7949130B2 (en) Architecture and instruction set for implementing advanced encryption standard (AES)
US8391475B2 (en) Method and apparatus for advanced encryption standard (AES) block cipher
US20060080537A1 (en) Illegal analysis / falsification preventing system
JPH11136231A (ja) 暗号システム
US7913316B2 (en) Semiconductor integrated circuit and method for testing semiconductor integrated circuit
JP2021132342A (ja) ストレージシステム及び暗号処理方法
KR0137709B1 (ko) 암호화된 컴퓨터 목적 코드의 암호 해독 방지 방법
JP4647246B2 (ja) 暗号復号回路の動作確認方法及び動作確認装置
CN1906622B (zh) 机密信息处理方法、机密信息处理装置及内容数据再现装置
JP6187624B1 (ja) 情報処理装置、情報処理方法及びプログラム
US8281130B2 (en) Authentication system and authentication object device
US7996742B2 (en) Circuit arrangement and method for checking the function of a logic circuit in a circuit arrangement
US10262098B1 (en) Field programmable gate array bitstream verification
JPH0199341A (ja) 障害検出装置
KR100782614B1 (ko) 데이터 워드 처리 장치 및 방법, 암호화 데이터 워드 처리장치 및 방법, 데이터세트의 안전 처리 시스템 및 컴퓨터프로그램을 구비한 컴퓨터 판독가능한 기억 매체
JP4466641B2 (ja) 暗号処理装置
JP2007011871A (ja) 機密情報実装システム及びlsi
US7392272B2 (en) Calculation device and calculation method
JP7063628B2 (ja) 暗号化装置、暗号化方法およびプログラム
US7539304B1 (en) Integrated circuit having self test capability using message digest and method for testing integrated circuit having message digest generation circuitry
JP2002082732A (ja) プログラムコードの不正改竄防止システム及びその方法並びにその制御プログラムを記録した記録媒体
US20250038951A1 (en) Encryption device, decryption device, cryptographic system, encryption method, and decryption method
JPS62115941A (ja) 暗号化処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees